JP2007003494A - Inspection method of wiring pattern, and its device - Google Patents

Inspection method of wiring pattern, and its device Download PDF

Info

Publication number
JP2007003494A
JP2007003494A JP2005187274A JP2005187274A JP2007003494A JP 2007003494 A JP2007003494 A JP 2007003494A JP 2005187274 A JP2005187274 A JP 2005187274A JP 2005187274 A JP2005187274 A JP 2005187274A JP 2007003494 A JP2007003494 A JP 2007003494A
Authority
JP
Japan
Prior art keywords
wiring pattern
image
base
region
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005187274A
Other languages
Japanese (ja)
Inventor
Katsuhiro Sasada
勝弘 笹田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Electric Works Co Ltd
Original Assignee
Matsushita Electric Works Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Works Ltd filed Critical Matsushita Electric Works Ltd
Priority to JP2005187274A priority Critical patent/JP2007003494A/en
Publication of JP2007003494A publication Critical patent/JP2007003494A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Length Measuring Devices By Optical Means (AREA)
  • Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)
  • Image Processing (AREA)
  • Image Analysis (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To certainly extract a failure of a wiring pattern, and to increase the yield by enabling determination of a good article when the degree of deformation of the wiring pattern is a degree where a practical problem does not occur. <P>SOLUTION: An imaging means 11 images an image of a mounted substrate 1 where the wiring pattern is formed on a surface of a base made of insulating material. A gray image obtained by the imaging means 11 is binarized by a separating means 21. Regarding a focus region in the binarized image, a region adjusting means 22 alternatively performs contraction processing and expansion processing of a pixel having a pixel value of the wiring pattern. A labeling means 23 attaches a label to a coupling region in the image after the contraction processing or expansion processing, and a comparing means 24 compares the number of designed wiring patterns with the number of labels. When both of them are the same, goodness/badness of the coupling region is inspected by an inspecting means 25. <P>COPYRIGHT: (C)2007,JPO&INPIT

Description

本発明は、主として半導体素子を実装する実装基板における微細な配線パターンの画像を用いて配線パターンの良否を検査する配線パターンの検査方法およびその装置に関するものである。   The present invention relates to a wiring pattern inspection method and apparatus for inspecting the quality of a wiring pattern mainly using an image of a fine wiring pattern on a mounting substrate on which a semiconductor element is mounted.

一般に、半導体チップのような半導体素子を実装する実装基板は、合成樹脂成形品の基台の表面に金属の配線パターンを薄膜形成技術によって形成したものが多く、この種の配線パターンは微細であることから、不良箇所を目視によって見つけることが難しい。そこで、配線パターンを撮像した画像を用いた外観検査により配線パターンの不良を検出することが考えられている(たとえば、特許文献1参照)。この種の外観検査によって検出することができる不良の種類には、隣接する配線パターンの短絡、配線パターンの断線、配線パターンへの異物の付着、配線パターンの傷やしみなどがある。   In general, a mounting substrate on which a semiconductor element such as a semiconductor chip is mounted has a metal wiring pattern formed on the surface of a base of a synthetic resin molded product by a thin film forming technique, and this type of wiring pattern is fine. For this reason, it is difficult to visually find a defective part. Therefore, it is considered to detect a defect in the wiring pattern by appearance inspection using an image obtained by imaging the wiring pattern (for example, see Patent Document 1). Types of defects that can be detected by this type of visual inspection include short-circuiting of adjacent wiring patterns, disconnection of wiring patterns, adhesion of foreign matters to the wiring patterns, and scratches and spots on the wiring patterns.

特許文献1に記載された発明では、配線パターンの良否を判定するために、検査対象となる配線パターン(検査パターン)とテンプレートとなる配線パターン(合格パターン)とを重ね合わせることにより、検査パターンのうち合格パターンから逸脱した部位を不良部分の候補として検出し、不良部分の候補について形状や面積を特徴量として抽出し、特徴量を検査基準と比較することにより良否を判定する技術が記載されている。   In the invention described in Patent Document 1, in order to determine whether a wiring pattern is good or bad, a wiring pattern (inspection pattern) to be inspected and a wiring pattern (accepting pattern) to be a template are overlaid to overlap each other. A technique is described in which a part deviating from the acceptance pattern is detected as a defective part candidate, the shape or area of the defective part candidate is extracted as a feature quantity, and the quality is determined by comparing the feature quantity with an inspection standard. Yes.

また、検査対象の印刷パターンの輪郭線の曲がり具合に関する情報を、あらかじめ登録されている基準情報と比較して配線パターンの合否判定を行う技術も記載されている。
特開平8−313580号公報
In addition, there is also described a technique for determining whether or not a wiring pattern is acceptable by comparing information regarding the degree of bending of the outline of a printed pattern to be inspected with reference information registered in advance.
JP-A-8-31580

しかしながら、合格パターンを用いる技術では特許文献1に記載のように欠損を見逃すことがあり、一方、輪郭線の曲がり具合を用いる技術では、欠損を見逃さないから不良品の検出度数が高くなるが、配線パターンの微小な欠損のように、配線パターンの変形の程度が実用上では問題を生じない程度であっても不良品と判断することになり、結果的に歩留まりが低下するという問題を有している。   However, in the technique using the acceptable pattern, the defect may be missed as described in Patent Document 1, while in the technique using the bending of the contour line, the defect detection frequency increases because the defect is not missed. Even if the degree of deformation of the wiring pattern does not cause a problem in practice, such as a minute defect in the wiring pattern, it will be judged as a defective product, resulting in a decrease in yield. ing.

本発明は上記事由に鑑みて為されたものであり、その目的は、配線パターンの変形の程度が実用上で問題を生じない程度であるときには良品と判断することができるようにして歩留まりを高め、しかも配線パターンの断線のような不良は確実に抽出することができるようにした配線パターンの検査方法およびその装置を提供することにある。   The present invention has been made in view of the above-mentioned reasons, and its purpose is to improve the yield so that it can be judged as a non-defective product when the degree of deformation of the wiring pattern does not cause a problem in practical use. In addition, it is an object of the present invention to provide a wiring pattern inspection method and apparatus capable of reliably extracting defects such as disconnection of a wiring pattern.

請求項1の発明は、配線パターンの検査方法であって、絶縁材料からなる基台の表面に配線パターンを形成した実装基板の画像を撮像手段により撮像し、撮像手段により得られた画像内の着目領域について画素値を用いて配線パターンと基台とを分離し、着目領域内において配線パターンと基台との境界に膨張処理と収縮処理との一方を施した後、配線パターンの候補である連結領域の個数を計数し、計数した候補数が設計した配線パターンの個数に一致するときに配線パターンの候補である連結領域の中で配線パターンの良否を検査することを特徴とする。   The invention of claim 1 is a wiring pattern inspection method, wherein an image of a mounting board in which a wiring pattern is formed on the surface of a base made of an insulating material is picked up by an image pickup means, and the image in the image obtained by the image pickup means It is a candidate for a wiring pattern after separating a wiring pattern and a base using a pixel value for the region of interest and applying either expansion processing or contraction processing to the boundary between the wiring pattern and the base within the region of interest. The number of connected areas is counted, and when the number of candidates counted matches the number of designed wiring patterns, the quality of the wiring pattern is inspected in the connected area that is a candidate for the wiring pattern.

この方法によれば、画像内の着目領域について、配線パターンと基台との領域を分離するとともに膨張処理または収縮処理によって配線パターンの占有面積を減少または増加させるから、撮像された配線パターンにおいて不良となる程度に幅寸法の小さい部位が生じている場合には、配線パターンの占有面積を減少させたときに当該部位が画像内から除去され、逆に撮像された配線パターンにおいて短絡となる程度に幅寸法の大きい部位が生じている場合には、配線パターンの占有面積を増加させたときに当該部位が画像内で連結される。その結果、配線パターンに不良となるくびれが生じているときには、配線パターンの候補である連結領域が分断されることによって連結領域が設計した配線パターンの個数よりも多くなるか、または配線パターンの候補である連結領域が消滅して連結領域が設計した配線パターンの個数よりも少なくなる。また、配線パターンに不良となる程度に近接した部位があれば、複数個の連結領域が一つに連続することによって連結領域が設計した配線パターンの個数よりも少なくなる。したがって、膨張処理または収縮処理の後において配線パターンの候補である連結領域の個数を設計した個数と比較することにより、配線パターンの良否に関する前処理を行うことができる。この前処理で不良と判定された配線パターンには、良品が含まれる可能性がほとんどなく、不良品を確実に仕分けることができる。また、配線パターンに異物が載っているときにも画像内では配線パターンの幅寸法が狭い場合と同様に扱われるから、異物が大きいときには膨張処理または収縮処理によって配線パターンが分断され、異物の存在による不良品も仕分けることができる。   According to this method, for the region of interest in the image, the area between the wiring pattern and the base is separated and the occupied area of the wiring pattern is reduced or increased by expansion processing or contraction processing. When a portion with a small width dimension is generated, the portion is removed from the image when the area occupied by the wiring pattern is reduced, and conversely, a short circuit occurs in the imaged wiring pattern. When a portion having a large width dimension is generated, the portion is connected in the image when the area occupied by the wiring pattern is increased. As a result, when a constriction that causes a defect in the wiring pattern occurs, the connection area that is a candidate for the wiring pattern is divided, so that the number of connection patterns becomes larger than the number of designed wiring patterns, or the candidate for the wiring pattern. The connected region disappears and the connected region becomes smaller than the number of wiring patterns designed. Further, if there is a portion close enough to cause a defect in the wiring pattern, a plurality of connection regions are connected to one another, so that the number of connection regions is smaller than the number of wiring patterns designed. Therefore, by comparing the number of connection regions that are wiring pattern candidates after the expansion process or the contraction process with the designed number, it is possible to perform a pre-process regarding the quality of the wiring pattern. The wiring pattern determined to be defective in this pre-processing hardly includes a non-defective product, and the defective product can be reliably sorted. Also, when foreign matter is placed on the wiring pattern, it is handled in the image in the same way as when the width dimension of the wiring pattern is narrow, so when the foreign matter is large, the wiring pattern is divided by expansion processing or contraction processing, and the presence of foreign matter Defective products can also be sorted.

一方、前処理によって不良と判定されなかった配線パターンには良品と不良品とが混在しているが、配線パターンのうち幅寸法が足りないことによる不良品は除去されているから、残された配線パターンの候補については、断線の有無と短絡の有無とを検査すればよく、処理負荷が軽減される。

なお、配線パターンの占有面積を減少させる程度は、配線パターンの最小幅として許容できる幅を有する配線パターンを収縮させたときに、収縮後の配線パターンの候補があらかじめ定めた幅寸法以上になるように設定される。
On the other hand, the non-defective wiring patterns that are not determined to be defective by the pre-processing are mixed with non-defective products and defective products, but the defective products due to lack of the width dimension of the wiring patterns are removed, so they remain. With regard to wiring pattern candidates, it is only necessary to inspect for the presence or absence of disconnection and the presence or absence of a short circuit, thereby reducing the processing load.

It should be noted that the extent to which the area occupied by the wiring pattern is reduced is such that when the wiring pattern having a width that is allowable as the minimum width of the wiring pattern is contracted, the candidate wiring pattern after contraction becomes a predetermined width dimension or more. Set to

請求項2の発明では、請求項1の発明において、前記撮像手段により得られる画像は濃淡画像であって、濃淡画像の濃度値に対して設定した閾値を用いて濃淡画像を二値化することにより配線パターンと基台とを分離することを特徴とする。   According to a second aspect of the invention, in the first aspect of the invention, the image obtained by the imaging means is a grayscale image, and the grayscale image is binarized using a threshold value set for the density value of the grayscale image. The wiring pattern and the base are separated by the above.

この方法によれば、金属である配線パターンと絶縁材料である基台とを反射率の差によって容易に分離することができる。   According to this method, the wiring pattern made of metal and the base made of insulating material can be easily separated by the difference in reflectance.

二値化のための閾値は、配線パターンと基台との間の濃度値として規定した一定値を用いるか、または着目領域の濃度値の平均値を用いることができる。   As the threshold for binarization, a constant value defined as a density value between the wiring pattern and the base can be used, or an average value of the density values of the region of interest can be used.

請求項3の発明では、請求項1の発明において、前記撮像手段により得られる画像はカラー画像であって、カラー画像の三刺激値の各2個の差分のうちで配線パターンに対応する値と基台とに対応する値との差が最大になる差分を二値化することにより配線パターンと基台とを分離することを特徴とする。   According to a third aspect of the present invention, in the first aspect of the present invention, the image obtained by the imaging means is a color image, and the value corresponding to the wiring pattern among the two differences of the tristimulus values of the color image It is characterized in that the wiring pattern and the base are separated by binarizing the difference that maximizes the difference from the value corresponding to the base.

この方法によれば、配線パターンの色と基台の色との色差を利用して配線パターンと基台とを分離することができる。とくに、カラー画像の三刺激値のうちの2個の差分を用いることにより、配線パターンの色と基台の色との差を反映させながらも、1個の値に対する閾値を設定するだけで配線パターンと基台とを分離することができるから、少ない処理負荷で配線パターンと基台とを確実に分離することができる。   According to this method, the wiring pattern and the base can be separated using the color difference between the color of the wiring pattern and the color of the base. In particular, by using the difference between two of the tristimulus values of the color image, the wiring between the color of the wiring pattern and the base color is reflected, and the wiring is simply set by setting a threshold value for one value. Since the pattern and the base can be separated, the wiring pattern and the base can be reliably separated with a small processing load.

二値化のための閾値は三刺激値の上記差分が配線パターンと基台との間の値になるように規定した一定値を用いるか、または着目領域における上記差分の平均値を用いることができる。   The threshold for binarization may be a constant value that is defined so that the difference between the tristimulus values is a value between the wiring pattern and the base, or an average value of the differences in the region of interest. it can.

請求項4の発明は、配線パターンの検査装置であって、絶縁材料からなる基台の表面に配線パターンを形成した実装基板の画像を撮像する撮像手段と、撮像手段により得られた画像内の着目領域について画素値を用いて配線パターンと基台とを分離する分離手段と、着目領域内において配線パターンと基台との境界に膨張処理と収縮処理とを択一的に施す領域調節手段と、膨張処理または収縮処理の後に配線パターンの候補である連結領域を求めて各連結領域にラベルを付与し付与したラベル数を計数するラベリング手段と、ラベル数が設計した配線パターンの個数に一致するときに配線パターンの候補である連結領域の中で配線パターンの良否を検査する検査手段とを備えることを特徴とする。   According to a fourth aspect of the present invention, there is provided a wiring pattern inspection apparatus, wherein an imaging unit that captures an image of a mounting board having a wiring pattern formed on a surface of a base made of an insulating material, and an image in the image obtained by the imaging unit Separation means for separating the wiring pattern and the base using pixel values for the area of interest; area adjustment means for selectively performing expansion processing and contraction processing at the boundary between the wiring pattern and the base within the area of interest; , A labeling means for obtaining a connection area that is a candidate for a wiring pattern after the expansion process or the contraction process, assigning a label to each connection area, and counting the number of labels applied thereto, and the number of labels matches the number of designed wiring patterns And an inspection means for inspecting the quality of the wiring pattern in the connection region which is a candidate for the wiring pattern.

この構成によれば、請求項1と同様の作用が得られる。また、着目領域内において配線パターンの膨張処理または収縮処理の後にラベリングを行い、設計した配線パターンの個数とラベル数とを比較するから、この前処理によって配線パターンに断線が生じているような不良品や配線パターンに短絡が生じているような不良品を容易かつ確実に仕分けることができる。ここに、不良品と判定されなかった配線パターンには良品と不良品とが混在しているが、配線パターンのうち幅寸法が足りないことによる不良品は除去されているから、残された配線パターンの候補については断線の有無と短絡の有無とを検査すればよく処理負荷が軽減される。   According to this configuration, the same effect as in the first aspect can be obtained. In addition, since labeling is performed after the expansion process or contraction process of the wiring pattern in the region of interest and the number of designed wiring patterns is compared with the number of labels, there is no possibility that the wiring pattern is broken by this preprocessing. It is possible to easily and reliably sort defective products that are short-circuited in good products or wiring patterns. Here, non-defective products are mixed with non-defective products, but defective products due to lack of width are removed from the wiring pattern. For pattern candidates, the processing load can be reduced by checking the presence or absence of disconnection and the presence or absence of a short circuit.

本発明によれば、画像内の着目領域について、配線パターンと基台との領域を分離するとともに膨張処理または収縮処理によって配線パターンの占有面積を減少または増加させるから、撮像された配線パターンにおいて不良となる程度に幅寸法の小さい部位が生じている場合には、膨張処理または収縮処理によって配線パターンの占有面積を減少させた後には当該部位が画像内から除去され、撮像された配線パターンにおいて不良となる程度に幅寸法の大きい部位が生じている場合には、膨張処理または収縮処理によって配線パターンの占有面積を増加させた後には当該部位で複数個の連結領域が一つの連結領域につながる。したがって、膨張処理または収縮処理の後において配線パターンの候補である連結領域の個数を設計した個数と比較することにより、配線パターンのうち明らかに不良品であるものを分離することができる。配線パターンの候補には良品と不良品とが混在しているが、配線パターンのうち幅寸法が足りないことによる不良品は除去されているから、残っている配線パターンの候補については幅寸法以外の検査を行えばよく処理負荷が軽減される。すなわち、配線パターンが明らかに不良品であるものは膨張処理または収縮処理と個数の比較とによる単純な処理によって除去されており、残された配線パターンの候補についてのみ精度の高い検査を行えばよいから、歩留まりが向上する上に処理負荷が軽減される。   According to the present invention, for the region of interest in the image, the area between the wiring pattern and the base is separated and the occupied area of the wiring pattern is reduced or increased by expansion processing or contraction processing. If there is a part with a small width dimension, the area is removed from the image after reducing the area occupied by the wiring pattern by expansion or contraction, and the imaged wiring pattern is defective. If a portion having a width dimension that is large is generated, after the area occupied by the wiring pattern is increased by the expansion process or the contraction process, a plurality of connection regions are connected to one connection region in the region. Therefore, by comparing the number of connection regions that are wiring pattern candidates after the expansion process or the contraction process with the designed number, it is possible to separate the wiring patterns that are clearly defective. Good and defective wiring pattern candidates are mixed, but defective products due to lack of width dimensions are removed from the wiring pattern, so remaining wiring pattern candidates other than width dimensions It is sufficient to reduce the processing load. That is, the wiring pattern that is clearly defective is removed by a simple process based on the expansion process or the contraction process and the number comparison, and only the remaining wiring pattern candidates need to be inspected with high accuracy. Therefore, the yield is improved and the processing load is reduced.

以下に説明する検査対象物は半導体素子を実装する実装基板であって、たとえばMID(Molded Interconnection Device)からなる実装基板を検査対象物とする。この種の実装基板1は、図2に示すように、液晶ポリマーのような合成樹脂の成形品である絶縁材料からなる基台1aに、金属の配線パターン1bを薄膜形成法により形成したものであり、半導体素子(チップ)を実装するために微細な配線パターン1bが形成されている。たとえば、配線パターン1bの最小幅および隣接する配線パターン1bの間隔は、それぞれ、たとえば50μmに設定される。   The inspection object described below is a mounting board on which a semiconductor element is mounted. For example, a mounting board made of MID (Molded Interconnection Device) is used as the inspection object. As shown in FIG. 2, this type of mounting substrate 1 is formed by forming a metal wiring pattern 1b on a base 1a made of a synthetic resin such as a liquid crystal polymer by a thin film forming method. In order to mount a semiconductor element (chip), a fine wiring pattern 1b is formed. For example, the minimum width of the wiring pattern 1b and the interval between adjacent wiring patterns 1b are set to 50 μm, for example.

実装基板1について配線パターン1bの検査をする際には、図1(b)のように、複数個の実装基板1をパレット2に載せるとともに整列させて搬送する。パレット2は、図1(a)に示すように、X−Yテーブル3に載置される。X−Yテーブル3の上方には撮像手段としてのTVカメラ11が配置され、TVカメラ11の視野はパレット2に載せた実装基板1の1個分以下の広さに設定される。たとえば、実装基板1の1個全体を撮像できる視野に設定したり、実装基板1の一部を撮像できる視野に設定したりする。パレット2に載せた複数個の実装基板1のうちの目的の実装基板1は、X−Yテーブル3を動作させることによりTVカメラ11の正面に移動させられ、TVカメラ11で撮像される。また、撮像対象となる実装基板1を照明する照明器具4には、光源を円環上に配置して撮影対象を無影で照明する、いわゆるリングライトを用いる。   When the wiring pattern 1b is inspected for the mounting substrate 1, a plurality of mounting substrates 1 are placed on the pallet 2 and aligned and conveyed as shown in FIG. The pallet 2 is placed on the XY table 3 as shown in FIG. A TV camera 11 as an imaging unit is disposed above the XY table 3, and the field of view of the TV camera 11 is set to a width equal to or less than one mounting substrate 1 placed on the pallet 2. For example, it is set to a field of view capable of imaging one whole mounting board 1 or to a field of view capable of imaging a part of the mounting board 1. Of the plurality of mounting boards 1 placed on the pallet 2, the target mounting board 1 is moved to the front of the TV camera 11 by operating the XY table 3 and is imaged by the TV camera 11. Moreover, what is called a ring light which arrange | positions a light source on a ring and illuminates an imaging | photography object without a shadow is used for the lighting fixture 4 which illuminates the mounting board | substrate 1 used as an imaging object.

TVカメラ11としては、白黒の濃淡画像を出力するものと、カラー画像を出力するものとのいずれでも用いることができるが、まず濃淡画像を出力するTVカメラ11を用いる場合について説明し、後にカラー画像を出力するTVカメラ11を用いる場合について説明する。   The TV camera 11 can be used to output either a monochrome grayscale image or a color image output. First, the TV camera 11 that outputs a grayscale image will be described. A case where the TV camera 11 that outputs an image is used will be described.

TVカメラ11で得られた濃淡画像は、画像メモリ12に一旦格納される。ここでは、TVカメラ11からデジタル信号を出力する場合を想定しているが、アナログ信号を出力する場合にはA/D変換器を用いてデジタル信号に変換する。上述のように画像メモリ12には実装基板1の濃淡画像が格納され、画像処理部20ではこの濃淡画像を用いて以下の処理を行う。   The grayscale image obtained by the TV camera 11 is temporarily stored in the image memory 12. Here, it is assumed that a digital signal is output from the TV camera 11, but when an analog signal is output, it is converted into a digital signal using an A / D converter. As described above, the grayscale image of the mounting board 1 is stored in the image memory 12, and the image processing unit 20 performs the following processing using this grayscale image.

画像処理部20は、濃淡画像の各画素の濃度値に対して適宜の閾値を適用することにより二値化する分離手段21を備える。分離手段21に設定される閾値は、濃淡画像において、実装基板1の基台1aと配線パターン1bとを分離することができるように設定される。すなわち、一般に基台1aの反射率は配線パターン1bの反射率よりも低いから、濃淡画像では基台1aの濃度値が配線パターン1bの濃度値よりも低くなる(ここでは、濃度値を明度に対応付けてあり、濃度値が高いほど明度が高いものとしている)。そこで、両濃度値の間の濃度値を閾値として設定しておけば、濃淡画像の画像内における基台1aと配線パターン1bとの領域を分離することができる。   The image processing unit 20 includes separation means 21 for binarization by applying an appropriate threshold to the density value of each pixel of the grayscale image. The threshold value set in the separating means 21 is set so that the base 1a and the wiring pattern 1b of the mounting substrate 1 can be separated in the grayscale image. That is, since the reflectance of the base 1a is generally lower than the reflectance of the wiring pattern 1b, the density value of the base 1a is lower than the density value of the wiring pattern 1b in the grayscale image (here, the density value is set to lightness). The brightness is higher as the density value is higher). Therefore, if the density value between the two density values is set as a threshold value, the area of the base 1a and the wiring pattern 1b in the gray image can be separated.

このような閾値は一定値としてあらかじめ設定することができるが、図3に示すように、画像メモリ11に格納された濃淡画像の中で基台1aと配線パターン1bとを含む着目領域Dmを指定し、着目領域Dmに含まれる画素の濃度値の平均値を閾値に用いるようにしてもよい。この場合、着目領域Dmごとに閾値を動的に設定することができ、撮像条件や実装基板1の仕様のばらつきによらず適正な閾値を設定することができる。   Although such a threshold value can be set in advance as a constant value, as shown in FIG. 3, a region of interest Dm including the base 1a and the wiring pattern 1b is designated in the grayscale image stored in the image memory 11. Alternatively, the average value of the density values of the pixels included in the region of interest Dm may be used as the threshold value. In this case, the threshold value can be set dynamically for each region of interest Dm, and an appropriate threshold value can be set regardless of imaging conditions and variations in the specifications of the mounting substrate 1.

上述のように適正な閾値を用いて二値化した画像は、図4に示すように、基台1aに対応する領域と配線パターン1bに対応する領域との2種類の領域を有する画像になる。ところで、配線パターン1bの幅寸法が設計値よりも全体的に大きい場合(以下では、「太り」という)でも隣接する配線パターン1bとの間で短絡せず耐圧が確保できていれば良品として問題のない場合が多く、また配線パターン1bの幅寸法が設計値よりも全体的に小さい場合(以下では、「細り」という)でも電流容量が確保できていれば良品として問題のない場合が多い。同様に、図5のように配線パターン1bの一部の幅寸法が設計値よりも大きい場所(以下では、「余剰部」という)1cが生じたり、図6のように配線パターン1bの一部の幅寸法が設計値よりも小さい場所(以下では、「くびれ部」という)1dが生じたりすることもある。なお、図5、図6において(a)はそれぞれ設計値の配線パターン1bを示し、(b)はそれぞれ余剰部1cが生じている場合とくびれ部1dが生じている場合とを示している。   As shown in FIG. 4, an image binarized using an appropriate threshold value as described above is an image having two types of areas, an area corresponding to the base 1a and an area corresponding to the wiring pattern 1b. . By the way, even when the width dimension of the wiring pattern 1b is larger than the design value as a whole (hereinafter referred to as “thickness”), there is a problem as a non-defective product if a short circuit with the adjacent wiring pattern 1b is ensured and a breakdown voltage can be secured. In many cases, there is no problem as a non-defective product as long as the current capacity can be secured even when the width dimension of the wiring pattern 1b is generally smaller than the design value (hereinafter referred to as “thinning”). Similarly, a location 1c where the width dimension of a part of the wiring pattern 1b is larger than the design value as shown in FIG. 5 (hereinafter referred to as “excess part”) or a part of the wiring pattern 1b as shown in FIG. In some cases, a location 1d (hereinafter referred to as a “constricted portion”) having a width dimension smaller than the design value is generated. 5 and 6, (a) shows the wiring pattern 1b of the design value, and (b) shows the case where the surplus portion 1c is generated and the case where the constricted portion 1d is generated.

ここに、余剰部1cは配線パターン1bの屈曲部分の内側に生じやすいことが知られている。余剰部1cやくびれ部1dも、太りや細りの場合と同様に、良品として扱うことに問題のない場合が多い。また、配線パターン1bに異物が付着している場合には、濃淡画像を二値化したときの閾値が適正に設定されていれば、二値化された画像において異物を基台1aと同じ画素値として、配線パターン1bから分離することができる。この種の異物には、配線パターン1bをレーザ光でトリミングしたときに剥がれた金属薄膜があり、この種の異物が配線パターン1bに付着すると半導体素子を実装する際の接触不良の原因になる。したがって、この種の異物が存在するときには不良品の扱いになる。   Here, it is known that the surplus portion 1c is likely to occur inside the bent portion of the wiring pattern 1b. The surplus portion 1c and the constricted portion 1d also often have no problem in handling as a non-defective product, as in the case of thickening or thinning. In addition, when foreign matter is attached to the wiring pattern 1b, if the threshold value when binarizing the grayscale image is set appropriately, the foreign matter in the binarized image is the same pixel as the base 1a. As a value, it can be separated from the wiring pattern 1b. This type of foreign material includes a metal thin film that has been peeled off when the wiring pattern 1b is trimmed with laser light. If this type of foreign material adheres to the wiring pattern 1b, it causes a contact failure when mounting a semiconductor element. Therefore, when this kind of foreign matter exists, it is handled as a defective product.

上述のように、配線パターン1bが設計形状から逸脱している場合に、良品とみなせる場合と不良品になる場合とがある。そこで、分離手段21で濃淡画像を二値化することにより得られた配線パターン1bの占有面積を減少または増加させるように、領域調節手段22において膨張処理と収縮処理とを択一的に行う。ここで、領域調節手段22では、基台1aの領域に着目するか配線パターン1bの領域に注目するかという条件と、配線パターン1bの占有面積を減少させるか増加させるかという条件との組合せに応じて、膨張処理とするか収縮処理とするかを選択する。   As described above, when the wiring pattern 1b deviates from the design shape, there are cases where it can be regarded as a non-defective product and a defective product. Therefore, the expansion processing and the contraction processing are alternatively performed in the region adjustment means 22 so as to reduce or increase the occupied area of the wiring pattern 1b obtained by binarizing the grayscale image by the separation means 21. Here, the area adjusting means 22 is a combination of the condition of whether to focus on the area of the base 1a or the area of the wiring pattern 1b and the condition of decreasing or increasing the occupied area of the wiring pattern 1b. Accordingly, it is selected whether to perform expansion processing or contraction processing.

たとえば、基台1aに着目し配線パターン1bの占有面積を減少させる場合は、膨張処理を行うと配線パターン1bとの境界において基台1aの領域が配線パターン1bの一部に侵入するから、実質的に配線パターン1bに相当する領域の占有面積を減少させたことになる。また、配線パターン1bに着目し配線パターン1bの占有面積を減少させる場合は、収縮処理を行って配線パターン1bの占有面積を減少させる。着目する対象を基台1aとするか配線パターン1bとするか、また配線パターン1bの面積を減少させるか増加させるかの組合せは4種類であって、(着目対象、面積の増減)の組合せに対して膨張処理と収縮処理とのどちらを採用するかが決まる。つまり、(基台、減少)は膨張処理、(基台、増加)は収縮処理、(配線パターン、減少)は収縮処理、(配線パターン、増加)は膨張処理になる。   For example, when the area occupied by the wiring pattern 1b is reduced by paying attention to the base 1a, if the expansion process is performed, the region of the base 1a enters a part of the wiring pattern 1b at the boundary with the wiring pattern 1b. Thus, the area occupied by the region corresponding to the wiring pattern 1b is reduced. Further, when reducing the occupied area of the wiring pattern 1b by paying attention to the wiring pattern 1b, the shrinking process is performed to reduce the occupied area of the wiring pattern 1b. There are four types of combinations of whether the target of interest is the base 1a or the wiring pattern 1b, and whether the area of the wiring pattern 1b is reduced or increased. On the other hand, it is determined which of expansion processing and contraction processing is adopted. That is, (base, decrease) is expansion processing, (base, increase) is contraction processing, (wiring pattern, decrease) is contraction processing, and (wiring pattern, increase) is expansion processing.

領域調節手段22において配線パターン1bの占有面積を減少させる際に、減少の程度を適正に設定しておけば、細りやくびれ部1dにおいて配線パターン1bが消滅したり分断されたりすることがなく、配線パターン1bは連続した状態に保たれる。つまり、配線パターン1bに細りやくびれ部1dが生じている場合、その幅寸法が良品とみなせる許容範囲であれば、領域調節手段22による配線パターン1bの占有面積を減少させる処理後にも配線パターン1bの連続性は維持される。   When the area adjustment means 22 reduces the area occupied by the wiring pattern 1b, if the degree of reduction is set appropriately, the wiring pattern 1b will not disappear or be divided in the narrowed or constricted portion 1d. The wiring pattern 1b is kept in a continuous state. That is, if the wiring pattern 1b has a narrowed or constricted portion 1d, the wiring pattern 1b can be processed even after the area adjustment means 22 reduces the area occupied by the wiring pattern 1b if the width dimension is within an allowable range. The continuity of is maintained.

同様に領域調節手段22において配線パターン1bの占有面積を増加させる際に、増加の程度を適正に設定しておけば、太りや余剰部1cにおいて配線パターン1bが連続させることがなく、配線パターン1bは分離した状態に保たれる。つまり、配線パターン1bに太りや余剰部1cが生じている場合、その幅寸法が良品とみなせる許容範囲であれば、領域調節手段22による配線パターン1bの占有面積を増加させる処理後にも配線パターン1bの分離性は維持される。   Similarly, when the area adjustment means 22 increases the occupied area of the wiring pattern 1b, if the degree of increase is set appropriately, the wiring pattern 1b does not continue in the fat portion or the surplus portion 1c. Are kept separate. In other words, if the wiring pattern 1b has a thickness or surplus portion 1c, the wiring pattern 1b can be processed even after the area adjustment means 22 increases the area occupied by the wiring pattern 1b if the width dimension is within an allowable range. The separability is maintained.

領域調節手段22により基台1aと配線パターン1bとの境界の膨張処理または収縮処理を行った後には、配線パターン1bの候補である複数個の連結領域が形成される。ここに、連結領域は、着目画素の8近傍(着目画素を中心とした3×3画素の局所領域において着目画素を除く8個の画素)に着目画素と同じ画素値を持つ画素が含まれているときに、その画素を次の着目画素とするという手順を繰り返すことにより生成される同じ画素値の画素からなるひとまとまりの画素群を意味する。配線パターン1bにおいて生じている設計形状からの変形の程度が許容範囲内であれば、膨張処理または収縮処理の後にも配線パターン1bの個数に変化が生じないから、配線パターン1bの候補である連結領域の個数を数えるために、ラベリング手段23において各連結領域にラベルを付与する。ラベリング手段23では連結領域に付与したラベルの個数(ラベル数)を計数する。   After the area adjusting means 22 performs the expansion process or the contraction process on the boundary between the base 1a and the wiring pattern 1b, a plurality of connection areas that are candidates for the wiring pattern 1b are formed. Here, the connected region includes pixels having the same pixel value as the target pixel in the vicinity of the target pixel (eight pixels excluding the target pixel in the 3 × 3 pixel local region centered on the target pixel). Means a group of pixels composed of pixels of the same pixel value generated by repeating the procedure of setting the pixel as the next pixel of interest. If the degree of deformation from the design shape occurring in the wiring pattern 1b is within an allowable range, the number of wiring patterns 1b does not change even after the expansion process or the contraction process. In order to count the number of regions, the labeling means 23 gives a label to each connected region. The labeling means 23 counts the number of labels (number of labels) given to the connection area.

設計した配線パターン1bの個数は既知であるから、比較手段24において、設計した配線パターン1bの個数とラベリング手段23により計数されたラベル数とが一致するか否かを判断する。この段階において、設計した配線パターン1bの個数よりもラベル数が少ないときには配線パターン1bに短絡が生じていると判断し、設計した配線パターン1bの個数よりもラベル数が多いときには配線パターン1bに分断が生じていると判断する。ただし、連結領域の一部に分断と短絡とが同数ずつ生じている場合には、設計した配線パターン1bの個数とラベル数とが一致するから、連結領域の個数と設計した配線パターン1bの個数が一致することは必要条件であるが十分条件ではない。   Since the number of designed wiring patterns 1b is known, the comparison unit 24 determines whether or not the number of designed wiring patterns 1b matches the number of labels counted by the labeling unit 23. At this stage, if the number of labels is smaller than the number of designed wiring patterns 1b, it is determined that a short circuit has occurred in the wiring pattern 1b. If the number of labels is larger than the number of designed wiring patterns 1b, the wiring pattern 1b is divided. Is determined to have occurred. However, when the same number of divisions and short circuits occur in a part of the connection region, the number of the designed wiring patterns 1b matches the number of labels, so the number of the connection regions and the number of the designed wiring patterns 1b. Is a necessary condition, but not a sufficient condition.

そこで、連結領域の個数が設計した配線パターン1bの個数と一致する場合には、各連結領域をそれぞれ配線パターン1bとみなし、検査手段25において各連結領域ごとに断線や短絡の有無を検査する。検査手段25において各連結領域に断線がなくまた短絡もないと判断されると、各連結領域をそれぞれ良品としての許容範囲内の配線パターン1bと判断する。つまり、配線パターン1bに若干の変形が生じているものの良品の範囲内である実装基板1については不良品と判断されることがなく、結果的に歩留まりが向上する。   Therefore, when the number of connection regions matches the number of designed wiring patterns 1b, each connection region is regarded as a wiring pattern 1b, and the inspection unit 25 inspects each connection region for disconnection or short circuit. If the inspection means 25 determines that there is no disconnection and no short circuit in each connection area, each connection area is determined to be a wiring pattern 1b within an allowable range as a good product. That is, although the wiring pattern 1b is slightly deformed, the mounting substrate 1 that is within the non-defective range is not determined as a defective product, and as a result, the yield is improved.

また、上述したように、配線パターン1bに不良品となる変形が生じていれば、比較手段24において確実に抽出でき、しかも、良品の候補についてのみ精度を高めて良否判定を行うから、良品の候補についてのみ高精度の検査を行えばよく、結果的に全数について高精度の検査を行う場合に比較すると検査時間を短縮できる。つまり、高精度かつ短時間で検査することができる。   Further, as described above, if the wiring pattern 1b is deformed as a defective product, it can be reliably extracted by the comparison unit 24, and the quality determination is performed with high accuracy only for the good product candidates. Only the candidates need to be inspected with high accuracy, and as a result, the inspection time can be shortened as compared with the case in which high accuracy inspection is performed for all the candidates. That is, the inspection can be performed with high accuracy and in a short time.

上述した画像処理部20の処理手順を図7にまとめて示す。図7では配線パターン1bに対応する領域に対して収縮処理を施して配線パターン1bの占有面積を縮小させる場合を例示している。まず、画像処理部20は画像メモリ12から濃淡画像を読み込み(S1)、二値化する(S2)。次に、二値化された画像内で配線パターン1bとなる画素値を持つ画素に対して収縮処理を施す(S3)。収縮させる程度は良品の許容範囲としてあらかじめ規定されている。収縮処理後には各連結領域にラベルを付与するラベリング処理を行い(S4)、設計された配線パターン1bの個数とラベル数とを比較する(S5)。ラベル数のほうが設計値よりも多い場合には配線パターン1bの候補は分断されているから、配線パターン1bの幅寸法が許容範囲よりも小さいか断線していると判断され(S6)、ラベル数のほうが設計値よりも少ない場合には複数個の配線パターン1bの候補が連続しているから、配線パターン1bが短絡していると判断される(S7)。ラベル数が設計値と一致しているときにのみ、配線パターン1bの候補について短絡や断線の検査を行う(S8)。   The processing procedure of the image processing unit 20 described above is collectively shown in FIG. FIG. 7 illustrates a case where the area corresponding to the wiring pattern 1b is contracted to reduce the area occupied by the wiring pattern 1b. First, the image processing unit 20 reads a grayscale image from the image memory 12 (S1) and binarizes it (S2). Next, a contraction process is performed on the pixels having the pixel value to be the wiring pattern 1b in the binarized image (S3). The degree of contraction is defined in advance as an acceptable range for good products. After the shrinking process, a labeling process for giving a label to each connected region is performed (S4), and the number of designed wiring patterns 1b is compared with the number of labels (S5). When the number of labels is larger than the design value, the candidate for the wiring pattern 1b is divided, so it is determined that the width dimension of the wiring pattern 1b is smaller than the allowable range or is disconnected (S6), and the number of labels If the number is smaller than the design value, a plurality of candidates for the wiring pattern 1b are continuous, so it is determined that the wiring pattern 1b is short-circuited (S7). Only when the number of labels coincides with the design value, a short circuit or disconnection is inspected for the candidate wiring pattern 1b (S8).

上述の処理のように配線パター1bの占有面積を減少させる処理は主として断線や異物を検出することが目的であり、短絡の検出には配線パターン1bの占有面積を増加させる処理を別に行う。つまり、図7に示す動作においてステップS7の短絡の判断結果は、配線パターン1bの占有面積を減少させても短絡が検出される場合もあることを示しているだけであって、短絡の検出には配線パターン1bの占有面積を増加させる処理が必要である。   The process of reducing the occupied area of the wiring pattern 1b as in the above-described process is mainly for the purpose of detecting disconnection or foreign matter, and a process of increasing the occupied area of the wiring pattern 1b is separately performed for short circuit detection. That is, in the operation shown in FIG. 7, the determination result of the short circuit in step S7 only indicates that the short circuit may be detected even if the occupied area of the wiring pattern 1b is reduced. Needs to increase the area occupied by the wiring pattern 1b.

一方、断線や異物を検出する場合であって、二値化後に基台1aとなる画素値を持つ画素に着目する場合には、ステップS3の収縮処理に代えて膨張処理を行う。膨張処理後にはステップS4,S5と同様にラベリング処理とラベル数の比較とを行い、ステップS6,S7と同様に短絡あるいは断線の判断を行う。ただし、ラベル数が設計値に一致しているときには、ステップS2において得られた二値化された画像に対して膨張処理で得られた領域によるマスクをかけ、マスク以外の領域(つまり、配線パターン1bの候補)について短絡や断線の検査を行う。   On the other hand, when disconnection or foreign matter is detected and attention is paid to a pixel having a pixel value that becomes the base 1a after binarization, expansion processing is performed instead of the contraction processing in step S3. After the expansion process, the labeling process and the comparison of the number of labels are performed in the same manner as in steps S4 and S5, and a determination of a short circuit or disconnection is performed in the same manner as in steps S6 and S7. However, when the number of labels matches the design value, the binarized image obtained in step S2 is masked by the region obtained by the expansion process, and the region other than the mask (that is, the wiring pattern) 1b candidates) are inspected for short circuits and disconnections.

ところで、上述の構成では、撮像手段としてのTVカメラ11として白黒の濃淡画像を出力するものを用いる例を示したが、カラー画像を出力するものを用いる場合には、分離手段21においてカラー画像の三刺激値を用いて基台1aと配線パターン1bとを分離する。つまり、TVカメラ11からはR,G,Bの三刺激値を持つ色信号が出力されるから、これらの3種類の色信号から基台1aと配線パターン1bとの色を分離するのに適した2色を選択し、当該2色の差分を二値化することにより基台1aの領域と配線パターン1bの領域とを分離する。   By the way, in the above-described configuration, an example in which a monochrome grayscale image output is used as the TV camera 11 as the imaging unit has been shown. However, when a color image output is used, the separation unit 21 performs color image output. The base 1a and the wiring pattern 1b are separated using the tristimulus values. That is, since the TV camera 11 outputs color signals having R, G, and B tristimulus values, it is suitable for separating the colors of the base 1a and the wiring pattern 1b from these three types of color signals. The two colors are selected and the difference between the two colors is binarized to separate the area of the base 1a and the area of the wiring pattern 1b.

さらに具体的に説明する。ここでは、基台1aが黒色で配線パターン1bの表面には金メッキが施されているものとする。このような組合せの場合には、分離手段21においてRとBとの色信号の差分からなる差分画像を求め、この差分に対する適宜の閾値を用いて二値化する。つまり、Rの色信号からなる画像とBの色信号からなる画像とを生成し、両画像における同じ位置の画素同士の濃度値の差分からなる差分画像を生成し、当該差分画像を二値化するのである。二値化に用いる閾値は、濃淡画像に適用する閾値と同様に固定的に設定したり動的に設定したりすることができる。   This will be described more specifically. Here, it is assumed that the base 1a is black and the surface of the wiring pattern 1b is gold-plated. In the case of such a combination, the separation unit 21 obtains a difference image made up of the difference between the color signals of R and B, and binarizes it using an appropriate threshold for this difference. In other words, an image made up of R color signals and an image made up of B color signals are generated, a difference image consisting of a difference in density value between pixels at the same position in both images is generated, and the difference image is binarized. To do. The threshold value used for binarization can be set fixedly or dynamically like the threshold value applied to the grayscale image.

RとBとの色信号の差分を求めているのは、基台1aが黒で配線パターン1bに金メッキが施されている場合には、基台1aに対応する値と配線パターン1bに対応する値との差が最大になるからである。たとえば、基台1aが緑色で配線パターン1bに金メッキが施されている場合には、RとGとの色信号の差分を求めると差が最大になる。   The difference between the color signals of R and B is obtained when the base 1a is black and the wiring pattern 1b is plated with gold, corresponding to the value corresponding to the base 1a and the wiring pattern 1b. This is because the difference from the value is maximized. For example, when the base 1a is green and the wiring pattern 1b is gold-plated, the difference is maximized when the color signal difference between R and G is obtained.

カラー画像を用いる場合であっても二値化の後の処理は濃淡画像の場合と同様である。すなわち、領域調節手段22において配線パターン1bに対応する領域の占有面積を減少または増加させるように膨張処理または収縮処理を行った後に、ラベリング手段23において各連結領域にラベルを付与し、比較手段24においてラベル数と設計した配線パターン1bの個数とが一致するか否かを判断する。一致した場合には判断手段25において各連結領域ごとに断線や短絡の有無を検査する。このような手順で検査することにより、配線パターン1bの良否判定が可能になり、細りやくびれ部が配線パターン1bに存在しているものの良品としての許容範囲内の変形であれば、良品として扱うことにより歩留まりが向上する。   Even when a color image is used, the process after binarization is the same as that for a grayscale image. That is, after the area adjusting means 22 performs the expansion process or the contraction process so as to reduce or increase the area occupied by the area corresponding to the wiring pattern 1b, the labeling means 23 gives a label to each connected area, and the comparison means 24 It is determined whether or not the number of labels matches the number of designed wiring patterns 1b. If they match, the judging means 25 inspects each connected region for disconnection or short circuit. By inspecting according to such a procedure, it is possible to determine whether the wiring pattern 1b is good or not, and if the narrowing or constricted portion is present in the wiring pattern 1b but is within the allowable range as a good product, it is treated as a good product. This improves the yield.

(a)は本発明の実施形態を示すブロック図、(b)は同上における実装基板とパレットとの関係を示す平面図である。(A) is a block diagram which shows embodiment of this invention, (b) is a top view which shows the relationship between the mounting board | substrate and pallet in the same as the above. 同上に用いる実装基板の一例を示す平面図である。It is a top view which shows an example of the mounting board | substrate used for the same as the above. 同上における着目領域を説明する図である。It is a figure explaining the attention area | region in the same as the above. 同上における二値化された画像の一例を示す図である。It is a figure which shows an example of the binarized image in the same as the above. 同上における二値化された画像の要部を示す図である。It is a figure which shows the principal part of the binarized image in the same as the above. 同上における二値化された画像の要部を示す図である。It is a figure which shows the principal part of the binarized image in the same as the above. 同上に用いる画像処理部の処理手順を示す動作説明図である。It is operation | movement explanatory drawing which shows the process sequence of the image process part used for the same as the above.

符号の説明Explanation of symbols

1 実装基板
1a 基台
1b 配線パターン
11 撮像手段
20 画像処理部
21 分離手段
22 領域調節手段
23 ラベリング手段
24 比較手段
25 検査手段
Dm 着目領域
DESCRIPTION OF SYMBOLS 1 Mounting board 1a Base 1b Wiring pattern 11 Imaging means 20 Image processing part 21 Separation means 22 Area adjustment means 23 Labeling means 24 Comparison means 25 Inspection means Dm Region of interest

Claims (4)

絶縁材料からなる基台の表面に配線パターンを形成した実装基板の画像を撮像手段により撮像し、撮像手段により得られた画像内の着目領域について画素値を用いて配線パターンと基台とを分離し、着目領域内において配線パターンと基台との境界に膨張処理と収縮処理との一方を施した後、配線パターンの候補である連結領域の個数を計数し、計数した候補数が設計した配線パターンの個数に一致するときに配線パターンの候補である連結領域の中で配線パターンの良否を検査することを特徴とする配線パターンの検査方法。   An image of the mounting board on which the wiring pattern is formed on the surface of the base made of an insulating material is picked up by the image pickup means, and the wiring pattern and the base are separated using the pixel value for the region of interest in the image obtained by the image pickup means. Then, after applying one of expansion processing and contraction processing to the boundary between the wiring pattern and the base in the region of interest, the number of connected regions that are wiring pattern candidates is counted, and the wiring designed by the number of candidates counted A method for inspecting a wiring pattern, comprising: inspecting the quality of a wiring pattern in a connected region that is a candidate for a wiring pattern when the number of patterns matches. 前記撮像手段により得られる画像は濃淡画像であって、濃淡画像の濃度値に対して設定した閾値を用いて濃淡画像を二値化することにより配線パターンと基台とを分離することを特徴とする請求項1記載の配線パターンの検査方法。   The image obtained by the imaging means is a grayscale image, and the wiring pattern and the base are separated by binarizing the grayscale image using a threshold value set for the density value of the grayscale image. The wiring pattern inspection method according to claim 1. 前記撮像手段により得られる画像はカラー画像であって、カラー画像の三刺激値の各2個の差分のうちで配線パターンに対応する値と基台とに対応する値との差が最大になる差分を二値化することにより配線パターンと基台とを分離することを特徴とする請求項1記載の配線パターンの検査方法。   The image obtained by the imaging means is a color image, and the difference between the value corresponding to the wiring pattern and the value corresponding to the base among the two differences of the tristimulus values of the color image is maximized. The wiring pattern inspection method according to claim 1, wherein the wiring pattern and the base are separated by binarizing the difference. 絶縁材料からなる基台の表面に配線パターンを形成した実装基板の画像を撮像する撮像手段と、撮像手段により得られた画像内の着目領域について画素値を用いて配線パターンと基台とを分離する分離手段と、着目領域内において配線パターンと基台との境界に膨張処理と収縮処理とを択一的に施す領域調節手段と、膨張処理または収縮処理の後に配線パターンの候補である連結領域を求めて各連結領域にラベルを付与し付与したラベル数を計数するラベリング手段と、ラベル数が設計した配線パターンの個数に一致するときに配線パターンの候補である連結領域の中で配線パターンの良否を検査する検査手段とを備えることを特徴とする配線パターンの検査装置。   An image pickup means for picking up an image of a mounting board in which a wiring pattern is formed on the surface of a base made of an insulating material, and a wiring pattern and the base are separated using a pixel value for a region of interest in the image obtained by the image pickup means. Separating means that performs expansion processing and contraction processing alternatively on the boundary between the wiring pattern and the base in the region of interest, and a connection region that is a candidate for the wiring pattern after the expansion processing or contraction processing And labeling means for assigning labels to each connected area and counting the number of labels applied thereto, and when the number of labels matches the number of designed wiring patterns, the wiring pattern within the connected area that is a candidate for the wiring pattern A wiring pattern inspection apparatus comprising: an inspection means for inspecting pass / fail.
JP2005187274A 2005-06-27 2005-06-27 Inspection method of wiring pattern, and its device Pending JP2007003494A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005187274A JP2007003494A (en) 2005-06-27 2005-06-27 Inspection method of wiring pattern, and its device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005187274A JP2007003494A (en) 2005-06-27 2005-06-27 Inspection method of wiring pattern, and its device

Publications (1)

Publication Number Publication Date
JP2007003494A true JP2007003494A (en) 2007-01-11

Family

ID=37689258

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005187274A Pending JP2007003494A (en) 2005-06-27 2005-06-27 Inspection method of wiring pattern, and its device

Country Status (1)

Country Link
JP (1) JP2007003494A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008249611A (en) * 2007-03-30 2008-10-16 Renesas Technology Corp Manufacturing method for semiconductor device
JP2011007526A (en) * 2009-06-23 2011-01-13 Hitachi Ltd Method for setting inspection parameter, method for evaluating inspection properties, and inspection system
JP2011153928A (en) * 2010-01-27 2011-08-11 Dowa Metaltech Kk Method for visual examination of insulating circuit board
CN112113976A (en) * 2019-06-20 2020-12-22 日本电产三协株式会社 Appearance inspection device and appearance inspection method

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03183147A (en) * 1989-12-12 1991-08-09 Ngk Spark Plug Co Ltd Inspection system of ic package

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03183147A (en) * 1989-12-12 1991-08-09 Ngk Spark Plug Co Ltd Inspection system of ic package

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008249611A (en) * 2007-03-30 2008-10-16 Renesas Technology Corp Manufacturing method for semiconductor device
JP2011007526A (en) * 2009-06-23 2011-01-13 Hitachi Ltd Method for setting inspection parameter, method for evaluating inspection properties, and inspection system
JP2011153928A (en) * 2010-01-27 2011-08-11 Dowa Metaltech Kk Method for visual examination of insulating circuit board
CN112113976A (en) * 2019-06-20 2020-12-22 日本电产三协株式会社 Appearance inspection device and appearance inspection method

Similar Documents

Publication Publication Date Title
US5272763A (en) Apparatus for inspecting wiring pattern formed on a board
JP2007071586A (en) Image defect inspection device, image defect inspection system, defect classification device, and image defect inspection method
JP3560473B2 (en) Printed circuit board inspection apparatus and printed circuit board inspection method
JP2007003494A (en) Inspection method of wiring pattern, and its device
JP3589424B1 (en) Board inspection equipment
JP2000163579A (en) Appearance inspection method and device
JP2002243655A (en) Method and equipment for visual inspection of electronic component
JP2745778B2 (en) Wiring pattern inspection equipment
JP2008203229A (en) Terminal position detecting method of electronic component
JPH07260445A (en) Method and apparatus for inspecting lead frame automatically
JP3581040B2 (en) Wiring pattern inspection method
JPH05108799A (en) Wiring pattern inspection device
JP2009074828A (en) Flaw detection method and flaw detector
JPH08152412A (en) Appearance inspection device
JP2712803B2 (en) Wiring pattern inspection equipment
JPH1114317A (en) Appearance inspection method and device
JP2000304704A (en) Method and apparatus for inspecting wiring board
JP6917959B2 (en) Electronic component inspection equipment and electronic component inspection method
JP2011153928A (en) Method for visual examination of insulating circuit board
JPH04184244A (en) Method for inspecting pattern of printed circuit board
JP2745763B2 (en) Wiring pattern inspection equipment
JP2819905B2 (en) Wiring pattern inspection equipment
JP2001183119A (en) Pattern inspecting device
JPH04282442A (en) Pattern inspection apparatus
JP2005258724A (en) Product inspecting equipment

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070802

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100112

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100302

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100506

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20100712

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100928