JP2006525716A - ディジタルフィルタ構造 - Google Patents

Abstract

ディジタルビデオ信号をフィルタ処理するためのディジタルフィルタ構造において、多相フィルタであるローパスフィルタの形態をなす一つのズームフィルタの機能と、ハイパスフィルタの形態をなす少なくとも一つのピーキングフィルタの機能とが実現され、二つのフィルタの機能が集積回路内において複合フィルタ（１−１７）により実現され、それにより、設定されるズームフィルタの各相毎に、ズームフィルタのこの相のために記憶されたフィルタ係数から、及び、ピーキングフィルタのために記憶されたフィルタ係数から、複合フィルタ係数が計算され、上記複合フィルタ係数は、フィルタリングプロセスにおいてフィルタ処理されるビデオ信号に適用され、それにより、このフィルタリングプロセスにおいては複合フィルタ係数を用いて両方のフィルタ機能が実行される。

Description

本発明は、ディジタルビデオ信号のフィルタ処理のためのディジタルフィルタ構造に関する。これにより、多相フィルタであるローパスフィルタの形態をなす一つのズームフィルタと、ハイパスフィルタの形態をなす少なくとも一つのピーキングフィルタとが設けられる。

この種の構造は、従来の技術から知られている。ここで、これらの構造においては、一般に、ズームフィルタ及びピーキングフィルタが別個のフィルタとして個別に構成される。基本的には、ピーキングフィルタは、フィルタ目盛を設定するための特定数のフィルタ係数が与えられるフィルタ特性を示す。ズームフィルタは、多相フィルタの形態をなしている。即ち、ズームフィルタは、記憶された異なるフィルタ係数に応じて、異なるフィルタ特性を実現することができる。このフィルタは、ローパスフィルタの形態をなしている。両方のフィルタは、一般に、ビデオ信号の表示がディスプレイ上でズームインされるように、即ち、拡大された表示が得られるように、ビデオ信号を処理する機能を有する。これにより、ズームフィルタは、望ましくない高周波数成分を抑制する機能を有する。ズームインは鮮明度の損失を伴い、これは、ピーキングフィルタを用いて相殺されなければならない。

ビデオ信号をフィルタ処理する構造及び方法であって、ズーミング機能及びピーキング機能の両方が実現される構造及び方法は、米国特許第５４２２８２７号公報（特許文献１）から公知である。しかしながら、この公知の方法を用いても、保存された可能なフィルタ特性は個々に記憶された総てであり、新たに設定される総ての相毎に、記憶された値から、ズームフィルタの各相毎に記憶されたフィルタ係数から、ピーキングフィルタのフィルタ係数から、複合フィルタリングのためのフィルタ係数が読み取られるという欠点が存在する。従って、総ての可能なフィルタ係数のためのメモリ要求は、かなり多い。
米国特許第５４２２８２７号公報

本発明の目的は、ズームフィルタ及びピーキングフィルタのフィルタリング機能が最も簡単な方法により実現され且つ二つのフィルタの記憶されたフィルタ係数のそれぞれにおいて最も少ないメモリ要求が存在する前述した種類の構造を明示することである。

この目的は、請求項１に記載された特徴により本発明に従って達成される。

即ち、ディジタルビデオ信号をフィルタ処理するためのディジタルフィルタ構造において、多相フィルタであるローパスフィルタの形態をなす一つのズームフィルタの機能と、ハイパスフィルタの形態をなす少なくとも一つのピーキングフィルタの機能とが実現され、二つのフィルタの機能が集積回路内において複合フィルタにより実現され、それにより、設定されるズームフィルタの各相毎に、ズームフィルタのこの相のために記憶されたフィルタ係数から、及び、ピーキングフィルタのために記憶されたフィルタ係数から、複合フィルタ係数が計算され、上記複合フィルタ係数は、フィルタリングプロセスにおいてフィルタ処理されるビデオ信号に適用され、それにより、このフィルタリングプロセスにおいては複合フィルタ係数を用いて両方のフィルタ機能が実行されることを特徴とするディジタルフィルタ構造である。

ディジタルビデオ信号をフィルタ処理するための本発明に係るディジタルフィルタ構造においては、多相フィルタの形態をなすズームフィルタ及びピーキングフィルタが複合フィルタリング機能により実現される。即ち、事実上、そのフィルタ係数がズームフィルタ及びピーキングフィルタのフィルタ係数から計算された複合フィルタ係数であるフィルタが使用される。

ズームフィルタが１６個の異なる設定を有し得る多相フィルタであるため、従来の技術の一部の解決策においては、例えばピーキングフィルタの３個のフィルタ係数とともに、これらの１６個の相の総てに関して複合フィルタ係数が記憶されなければならない。これにより、かなりのメモリ要求が生じる。これに対して、本発明に係る解決策においては、複合フィルタ係数がリアルタイムで計算される。これにより、どの相がズームフィルタにより設定されるかが考慮される。その後、複合フィルタ係数は、ディジタルフィルタ構造においては、ズームフィルタの設定相のフィルタ係数及びピーキングフィルタのフィルタ係数からリアルタイムで計算されるとともに、複合フィルタにおいて使用される。これにより、ズームフィルタの総ての相に関して複合フィルタ係数を記憶する必要がなくなる。多相フィルタ自体のフィルタ係数の記憶だけを行えば足りる。複合フィルタ係数は、ズームフィルタだけのフィルタ係数よりも個数が多いため、記憶空間を節減できる。

また、ズームフィルタ及びピーキングフィルタの組み合わせにより、フィルタリング機能が向上する。フィルタ係数が同じであるとすると、本発明に係る複合フィルタを用いる場合、これらと正に同じフィルタ係数を有する個々に与えられたフィルタを用いるよりも良好なピーキング機能が得らえる。

請求項２に記載された本発明の一つの実施の形態によれば、多相フィルタのフィルタ係数のための記憶空間の更なる減少が達成される。フィルタ係数は、適用できる場合、負の値を有していてもよい。従来の技術による解決策の場合、これらの負の値は、特定の符号ビットによりメモリ内において特定される。請求項２に記載された解決策においては、記憶される総てのフィルタ係数がオフセットを受け、それにより、負の値がもはや生じなくなる。このようにして、このオフセットを受けるフィルタ係数が記憶される。これにより、符号のためのメモリビットがもはや必要なくなる。フィルタ係数の読み出し後であってフィルタリングにおけるその適用前に、オフセットが取り消される。

請求項３に記載された本発明の更なる実施の形態においては、多相フィルタの半分の相のフィルタ係数だけが、多相フィルタのために記憶される。その結果、メモリ要求が更に半分になる。これは、フィルタ係数が互いに鏡面対称をなすような性質を多相フィルタの様々な相が有しているからこそ可能となる。多相フィルタの一つの相のフィルタ係数により、フィルタリングのために使用される様々な値に関して実質上の重みづけが行われる。フィルタの異なる相は、これらの数値範囲の異なる重みづけを行う。実際には、これらの重みづけは、多相フィルタの様々な相における鏡面対称を進行させる。従って、請求項３の下で提供されるように、記憶された相から記憶されていない相のフィルタ係数を得ることができ、それにより、相の総数がｑ個の場合に、Ｐ_１乃至Ｐ_ｑ／２の相だけが記憶される。例えば相Ｐ_ｑ−ｒの係数の組が得られなければならない場合には、相Ｐ_ｒのフィルタ係数が使用され、それらの順番が逆転されるものとするとよい。これにより、フィルタ係数の半分を他の半分から計算することができ、フィルタ係数のためのメモリ要求が半分になる。

請求項４に記載された本発明の更なる実施の形態においては、当該請求項に特定された式に従って複合フィルタ係数が有利に計算され得る。これにより、二つの個々のフィルタのフィルタ係数の合計よりも１だけ少ない量の複合フィルタ係数が生じる。ここでは、複合フィルタ係数がリアルタイムで計算され、従って、記憶される必要がないという事実が重要である。

図面に示される実施の形態を参照しながら本発明について更に説明するが、本発明は、これらの実施の形態に限定されない。

概略的なブロック回路図の形態をなす図１に示されるフィルタ構造は、ディジタルビデオ信号をフィルタ処理する機能を有する。これによって、ローパスフィルタを含むズームフィルタリング機能及びハイパスフィルタを含むピーキング機能の両方が実現される。本発明に係る構造において、これらの二つのフィルタリング機能は、組み合わせられたフィルタ係数（複合フィルタ係数）を用いて動作する複合フィルタにおいて実現される。多相フィルタであるズームフィルタの設定に応じて、複合フィルタ係数がリアルタイムで計算される。

図１は、三つのフィルタ係数が記憶されるメモリ１を示している。これらのフィルタ係数は、ピーキングフィルタのフィルタ係数である。また、調整可能なミキサ２が設けられており、このミキサにより、外部信号Ｐｅａｋに応じて、ピーキング機能の強さの設定を行うことができる。これにより、メモリ１からのフィルタ係数をもう一度変更して、ピーキング機能の強さを調整できる。このようにして再度変更されたピーキング機能のためのフィルタ係数は、複合フィルタ係数の計算のためにユニット３に送信される。

また、多相フィルタの形態をなすズームフィルタの1相におけるフィルタ係数が記憶されるＲＯＭメモリ４も設けられている。

また、多相フィルタの形態をなすズームフィルタの複数の相のために割り当てられた特定のフィルタ係数が記憶されるＲＡＭメモリ５も設けられている。

これにより、ＲＯＭ４は、ディジタルフィルタのコールドスタート中にフィルタ係数の一組を最初に利用可能にする機能を有する。構造が動作に入ると、フィルタ係数の更なる組がＲＡＭメモリ５に書き込まれて様々な相に利用可能となる。外部信号Ｐｈに応じて、ユニット６内においてデータがＲＡＭメモリ５から読み取られる。ユニット６は、割り当てられてフィルタ係数の再構成のためのユニット７へ送信されるこれらの特定のフィルタ係数に応じて、設定相を選択するためのものである。適用可能な場合、フィルタ係数は、後述するようにメモリ４，５に完全には記憶されない。従って、ユニット７は、フィルタ係数の記憶に伴って引き起こされるデータ整理に応じて、実際のフィルタ係数を再構成することができる。この目的のため、フィルタ係数の半分だけがメモリ４，５内に記憶されるか否かを示す信号ＭＭがユニット７に送信される。また、フィルタ係数がオフセットとともに記憶されるか否かを示す信号ＶＯがユニット７に送信される。さらに、与えられる相の全体の量を示す信号ＳＰがユニット７に送信される。

ユニット７は、ユニット６から送信されてくるフィルタ係数から、信号ＭＭ，ＳＰ，ＶＯに応じて、実際のフィルタ係数を計算する。最初に、これらは、未だ単なるズームフィルタリング機能のためのフィルタ係数である。ユニット７は、特定の設定相におけるこれらのフィルタ係数を、複合フィルタ係数を計算するためのユニット３へ供給する。

図１に示される実施の形態においては、ズームフィルタが１相毎に四つのフィルタ係数を示すとともに、ピーキングフィルタが１相毎に三つのフィルタ係数を示すものとする。この実施の形態においては、フィルタ係数を計算するためのユニット３が六つの複合フィルタ係数を計算し、その量は、二つのフィルタの個々のフィルタ係数の合計よりも少ない量である。これらのフィルタ係数は、フィルタ構造中に設けられる六つの乗算器１１乃至１６に送信される。これらの各乗算器に対しては、フィルタ処理されるビデオ信号のうちの一つの走査値Ｓ１乃至Ｓ６が送信される。例えば、ビデオ信号のズーミング及びピーキングを垂直方向において行われなければならない場合、走査値Ｓ１乃至Ｓ６は、隣接する走査線において垂直に上下に配置された６ピクセルの値である。

乗算器１１乃至１６において、これらのピクセルの値は、これらに加えられた特定のフィルタ係数を有している。それにより得られた値は、加算ステージ１７において合計される。この下流側にある丸めステージ１８では、得られた値が四捨五入され、その後、この値は、その下流側にあるステージ１９において、所定の値により除算される。その結果、所望の数値範囲への値のスケーリングが行われる。ディジタル信号ではフィルタリング機能の結果としてオーバーシュートが起こる場合があるため、オーバーシュートが所定の値を超える場合にこれらのオーバーシュートを排除すべく、クリッピングステージ２０も設けられている。クリッピングステージ２０は、ディジタルフィルタ構造に対して出力信号を供給する。

本発明に係るディジタルフィルタ構造の一つの重要な利点は、設定されたズームフィルタリング機能の相に応じてユニット３における複合フィルタ係数の計算がリアルタイムで行われるという事実に内在している。従って、複合フィルタ係数は、総ての相に関して記憶される必要がない。実際に記憶する必要がある総てのフィルタ係数は、非複合的であり、即ち、二つのフィルタリング機能の個々のフィルタ係数である。また、これによって、後述するように更なる記憶空間を節減できる。

複合フィルタ係数を計算するためのユニット３は、以下の式に従ってその計算を有利に行うものとするとよい。

ここで、Ｆ_１は、ズームフィルタの相の係数であり、ｘ_２はその量である。それに対応して、Ｆ_２は、一つの相だけを示すピーキングフィルタの係数であり、ｙはその量である。ｎは、ｎ＝ｘ＋ｙ−１から得られる複合フィルタの係数の量であり、ｋは、１からｎまで続く計算される係数の連続番号である。従って、各設定相毎に、この式から、割り当てられて組み合わせられたフィルタ係数の組を計算することができる。これについて、二つの実施例を参照して説明する。

Ｆ_１＝Ａ，Ｂ，Ｃ，Ｄ ここで、Ａは第１の係数、Ｂは第２の係数、以下同様。
Ｆ_２＝Ｅ，Ｆ，Ｇ ここで、Ｅは第１の係数、Ｆは第２の係数、以下同様。

係数１：（ｋ＝１、ｘ＝４、ｙ＝３）
ｚ＝０ ｚ＝１ ｚ＝２
ｙ−ｚ＝３−＞Ｇ ｙ−ｚ＝２−＞Ｆ ｙ−ｚ＝１−＞Ｅ
ｋ−ｙ＋１＋ｚ＝−１−＞０ ｋ−ｙ＋１＋ｚ＝０−＞０ ｋ−ｙ＋１＋ｚ＝１−＞Ａ

→Ｇ^＊０＋Ｆ^＊０＋Ｅ^＊Ａ＝Ｅ^＊Ａ

係数１＝Ｅ^＊Ａ

係数２：（ｋ＝２、ｘ＝４、ｙ＝３）
ｚ＝０ ｚ＝１ ｚ＝２
ｙ−ｚ＝３−＞Ｇ ｙ−ｚ＝２−＞Ｆ ｙ−ｚ＝１−＞Ｅ
ｋ−ｙ＋１＋ｚ＝０−＞０ ｋ−ｙ＋１＋ｚ＝１−＞Ａ ｋ−ｙ＋１＋ｚ＝２−＞Ｂ

→Ｇ^＊０＋Ｆ^＊Ａ＋Ｅ^＊Ｂ＝Ｆ^＊Ａ＋Ｅ^＊Ｂ

係数２＝Ｆ^＊Ａ＋Ｅ^＊Ｂ

上記式の対応する適用を用いて、残りの係数に関して以下が得られる。

係数３＝Ｃ^＊Ｅ＋Ｆ^＊Ｂ＋Ａ^＊Ｇ
係数４＝Ｄ^＊Ｅ＋Ｃ^＊Ｆ＋Ｂ^＊Ｇ
係数５＝Ｄ^＊Ｆ＋Ｃ^＊Ｇ
係数６＝Ｇ^＊Ｄ

Ｆ_１＝Ｅ，Ｆ，Ｇ ここで、Ｅは第１の係数、Ｆは第２の係数、以下同様。
Ｆ_２＝Ａ，Ｂ，Ｃ，Ｄ ここで、Ａは第１の係数、Ｂは第２の係数、以下同様。

係数１：（ｋ＝１、ｘ＝３、ｙ＝４）
ｚ＝０ ｚ＝１ ｚ＝２
ｙ−ｚ＝４−＞Ｄ ｙ−ｚ＝３−＞Ｃ ｙ−ｚ＝２−＞Ｂ
ｋ−ｙ＋１＋ｚ＝−２−＞０ ｋ−ｙ＋１＋ｚ＝−１−＞０ ｋ−ｙ＋１＋ｚ＝０−＞０

ｚ＝３
ｙ−ｚ＝１−＞Ａ
ｋ−ｙ＋１＋ｚ＝１−＞Ｅ

Ｄ^＊０＋Ｃ^＊０＋Ｂ^＊０＋Ａ^＊Ｅ＝Ｅ^＊Ａ

係数１＝Ｅ^＊Ａ

係数２：（ｋ＝２、ｘ＝３、ｙ＝４）
ｚ＝０ ｚ＝１ ｚ＝２
ｙ−ｚ＝４−＞Ｄ ｙ−ｚ＝３−＞Ｃ ｙ−ｚ＝２−＞Ｂ
ｋ−ｙ＋１＋ｚ＝−１−＞０ ｋ−ｙ＋１＋ｚ＝０−＞０ ｋ−ｙ＋１＋ｚ＝１−＞Ｅ

ｚ＝３
ｙ−ｚ＝１−＞Ａ
ｋ−ｙ＋１＋ｚ＝２−＞Ｆ

Ｄ^＊０＋Ｃ^＊Ａ＋Ｂ^＊Ｅ＋Ａ^＊Ｆ＝Ｆ^＊Ａ＋Ｅ^＊Ｂ

係数２＝Ｆ^＊Ａ＋Ｅ^＊Ｂ

上記式の対応する適用を用いて、残りの係数に関して以下が得られる。

係数３＝Ｃ^＊Ｅ＋Ｆ^＊Ｂ＋Ａ^＊Ｇ
係数４＝Ｄ^＊Ｅ＋Ｃ^＊Ｆ＋Ｂ^＊Ｇ
係数５＝Ｄ^＊Ｆ＋Ｃ^＊Ｇ
係数６＝Ｇ^＊Ｄ

これらの二つの実施例は、一種の重畳によりフィルタ係数が「上下にシフトされ」ており、それにより、前述した複合フィルタ係数１乃至６が生じる。そして、これらの複合フィルタ係数が複合フィルタリングを実現し、その間に、ズームフィルタリング機能及びピーキングフィルタリング機能の両方が実現される。

図１に係る構造のユニット３における複合フィルタ係数のこの計算の結果として、記憶空間をかなり節減することができる。これは、相設定に応じて、これらの複合フィルタ係数がリアルタイムで計算されて記憶される必要がないからである。

前述したように、ズームフィルタリング機能の様々な相のためのフィルタ係数がメモリ４，５内に記憶される。図２は、８個の相におけるこの種の想定し得るフィルタ係数の組を示している。図２に示される例においては、簡単のため、相毎に四つのフィルタ係数が想定されている。従って、一例として、図２に示される例では、相０におけるフィルタ係数は、−６，３４，２１５，１３である。

基本的に、図２に示されるようなパターンでメモリ５内にフィルタ係数を記憶する選択肢がある。

しかしながら、本発明に係るフィルタ構造においては、記憶空間の更なる低減を図ることができる。この目的のため、図３の配列に示されるフィルタの組は、原則的に図２における配列と同じであるが、オフセットを受けており、それにより、どのフィルタ係数も０より小さくない。図２のフィルタデータの組が示すように、発生する最も小さい負の値は−６の値である。ここで図２に示されるデータセットのフィルタ係数が＋６のオフセットを受ける場合には、図３に示されるようなフィルタ係数の組が得られる。図３に示されるフィルタデータセットにおいては、負のフィルタ係数がもはや生じない。これらのフィルタ係数が図３に示されるバージョンで記憶される場合には、この方法での記憶において、符号ビットを与える必要性はもはやない。これにより、フィルタ係数毎の記憶空間が節減される。

図３の配列でも示すように、フィルタ係数は互いに鏡面対称で配列される。この場合、フィルタ係数の順番の逆転はない。例えば相０のフィルタ係数を相７のフィルタ係数と比較すると、この順番の逆転が適用される場合、これらのフィルタ係数は同一である。同じことが相１，６、相２，５、相３，４にも当てはまる。従って、図４の概略図が示すように、相０乃至３のフィルタ係数を記憶するだけで十分である。このとき、相０乃至３から、相４乃至７におけるフィルタ係数を計算することができる。この場合、計算において前述した原理が適用される。その結果、メモリ５において、必要なメモリ要求の更なる低減即ち半減を実現することができる。

全体としては、ズームフィルタ設定の相に応じてリアルタイムで行われる複合フィルタ係数の計算の結果として、適用可能な場合には、ズームフィルタリング機能の様々な相におけるデータの更なる減少の結果として、本発明に係るディジタルフィルタ構造を用いてメモリ要求のかなりの減少が達成される。これは、特に実際問題として重要である。なぜなら、記憶空間は、集積回路において比較的大きなチップ表面を要求するからである。

複合フィルタを有する本発明に係るディジタルフィルタ構造の概略図を示している。 多相フィルタにおけるフィルタ係数の組の例を示している。 多相フィルタにおけるフィルタ係数の組の例を示している。 多相フィルタにおけるフィルタ係数の組の例を示している。

Claims (4)

1. ディジタルビデオ信号をフィルタ処理するためのディジタルフィルタ構造において、多相フィルタであるローパスフィルタの形態をなす一つのズームフィルタの機能と、ハイパスフィルタの形態をなす少なくとも一つのピーキングフィルタの機能とが実現され、二つのフィルタの機能が集積回路内において複合フィルタにより実現され、それにより、設定されるズームフィルタの各相毎に、ズームフィルタのこの相のために記憶されたフィルタ係数から、及び、ピーキングフィルタのために記憶されたフィルタ係数から、複合フィルタ係数が計算され、前記複合フィルタ係数は、フィルタリングプロセスにおいてフィルタ処理されるビデオ信号に適用され、それにより、このフィルタリングプロセスにおいては複合フィルタ係数を用いて両方のフィルタ機能が実行されることを特徴とするディジタルフィルタ構造。
2. 係数の値の範囲がオフセットを受け、負の値がもはや生じず、従って、符号ビットが記憶されず、フィルタ係数の読み出し後であってフィルタにおけるその適用前に前記オフセットが取り消されるように、多相フィルタにおけるフィルタ係数が記憶されることを特徴とする請求項１に記載のディジタルフィルタ構造。
3. ｒは相の連続番号であり、ｑは相の総数であるとするとき、フィルタ係数が所望のｑ個の相のうちの（ｑ／２）個に関して記憶され且つ残余の相におけるフィルタ係数が記憶されたフィルタ係数から計算されるように、多相フィルタにおけるｘ個のフィルタ係数のデータ整理が適用され、それにより、相Ｐ_ｑ−ｒの係数の組を計算すべく、相ｐ_ｒの記憶されたフィルタ係数が使用されて、それらの順番が逆転されることを特徴とする請求項１に記載のディジタルフィルタ構造。
4. 前記複合フィルタのフィルタ係数の計算は、
   

   

   に従って行われ、
   Ｆ_１＝ズームフィルタの相の係数
   ｘ＝ズームフィルタの相の係数Ｆ_１の量
   Ｆ_２＝ピーキングフィルタの係数
   ｙ＝ピーキングフィルタの係数Ｆ_２の量
   ｎ＝複合フィルタの係数の量
   ｋ＝複合フィルタの計算される係数の連続番号（１，２．．．．ｎ）
   であり、
   ｎ＝ｘ＋ｙ−１である、
   ことを特徴とする請求項１に記載のディジタルフィルタ構造。

Images