JP2006523540A - ミクロ機械加工された層状デバイスを作製するための方法 - Google Patents
ミクロ機械加工された層状デバイスを作製するための方法 Download PDFInfo
- Publication number
- JP2006523540A JP2006523540A JP2006508015A JP2006508015A JP2006523540A JP 2006523540 A JP2006523540 A JP 2006523540A JP 2006508015 A JP2006508015 A JP 2006508015A JP 2006508015 A JP2006508015 A JP 2006508015A JP 2006523540 A JP2006523540 A JP 2006523540A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- substrate
- making
- membrane
- layers
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
- B81C99/00—Subject matter not provided for in other groups of this subclass
- B81C99/0075—Manufacture of substrate-free structures
- B81C99/008—Manufacture of substrate-free structures separating the processed structure from a mother substrate
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S977/00—Nanotechnology
- Y10S977/70—Nanostructure
- Y10S977/724—Devices having flexible or movable element
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49007—Indicating transducer
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49082—Resistor making
- Y10T29/49083—Heater type
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49147—Assembling terminal to base
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49155—Manufacturing circuit on or in base
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49789—Obtaining plural product pieces from unitary workpiece
- Y10T29/49798—Dividing sequentially from leading end, e.g., by cutting or breaking
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Micromachines (AREA)
- Glass Compositions (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
- Laminated Bodies (AREA)
- Disintegrating Or Milling (AREA)
- Catalysts (AREA)
Abstract
膜層およびこの膜層の一面上の第一層およびこの膜層の反対面上の第二層を備えるミクロ機械加工された層状デバイスを作製するための方法であって、この方法は、以下:d)膜層が、基板に塗布される工程;e)基板上の窓が、この膜層が、この基板が加工の間にこの膜層を支持するフレームに作製される間に、この膜層の両側から層を添加することを自由に可能にするために、開放される工程;f)少なくとも一つの層が、この膜の各面に、同時に添加されるか、または、一面に一度に添加される工程;d)このデバイスが、切り出され、基板フレームから取り外される工程;を包含する、方法。
Description
(技術分野:)
本発明は、膜層およびこの膜層の一方の側上の第1層およびこの膜層の反対の側上の第2層を備えるミクロ機械加工された層状デバイスを作製する方法に関する。
本発明は、膜層およびこの膜層の一方の側上の第1層およびこの膜層の反対の側上の第2層を備えるミクロ機械加工された層状デバイスを作製する方法に関する。
(背景:)
非常に小さいデバイス(例えば、エレクトロニクス、センサーおよびアクチュエータ)のバッチ加工は、ウエハーハンドリング系に基づき得、ここで、このウエハーは、作製工程の間にその上にデバイスが構築される基板として機能する。このようなデバイスの作製は、主に、スタッキング方法を使用してなされる。このデバイスは、層上に層をスタッキングすることにより構築される。各層は、異なる物質からなり得、異なる厚さを有し得、持続的にデバイスの上に存在し得るか、または外側に閉じ込められ得る。この層の外側の形状は、標準的なフォトリソグラフィー技術および標準的な微細加工技術に基づいたパターン化する工程を含むことによって規定され得る。一般的な微細加工工程は、例えば、イオン拡散、酸化、(例えば、スピンコーティング、物理化学的沈着方法を用いた)金属の沈着、(例えば、湿式エッチング法および乾式エッチング法を用いた)物質の除去である。このような方法の概要については、G.T.A.Kovacs,K.PetersenおよびM.Albin、「Silicon micromachining;Sensors to systems」、Analytical chemistry、1996、68、p.407A−412Aが参照される。最後の工程において、このデバイスは、基板から除去され得る。一般的な方法は、ダイシングおよび犠牲層(sacrificial layer)である。「差示的接着」と呼ばれる方法もまた用いられる。
非常に小さいデバイス(例えば、エレクトロニクス、センサーおよびアクチュエータ)のバッチ加工は、ウエハーハンドリング系に基づき得、ここで、このウエハーは、作製工程の間にその上にデバイスが構築される基板として機能する。このようなデバイスの作製は、主に、スタッキング方法を使用してなされる。このデバイスは、層上に層をスタッキングすることにより構築される。各層は、異なる物質からなり得、異なる厚さを有し得、持続的にデバイスの上に存在し得るか、または外側に閉じ込められ得る。この層の外側の形状は、標準的なフォトリソグラフィー技術および標準的な微細加工技術に基づいたパターン化する工程を含むことによって規定され得る。一般的な微細加工工程は、例えば、イオン拡散、酸化、(例えば、スピンコーティング、物理化学的沈着方法を用いた)金属の沈着、(例えば、湿式エッチング法および乾式エッチング法を用いた)物質の除去である。このような方法の概要については、G.T.A.Kovacs,K.PetersenおよびM.Albin、「Silicon micromachining;Sensors to systems」、Analytical chemistry、1996、68、p.407A−412Aが参照される。最後の工程において、このデバイスは、基板から除去され得る。一般的な方法は、ダイシングおよび犠牲層(sacrificial layer)である。「差示的接着」と呼ばれる方法もまた用いられる。
ダイシングにおいて、デバイス(例えば、シリコンウエハ上に構築される集積回路(コンピュータチップ)は、その後、鋸(saw)を用いて切り出される。この場合において、この基板は、製品の一部になる。これは、欠点となり得る。なぜならば、プロセスの間にデバイスを保持する材料に適した特性は、最終的なデバイスに必要な特性と必ずしも関係がないからである。
犠牲層の方法は、基板とデバイスとの間の中間の犠牲層を用いる。このデバイスは、犠牲層の上に構築される。次いで、このデバイスは、例えば、適切なエッチング液または溶媒を使用してこの層を溶解することにより、犠牲層を取り外すことにより基板から解放される。これらのエッチング液または溶媒は、そのデバイスの層を損傷し得る。またこの除去プロセスは、デバイスの大きい範囲に対しては、数時間を要し得る。
差示的接着方法は、基板の最上層とデバイスの下層との間の弱い接着に基づく。このデバイスは、上記微細加工工程を用いて構築される。作製の最終工程として、このデバイスは、このデバイスをゆるく「剥離すること」により基板から取り外される。差示的接着の技術は、US 6 103 399に記載される。
しかし、上記作製方法は全て、これらのプロセスが、ボトムアッププロセスであるという不利益な点を有する。加工には、片側のみが利用可能である。層は、デバイスの一方の側の互いの上端に付加される。このことは、デバイスの底側に付加される目的にかなった材料が、プロセスの間に化学物質によって損傷され得ることを意味する。デバイスの設計に起因して、これらの層は、このプロセスのより後の段階では付加され得ないので、このことは、これらの層が、デバイスの上面になることを意味する。プロセス工程の転換、すなわち、基板上の「最上層」で開始する工程は、常に可能であるというわけではない。例えば、電気メッキ工程および電子重合工程のようなプロセスの場合、電気的に伝導するシード層(seed layer)が必要である。このデバイスは、基板/シード層/エレクトロプレート層としてのみ構築され得、逆は構築され得ない。
(発明の要旨)
従って、本発明の目的は、上記課題を解決することである。
従って、本発明の目的は、上記課題を解決することである。
上記課題は、以下の工程を包含する本発明に従った方法により解決される:
a)膜層が、基板に塗布される工程;
b)基板上の窓が、膜層が、基板が加工の間にこの膜層を支持するフレームに作製される間に、この膜層の両側から層を添加することを自由に可能にするために、開放され;
c)少なくとも一つの層が、膜の各面に、同時に添加されるか、または、一面に一度に添加される工程;
d)デバイスが、切り出され、基板フレームから取り外される工程。
a)膜層が、基板に塗布される工程;
b)基板上の窓が、膜層が、基板が加工の間にこの膜層を支持するフレームに作製される間に、この膜層の両側から層を添加することを自由に可能にするために、開放され;
c)少なくとも一つの層が、膜の各面に、同時に添加されるか、または、一面に一度に添加される工程;
d)デバイスが、切り出され、基板フレームから取り外される工程。
単語「膜」によって、プロセスの間に、基板部分の間に自由に掛かることもあり、そして、両側からの加工に対して接近可能である材質の一つ以上の層の薄いフィルムが意味される。
表現「層状デバイス」によって、薄いフィルムのいくつかの層からなる製品が意味されるだけでなく、薄いフィルム以外の他の非持続的な構成要素(例えば、外側に模様をつけた構造)を備えるデバイスもまた意味される。
本発明に従う方法は、加工しやすいデバイスの両面を作製する。このようにして、加工のより自由な選択がなされ得る。加工に使用される化学物質に感応性の材料層は、後半の段階で沈着され得る。
本発明に従う方法のさらなる利点は、本発明が、さらなる加工(例えば、エッチング液)なしにデバイスを切り出すことを可能にすることである。
本発明に従う方法の別の利点は、基板が最終デバイスの一部を形成しないことである。上記方法に従って、上記デバイスは、支持フレームから切り出される。これは、先行技術を超える利点である。なぜなら、使用される場合、基板を含むデバイスはかなり厚くなるので、そのデバイスは作動し得なくなるからである。
本発明に従う方法の別の利点は、基板が最終デバイスの一部を形成しないことである。上記方法に従って、上記デバイスは、支持フレームから切り出される。これは、先行技術を超える利点である。なぜなら、使用される場合、基板を含むデバイスはかなり厚くなるので、そのデバイスは作動し得なくなるからである。
本発明に従う方法のさらに別の利点は、この方法が壊れやすいデバイスのバッチ製造に適していることである。
異なる方法が、任意の以下の方法を含む方法の工程b)を実施するために使用され得る:レーザーアブレーション、湿式化学エッチング、溶解、および乾式エッチング(反応性イオンエッチングおよびスパッタエッチングを含む)。
異なる方法が、任意の以下の方法を含む方法の工程d)を実施するために使用され得る:湿式化学エッチング、乾式エッチング(反応性イオンエッチングおよびスパッタエッチングを含む)、ダイシング/ソーイング、鋏もしくはナイフでの切り出し、レーザーアブレーション、またはパンチング。
工程d)は、2つの工程に分割され得、ここで、上記デバイスは、第1の工程において部分的に切り出され、次いで活性化され、上記デバイスが上記基板から完全に切り出される工程が続く。工程d)はまた、一工程作業であり得、その後、上記デバイスの切り出しの後の次の工程e)において、上記デバイスが活性化される。
上記方法は、工程a)〜d)に加えてさらなる工程を包含し得る。例えばフォトリソグラフィーまたはソフトリソグラフィーを使用する、例えば、付加層の外側の寸法を変更するためのパターン化工程である。
上記基板は、ポリマー材料、半導体材料(例えば、シリコン)、または金属(合金を含む)(例えばチタン)、ステンレス鋼であり得る。ガラスのような他の材料もまた、基板層に適切である。
上記デバイス層(すなわち、最終デバイスの層の全て/任意の層、膜層およびその後に付加された層の両方)は、使用の目的ごとに選択された種々の材料から作製され得る。例えば、デバイス層は、金属、金属酸化物、または金属(金、白金、チタンを含む)の合金、ステンレス鋼、酸化アルミニウム、およびニッケル−チタン合金の層から作製され得る。セラミック(例えば、ヒドロキシアパタイト)もまた、デバイス層として使用され得る。上記デバイス層用の他の適切な材料は、導電性ポリマー(ピロールポリマー、アニリンポリマー、チオフェンポリマー、p−フェニレンポリマー、ビニレンポリマー、およびフェニレンポリマー、ならびにこれらのコポリマー(異なるモノマーの置換形態を含む)を含む)である。
また、ポリイミド、ポリアミド、ポリウレタン、ポリ−(テトラフルオロエチレン(tetrafluorethylene))、ポリ−(ジメチルシロキサン)(シリコンゴム)、ポリ(メチルメタクリレート)、ポリエステル、ポリ(塩化ビニル)、ならびにポリエチレン(これらのコポリマーおよび異なるモノマーの置換形態を含む)、エポキシ、ならびに樹脂のようなポリマーが、デバイス層として適している。
本発明はまた、上記の方法により製造されるデバイスに関し、ここでこのデバイスとは、マイクロアクチュエータである。このマイクロアクチュエータとは、μm〜cmスケールの外側寸法およびnm〜mmスケールの厚さを有するアクチュエータであることを意味する。
好ましくは、しかし必ずしもでないが、上記方法の工程a)〜d)は、アルファベットの順番で行われる。
本発明の実施形態に従って、上記デバイスの膜層は、基板上に沈着される。その後、この基板は、例えば、少なくとも最終デバイスの大きさよりもわずかに大きい領域を覆う膜層の下での湿式化学エッチングにより、選択的に取り外される。ここで、この膜は、基板支持フレームにて自由に取り扱われており、そしてさらなる加工(例えば、いずれかの面または両面に1層以上の層を付加する工程)のために両面から接近され得る。最後の工程において、上記デバイスは、フレームから取り外される。
(発明の詳細な説明)
図1は、本発明の1つの実施形態を開示する。図1において、製造工程が概略的に示される。一例として、電気活性ポリマーアクチュエータの製造方法が示される。しかし、本発明は、このようなデバイスの製造に限定されない。
図1は、本発明の1つの実施形態を開示する。図1において、製造工程が概略的に示される。一例として、電気活性ポリマーアクチュエータの製造方法が示される。しかし、本発明は、このようなデバイスの製造に限定されない。
基板1として、チタンの厚いシートが使用される。この基板は、異なる構造(例えば、ウェーハ、小片、箔、および円盤)であり得、そして異なる材料(金属、半導体、プラスチックおよびガラスを含む)であり得る。この基板は、他の構造でもまた作製され得、ただし、使用可能であるためのパラメータは満たされる。例えば、基板上には付加層のための平面領域が存在する。基板1は、第1の面A、および第2の反対の面Bを示す。基板1の面A上には、例えば、熱蒸発またはスパッタリングを使用して、金の膜層2が沈着される(図1A)。その後、フォトレジスト3の層が、従来の様式で基板1の両面上に沈着される(図1B)。標準的なフォトリソグラフィーを使用して、基板1の面B上のパターンが開けられる(図1C)。その後、チタン基板1は、湿式化学エッチングされる。基板1は、金層2に到達するまでエッチングされる。ここで、金膜が製造され、この金膜は一方の面または両面上で加工され得る(図1D)。アクチュエータデバイスを作製するために、デバイス加工が基板1の面Bに対して続けられ、他方面A上の保護フォトレジスト層3は取り外されない。このフォトレジスト層は、面Bの加工の間、面Aを保護する。ポリピロールの層4は、ピロールモノマーおよび塩を含む水性電解質からの電子重合を使用して、金層2の面B上に沈着される(図1E)。
上記保護フォトレジスト層3は取り外され(図1F)、そして例えば、スピンコーティングを使用して、構造ポリマー層5が面Aに沈着される(図1G)。
アクチュエータ6はここで仕上げられ、そしてその最終側面形態で基板1から切り出され得る(図1H)。これは、例えば、湿式化学エッチング、反応性イオンエッチング、ソーイング、鋏もしくはナイフでの切断、レーザーアブレーション、またはパンチングを使用して行われ得る。図1Iは、完成された切り出しデバイスを示す。
図2は、上記アクチュエータ6が基板1から切り出され、取り外された場合に、どのように活性化されるかを示す。図2Aにおいて、アクチュエータ6は、不活性化の、新たに作製された状態である。図2Bにおいて、アクチュエータは活性化されており、曲がった状態である。この種類のアクチュエータは、電気化学的に活性化される。これらの電気化学的ポリマーアクチュエータについてのさらなる情報は、E.Smela,「Microfabrication of PPy microactuators and other conjugated polymer devices」、J.Micromech.Microeng.,1999,9(1),1〜18頁に見出され得る。
上記の加工スキームは、デバイス(この場合において、電気化学的なポリマーアクチュエータ)を製造する一例である。上記方法は、三層アクチュエータを製造する加工に限定されない。当業者は、他の組み合わせが可能であることを理解する。層2、層4および層5は各々、いくつかの層、材料または厚さを含み得る。層4および層5は、連続層である必要はないが、これらはまた、パターン化された構造(例えば、梁、またはロッド形態のエレメント)を含み得る。この構造は、片面または両面上に付加され得る。図3は、このようなデバイスの一例を示す。ここで、4つの材料が使用され、2つがパターン化されている。膜を製造する工程は示されていないが、図1A〜図1Dに示される様式に対応する様式で作製され得、その後フォトレジストは取り除かれる。すなわち、図1Dに示されているがフォトレジストを有さない構造は、図3Aでは開始点である。膜の製造の後、第4の材料のパターン化された構造7は、膜の面A上に沈着される(図3A)。その後、第2の層4が面B上に沈着され(図3B)、続いてパターン化された第3の層5が面A上に沈着される(図3C)。最終的に、デバイス8は、基板1から切り出される(図3D)。図3Eは、完成されたデバイス8を示し、これは、基板の外側で使用され得る。
上記デバイスへの材料の付加は、図1および図3に示されるような時間で1つの面に対して行われ得るが、これはまた、両面に対して同時に行われ得る。いくつかの沈着方法(例えば、導電性基板上への電気化学的沈着)は、加工が1つの面にだけ行われる場合、もう1つの面が同様に沈着されないように、もう1つの面は保護されることを必要とする。例えば、フォトレジストの層は、図1Dおよび図1Eに示されるような目的で使用され得る。他の沈着法(スピンコーティングおよび物理的蒸気沈着を含む)は、1つ面を覆うだけであり、図1F〜図1Gに見られるような保護層を必要としない。材料が付加されている面上の順番は、この方法にとって重要ではないが、加工パラメータ(例えば、付加される材料、デバイス、および製造法)に依存する。全ての材料は、最初に1つの面に沈着され、そして最後にもう1つの面に沈着されるか、またはどちらかの面に交互に沈着される。交互の手段を使用して、上記1層の層または何層かの層が、1つの面に沈着され、次いでもう1つの面に沈着される。
本発明の別の実施形態において、デバイス(例えばマイクロアクチュエータ)は、工程a〜cに従って製造される(図1A〜図1G)。その後、このデバイスは、部分的に切り出され、続いてさらに加工される。次に、このデバイスは、完全に切り出され、従って、基板から取り外される。このデバイスがその支持するフレームから取り外されたので、このデバイスは、意図された、例えばマイクロアクチュエータとして使用され得る。この方法を使用する利点は、いくつかのマイクロアクチュエータが1つの反応で活性化され得ることである。
図において、1つのデバイスの製造が示される。上記方法は、多くのこのようなデバイスを単一の基板上に有することにより多くのこのようなデバイスを同時に製造するバッチを包含する。同時に製造されるデバイスは、同一でも異なっていてもよい。
Claims (13)
- 膜層および該膜層の一面上の第一層および該膜層の反対面上の第二層を備えるミクロ機械加工された層状デバイスを作製するための方法であって、該方法は、以下:
a)膜層が、基板に塗布される工程;
b)基板上の窓が、該膜層が、該基板が加工の間に該膜層を支持するフレームに作製される間に、該膜層の両側から層を添加することを自由に可能にするために、開放される工程;
c)少なくとも一つの層が、該膜の各面に、同時に添加されるか、または、一面に一度に添加される工程;
d)該デバイスが、切り出され、基板フレームから取り外される工程;
を包含する、方法。 - 請求項1に記載のミクロ機械加工された層状デバイスを作製するための方法であって、工程b)が、以下の方法:レーザーアブレーション、湿式化学エッチング、溶媒処理、ならびに、反応性イオンエッチングおよびスパッタエッチングを含むドライエッチングのいずれかを介してなされる、方法。
- 請求項1または2に記載のミクロ機械加工された層状デバイスを作製するための方法であって、工程d)が、以下の方法:湿式化学エッチング、反応性イオンエッチング、ダイシング/ソーイング、鋏またはナイフによる切断、レーザーアブレーションまたはパンチングのいずれかを介してなされる、方法。
- 請求項1〜3のいずれか1項に記載のミクロ機械加工された層状デバイスを作製するための方法であって、工程a〜dが、外側を変化させるために、例えば、フォトリソグラフィーまたはソフトリソグラフィーを用いて模様をつける工程からなり得る、方法。
- 請求項1〜4のいずれか1項に記載のミクロ機械加工された層状デバイスを作製するための方法であって、前記基板が、高分子材料、シリコンのような半導体材料、チタンのような金属、ステンレス鋼のような合金またはガラスから作製される、方法。
- 請求項1〜5のいずれか1項に記載のミクロ機械加工された層状デバイスを作製するための方法であって、該方法は、さらなる層を付加する工程を包含し得、ここで、前記膜層を含む前記層のいずれかが、金属、金属酸化物、または、金、プラチナ、チタン、ステンレス鋼、酸化アルミニウムおよびニッケルチタン合金を含む金属の合金の層からなり得る、方法。またヒドロキシアパタイトのようなセラミックスが、デバイス層として使用され得る。
- 請求項1〜6のいずれか1項に記載のミクロ機械加工された層状デバイスを作製するための方法であって、該方法は、さらなる層を付加する工程を包含し得、ここで、前記膜層を含む前記層のいずれかが、ピロール、アニリン、チオフェン、パラフェニレン、ビニレン、およびフェニレンポリマーおよび該種々のモノマーの置換された形態を含むこれらのコポリマーからなり得る、方法。
- 請求項1〜7のいずれか1項に記載のミクロ加工された層状デバイスを作製するための方法であって、該方法は、さらなる層を付加する工程を包含し得、ここで、前記膜層を含む前記層のいずれかが、ポリイミド、ポリアミド、ポリウレタン、ポリ(テトラフルオロエチレン)、ポリ(ジメチルシロキサン)、(シリコンゴム)、ポリ(メチルメタクリレート)、ポリエステル、ポリ(塩化ビニル)、ならびに、これらの種々のモノマーのコポリマーおよび置換された形態を含むポリエチレン、エポキシ樹脂、レジン、ならびに合成物を含むポリマーの層からなり得る、方法。
- 請求項1〜8のいずれか1項に記載のミクロ加工された層状デバイスを作製するための方法であって、第1の工程a)は、前記基板層上に沈着される該デバイスの第1層からなるように実施され;その後、工程b)において、前記最終的なデバイスの大きさより少なくともわずかに大きい領域を覆う該第1層の下で、該基板は、例えば、湿式化学エッチングによって選択的に除去され;その後、工程c)において、前記膜が、前記基板支持フレーム中に自由に掛かり、さらなる加工のために両側から接近され得る場合、さらに少なくとも一つの層が、該膜のいずれかの側に同時に、または一度に一方の側に付加され;その後、工程d)において、該デバイスは、該フレームから取り外される、方法。
- 請求項1〜9のいずれか1項に記載のミクロ加工された層状デバイスを作製するための方法であって、ここで、工程d)は、二つの工程に分けられ、第1の工程において、該デバイスは部分的に切り出され、次いで、活性化され、その後、該デバイスは、該基板から完全に切り出される、方法。
- 請求項1〜9のいずれか1項に記載のミクロ加工された層状デバイスを作製するための方法であって、ここで、該デバイスは、アクチュエータであり、該方法は、工程e)を包含し、該アクチュエータが、工程d)の後に、活性化される、方法。
- 請求項1〜11のいずれか1項に記載の方法によって作製された、デバイス。
- 前記デバイスが、ミクロアクチュエータである、請求項12に記載のデバイス。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SE0301144A SE526192C2 (sv) | 2003-04-17 | 2003-04-17 | Metod för att framställa en anordning |
PCT/SE2004/000561 WO2004092050A1 (en) | 2003-04-17 | 2004-04-08 | Method for producing a micromachined layered device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006523540A true JP2006523540A (ja) | 2006-10-19 |
JP2006523540A5 JP2006523540A5 (ja) | 2007-05-17 |
Family
ID=20291064
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006508015A Pending JP2006523540A (ja) | 2003-04-17 | 2004-04-08 | ミクロ機械加工された層状デバイスを作製するための方法 |
Country Status (8)
Country | Link |
---|---|
US (1) | US7322100B2 (ja) |
EP (1) | EP1620356B1 (ja) |
JP (1) | JP2006523540A (ja) |
AT (1) | ATE363454T1 (ja) |
DE (1) | DE602004006742T2 (ja) |
ES (1) | ES2287719T3 (ja) |
SE (1) | SE526192C2 (ja) |
WO (1) | WO2004092050A1 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102004037128A1 (de) * | 2004-07-30 | 2006-03-23 | Robert Bosch Gmbh | Laserbearbeitung von mikromechanischen Strukturen |
DE102006017549A1 (de) * | 2006-04-13 | 2007-10-18 | Imi Intelligent Medical Implants Ag | Verfahren zur Herstellung von Implantatstrukturen zur Kontaktierung oder Elektrostimulation von lebenden Gewebezellen oder Nerven |
US9242073B2 (en) | 2006-08-18 | 2016-01-26 | Boston Scientific Scimed, Inc. | Electrically actuated annelid |
DE102012224284A1 (de) * | 2012-12-21 | 2014-06-26 | Heraeus Precious Metals Gmbh & Co. Kg | Dünne Metallmembran mit Träger |
US11615979B2 (en) * | 2019-12-18 | 2023-03-28 | Disco Corporation | Method of processing wafer |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0749460A (ja) * | 1993-08-06 | 1995-02-21 | Nippondenso Co Ltd | 可変焦点ミラーおよびその製造方法 |
JPH09293913A (ja) * | 1996-04-25 | 1997-11-11 | Casio Comput Co Ltd | 機能性高分子素子 |
JPH11502061A (ja) * | 1995-03-10 | 1999-02-16 | エリザベス、スメラ | マイクロ機械加工構造物の製法およびかかる方法を使用して製造されたマイクロ機械加工構造物 |
JP2002540969A (ja) * | 1999-03-31 | 2002-12-03 | シーメンス アクチエンゲゼルシヤフト | 無支持の微細構造体、肉薄の扁平部分またはダイアフラムを製造する方法および該方法により製造された、抵抗格子体としての微細構造体の、弱いガス流を測定するための装置内での使用 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
SE513975C2 (sv) * | 1994-08-19 | 2000-12-04 | Telia Ab | Repeterare och metod för DECT-system |
JPH11121900A (ja) | 1997-10-15 | 1999-04-30 | Sumitomo Electric Ind Ltd | 回路基板の製造方法 |
JPH11288863A (ja) * | 1998-04-01 | 1999-10-19 | Mitsubishi Electric Corp | X線マスクおよびその製造方法 |
JP2004507880A (ja) | 2000-04-17 | 2004-03-11 | ザ ペン ステイト リサーチ ファンデーション | 堆積された薄膜、並びに分離及び犠牲層への適用におけるその使用 |
-
2003
- 2003-04-17 SE SE0301144A patent/SE526192C2/sv not_active IP Right Cessation
-
2004
- 2004-04-08 JP JP2006508015A patent/JP2006523540A/ja active Pending
- 2004-04-08 ES ES04726696T patent/ES2287719T3/es not_active Expired - Lifetime
- 2004-04-08 US US10/553,447 patent/US7322100B2/en not_active Expired - Fee Related
- 2004-04-08 WO PCT/SE2004/000561 patent/WO2004092050A1/en active IP Right Grant
- 2004-04-08 DE DE602004006742T patent/DE602004006742T2/de not_active Expired - Lifetime
- 2004-04-08 AT AT04726696T patent/ATE363454T1/de not_active IP Right Cessation
- 2004-04-08 EP EP04726696A patent/EP1620356B1/en not_active Expired - Lifetime
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0749460A (ja) * | 1993-08-06 | 1995-02-21 | Nippondenso Co Ltd | 可変焦点ミラーおよびその製造方法 |
JPH11502061A (ja) * | 1995-03-10 | 1999-02-16 | エリザベス、スメラ | マイクロ機械加工構造物の製法およびかかる方法を使用して製造されたマイクロ機械加工構造物 |
JPH09293913A (ja) * | 1996-04-25 | 1997-11-11 | Casio Comput Co Ltd | 機能性高分子素子 |
JP2002540969A (ja) * | 1999-03-31 | 2002-12-03 | シーメンス アクチエンゲゼルシヤフト | 無支持の微細構造体、肉薄の扁平部分またはダイアフラムを製造する方法および該方法により製造された、抵抗格子体としての微細構造体の、弱いガス流を測定するための装置内での使用 |
Non-Patent Citations (1)
Title |
---|
JPN7010001160, Edwin W. H. Jager, Elisabeth Smela, Olle Inganas, "Microfabricating Conjugated Polymer Actuators", Science, 20001124, Vol. 290. no. 5496, pp. 1540 − 1545 * |
Also Published As
Publication number | Publication date |
---|---|
DE602004006742D1 (de) | 2007-07-12 |
ATE363454T1 (de) | 2007-06-15 |
WO2004092050A1 (en) | 2004-10-28 |
EP1620356B1 (en) | 2007-05-30 |
US20070050969A1 (en) | 2007-03-08 |
SE526192C2 (sv) | 2005-07-26 |
US7322100B2 (en) | 2008-01-29 |
EP1620356A1 (en) | 2006-02-01 |
ES2287719T3 (es) | 2007-12-16 |
SE0301144L (sv) | 2004-10-18 |
DE602004006742T2 (de) | 2008-01-31 |
SE0301144D0 (sv) | 2003-04-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4056559B2 (ja) | マイクロ機械加工構造物の製法およびかかる方法を使用して製造されたマイクロ機械加工構造物 | |
DK1443017T3 (en) | Multimetal layer MEMS structure and process for its preparation | |
Choi et al. | Multilayered relaxor ferroelectric polymer actuators for low-voltage operation fabricated with an adhesion-mediated film transfer technique | |
EP1526109A2 (en) | Apparatus and method for making a low capacitance artificial nanopore | |
KR20070120605A (ko) | 미세제작을 위한 희생층의 조절가능한 용해도 | |
Arevalo et al. | A versatile multi-user polyimide surface micromachinning process for MEMS applications | |
KR100995541B1 (ko) | 마이크로 전자기계 시스템 소자의 패키징 방법 및 그패키지 | |
Sameoto et al. | Polymer MEMS processing for multi-user applications | |
Mamilla et al. | Micro machining for micro electro mechanical systems (MEMS) | |
JP2006523540A (ja) | ミクロ機械加工された層状デバイスを作製するための方法 | |
US6261943B1 (en) | Method for fabricating free-standing thin metal films | |
Oh et al. | Fabrication of piezoelectric P (VDF-TrFE) microcantilevers by wafer-level surface micromachining | |
TW200914364A (en) | MEMS device and process | |
Engel et al. | Thermoplastic nanoimprint lithography of electroactive polymer poly (vinylidene fluoride-trifluoroethylene-chlorofluoroethylene) for micro/nanoscale sensors and actuators | |
JP2006523540A5 (ja) | ||
JP2006062016A (ja) | 微細構造の製造方法 | |
Ghajar et al. | A short review on fabrication methods of micro-cantilever for ionic electroactive polymer sensors/actuators | |
CN112047294B (zh) | 红外mems桥梁柱结构及工艺方法 | |
US6429034B1 (en) | Method of making high aspect ratio features during surface micromachining | |
Liu et al. | Fabrication of folding microstructures actuated by polypyrrole/gold bilayer | |
Evstafev et al. | FABRICATION OF A REFLECTING MEMS-ELEMENT BASED ON A THERMAL MICROMECHANICAL ACTUATOR | |
Honer | Surface micromachining techniques for integrated microsystems | |
KR101989600B1 (ko) | 다층구조의 기능성 패턴 형성 방법. | |
JP2004130449A (ja) | Mems素子及びその製造方法 | |
KR20220147854A (ko) | 레이저 비아와 나노와이어 잉크를 이용한 적층형 고분자구동기 및 그 고분자구동기의 전기적 연결방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070323 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070323 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100415 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20101001 |