JP2006523046A - 複数のパケットネットワークを通じたクロックの調整 - Google Patents

複数のパケットネットワークを通じたクロックの調整 Download PDF

Info

Publication number
JP2006523046A
JP2006523046A JP2006500445A JP2006500445A JP2006523046A JP 2006523046 A JP2006523046 A JP 2006523046A JP 2006500445 A JP2006500445 A JP 2006500445A JP 2006500445 A JP2006500445 A JP 2006500445A JP 2006523046 A JP2006523046 A JP 2006523046A
Authority
JP
Japan
Prior art keywords
clock
node
source
recovery
recovered
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006500445A
Other languages
English (en)
Other versions
JP4295316B2 (ja
Inventor
ウィレム・エル・レプコ
ロベルトゥス・ラウレンティウス・ヴァン・デル・ヴァルク
ペトルス・ダブリュ・シモンズ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Microsemi Semiconductor ULC
Original Assignee
Zarlink Semoconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zarlink Semoconductor Inc filed Critical Zarlink Semoconductor Inc
Publication of JP2006523046A publication Critical patent/JP2006523046A/ja
Application granted granted Critical
Publication of JP4295316B2 publication Critical patent/JP4295316B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00Arrangements for synchronising receiver with transmitter
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04JMULTIPLEX COMMUNICATION
    • H04J3/00Time-division multiplex systems
    • H04J3/02Details
    • H04J3/06Synchronising arrangements
    • H04J3/0635Clock or time synchronisation in a network
    • H04J3/0638Clock or time synchronisation among nodes; Internode synchronisation
    • H04J3/0658Clock or time synchronisation among packet nodes
    • H04J3/0673Clock or time synchronisation among packet nodes using intermediate nodes, e.g. modification of a received timestamp before further transmission to the next packet node, e.g. including internal delay time or residence time into the packet
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04JMULTIPLEX COMMUNICATION
    • H04J3/00Time-division multiplex systems
    • H04J3/02Details
    • H04J3/06Synchronising arrangements
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04JMULTIPLEX COMMUNICATION
    • H04J3/00Time-division multiplex systems
    • H04J3/02Details
    • H04J3/06Synchronising arrangements
    • H04J3/0635Clock or time synchronisation in a network
    • H04J3/0638Clock or time synchronisation among nodes; Internode synchronisation
    • H04J3/0658Clock or time synchronisation among packet nodes
    • H04J3/0661Clock or time synchronisation among packet nodes using timestamps
    • H04J3/0664Clock or time synchronisation among packet nodes using timestamps unidirectional timestamps
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00Data switching networks
    • H04L12/54Store-and-forward switching systems 
    • H04L12/56Packet switching systems
    • H04L12/5601Transfer mode dependent, e.g. ATM
    • H04L2012/5603Access techniques

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Mobile Radio Communication Systems (AREA)

Abstract

複数のネットワークを通じてクロックを調整する方法であって、ネットワークを通じて送り元ノードと送り先ノードとの間で送り元ノードのソースクロックに基づくタイミング情報を伝達する、タイムスタンプが付加されたパケットを伝送する処理と、所定のトラフィック密度に関して、複数のノード上で予測される遅延を決定する処理と、送り元ノートと送り先ノードとの間で、決定された予測される遅延が所定の許容範囲のパラメータの中でクロック復元を可能にするものである少なくとも1つの中間ノードを特定する処理と、復元された中間のクロック信号を生成するために、少なくとも1つの中間復元ノードにおいてソースクロックを復元する処理と、復元された中間のクロック信号から、それに基づくタイミング情報を伝達する、新しいタイムスタンプが付加されたパケットを生成する処理と、タイムスタンプが付加されたパケットを送り先ノードに送信する処理とを有する。

Description

本発明は、デジタル通信の分野に関係する。更に明確には、本発明は、複数のパケットネットワークを通じてクロックを調整する方法に関するものである。
本出願は、米国特許法(35 USC)の119条(e)に基づいて、参照されることによりここに組み込まれている、2003年02月20日に出願された米国仮特許出願第60/448,740号に対する優先権を主張する。
音声、またはビデオのような時間依存のデータがイーサネット(登録商標)ネットワークのような非同期パケットネットワークを通じて伝送されるとき、遠端(信号受信端)においてローカルクロックを生成するために、いくつかの方法が使用されなければならない。現在のところ、クロック信号をパケットネットワークを通じて伝送するために、いくつかの方法が存在する。そのような方法は、2重通信方式の接続を利用する処理と、パケットネットワークを通じた遅延が事実上相称的であると仮定する処理と、単信方式の接続の遅延を平均化する処理と、各受信ノードが共有されたイベントを検出する検出機構を使用する処理とを有する。
多数のネットワークに関してそのようなアプローチの性能を最適化する多くの方法が記述されるとは限らない。もしネットワークの数が増える場合、潜在的な問題の数は非常に増加する。ネットワークの数が増加するに従って、一般的に発生する問題の可能性は指数曲線に従って増大する。
複雑なパケットネットワーク環境において、クロック信号を伝送することは、些細なことではない。クロックは、絶対的時間に存在する物理的信号であると共に、パケットネットワークは、できる限り時間依存性をほとんど持たないように設計される。複雑なパケットネットワークにおけるリアルタイム性能の欠如は、基準に合ったクロック復元を実行することがほぼ不可能になるような複雑な動作に達し得る。複雑なパケットネットワークにおける遅延変化量は、一般的に入力から出力までの間で、各‘ホップ’の分だけ更に大きくなる。
審理中の規格IEEE1588は、“バウンダリクロック(boundary clocks)”を使用する“分割統治法(divide and conquer)”アプローチを開示する。これらのクロックは、これらのサブドメイン、ルータをつなぐ標準の要素が遅延の原因とならないような方法で、サブドメインの間の境界を横断することを目的としている。規格において、これは、そのようなバウンダリクロックが必要ではない交換機と比較して対比される。
IEEE規格によれば、これは、交換機がルータよりはるかに小さな遅延時間を備えているという事実と関係がある。それはかつて本当であったかもしれないが、現代のルータは交換機の性能と同程度の性能を備えると共に、双方とも、より古いルータほど大きくはないが現代の通信環境においてはかなり大きいとみなされる遅延を付加する。当然の如く、IEEE1588規格において提案されたアプローチは、複数の交換機だけから構成される複雑なパケットネットワークが、遅延問題をまだ付加し得るか、あるいはその規格が、時間経路を更に短くすることによって遅延を最小限にすることを除いて、バウンダリクロックにおいて何が実行されるべきであるかを示さないという事実を考慮していない。
連結された交換機、及びルータの問題は、深刻な遅延なしで通過するタイミングトラフィックの可能性が一層小さくなることである。もし単純化されたモデルにおいてトラフィック密度が一定であるとみなされる場合、ネットワークを通過するパケットによって経験された現実の遅延は、遅延要素、またはホップの数の関数となる。実際の遅延は、(送信側及び受信側双方の)プロトコルスタックの処理、交換機内の入力待ち行列、交換機内の出力待ち行列、(送信側及び受信側双方の)他の管理上のタスク、場合によっては回線の競合などによる遅延の連結である。簡単なアプローチにおいて、全てのノード上の一定の平均トラフィック密度を仮定すると共に、その後システムにおける障害に関して性能を評価することは好ましいことである。
中間ノードの物理的ドメインにおける使用のための物理的信号を抽出するために、中間ノードにおいてクロック復元を実行するということが知られている。
開示されたものは、ノード及びネットワークをその間にブリッジ機能を有するクラスタに形成することによって最適化され得る新しい方法である。開示されたシステムは、タイムスタンプを付加されたパケットが送り元と送り先との間で伝送されるパケットネットワークにおいてクロック復元を提供する。パケットネットワークは、物理的信号と関連付けられない。システムは、しかしパケットとデータを伝送するために使用されるクロックとの間のいかなるハードリンク(hard link)もなく、物理的レベルを使用することができる。
従って、1つの特徴によれば、本発明は、異なるクロックドメインを有する複数のネットワークを通じてクロックを調整する方法を提供する。方法は、前記ネットワークを通じて、送り元ノードと送り先ノードとの間で、前記送り元ノードのソースクロックに基づくタイミング情報を伝達する、タイムスタンプが付加されたパケットを伝送する処理と、所定のトラフィック密度に関して、複数のノード上で予測される遅延を決定する処理と、前記送り元ノートと前記送り先ノードとの間で、前記決定された予測される遅延が所定の許容範囲のパラメータの中でクロック復元を可能にするものである少なくとも1つの中間ノードを特定する処理と、復元された中間のクロック信号を生成するために、前記少なくとも1つの中間復元ノードにおいて前記ソースクロックを復元する処理と、前記復元された中間のクロック信号から、前記復元された中間のクロック信号に基づくタイミング情報を伝達する、新しいタイムスタンプが付加されたパケットを生成する処理と、前記新しいタイムスタンプが付加されたパケットを送り先ノードに送信する処理とを有する。
本発明の実施例の他の特徴、及び利点は、以下の説明を検討することにより、当業者には容易に明白になる。
本発明の実施例は、添付図面を参照して、これから説明されることになる。
本発明は、実例となることだけを意図される例として理解されたある特定の代表的な実施例の構成要素、装置、及び工程段階に関して、これから詳細に説明されることになる。特に、本発明は、具体的にここに列挙される方法、構成要素、状態、処理パラメータ、装置等に限定されることを意図していない。
本発明は、パケットネットワークにおいて遅延が発生しない可能性を、与えられたトラフィック密度に関するホップの数の関数として考察することによって、最もよく理解され得る。もし平均トラフィック密度が“A×100[%]”であると共に、ホップの数が“N”である場合、第1次アプローチにおいて、1つのホップにおいて遅延を受ける可能性は“A”であり、遅延を受けない可能性は“(1−A)”である。従って、“N”個のホップが遅延を付加しない可能性は、その場合に“(1−A)”である。
図1は、様々なトラフィック密度に関して遅延を受けないトラフィックの可能性を示す。少数のホップ、または、非常に低いトラフィック密度に関する曲線のみが許容範囲の結果を示すということが理解されることになる。トラフィック密度は、完全に専用であるネットワークによって低い状態に維持されるだろうが、しかし、パケットネットワークの値が、全てのトラフィックに対して1個のプラットホームの使用を可能にすることによるコスト削減の可能性をもたらすので、それは重要ではない。
グラフ上で欠けている要素は、遅延の実際の大きさである。もし遅延が非常に小さかった場合、累積された遅延がまだ小さいので、遅れたパケットの可能性は影響を及ぼさない。しかしながら、実際には、遅延は実は非常に大きい。例えば、100[Mbit/s]イーサネット(登録商標)における最小のサイズで分類された長さ84バイトのパケットの場合において、そのようなパケットの時間長は、6.72[μs]であると共に、平均時間長はその値の半分、すなわち3.36[μs]である。ノードあたりの平均的に予測される遅延は“3.36[μs]×トラフィック密度”であると共に、累積された平均的に予測される遅延は、その値のN倍である。これは、図2において示された状態をもたらす。
大部分のアプリケーションにおいて、むしろ予測される遅延変化量の平均が重要であって、実際の平均遅延はそれほど重要ではない。もしネットワークに関するトラフィックが擬似ランダムである場合、その場合に、ノイズ信号のようにそれらの遅延が不規則に加算されるので、これは、平方根関数として更に作用することになる。これは、平均の増加よりも幾分少なく変化量を増加させることになるが、しかし、他の係数は、変化量を更に悪くするであろう。その密度は、ネットワーク上において一定ではない。実際には、恐らく遅延分散を支配することになる1つまたは2〜3の障害が現れるであろう。これは、事実上ノードの数に対する平方根動作を不能にする。従って、予測される実際の数値は、はるかに悪くなる。更に大きなネットワークは、通常は最小の長さのパケットだけで満たされることはない。同様に発生する標準的な長さは、約20倍長いと共に、従って20倍悪い性能をもたらす。その遅延は、100マイクロセカンド代の範囲にある。
もしクロックが、“Bellcore 1244”、及び“Bellcore 253”のような関連する規格において定義されるようなクロックとして使用される場合、関連する対象の数値は、全ての状態下の最も悪いケースで、約20[ns]であろう。従って、一般的に遅延において予測されるものと、望まれるものとの間の格差は、少なくとも1000程度の係数となる。
問題対対象物の比率である係数1000が、最も遅い応答速度と比較し必要とされる測定スピードとして係数1000をもたらすので、通常の平均値算出の技術は、問題を引き起こす。遅延は、事実上擬似ランダムであり、平均値算出は極めて効果的ではない。従って、非常に大きい係数は、魅力的ではないか、または可能性の高い有効速度の減少としてみなされなければならない。クロックの安定性は、非常に高いことが必ず必要とされる。ノードの数によって‘悪くない場合’の数が急速に減少するので、‘悪い場合’の自動的な検出によってサンプルを読み飛ばすことが同様に妨害される。
本発明の原理に従って、クロック復元は、性能がまだある限界を越えて悪化しなかった選ばれた地点で達成される。パケットが大幅に遅れないという可能性を利用することで本当に速く成果を上げることができる、ということがグラフから明白になる。
例えば、クロック復元地点の間で、9個のノードではなく、3個のノードを使用することは、68[%]のトラフィック密度に関して、1000の係数の改良点をもたらすことができると共に、一方平均遅延は係数“3”によってのみ減少する。(既知の)トラフィック密度を利用することは、信号の擬似ランダム性を利用するよりはるかに速く成果を上げる。
クロック復元地点を有することは、ここでは2つの目的にかなう。IEEE1588において既に示されたように、クロック復元地点は、サブドメインマスタ(subdomain master)として使用され得る。これは、図1において示されたグラフを徹底的に変更する。例えば、もし3個のノード毎の後でそのクロックが復元される場合、次のホップに関する遅延の可能性は、1つのホップの標準値に‘リセット’される。すなわち、可能性の連鎖は、クロック復元の地点において切れている。この効果は、図3において示される。クロック復元地点は、クロックを復元するために使用され得ると共に、クロックを復元するために使用されるべきである。
統計の性質における利益が、ここで明白になる。残存しているクロックの不正確性の少なくとも一部を抑制することによって、問題が加算する機会を有する前に、効果的動作がきれいにされる。抑制は、実際の復元が実行されない更に長い軌跡より短い軌跡の場合において、ホップの以前の軌跡に関して更に容易に最適化され得る。例えば、もしクロック復元がローパスフィルタを使用する場合、効果的動作はあまり急変せず、全く滑らかである。もし次のホップがそれ自身の急変する動作を付加する場合、特に次のホップに対して平滑化されたクロックを使用することははるかに良い。
各復元は、復元の一部として持ち越し(HOLDOVER)機能を備えているべきである。持ち越しモードにおいて、クロックは、最後の既知の周波数に設定されると共に、フリーラン状態(free-running condition)において、この周波数で維持される。クロックを軌道に乗った状態に維持するために、これは、不十分なデータが有効になる瞬間に発生する。更に小さな軌跡において持ち越しが使用される時間は、更に長い軌跡に関して使用される持ち越し時間より少ないであろう。これは、著しく深刻な問題の可能性を減少することになる。
全体が5つの交換機の働きをするように、4個の交換機、及び恐らく別の交換機としてモデル化されるべきである1個のバウンダリクロックに対するIEEE1558の簡単な使用を考察する。各交換機が平均5[μs]の遅延を付加すると仮定すると、その場合に、全体の平均遅延は25[μs]となる。各交換機が復元方法を使用すると共に、各ホップについて係数“100”によって遅延を短縮すると仮定する。その場合に、第1のホップは、“5[μs]/100=50[ns]の誤差となるであろう。次のホップは、第1の交換機の後の性能よりほとんど悪くない“(5[μs]+50[ns])/100=50.5[ns]の誤差となるであろう。この方法の繰り返しによって、カスケードに関する不利益な条件が、ホップの無限数に対する全体の性能低下係数によって与えられ得るということが理解されることになる。例えば、もし復元が改良の係数“2”をもたらす場合、全体の動作は、“1+1/2+1/4+1/8+・・・=2”となるであろう。係数“2”は、ホップ当たりの対象数としてはあまり良くないが、しかし、その場合にさえ、5個のホップに対する性能は、“5/2=2.5”の係数によって向上する。
要するに、提案は、IEEE1588において定義されるトラフィック検出においてだけでなく、同様に実際のジッタの抑制によるトラフィック検出において、クロックの復元地点を有することである。ジッタの抑制は、前のエラーの影響が行き詰まる(と共に、その後解決できない状態になる)前に、エラーの影響を消すために使用され得る。そして、もしエラーの影響が大きくなりすぎる場合、その場合に、全体のエラーが、可能な限りすぐに、そして時間通りに抑制されるように、各復元地点において“持ち越し”を使用する(と共に、エラーに影響されないようになる)。
図4は、本発明の原理に従って異なるクロックドメインを有する複数のネットワークを通じてクロックを調整するためのシステムの一実施例を説明する。送り元ノード10において、ソースクロックは、一般的に水晶発振器20によって生成されたローカルクロック信号を備えている。イベントジェネレータ22は、ソースノードから少なくとも1つの受信ノードに対してパケットを伝送する。イベントジェネレータは、タイムスタンプ付加装置24を備える。パケットは、ソースクロックに基づいてタイムスタンプが付加される。タイムスタンプを付加されたパケットは、ネットワークと交差する少なくとも1つの中間の復元ノード14を経由して、ネットワークを通じて送り元ノード10から送り先ノード16に対して伝送される。ソースクロックは、少なくとも1つの中間ノードで復元される。復元のために選ばれた中間ノードは、決定された予測される遅延が、例えば事前に定義された許容範囲のパラメータの中でクロック復元を可能にするという確認に基づいている。ソースクロックは、位相ロックループを使用する物理的クロック復元によって、復元地点において復元されることができる。中間ノードの発振器20を使用して、中間のクロック信号が生成される。新しいタイムスタンプを付加されたパケットが、中間のクロック信号から生成される。そして、新しいタイムスタンプを付加されたパケットは、送り先ノードへ向けて伝送される。
クロック復元の実施は、それぞれ、それら自身の魅力的である面、及びあまり魅力的でない面がある以下のような多くの方法で行われ得る。
−物理的PLLを備える実際の物理的復元。
−実際にはPLL(デジタルPLL)のように計算することが数値のみとして実行される数値計算法。
−物理的アプローチ及び数値的アプローチの組み合わせ。
数値計算システムにおいて、サンプル周波数が知られているとき、例えばローパスフィルタを構築することは、全く普通のことである。
与えられたホップのネットワークにおいて、このアプローチは、非常に都合が良い。
−ホップからホップまでのクロック復元は、完全に数値計算によって実行され得るか、またはローカルな物理的クロックが望まれるときには、物理的復元によって実行され得る。重なり合ったジッタを減衰させるために、効果的なローパス周波数がこの場所では魅力的である。
−物理的復元は、実際の物理的信号が必要とされるノードで行われ得る。なぜならば、このノードにおいて、信号はいずれにせよ正確な信号として出力されなければならないからである。
−物理的復元のローパス周波数をホップ対ホップ(hop-to-hop)のローパス周波数より幾分低く選択することは適切である。もしクロックが何度も復元されたとしても、最後のクロックは、最も低い周波数、ひいては支配的なローパス周波数を有していることになる。これは、出力の相対的な良い定義を与えることになる。同様に、地点間における影響は、それらが最後の復元地点によって減衰されることになるので、ほとんど目に見えない状態になる。
−従って、一般的な賢明な方法は、あるローパス周波数を有する数値的復元、及び幾分低いローパス周波数を有する最終の物理的復元を備えることである。ローパス周波数の間の一般的な係数は、5かそれ以上であろう。
−物理的モードと同様の数値モードにおいて、全てのノードは、持ち越しモードに切り替わることができるべきである。これは、制御機構を一時的に無効にすることによって、低下させられた状態を適切に受け入れる可能性を与える。持ち越しモードにおいて、クロックは、基準周波数の除去後において最後に受信された基準周波数で動作し続けることになる。
添付された特許請求の範囲において定義されたように、発明の精神、及び範囲からはずれずに、多数の変形が実行されることができる。
遅延なしの可能性をホップ及びトラフィック密度の数の関数として示すグラフである。 予測される遅延をホップの数の関数として示すグラフである。 各3番目のノード毎にクロック復元を行う場合の遅延なしの可能性をホップ及びトラフィック密度の数の関数として示すグラフである。 本発明の原理に従って異なるクロックドメインを有する複数のネットワークを通じてクロックを調整するためのシステムの一実施例の構成図である。
符号の説明
10 送り元ノード
14 中間の復元ノード
16 送り先ノード
20 水晶発振器
22 イベントジェネレータ
24 タイムスタンプ付加装置

Claims (5)

  1. 異なるクロックドメインを有する複数のネットワークを通じてクロックを調整する方法であって、
    前記ネットワークを通じて、送り元ノードと送り先ノードとの間で、前記送り元ノードのソースクロックに基づくタイミング情報を伝達する、タイムスタンプが付加されたパケットを伝送する処理と、
    所定のトラフィック密度に関して、複数のノード上で予測される遅延を決定する処理と、
    前記送り元ノートと前記送り先ノードとの間で、前記決定された予測される遅延が所定の許容範囲のパラメータの中でクロック復元を可能にするものである少なくとも1つの中間復元ノードを特定する処理と、
    復元された中間のクロック信号を生成するために、前記少なくとも1つの中間復元ノードにおいて前記ソースクロックを復元する処理と、
    前記復元された中間のクロック信号から、前記復元された中間のクロック信号に基づくタイミング情報を伝達する、新しいタイムスタンプが付加されたパケットを生成する処理と、
    前記新しいタイムスタンプが付加されたパケットを送り先ノードに送信する処理と
    を有することを特徴とする方法。
  2. 前記ソースクロックが、前記復元地点において、位相ロックループを使用する物理的クロック復元によって復元される
    ことを特徴とする請求項1に記載の方法。
  3. 前記ソースクロックが、前記復元地点において、数値計算法によって復元される
    ことを特徴とする請求項1に記載の方法。
  4. 前記ソースクロックが、前記復元地点において、物理的クロック復元と数値計算法との組み合わせによって復元される
    ことを特徴とする請求項1に記載の方法。
  5. 各復元が、復元の一部として持ち越し機能を備えている
    ことを特徴とする請求項1に記載の方法。
JP2006500445A 2003-02-20 2004-02-17 複数のパケットネットワークを通じたクロックの調整 Expired - Fee Related JP4295316B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US44874003P 2003-02-20 2003-02-20
PCT/CA2004/000217 WO2004075446A1 (en) 2003-02-20 2004-02-17 Alignment of clocks over multiple packet networks

Publications (2)

Publication Number Publication Date
JP2006523046A true JP2006523046A (ja) 2006-10-05
JP4295316B2 JP4295316B2 (ja) 2009-07-15

Family

ID=32908640

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006500445A Expired - Fee Related JP4295316B2 (ja) 2003-02-20 2004-02-17 複数のパケットネットワークを通じたクロックの調整

Country Status (7)

Country Link
US (1) US7376156B2 (ja)
EP (1) EP1595349B1 (ja)
JP (1) JP4295316B2 (ja)
KR (1) KR100740731B1 (ja)
AT (1) ATE413029T1 (ja)
DE (1) DE602004017423D1 (ja)
WO (1) WO2004075446A1 (ja)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6572293B1 (en) * 2000-09-14 2003-06-03 Electronics For Imaging, Inc. Simple and inexpensive high-capacity output catch tray for document production machines
US7327693B1 (en) * 2004-03-30 2008-02-05 Cisco Technology, Inc. Method and apparatus for precisely measuring a packet transmission time
US8930579B2 (en) * 2004-09-13 2015-01-06 Keysight Technologies, Inc. System and method for synchronizing operations of a plurality of devices via messages over a communication network
CN100542083C (zh) * 2005-08-24 2009-09-16 华为技术有限公司 通过分组网络实现网络同步的方法和系统
US7742505B2 (en) * 2005-12-14 2010-06-22 Adtran, Inc. Systems and methods for enabling clock signal synchronization
EP2613473B1 (en) * 2006-02-13 2014-08-13 Belair Networks Inc. System and method for packet timing of circuit emulation services over networks
US20070248122A1 (en) * 2006-04-19 2007-10-25 Bruce Hamilton Methods and systems relating to distributed time markers
US20070258378A1 (en) * 2006-05-05 2007-11-08 Bruce Hamilton Methods and systems relating to distributed time markers
US20100020829A1 (en) * 2006-10-27 2010-01-28 Telefonaktiebolaget Lm Ericsson (Publ) Method for clock recovery using updated timestamps
US8442074B1 (en) 2007-04-02 2013-05-14 Adtran, Inc. Systems and methods for passing timing information over packet networks
CN101399757B (zh) * 2007-09-25 2011-02-02 华为技术有限公司 跟踪时钟源的方法和装置
CN101399655B (zh) * 2007-09-27 2011-04-20 华为技术有限公司 穿通时钟设备同步端口的确定方法及装置
FR2926426B1 (fr) * 2008-01-14 2010-02-12 Canon Kk Procede de transmission de donnees par un noeud emetteur dans un cycle de transmission de donnees d'un reseau de communication synchrone, produit programme d'ordinateur, moyen de stockage et noeud emetteur.
CN101615963B (zh) * 2008-06-23 2012-12-12 华为技术有限公司 修正域信息的处理方法及系统

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59190757A (ja) * 1983-04-13 1984-10-29 Nippon Telegr & Teleph Corp <Ntt> パケツト通信方式
JPH088918A (ja) * 1994-06-16 1996-01-12 Matsushita Electric Ind Co Ltd クロック再生方法とクロック再生回路
JPH10145366A (ja) * 1996-11-12 1998-05-29 Toshiba Corp 通信システム
JPH10276202A (ja) * 1997-03-28 1998-10-13 Nec Corp Aalタイプ1伝送におけるクロック情報転送方式
JPH11355280A (ja) * 1998-06-04 1999-12-24 Mitsubishi Electric Corp ソースクロック再生装置、データ送信装置、データ受信装置及びデータ伝送システム
JP2000209229A (ja) * 1999-01-19 2000-07-28 Nec Eng Ltd クロック再生回路
JP2001285268A (ja) * 2000-03-29 2001-10-12 Fujitsu Ltd Srts法を用いたクロック発生装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4974224A (en) * 1989-11-07 1990-11-27 Harris Corporation Distributed split flow routing mechanism for multi-node packet switching communication network
GB2268373A (en) 1992-06-20 1994-01-05 Ibm Error recovery in an information communication system
US5444714A (en) 1992-11-30 1995-08-22 Samsung Electronics Co., Ltd. Communication and exchange processing system
JP3501305B2 (ja) 1993-08-04 2004-03-02 サン・マイクロシステムズ・インコーポレイテッド 相互接続制御装置及び方法
US5714904A (en) 1994-06-06 1998-02-03 Sun Microsystems, Inc. High speed serial link for fully duplexed data communication
US6278710B1 (en) * 1998-09-10 2001-08-21 Agilent Technologies, Inc. Enhancements to time synchronization in distributed systems
FI108489B (fi) * 1999-12-30 2002-01-31 Nokia Corp Synkronointi pakettivõlitteisessõ tietoliikennejõrjestelmõssõ
KR100369562B1 (ko) * 2000-02-25 2003-01-30 학교법인 한국정보통신학원 고속 통합 서비스망에서 wfq의 에뮬레이션을 통한 공정패킷 스케쥴링 방법 및 그 공정 패킷 스케쥴러
JP3692989B2 (ja) 2000-11-13 2005-09-07 セイコーエプソン株式会社 画像表示システム、プロジェクタ、画像処理方法、プログラムおよび情報記憶媒体
KR100430181B1 (ko) 2001-06-22 2004-05-10 (주)동성에스엔피 골프용 퍼터장치
US7372875B2 (en) * 2002-09-30 2008-05-13 Lucent Technologies Inc. Systems and methods for synchronization in asynchronous transport networks

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59190757A (ja) * 1983-04-13 1984-10-29 Nippon Telegr & Teleph Corp <Ntt> パケツト通信方式
JPH088918A (ja) * 1994-06-16 1996-01-12 Matsushita Electric Ind Co Ltd クロック再生方法とクロック再生回路
JPH10145366A (ja) * 1996-11-12 1998-05-29 Toshiba Corp 通信システム
JPH10276202A (ja) * 1997-03-28 1998-10-13 Nec Corp Aalタイプ1伝送におけるクロック情報転送方式
JPH11355280A (ja) * 1998-06-04 1999-12-24 Mitsubishi Electric Corp ソースクロック再生装置、データ送信装置、データ受信装置及びデータ伝送システム
JP2000209229A (ja) * 1999-01-19 2000-07-28 Nec Eng Ltd クロック再生回路
JP2001285268A (ja) * 2000-03-29 2001-10-12 Fujitsu Ltd Srts法を用いたクロック発生装置

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
砂田 和洋: "企業の電話コストをどう削減するか!パケット音声入門(前編)", コンピュータ&ネットワークLAN 第16巻 第4号, vol. 第16巻, JPN6009010322, 1 April 1998 (1998-04-01), JP, pages 49 - 56, ISSN: 0001266586 *

Also Published As

Publication number Publication date
EP1595349B1 (en) 2008-10-29
ATE413029T1 (de) 2008-11-15
JP4295316B2 (ja) 2009-07-15
WO2004075446A1 (en) 2004-09-02
KR100740731B1 (ko) 2007-07-19
US20040223518A1 (en) 2004-11-11
EP1595349A1 (en) 2005-11-16
DE602004017423D1 (de) 2008-12-11
KR20050108357A (ko) 2005-11-16
US7376156B2 (en) 2008-05-20

Similar Documents

Publication Publication Date Title
JP4295316B2 (ja) 複数のパケットネットワークを通じたクロックの調整
JP4209916B2 (ja) パケットネットワークにおけるクロックドメインの調整
US8018968B2 (en) System and method for high precision clock recovery over packet networks
JP5350787B2 (ja) タイムスタンプを用いたタイム同期方法及び装置
US7643430B2 (en) Methods and apparatus for determining reverse path delay
JP4531090B2 (ja) ジッタ抑圧回路
EP2750332B1 (en) System and method for packet timing of circuit emulation services over networks
US9054823B2 (en) Synchronous network device
US7596153B2 (en) Clock-state correction and/or clock-rate correction using relative drift-rate measurements
KR101023930B1 (ko) 신호의 디코딩 방법 및 장치
JP2010527193A (ja) ネットワークコンポーネントのクロックを別のネットワークコンポーネントのクロックに同期させる方法及びネットワークコンポーネント
US8416814B2 (en) System and method for high precision clock recovery over packet networks
JP2004274766A (ja) パケットネットワーク上のクロック同期
Mizrahi Slave diversity: Using multiple paths to improve the accuracy of clock synchronization protocols
EP2209239B1 (en) Method and arrangement for adjustment of a clock signal
US7176928B1 (en) Recovery of a serial bitstream clock at a receiver in serial-over-packet transport
Bui et al. Packet delay variation management for a better IEEE1588V2 performance
JP3637014B2 (ja) クロック同期はずれ検出回路及びそれを用いた光受信装置
US8442074B1 (en) Systems and methods for passing timing information over packet networks
Li et al. Distributed source-destination synchronization using inband clock distribution
JP5168734B2 (ja) キューイング遅延計測方法、その方法を用いた同期システム、その方法及びそのプログラム
KR20050010719A (ko) 시간 변조에 의해 패킷 네트워크에 있어서 시간 측정 및정렬의 해상도를 향상시키기 위한 방법 및 장치
JP4412068B2 (ja) 無瞬断切替システム及び無瞬断切替方法並びにそれに用いる通信局
Kim et al. End-to-end one-way delay estimation using one-way delay variation and round-trip time
Li et al. Distributed source-destination synchronization

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20071227

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080129

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20080430

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20080509

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080728

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080924

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20081224

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20090107

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090123

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090310

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090409

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120417

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees