JP2006515691A - 電力障害の検出及び応答 - Google Patents

電力障害の検出及び応答 Download PDF

Info

Publication number
JP2006515691A
JP2006515691A JP2004557225A JP2004557225A JP2006515691A JP 2006515691 A JP2006515691 A JP 2006515691A JP 2004557225 A JP2004557225 A JP 2004557225A JP 2004557225 A JP2004557225 A JP 2004557225A JP 2006515691 A JP2006515691 A JP 2006515691A
Authority
JP
Japan
Prior art keywords
memory
applied power
reset input
loss
energized
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004557225A
Other languages
English (en)
Inventor
スパラー,ロナルド
Original Assignee
ユニロイ・ミラクロン・ユーエスエイ・インコーポレーテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ユニロイ・ミラクロン・ユーエスエイ・インコーポレーテッド filed Critical ユニロイ・ミラクロン・ユーエスエイ・インコーポレーテッド
Publication of JP2006515691A publication Critical patent/JP2006515691A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/004Error avoidance
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B29WORKING OF PLASTICS; WORKING OF SUBSTANCES IN A PLASTIC STATE IN GENERAL
    • B29CSHAPING OR JOINING OF PLASTICS; SHAPING OF MATERIAL IN A PLASTIC STATE, NOT OTHERWISE PROVIDED FOR; AFTER-TREATMENT OF THE SHAPED PRODUCTS, e.g. REPAIRING
    • B29C45/00Injection moulding, i.e. forcing the required volume of moulding material through a nozzle into a closed mould; Apparatus therefor
    • B29C45/17Component parts, details or accessories; Auxiliary operations
    • B29C45/76Measuring, controlling or regulating
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26Power supply means, e.g. regulation thereof
    • G06F1/28Supervision thereof, e.g. detecting power-supply failure by out of limits supervision
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26Power supply means, e.g. regulation thereof
    • G06F1/30Means for acting in the event of power-supply failure or interruption, e.g. power-supply fluctuations

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Quality & Reliability (AREA)
  • Manufacturing & Machinery (AREA)
  • Mechanical Engineering (AREA)
  • Power Sources (AREA)
  • Injection Moulding Of Plastics Or The Like (AREA)
  • Debugging And Monitoring (AREA)

Abstract

パーソナル・コンピュータ・アセンブリ(マザーボード)、データを格納するメモリ、印加された電力の損失を検出する手段、及び当該検出する手段に応答して、パーソナル・コンピュータのプロセッサ及びメモリによるデータ転送を禁止する手段を備えるコンピュータ・システムである。本発明に従って、メモリは、不揮発性メモリを備え、そして当該禁止する手段が、信号をメモリに印加して、メモリのデータ転送動作を禁止する。印加された電力の損失を検出する手段が、稼動している電力をパーソナル・コンピュータ・アセンブリに供給するための電源の電力幹線接続における損失を検出する。機械制御装置は、本発明に従ったコンピュータ・システムを備える。

Description

[発明の背景]
[発明の分野]
本発明は、コンピュータ、及びコンピュータを備えるシステムのための電力障害の検出に関する。特に、本発明は、パーソナル・コンピュータを備えるシステムのための電力損失の早期検出に関する。
[関連技術の説明]
ディジタル・コンピュータ・システムの技術において、電力障害の検出をして、それに対する応答を行うことが知られている。大きいコンピュータ・システムに対して、補助電力発生源を設けて、万一主電源からの供給電力の損失が生じた場合電力の継続した供給を無期限に可能にすることが知られている。逆に、いわゆる「パーソナル・コンピュータ」に対して、補助電源を組み込んで、万一主電源からの供給電力の損失が生じた場合に一時的動作を可能にすることが知られている。そのような電源の使用が適切な電力を保証して、コンピュータの順序立ったシャット・ダウンをもたらす一方で、そのような電源が、実質的コストを追加する。当該技術において、パーソナル・コンピュータの電源の出力をモニタリングして、主電源からの電力の損失に特有の規格外れ条件を検出する。パーソナル・コンピュータのための電源に印加された電力の損失が、電源の出力の段階的な減衰をもたらすので、電源の出力の規格外れ条件を検出すると直ちにそのようなコンピュータの構成要素の或る一定の動作を禁止することが知られている。
電力の損失に関する特定の関心事は、不揮発性書き換え型メモリに格納されたデータの破損の可能性である。この記載の目的のため、不揮発性書き換え型メモリは、データ保持装置であり、それには、データが、通常の使用のため記録され且つ交換され得て、そして当該記録されたデータは、当該データ保持装置に対して外部にある電源からの電力の供給が無い場合無期限に保持されるであろう。これらの能力を提供する既知の装置は、磁気ディスク・メモリ、光ディスク・メモリ、及び不揮発性半導体メモリを含む。電源出力が減衰するにつれ、規格外れの動作電圧は、そのようなメモリ装置の無制御の動作、及びその中に記録されたデータの破損をもたらすことができる。この点に関しての特定の関心事は、オペレーティング・システム・プログラム・データの破損の可能性である。従って、万一電力障害の場合、補助電源の使用しないでデータ破損の可能性を低減し又は排除する必要性が存在する。
[発明の概要]
本発明の1つの目的は、万一の電力障害の場合にコンピュータ・システムの不揮発性書き換え型メモリに格納されたデータの破損を防止する手段を備えるコンピュータ・システムを提供することにある。
本発明の別の目的は、パーソナル・コンピュータ、印加された電力の損失を検出する手段、及び当該検出する手段に応答して、格納されたデータの破損をもたらす可能性があるパーソナル・コンピュータの動作を禁止する手段を備えるコンピュータ・システムを提供することにある。
本発明の更に別の目的は、パーソナル・コンピュータ、印加された電力の損失を検出する手段、及び当該検出する手段に応答して、パーソナル・コンピュータを備える不揮発性書き換え型メモリへ及びそれからデータ転送することを禁止する手段を備える機械制御装置を提供することにある。
本発明の更なる目的及び利点は、添付の図面、及びそれの以下の説明から明らかにされるであろう。
前述の目的に従って、本発明は、データを格納するための不揮発性書き換え型メモリ、印加された電力の損失を検出する手段、及び当該検出する手段に応答して、コンピュータのプロセッサ構成要素及びメモリによるデータ転送を禁止する手段を備えるコンピュータ・システムを提供する。当該禁止する手段は、信号をコンピュータ・システムに印加して、データ転送動作を禁止する。印加された電力の損失を検出する上記手段が、稼動している電力をパーソナル・コンピュータ・システムに供給するため電力を電源に印加する電力幹線での損失を検出する。本発明は、コンピュータ・システム、印加された電力の損失を検出する手段、及び当該検出する手段に応答して、データ転送を禁止する手段を備える機械制御装置を意図し、それによりコンピュータ・システムの一部を成す不揮発性書き換え型メモリに記録されたデータの破損が防止される。
[好適な実施形態の詳細な説明]
コンピュータ・システム
本発明を説明するため、パーソナル・コンピュータを備える好適な実施形態を詳細に説明する。本発明の範囲を好適な実施形態に限定することは本出願人の意図でなく、むしろ本発明は、添付の特許請求の範囲及びそれに対する均等物により定義されることを意図するものである。好適な実施形態のパーソナル・コンピュータ・システムは「オープン・アーキテクチャ」システムであることが有利である。「オープン・アーキテクチャ」システムの一番に特徴付ける機能は、コンピュータ・システムのためのハードウエア及びソフトウエア・インターフェースについての情報が公然と利用可能であり、コンピュータ・システムの製造業者から独立した供給者による互換性のあるソフトウエア(コンピュータ・プログラム)及びハードウエア(装置)の供給を容易にする点である。互換性のあるソフトウエアは、オペレーティング・システム・プログラム、例えば、マイクロソフト社(Microsoft Corp.)から入手可能なプログラムのウィンドウズ(WINDOWS)(登録商標)・ファミリ、及びデータ収集及び解析のような情報処理機能及びワード処理を提供する多種多様なアプリケーション・プログラムのようなものを含むが、これらに限定されるものではない。互換性のあるハードウエアは、個々の回路構成要素から、パーソナル・コンピュータ・システムの内部構成要素として有利に追加し得るいわゆる「サウンド・カード(sound cards)」のような完全に機能的な構成要素までに及ぶ。
パーソナル・コンピュータ・システムの好適な実施形態を、図1を参照して説明する。パーソナル・コンピュータ・システム80は、メモリ86のような不揮発性書き換え型大容量データ記憶装置、及びパーソナル・コンピュータ・アセンブリ(マザーボード)62を備える。当該パーソナル・コンピュータ・アセンブリ(マザーボード)62は、少なくとも1つのプロセッサ88、ランダム・アクセス・メモリ(「RAM」)及び/又は読み出し専用メモリ(「ROM」)84、及びディスプレイ装置82、キーボード116、「マウス」のようなポインティング装置118のそれぞれのためのインターフェース94及び92を備える。追加のインターフェース回路は、インターフェース回路132、例えば、パーソナル・コンピュータ用の通常の「サウンド・カード」を含み、更に、プリンタのような周辺装置への接続のためのインターフェース(図示せず)、及びパーソナル・コンピュータ・アセンブリ62との信号交換をサポートするためのインターフェース及び制御構成要素を組み込む出力装置を含む。ディスプレイ装置82、キーボード116及びポインティング装置118は、全て、ノートブック・コンピュータのようなアセンブリの構成要素を備え得て、又はケーブルによりコンピュータ・システム80へ接続された別個の構成要素であり得る。
マザーボード62の構成要素は、1又はそれより多い「バス」(図1に図示せず)により相互接続されている。当該1又はそれより多い「バス」は、典型的には、産業標準に適合し、そして通常のように、データ及びアドレスを表す信号の転送のための導体を与える。メモリ86は、不揮発性書き換え型メモリ、即ち、データ保持装置であり、当該データ保持装置には、データが記録され且つ通常の使用のため置換され、そしてその記録されたデータが、当該データ保持装置に対して外部の電源から電力を供給すること無しで無期限に保持される。メモリ86は、不揮発性書き換え型メモリ・デバイスを有し且つマザーボード62に取り付けられ且つ図1においてケーブル72により示されるような電気的コネクタ及び/又はケーブル・アセンブリを介してそのマザーボード62へ接続された回路板を備え得る。メモリ86は、複数のアドレス及びデータ信号のための接続を与えるケーブル72によりパーソナル・コンピュータ・アセンブリ62に接続された、ディスク・メモリ、有利には磁気ディスク・メモリを備え得ることが有利である。プロセッサ88がこの明細書及び添付の特許請求の範囲で用いられるように単一の構成要素として図示されているが、「プロセッサ88」又は「プロセッサ」は、メモリ84及びディスク・メモリ86に格納されているプログラムを実行するための1又はそれより多いマイクロプロセッサ、いわゆる「コプロセッサ」及び類似のものを表すと見なされるものである。更に、メモリ86は、読み出し及び書き込み動作の制御のための局所処理装置を含む。メモリ86がディスク・メモリである環境においては、局所処理装置は、記憶媒体に対して読み出し/書き込み素子を位置決めするための機構を制御する。
通常のように、パーソナル・コンピュータ80により実行されるデータ処理機能は、オペレーティング・システム・プログラムにより制御され、そのオペレーティング・システム・プログラムの一部は、ROM84に記録され得て、そしてオープン・アーキテクチャ・オペレーティング・システム・プログラム98を含む他のものは、メモリ86に格納され得る。オペレーティング・システム・プログラム98は、アプリケーション・プログラム96のような「アプリケーション」プログラムのプロセッサ88による実行を制御する。アプリケーション・プログラムの例は、商業的に入手可能なワード処理プログラム、データベース管理プログラム、いわゆる「表計算」生成及び編集プログラム、いわゆる「プレゼンテーション」生成及び編集プログラム、並びに、機械及び装置の管理及び制御のような特定の機能のため生成されたプロプラエタリ・プログラムを含む。
本発明は、印加された電力の損失の検出、及びメモリ86に格納されたデータの破損をもたらす可能性があるパーソナル・コンピュータ80によるデータ転送動作の禁止を指向している。図1を参照すると、交流電源として示されている電源100からの印加電力は、電源102に印加され、当該電源102は、印加電力を、パーソナル・コンピュータ・システム80の構成要素へ電力を供給するための様々な動作値へ変換する。電源102の出力は、プロセッサ88のような論理デバイス用電力のための低レベル直流電圧、インターフェース回路用低レベル直流電圧、及び電気的接地(基準及び出力電圧のための戻り経路)を含むことが有利である。万一電源100からの印加電力の損失が生じた場合、電源102の出力は急に電気的ゼロへ変わるよりむしろ時間の経過と共に減衰することが、動作電圧をパーソナル・コンピュータの構成要素に与えるため用いられる電源に特有である。その結果として、マザーボード62及びメモリ86により用いられる電力は、プロセッサ88又はメモリ86により開始されるデータ転送が満足に完了されないかも知れないやり方で減衰を受けやすい。メモリ86に関する特定の関心事は、メモリ86の潜在的な制御の喪失、及びその結果としてメモリ86に記録されているデータへの不所望のオーバライトである。さもなければ満足に完了することが無いかも知れないデータ転送の開始を禁止し且つ無制御の動作を防止するため、本発明は、制御信号をパーソナル・コンピュータ・アセンブリ62の「リセット」入力(図1の「リセット・イン」)に印加することを意図している。リセット入力のためのアクティブ・レベルが、パーソナル・コンピュータ・アセンブリ62のリセット出力(図1の「リセット・アウト」)により与えられる。更に、マザーボード62のリセット入力は、メモリ86のリセット入力にケーブル72を介して接続される。リセット入力がアクティブであるとき、プロセッサ88及びメモリ86は、データ転送を開始するのを禁止される一方、リセット入力のアクティブ・レベルの開始において進行中のデータ転送は、満足に完了され得る。
図1を参照することを続けると、スイッチング装置70は、マザーボード62のリセット出力により生成されるアクティブ・レベルをそのリセット入力に転送するよう接続される。図示のように、スイッチング装置70は、コイル64、及び常閉の開閉接点66を有する電磁リレーを備える。コイル64は、電源100に接続され、そして電力が電源100から印加される限り付勢される。電磁リレーの常閉接点66は、マザーボード62のリセット出力とマザーボード62のリセット入力との間に接続され、当該リセット出力は、リセット入力を活性化するための信号を与える。リセット入力のためのアクティブ・レベルがリセット出力以外のソースから供給され、そして当該アクティブ・レベルが電源100からスイッチング装置70へ印加される電力の損失の場合のみ印加されることだけが必要とされることを意図している。更に、電磁リレーと異なるスイッチング装置を用いて、電源100からの印加電力の損失の場合アクティブ・レベルをリセット入力に印加し得ることが意図されている。
電力が電源100から供給されている限り、常閉接点66は開成であり、従って、リセット出力からの活性化信号は、コイル64が付勢されている間リセット入力に接続されない。万一印加電力の損失の場合、コイル64は消勢され、接点66が閉成し、そしてリセット入力が、リセット出力により与えられるアクティブ信号レベルに接続される。電源102の出力の減衰がコイル64の消勢及び接点66の閉成よりはるかに長くかかるので、リセット入力は、電源出力の減衰が不完全なデータ転送及びメモリ86の無制御の動作をもたらすことができる前に活性化されるであろう。従って、不揮発性書き換え型メモリに格納されているデータの破損が防止される。
機械及び制御装置
本発明がコンピュータを備える機械制御装置に適用されるケースを説明するため、射出成形機及び制御装置を備える好適な実施形態を詳細に説明する。好適な実施形態の機械は射出成形機であるが、本発明の範囲を射出成形機又はそのための制御装置に限定することは本出願人の意図ではない。本発明は、他の機械の制御装置に、特に他のプラスチック加工機械及び関連の装置のための制御装置に等しく十分に適合され、当該他のプラスチック加工機械及び関連の装置は、いずれの制限なしに、吸込成形機、押出機、押出吸込成形機及び類似のものを含む。
プラスチック加工機械及び装置
図2を参照すると、射出成形機10は、クランプ・アセンブリ12及び射出装置14を含む。プラスチック加工機械に特有であるが、ペレット及び/又は粉体の形の原材料が、射出装置14にホッパ18を介して導入される。射出装置14は、通常外部加熱構成要素20が取り囲むバレル部60、及び内部材料加工スクリュー(図示せず)を含む。原材料が加熱及び材料加工の組み合わせにより溶融、即ち可塑化されるにつれ、その可塑化された材料は、射出装置14の出口の方に向かって搬送され、内部材料加工スクリューをクランプ・アセンブリ12から離れるように変位させる。ひとたび十分な量の材料が可塑化されると、加工スクリューは、バレル部60内で前進されて、材料を出口を介して、嵌め合い成形セクション22及び24により形成されるキャビティの中に押し込む。クランプ・アセンブリ12は、成形セクション22及び24を一緒に射出中及びその後の、射出された材料が十分に凝固され、許容できない変形無しに取り外されるまで保持する。次いで、可動プラテン26が引っ込められ、成形セクション22を成形セクション24から分離して、成形された物品の解放を可能にする。
図2の参照を続けると、クランプ・アセンブリ12は、固定のプラテン28、可動プラテン26、スラスト・プラテン又は「ダイハイト」プラテン36、及びトッグル・リンク機構38を備える。固定プラテン28は、成形セクション24を支持し、そして機械基台30に固定式に取り付けられる。歪みロッド対(strain rod pairs)32及び34が、固定プラテン28及びスラスト・プラテン又はダイハイト・プラテン36により向かい合った両端に支持される。可動プラテン26は、図2に示されるように、「開」位置と、前進位置と呼ばれる「閉」位置との間を往復運動するため歪みロッド対32及び34上に摺動可能に支持される。トッグル・リンク機構38は、可動プラテン26とスラスト・プラテン36との間に介挿され、スクリュー42及びナット46を備える低摩擦スクリュー及びナットの組み合わせにより動作される。スクリュー42は、例えば、周知のように、減速歯車、又はベルト駆動プーリ、又は前述の組み合わせにより、機械的利点を提供するトランスミッションを介してモータにより回転される。トッグル・リンク・クロスヘッド56が、ナット46と共に移動するよう取り付けられている。代替として、トッグル・リンク・クロスヘッド56の往復運動は、周知のようにモータ駆動ラック及びピニオンの組み合わせにより実行され得る。トッグル・リンク機構38は、図2に示されるように、「ロック・オーバ(lock−over)」形態に対して動作可能であることが好ましく、そこにおいて、スラスト・プラテン36と可動プラテン26との間の直列ピボット回転リンクが、長手方向に整列されている。開始すると、トッグル・リンク・クロスヘッド56の往復運動が、これらのリンクをピボット回転させて、当該リンクにより跨る実効長を低減し、そして可動プラテン26を固定プラテン28から離れるように引き出す。
スクリュー42及びトッグル・リンク機構38の組み合わせは、モータ40でのトルクを所望の締付力に変換するための十分な機械的利点を提供する。通常のように、モータ40は、サーボ・モータであることが好ましく、そしてモータ・アーマチュアの位置を表す電気信号を生成する位置測定トランスデューサ120を含み、又はそれと組み合わさって作動する。図2に示される構成において、位置測定トランスデューサ120は、モータ40のアーマチュアの角度位置を測定するためのエンコーダであり得る。モータ40がリニヤ・モータである場合、位置測定トランスデューサ120は、同様に、モータ・アーマチュアの直線位置を測定することができるであろう。代替として、位置測定トランスデューサ120は、直線変位を測定し、そしてトッグル・リンク・クロスヘッド56に機械的に結合され得る。
図2の参照を続けると、動力作動式エゼクタ機構54が、図2に示され、それは、スラスト・プラテン36と可動プラテン26との間に配設されている。エゼクタ機構54は、成形セクション22の可動部材の並進を実行して、物品を成形セクション22から取り外す。モータ52は、起動力をエゼクタ機構54にトランスミッション44を介して与える。モータ52は、トランスミッション44に取り付けられ、そしてそれにより支持され、当該トランスミッション44は、可動プラテン26により固定可能に支持され、それによりトランスミッション44及びモータ52は、可動プラテン26と共に移動する。
図2に示されるように、モータ52は回転機であり、そこにおいて、アーマチュア及びステータは、一方に対して他方が回転するよう構成されている。通常のように、モータ52は、サーボ・モータであることが好ましく、そして相対的角度位置を測定する位置測定トランスデューサ90を含み、又はそれと組み合わさって作動する。また、サーボ・モータの制御に関して周知のように、他のトランスデューサをモータ52と一緒に用いて、例えば、角速度を測定し、又はモータ電流転流に関するモータ構成要素の相対的位置を検出し得る。トランスミッション44は、モータ52のアーマチュアの回転を成形セクション22のエゼクタ・ピンの往復運動のための並進運動に変換する。トランスミッション44の運動変換、及びトランスデューサ90の動作は、その並進運動の範囲内のエゼクタ機構54のアーマチュアの位置が位置トランスデューサ90による角度位置の測定から明白に決定されることができるように行われる。図2に示される構成において、位置トランスデューサ90は、角度位置エンコーダであり得る。
例えば、材料乾燥装置、部品処理器(parts handlers)、材料コンベヤ、及び検査サブシステムのような関連の周辺装置を用いることは射出成形の技術では周知である。その上、成形加熱器(mold heaters)及びホットランナ・サブシステムのような能動型ツーリング部品を用いることは射出成形の技術では周知である。周辺装置又は能動型ツーリング部品が図2に示されていないが、本発明は、そのような装置及び部品の使用と関連した情報を表すデータの記憶を意図しているものである。
制御装置
機械制御システムの好適な実施形態は、図1を参照して説明したタイプの「オープン・アーキテクチャ」パーソナル・コンピュータを備える。標準化された方法により、ソフトウエア及びハードウエアは、いわゆるオープン・アーキテクチャ環境に組み込むことができ、そしてプロプラエタリ・プログラムとして実現された機構制御機能は、低いボリューム及び/又はプロプラエタリ環境を用いて達成することができるより実質的に少ないコストで機械制御を実行するため供給されることができる。図1のコンピュータ・システムの構成要素に対応する図2の機械制御システムの構成要素は、同じ参照番号で示されている。制御システム16はコンピュータ・システム80を備え、当該コンピュータ・システム80は、メモリ86のような不揮発性書き換え型記憶装置、パーソナル・コンピュータ・アセンブリ(マザーボード)62、ディスプレイ装置82、キーボード116、及び「マウス」のようなポインティング装置118を備える。メモリ86は、図1を参照して説明したように不揮発性書き換え型メモリである。メモリ86は、有利にディスク・メモリを、更に有利には磁気ディスク・メモリを備え、そこにおいて、局所処理装置が、記憶媒体に対して読み出し/書き込み構成要素を位置決めするための機構を制御する。稼動している電力供給の減衰からメモリ86の制御の損失は、そのメモリ86に記録されているデータにオーバライト(重ね書き)し、その結果として電力の回復時に制御装置16の再開を防止し、そしてメモリ86の内容の回復まで機械10の使用を防止することをもたらすことが理解されるであろう。
通常のように、コンピュータ・システム80により実行されるデータ処理機能は、機械制御プログラム96のような「アプリケーション」プログラムの実行を制御するオペレーティング・システム・プログラム98により制御される。機械制御装置16は、モータ40及び52のような機械装置の動作を制御するための信号を生成する。モータ40及び52のような機械装置は、射出成形機の機構、加熱器20、及び図示してないがそのような機械及び関連の装置に特有の他の装置を作動する。例えば、位置、速度、及び/又は加速度を規定する出力信号は、適宜、モータ・インターフェース回路158において条件付けされ、そしてモータ駆動装置112及び114に印加されて、適切な電源からモータ40及び52に供給される電流を制御する。通常のように、位置トランスデューサ120及び90により生成される信号は、モータ40及び52の制御のため用いられる。位置トランスデューサ120及び90の出力は、コンピュータ・システム80による使用のため位置インターフェース回路156により条件付けされる。機械入力/出力インターフェース回路150は、バレル60及び加熱構成要素20の温度を測定する温度センサ50のような、機械装置のそれぞれにより生成され又はそれらに印加される他の信号のため信号条件付けを実行する。図2に示されるように、電気的接続が、インターフェース150,156及び158とマザーボード62との間に設けられ、コンピュータ・システム80とそれらインターフェース回路との間で信号の交換を可能にする。
機械制御プログラム96は、論理及び算術機能を実行して、機械の構成要素の動作をモニタリング及び制御し、且つ典型的には、周辺装置及び/又は能動型ツーリング部品の動作を可能又は開始する。典型的には、そのようなプログラムは、少なくとも2つの動作モードを可能にする。当該少なくとも2つの動作モードとは、(i)正常生産のための自動モードと、(ii)生産のため機械、周辺装置及びツーリング部品を準備し、且つ特定の物品を特定の材料から生産する際に機械制御プログラムにより用いられるパラメータ値を設定するためのセットアップ(設定)又は手動モードである。自動動作モードは、図2の「自動」プログラム108と関連し、そしてセットアップ又は手動動作モードは、「セットアップ」プログラム110と関連する。
機械10の自動動作中に、機械制御プログラム96は、例えば、モータ及び加熱器と関連したセンサにより与えられる機械装置の条件の値の周期的サンプリング及び記憶を実行する。これらの記憶された値は、メモリから検索された設定点データと一緒に、制御アルゴリズムの評価のため用いられる。設定点データは、射出速度プロフィール・データ、成形ダイハイト、エゼクタ・ストローク距離、加熱器に対する温度設定点、モータ制御のためのサーボ機構パラメータ、及びモータ40及び52並びに加熱素子20に印加される制御信号のための電流限界値を含むことが有利である。制御アルゴリズムは、制御された装置の算術及び/又は論理モデルに従って設定点を、測定された値及び制御信号と関連付ける。制御アルゴリズムの評価は、制御信号の値を生成し、次いで、それらの制御信号の値は、印加される機械装置のレベル及びパワー要件に適合するようインターフェース回路により変換される。機械制御プログラムの実行の通常の過程においてメモリへ又はそれからのデータのルーチン転送に加えて、他のデータ転送は、メモリ装置自体及び/又はメモリ容量の効率的割り当てを意図した制御プログラムの正常の動作により実行され得る。
機械制御装置16のための電力が、交流電源として示されている電源100により供給される。電源100からの電力は、コンピュータ・システム80を含む機械制御装置16の構成要素が用いる様々な動作値へ変換するため電源102に印加される。パーソナル・コンピュータ・システムのため用いられる電力供給に特有であるように、万一電源100からの印加電力の損失が生じた場合、電源102の出力は、急激に電気的ゼロに変化するよりむしろ時間をかけて減衰するであろう。その結果として、マザーボード62及びメモリ86により用いられる電力は、プロセッサ88又はメモリ86により開始されるデータ転送が満足に完了されないかも知れないような方法で減衰を被る。メモリ86に関する特定の関心事は、メモリ86の制御の潜在的損失、及びその結果としてのメモリ86に記録されているデータの不所望のオーバライトである。図1のコンピュータ・システムと同様に、本発明は、パーソナル・コンピュータ・アセンブリ62の「リセット」入力への制御信号の印加を意図している。図2に示されるように、リセット入力(「リセット・イン」)のための制御信号又はアクティブ・レベルは、スイッチング装置70により印加される。図1のコンピュータ・システムと同様に、コンピュータ・アセンブリ62のリセット入力は更に、メモリ86のリセット入力にケーブル72を介して接続される。リセット入力がアクティブであるとき、リセット入力のアクティブ・レベルの始まりで進行中のデータ転送は、満足に完了され得る一方、プロセッサ88及びメモリ86は、データ転送を開始することを禁止される。
図2の参照を続けると、スイッチング装置70は、マザーボード62のリセット出力(「リセット・アウト」)とリセット入力(「リセット・イン」)との間に接続されるように示されている。図1のコンピュータ・システムと同様に、交流源(alternative source)を用いて、アクティブ・レベル(制御信号)をスイッチング装置70を介してリセット入力に供給し得る。電力が電源100により供給される限り、リセット入力は、非アクティブ・レベルに維持される。印加電力の損失の場合、スイッチング装置70が消勢され、そしてマザーボード62のリセット入力が、アクティブ信号レベルに接続される。電源102の出力の減衰がスイッチング装置70の消勢よりはるかに長くかかるので、リセット入力は、電源出力の減衰が不完全なデータ転送又はメモリ86の制御されない動作をもたらすことができる前に付勢される。
図1は、本発明に従ったパーソナル・コンピュータ・システムのブロック図である。 図2は、本発明に従った、パーソナル・コンピュータを備える射出成形機及び制御装置のブロック図である。

Claims (20)

  1. a)オープン・アーキテクチャ・コンピュータ・アセンブリと、
    b)前記コンピュータ・アセンブリに接続された不揮発性書き換え型メモリと、
    c)印加された電力の損失を検出する手段と、
    d)前記検出する手段に応答して、前記コンピュータ・アセンブリ及び前記メモリによるデータ転送の開始を禁止する手段と
    を備えるコンピュータ・システム。
  2. 前記コンピュータ・アセンブリが、リセット入力が活性化されたとき前記コンピュータ・アセンブリによるデータ転送の開始を防止するため実効的である前記リセット入力を備え、
    データ転送の開始を禁止する前記手段が、印加された電力の損失の検出に応答して制御信号を前記リセット入力に印加する
    請求項1記載のコンピュータ・システム。
  3. 前記メモリが、リセット入力が活性化されたとき前記メモリによるデータ転送の開始を防止するため実効的である前記リセット入力を備え、
    前記メモリのリセット入力が、前記コンピュータ・アセンブリのリセット入力に接続される
    請求項2記載のコンピュータ・システム。
  4. 前記メモリが、ディスク・メモリであり、
    前記メモリのリセット入力が、前記メモリの記憶媒体へのデータの書き込みの開始を防止するため実効的である
    請求項3記載のコンピュータ・システム。
  5. 印加された電力の損失を検出する前記手段が、印加された電力により付勢され且つ印加された電力の損失に関する制御信号を生成するスイッチング装置である請求項2記載のコンピュータ・システム。
  6. 前記スイッチング装置が、電磁リレーであり、
    前記電磁リレーのコイルが、印加された電力により付勢され、
    前記電磁リレーの開閉接点が、前記コイルが消勢されたときアクティブ・レベル信号を前記コンピュータ・アセンブリのリセット入力に接続する
    請求項5記載のコンピュータ・システム。
  7. 印加された電力の損失を検出する前記手段が、印加された電力により付勢され且つ印加された電力の損失に関する制御信号を生成するスイッチング装置である請求項3記載のコンピュータ・システム。
  8. 前記スイッチング装置が、電磁リレーであり、
    前記電磁リレーのコイルが、印加された電力により付勢され、
    前記電磁リレーの開閉接点が、前記コイルが消勢されたときアクティブ・レベル信号を前記コンピュータ・アセンブリのリセット入力に接続する
    請求項7記載のコンピュータ・システム。
  9. 印加された電力の損失を検出する前記手段が、印加された電力により付勢され且つ印加された電力の損失に関する制御信号を生成するスイッチング装置である請求項4記載のコンピュータ・システム。
  10. 前記スイッチング装置が、電磁リレーであり、
    前記電磁リレーのコイルが、印加された電力により付勢され、
    前記電磁リレーの開閉接点が、前記コイルが消勢されたときアクティブ・レベル信号を前記コンピュータ・アセンブリのリセット入力に接続する
    請求項9記載のコンピュータ・システム。
  11. a)オープン・アーキテクチャ・コンピュータ・アセンブリと、
    b)前記コンピュータ・アセンブリに接続された不揮発性書き換え型メモリと、
    c)印加された電力の損失を検出する手段と、
    d)前記検出する手段に応答して、前記コンピュータ・アセンブリ及び前記メモリによるデータ転送の開始を禁止する手段と
    を備える機械制御装置。
  12. 前記コンピュータ・アセンブリが、リセット入力が活性化されたとき前記コンピュータ・アセンブリによるデータ転送の開始を防止するため実効的である前記リセット入力を備え、
    データ転送の開始を禁止する前記手段が、印加された電力の損失の検出に応答して制御信号を前記リセット入力に印加する
    請求項11記載の機械制御装置。
  13. 前記メモリが、リセット入力が活性化されたとき前記メモリによるデータ転送の開始を防止するため実効的である前記リセット入力を備え、
    前記メモリのリセット入力が、前記コンピュータ・アセンブリのリセット入力に接続される
    請求項12記載の機械制御装置。
  14. 前記メモリが、ディスク・メモリであり、
    前記メモリのリセット入力が、前記ディスク・メモリの記憶媒体へのデータ転送の開始を防止するため実効的である
    請求項13記載の機械制御装置。
  15. 印加された電力の損失を検出する前記手段が、印加された電力により付勢され且つ印加された電力の損失に関する制御信号を生成するスイッチング装置である請求項12記載の機械制御装置。
  16. 前記スイッチング装置が、電磁リレーであり、
    前記電磁リレーのコイルが、印加された電力により付勢され、
    前記電磁リレーの開閉接点が、前記コイルが消勢されたときアクティブ・レベル信号を前記コンピュータ・アセンブリのリセット入力に接続する
    請求項15記載の機械制御装置。
  17. 印加された電力の損失を検出する前記手段が、印加された電力により付勢され且つ印加された電力の損失に関する制御信号を生成するスイッチング装置である請求項13記載の機械制御装置。
  18. 前記スイッチング装置が、電磁リレーであり、
    前記電磁リレーのコイルが、印加された電力により付勢され、
    前記電磁リレーの開閉接点が、前記コイルが消勢されたときアクティブ・レベル信号を前記コンピュータ・アセンブリのリセット入力に接続する
    請求項17記載の機械制御装置。
  19. 印加された電力の損失を検出する前記手段が、印加された電力により付勢され且つ印加された電力の損失に関する制御信号を生成するスイッチング装置である請求項14記載の機械制御装置。
  20. 前記スイッチング装置が、電磁リレーであり、
    前記電磁リレーのコイルが、印加された電力により付勢され、
    前記電磁リレーの開閉接点が、前記コイルが消勢されたときアクティブ・レベル信号を前記コンピュータ・アセンブリのリセット入力に接続する
    請求項19記載の機械制御装置。
JP2004557225A 2002-12-03 2003-11-19 電力障害の検出及び応答 Pending JP2006515691A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/308,944 US6988222B2 (en) 2002-12-03 2002-12-03 Power failure detection and response
PCT/US2003/036948 WO2004051447A2 (en) 2002-12-02 2003-11-19 Power failure detection and response

Publications (1)

Publication Number Publication Date
JP2006515691A true JP2006515691A (ja) 2006-06-01

Family

ID=32392868

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004557225A Pending JP2006515691A (ja) 2002-12-03 2003-11-19 電力障害の検出及び応答

Country Status (4)

Country Link
US (1) US6988222B2 (ja)
EP (1) EP1567931A2 (ja)
JP (1) JP2006515691A (ja)
WO (1) WO2004051447A2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016057817A (ja) * 2014-09-09 2016-04-21 シャープ株式会社 情報処理装置

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004355444A (ja) * 2003-05-30 2004-12-16 Pioneer Electronic Corp データ転送再生装置
US7318170B2 (en) * 2004-07-09 2008-01-08 Spyder Navigations, Llc Protection of non-volatile memory component against data corruption due to physical shock
US8032787B2 (en) * 2004-09-02 2011-10-04 Intel Corporation Volatile storage based power loss recovery mechanism
DE102006062603A1 (de) * 2006-12-29 2008-07-03 Endress + Hauser Gmbh + Co. Kg Verfahren zum Betreiben eines Feldgeräts in zwei Betriebszuständen
US7774650B2 (en) * 2007-01-23 2010-08-10 International Business Machines Corporation Power failure warning in logically partitioned enclosures
US20130159792A1 (en) * 2011-01-24 2013-06-20 Robert Brooks Fault detection
TWI438632B (zh) * 2011-04-14 2014-05-21 Mstar Semiconductor Inc 記憶體之控制方法及控制器
KR20130128168A (ko) * 2012-05-16 2013-11-26 삼성전자주식회사 전원공급장치 및 이를 구비한 화상형성장치
KR102528558B1 (ko) 2016-01-15 2023-05-04 삼성전자주식회사 스토리지 장치, 호스트, 스토리지 시스템, 스토리지 장치의 전원 전압 수신 방법, 및 스토리지 시스템의 전원 전압 제공 방법

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3859638A (en) * 1973-05-31 1975-01-07 Intersil Inc Non-volatile memory unit with automatic standby power supply
US3937937A (en) 1973-12-26 1976-02-10 Xerox Corporation Primary power fault detector
US4096560A (en) 1977-10-28 1978-06-20 Rockwell International Corporation Protection circuit to minimize the effects of power line interruptions on the contents of a volatile electronic memory
US4234920A (en) 1978-11-24 1980-11-18 Engineered Systems, Inc. Power failure detection and restart system
US4375663A (en) 1980-03-31 1983-03-01 Leeds & Northrup Company Power failure early warning circuit for microprocessor with CMOS RAM memory
US4516214A (en) 1982-11-12 1985-05-07 At&T Bell Laboratories Power failure alarm circuit permitting orderly shutdown of microprocessor load
US4534018A (en) 1983-04-29 1985-08-06 Pitney Bowes Inc. Non-volatile memory protection circuit with microprocessor interaction
US4689698A (en) * 1983-07-11 1987-08-25 Brother Kogyo Kabushiki Kaisha Disk drive control for inhibiting operation upon battery voltage drop
US4560887A (en) * 1983-12-22 1985-12-24 Northern Telecom Limited Standby power supply
US4706215A (en) * 1984-08-22 1987-11-10 Pitney Bowes Inc. Data protection system for electronic postage meters having multiple non-volatile multiple memories
JPS61107573A (ja) * 1984-10-31 1986-05-26 Citizen Watch Co Ltd フロツピ−デイスクドライブ回路の電源モニタ−
US4922456A (en) * 1988-04-29 1990-05-01 Scientific-Atlanta, Inc. Method of reducing wearout in a non-volatile memory with double buffer
US4964011A (en) * 1989-05-22 1990-10-16 Databook, Inc. Voltage transient protection circuit
JPH0827882B2 (ja) 1990-06-22 1996-03-21 富士通株式会社 磁気ディスク装置のデータ保護回路
US5193176A (en) 1990-10-17 1993-03-09 Powercard Supply C.A. Computer work saving during power interruption
JPH1040020A (ja) 1996-07-19 1998-02-13 Canon Inc データ記録装置及びその方法
CN1229708C (zh) 2000-11-28 2005-11-30 Lg电子株式会社 一种基于电池剩余容量控制盘写入操作的方法
JP3646303B2 (ja) * 2000-12-21 2005-05-11 日本電気株式会社 コンピュータシステムとそのメモリ管理方法、及びメモリ管理プログラムを記録した記録媒体

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016057817A (ja) * 2014-09-09 2016-04-21 シャープ株式会社 情報処理装置

Also Published As

Publication number Publication date
WO2004051447A2 (en) 2004-06-17
WO2004051447A3 (en) 2004-12-09
EP1567931A2 (en) 2005-08-31
US20040107384A1 (en) 2004-06-03
US6988222B2 (en) 2006-01-17

Similar Documents

Publication Publication Date Title
US6609038B1 (en) Multi-media enhanced program controlled machine
US4755123A (en) Metering system of injection molding machine
JP2006515691A (ja) 電力障害の検出及び応答
US6616872B2 (en) Method of and apparatus for determining separating force of molded product from mold
US5229952A (en) Control for injection molding machine
KR20170017968A (ko) 사출성형기
JP3238398B2 (ja) 成形機のためのサーボ制御装置
JP4005922B2 (ja) 記憶媒体が搭載された検出器を備えた射出成形機
EP1382429A1 (en) Ejector unit of injection molding machine and method of detecting protrusion start position of ejector pin
JP2009096076A (ja) 射出成形機の射出制御方法
JP6378236B2 (ja) 射出成形機の異常検出装置
JP2002248665A (ja) 射出成形機の制御方法及び制御装置
US6821102B2 (en) Drive control apparatus for an injection molding machine
EP1175989A2 (en) Mold condition detecting device and method for injection molding machine
JP2749435B2 (ja) 射出成形機のスクリュー駆動装置
JP3339002B2 (ja) 射出成形機の保護装置
JPWO2017164424A1 (ja) 射出成形機
JP3484629B2 (ja) 射出成形機の自己診断装置
JP2009028903A (ja) 射出成形機
JP3776944B2 (ja) 射出成形機の計量制御方法および装置
US6833092B2 (en) Method for controlling motor-driven injection molding machine
TW557245B (en) Back pressure control method of an injection molding machine driven by servo motors
JP4008442B2 (ja) 射出成形機の駆動制御装置
CN116669883A (zh) 注射成型机及控制器
JP2008132731A (ja) 成形機

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080317

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080616

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20081225