JP2006508413A5 - - Google Patents

Claims (22)

1. 記憶装置に対する、および／または記憶装置からのデータ転送を制御する制御装置であって、
   ＡＴＡ（Advanced Technology Attachment）準拠のパラレル記憶装置に対する、および／またはそれからのデータ転送を制御する第１制御ユニットと、
   ＳＡＴＡ（シリアルＡＴＡ）準拠のシリアル記憶装置に対する、および／またはそれからのデータ転送を制御する第２制御ユニットとを備え、
   前記パラレル記憶装置および前記シリアル記憶装置に対する、および／またはそれらからのデータ転送を並行して実行する能力を持つ、制御装置。
2. 前記第２制御ユニットは、２つのＳＡＴＡ記憶装置に対して、および／またはそれからのデータ転送の制御をマスタ／スレーブエミュレーションモードで実行するように構成され、前記マスタ／スレーブエミュレーションモードにおいては一方のＳＡＴＡ記憶装置はホストコンピュータに対してマスタとして表示され、他方のＳＡＴＡ記憶装置はスレーブとして表示され、両方がホストバスアドレスの同じセットにおいてアクセス可能である、請求項１記載の制御装置。
3. 前記第１制御ユニットは、一つのパラレルポートに接続された２つのパラレルＡＴＡ記憶装置に対する、および／またはそれからのデータ転送を制御するように構成され、前記パラレルポートにおいて一方の装置がマスタとなり、他方の装置がスレーブとなる、請求項１記載の制御装置。
4. 前記パラレル記憶装置および前記シリアル記憶装置を特定する特定データを記憶するポートマップレジスタと、
   前記特定データによって示される前記パラレル記憶装置および前記シリアル記憶装置に対する接続を確立するポート切り替えユニットをさらに備える、請求項１記載の制御装置。
5. 前記ポートマップレジスタはソフトウェアによって書き換え可能である、請求項４記載の制御装置。
6. 前記第１制御ユニットは１つのパラレルポートに接続された２つのＡＴＡ記憶装置に対する、および／またはそれからのデータ転送を制御するように構成され、前記パラレルポートにおいて一方の記憶装置はマスタとなり、他方の記憶装置はスレーブとなり、
   前記ポートマップレジスタは、どちらの記憶装置がマスタなのか、またはスレーブなのかを特定するマスタ／スレーブ特定データを記憶するように接続されている、請求項４記載の制御装置。
7. 前記第１制御ユニットは２つのパラレルＡＴＡ記憶装置に対する、および／またはそれからのデータ転送を制御するように構成され、前記第２制御ユニットは２つのＳＡＴＡ記憶装置に対する、および／またはそれからのデータ転送を制御するように構成される、請求項１記載の制御装置。
8. ＳＡＴＡ記憶装置とのデータ転送のみを可能にするために、前記第１制御ユニットの動作を停止することができる請求項７記載の制御装置。
9. パラレルＡＴＡ記憶装置とのデータ転送のみを可能にするために、前記第２制御ユニットの動作を停止することができる請求項７記載の制御装置。
10. ＳＡＴＡ記憶装置が前記制御装置に接続されているかどうかを判定するように構成された、請求項１記載の制御装置。
11. 前記判定されたＳＡＴＡ記憶装置上の情報をホストソフトウェアに提供するように構成された、請求項１０記載の制御装置。
12. 前記第２制御ユニットはパラレルデータをシリアルデータに変換し、および／またはシリアルデータをパラレルデータに変換して、ＳＡＴＡ記憶装置に対する、および／またはそれからのデータ転送を可能にする、請求項１記載の制御装置。
13. 集積回路チップである、請求項１記載の制御装置。
14. ＡＴＡ（Advanced Technology Attachment）およびＳＡＴＡ（シリアルＡＴＡ）装置との間のデータ転送を実行する回路を含む集積回路チップであって、
    ＡＴＡ準拠のパラレル記憶装置に対する、および／またはそれからのデータ転送を制御する第１制御回路と、
    ＳＡＴＡ準拠のシリアル記憶装置に対する、および／またはそれからのデータ転送を制御する第２制御回路とを備え、
    前記第１および第２制御回路は、前記パラレル記憶装置および前記シリアル記憶装置に対する、および／またはそれらからのデータ転送を並行して実行する能力を持つ、集積回路チップ。
15. 記憶装置に対する、および／または記憶装置からのデータ転送を制御する制御装置の制御方法であって、
    前記制御装置に接続されたＡＴＡ（Advanced Technology Attachment）準拠のパラレル記憶装置に対する、および／またはそれからのデータ転送を実行するステップと、
    前記制御装置に接続されたＳＡＴＡ（シリアルＡＴＡ）準拠のシリアル記憶装置に対する、および／またはそれからのデータ転送を実行するステップとを含み、
    前記ＡＴＡ準拠のパラレル記憶装置に対する、および／またはそれからのデータ転送と、ＳＡＴＡ準拠のシリアル記憶装置に対する、および／またはそれからのデータ転送とは並行して行われる方法。
16. 前記パラレル記憶装置および前記シリアル記憶装置を特定する特定データを、前記制御装置のポートマップレジスタに記憶するステップと、
    前記特定データによって示される前記パラレル記憶装置および前記シリアル記憶装置に対する接続を確立するために前記制御装置のポートを切り替えるステップとをさらに含む、請求項１５記載の方法。
17. 前記ポートマップレジスタはソフトウェアによって書き換え可能である、請求項１６記載の方法。
18. １つのパラレルポートに接続された２つのパラレルＡＴＡ記憶装置に対する、および／またはそれからのデータ転送を制御するように構成され、前記パラレルポートにおいて一方の記憶装置はマスタとなり、他方の記憶装置はスレーブとなり、
    前記ポートマップレジスタは、どちらの記憶装置がマスタなのか、またはスレーブなのかを特定するマスタ／スレーブ特定データを記憶する、請求項１６記載の方法。
19. ２つのＡＴＡ準拠のパラレル記憶装置に対する、および／またはそれからのデータ転送を制御するステップと、２つのＳＡＴＡ準拠のシリアル記憶装置に対する、および／またはそれからのデータ転送を制御するステップとを含む、請求項１５記載の方法。
20. ＳＡＴＡ記憶装置が前記制御装置に接続されているかどうかを判定するステップをさらに含む、請求項１５記載の方法。
21. 前記判定されたＳＡＴＡ記憶装置上の情報をホストソフトウェアに提供するステップをさらに含む、請求項２０記載の方法。
22. ＳＡＴＡ準拠のシリアル記憶装置に対する、および／またはそれからのデータ転送を実行するステップは、
    パラレルデータをシリアルデータに変換し、および／またはシリアルデータをパラレルデータに変換するステップを含む、請求項１５記載の方法。