JP2006352221A - Amplitude variable apparatus and amplitude variable method - Google Patents

Amplitude variable apparatus and amplitude variable method Download PDF

Info

Publication number
JP2006352221A
JP2006352221A JP2005172104A JP2005172104A JP2006352221A JP 2006352221 A JP2006352221 A JP 2006352221A JP 2005172104 A JP2005172104 A JP 2005172104A JP 2005172104 A JP2005172104 A JP 2005172104A JP 2006352221 A JP2006352221 A JP 2006352221A
Authority
JP
Japan
Prior art keywords
coefficient
signal
analog
converter
digital input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005172104A
Other languages
Japanese (ja)
Other versions
JP4588546B2 (en
Inventor
Hidenori Otsu
秀紀 大津
Tsuyoshi Naito
剛志 内藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kenwood KK
Original Assignee
Kenwood KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kenwood KK filed Critical Kenwood KK
Priority to JP2005172104A priority Critical patent/JP4588546B2/en
Publication of JP2006352221A publication Critical patent/JP2006352221A/en
Application granted granted Critical
Publication of JP4588546B2 publication Critical patent/JP4588546B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Abstract

<P>PROBLEM TO BE SOLVED: To provide an amplitude variable apparatus and an amplitude variable method capable of suppressing deterioration in an analog output signal in the case that a level of a digital signal is varied. <P>SOLUTION: A first DA converter 1 converts a digital input signal into an analog signal. On the other hand, a multiplier means 3 multiplies a coefficient with the digital input signal, and a second DA converter 2 converts the digital input signal with which the coefficient is multiplied by the multiplier means 3 into an analog signal. Then an output means 5 outputs the sum of both the analog signals by the first DA converter 1 and the second DA converter 2 as an analog output signal. <P>COPYRIGHT: (C)2007,JPO&INPIT

Description

本発明は、振幅可変装置および振幅可変方法に関する。   The present invention relates to an amplitude variable device and an amplitude variable method.

例えばデジタル信号またはデジタルデータからオーディオ信号を再生する音響再生装置は、一般的に、出力されるオーディオ信号の振幅を調整する機能を有する。そのような機構の一つとして、デジタルボリュームがある。   For example, a sound reproducing device that reproduces an audio signal from a digital signal or digital data generally has a function of adjusting the amplitude of the output audio signal. One such mechanism is a digital volume.

図7は、デジタルボリュームの一例を示すブロック図である。図7に示すデジタルボリュームでは、係数器101が、デジタルデータ(デジタル信号)に対して係数を乗算し、DA変換器102が、乗算後のデジタルデータをDA(Digital-to-Analog )変換し、変換後のアナログ信号を出力する。これにより、デジタル信号領域でオーディオ信号の振幅(つまりデジタル値)が小さくされ、その結果として、出力されるアナログ信号の振幅も小さくなる(例えば特許文献1参照)。   FIG. 7 is a block diagram illustrating an example of a digital volume. In the digital volume shown in FIG. 7, the coefficient unit 101 multiplies the digital data (digital signal) by a coefficient, the DA converter 102 performs DA (Digital-to-Analog) conversion on the digital data after multiplication, The converted analog signal is output. As a result, the amplitude of the audio signal (that is, the digital value) is reduced in the digital signal region, and as a result, the amplitude of the output analog signal is also reduced (see, for example, Patent Document 1).

通常、このようなデジタルボリュームでは、音量が最大である場合、デジタル入力信号はそのままDA変換され、変換後のアナログ信号がそのまま出力される。一方、音量が最大ではない場合(音量を絞る場合)、0以上かつ1以下の値の係数が乗算されたデジタル信号がDA変換され、変換後のアナログ信号がそのまま出力される。つまり、音量が最大である場合、デジタルボリュームでの減衰量がゼロとされ、音量が最大ではない場合、乗算時の係数の値に応じた減衰量だけ、アナログ信号の振幅が最大値に比べ減衰する。   Normally, in such a digital volume, when the volume is maximum, the digital input signal is directly DA-converted and the converted analog signal is output as it is. On the other hand, when the volume is not maximum (when the volume is reduced), a digital signal multiplied by a coefficient of 0 or more and 1 or less is DA-converted, and the converted analog signal is output as it is. In other words, when the volume is maximum, the amount of attenuation at the digital volume is zero, and when the volume is not maximum, the amplitude of the analog signal is attenuated compared to the maximum value by the amount of attenuation according to the coefficient value at the time of multiplication To do.

また、このようなデジタルボリュームでは、デジタル信号領域での振幅低下に起因してデジタル信号の分解能が損なわれることを回避するために、デジタル信号の分解能(つまりダイナミックレンジ)に比べ分解能の大きいDA変換器が採用される場合がある。例えば、コンパクトディスクによるデジタル信号の分解能は16ビット(96デシベル、6デシベル/ビット)であるため、分解能が24ビットのDA変換器が使用される。この場合、デジタル信号領域における係数器101での信号の減衰量が48デシベル(つまり8ビット分)以下であれば、デジタル入力信号の分解能を維持したままで、減衰後のデジタル信号をDA変換器102へ入力させることができる。   In addition, in such a digital volume, in order to avoid losing the resolution of the digital signal due to a decrease in the amplitude in the digital signal area, DA conversion having a higher resolution than the resolution (that is, the dynamic range) of the digital signal. A vessel may be employed. For example, since the resolution of a digital signal by a compact disk is 16 bits (96 dB, 6 dB / bit), a DA converter having a resolution of 24 bits is used. In this case, if the attenuation of the signal in the coefficient unit 101 in the digital signal region is 48 decibels (that is, 8 bits) or less, the digital signal after attenuation is converted to a DA converter while maintaining the resolution of the digital input signal. 102 can be input.

特開2000−138585号公報(図2等)JP 2000-138585 A (FIG. 2 etc.)

しかしながら、デジタル信号の分解能とDA変換器の分解能とを同程度とした場合には、DA変換器に入力される減衰後のデジタル信号の分解能が低下してしまうため、量子化ノイズが増加し、デジタル信号を減衰させない場合に比べS/N比が低下する。特に、音量の調整範囲が広い装置では、通常再生時には、最大値から減衰させた音量で再生を行うことが多く、通常使用状態での音質の劣化が問題となる。   However, if the resolution of the digital signal and the resolution of the DA converter are approximately the same, the resolution of the attenuated digital signal input to the DA converter will be reduced, resulting in increased quantization noise. The S / N ratio is lower than when the digital signal is not attenuated. In particular, in a device with a wide volume adjustment range, during normal playback, playback is often performed at a volume attenuated from the maximum value, and degradation of sound quality in a normal use state becomes a problem.

また、上述したように、DA変換器の分解能をデジタル信号の分解能より大きくした場合、上記の問題は一定の条件下では解消されるが、減衰量が大きくなったとき(上記の例では48デシベルを超えたとき)には同様の問題が生じる。   Further, as described above, when the resolution of the DA converter is made larger than the resolution of the digital signal, the above problem is solved under a certain condition, but when the attenuation is increased (in the above example, 48 dB). A similar problem occurs.

本発明は、デジタル信号領域において振幅可変させる場合に、アナログ出力信号の劣化を抑制することができる振幅可変装置および振幅可変方法を得ることを目的とする。   An object of the present invention is to provide an amplitude variable device and an amplitude variable method capable of suppressing deterioration of an analog output signal when the amplitude is varied in a digital signal region.

上記の課題を解決するために、本発明では以下のようにした。   In order to solve the above problems, the present invention is configured as follows.

本発明に係る振幅可変装置の1つは、デジタル入力信号をアナログ信号へ変換する第1のDA変換器と、デジタル入力信号に係数を乗算する乗算手段と、乗算手段により係数を乗算した後のデジタル入力信号をアナログ信号へ変換する第2のDA変換器と、第1のDA変換器によるアナログ信号および第2のDA変換器によるアナログ信号の両方の和または一方と他方との差をアナログ出力信号として出力する出力手段とを備える。   One of the amplitude variable devices according to the present invention includes a first DA converter that converts a digital input signal into an analog signal, a multiplying unit that multiplies the digital input signal by a coefficient, and a multiplier that multiplies the coefficient by the multiplier. The second DA converter that converts a digital input signal into an analog signal and the sum of both the analog signal from the first DA converter and the analog signal from the second DA converter or the difference between one and the other is output as an analog output Output means for outputting as a signal.

また、本発明に係る振幅可変装置は、上記の振幅可変装置に加え、次のようにしてもよい。つまり、その場合、乗算手段の係数の値は可変である。   In addition to the amplitude variable device described above, the amplitude variable device according to the present invention may be configured as follows. That is, in that case, the value of the coefficient of the multiplication means is variable.

また、本発明に係る振幅可変装置は、上記の振幅可変装置のいずれかに加え、次のようにしてもよい。つまり、その場合、乗算手段は、係数の値を正および負のいずれにも設定可能である。   In addition to the amplitude variable device described above, the amplitude variable device according to the present invention may be configured as follows. That is, in that case, the multiplication means can set the coefficient value to either positive or negative.

また、本発明に係る振幅可変装置は、上記の振幅可変装置のいずれかに加え、次のようにしてもよい。つまり、その場合、この振幅可変装置は、さらに、出力手段から出力されるアナログ出力信号の振幅を調整する場合に、乗算手段における係数の値を変更する制御回路を備える。   In addition to the amplitude variable device described above, the amplitude variable device according to the present invention may be configured as follows. In other words, in this case, the amplitude variable device further includes a control circuit that changes the value of the coefficient in the multiplication means when adjusting the amplitude of the analog output signal output from the output means.

本発明に係る振幅可変装置の1つは、デジタル入力信号をアナログ信号へ変換する第1のDA変換器と、デジタル入力信号に係数を乗算する乗算手段と、乗算手段により係数を乗算した後のデジタル入力信号をアナログ信号へ変換する第2のDA変換器と、第1のDA変換器によるアナログ信号に対して第2のDA変換器によるアナログ信号を逆相で合成して、合成後の信号をアナログ出力信号として出力する出力手段とを備える。   One of the amplitude variable devices according to the present invention includes a first DA converter that converts a digital input signal into an analog signal, a multiplying unit that multiplies the digital input signal by a coefficient, and a multiplier that multiplies the coefficient by the multiplier. A second DA converter that converts a digital input signal into an analog signal, and an analog signal from the second DA converter combined with an analog signal from the first DA converter in a reverse phase, and a combined signal Is output as an analog output signal.

本発明に係る振幅可変装置の1つは、デジタル入力信号に第1の係数を乗算する第1の乗算手段と、第1の係数を乗算した後のデジタル入力信号をアナログ信号へ変換する第1のDA変換器と、デジタル入力信号に第2の係数を乗算する第2の乗算手段と、第2の係数を乗算した後のデジタル入力信号をアナログ信号へ変換する第2のDA変換器と、第1のDA変換器によるアナログ信号および第2のDA変換器によるアナログ信号の両方の和または一方と他方との差をアナログ出力信号として出力する出力手段とを備える。   One of the amplitude variable devices according to the present invention is a first multiplication means for multiplying a digital input signal by a first coefficient, and a first for converting the digital input signal after being multiplied by the first coefficient to an analog signal. A DA converter, second multiplying means for multiplying the digital input signal by a second coefficient, a second DA converter for converting the digital input signal after being multiplied by the second coefficient to an analog signal, Output means for outputting the sum of the analog signal from the first DA converter and the analog signal from the second DA converter or the difference between one and the other as an analog output signal.

本発明に係る振幅可変装置の1つは、デジタル入力信号に第1の係数を乗算する第1の乗算手段と、第1の係数を乗算した後のデジタル入力信号をアナログ信号へ変換する第1のDA変換器と、デジタル入力信号に第2の係数を乗算する第2の乗算手段と、第2の係数を乗算した後のデジタル入力信号をアナログ信号へ変換する第2のDA変換器と、第1のDA変換器によるアナログ信号に対して第2のDA変換器によるアナログ信号を逆相で合成して、合成後の信号をアナログ出力信号として出力する出力手段とを備える。   One of the amplitude variable devices according to the present invention is a first multiplication means for multiplying a digital input signal by a first coefficient, and a first for converting the digital input signal after being multiplied by the first coefficient to an analog signal. A DA converter, second multiplying means for multiplying the digital input signal by a second coefficient, a second DA converter for converting the digital input signal after being multiplied by the second coefficient to an analog signal, Output means for synthesizing the analog signal from the second DA converter in reverse phase with the analog signal from the first DA converter and outputting the synthesized signal as an analog output signal.

また、本発明に係る振幅可変装置は、上記の振幅可変装置のいずれかに加え、次のようにしてもよい。つまり、その場合、この振幅可変装置は、アナログ出力信号の減衰量に応じて、第1および/または第2の係数の値を設定する制御回路を備える。そして、制御回路は、ある減衰量について第2の係数の絶対値が所定の値以下である場合、第2の係数の値をゼロに設定し、第1の係数をその減衰量に応じた値に設定する。   In addition to the amplitude variable device described above, the amplitude variable device according to the present invention may be configured as follows. That is, in this case, the amplitude variable device includes a control circuit that sets the value of the first and / or second coefficient in accordance with the attenuation amount of the analog output signal. The control circuit sets the value of the second coefficient to zero when the absolute value of the second coefficient is equal to or less than a predetermined value for a certain attenuation, and sets the first coefficient to a value corresponding to the attenuation. Set to.

また、本発明に係る振幅可変装置は、上記の振幅可変装置のいずれかに加え、次のようにしてもよい。つまり、その場合、制御回路は、アナログ出力信号の減衰量が0.5より大きい場合には、第1の係数を1とし、第2の係数をその減衰量に応じた値とし、アナログ出力信号の減衰量が0.5より小さい場合には、第2の係数をゼロとし、第1の係数をその減衰量に応じた値とする。   In addition to the amplitude variable device described above, the amplitude variable device according to the present invention may be configured as follows. That is, in this case, when the attenuation amount of the analog output signal is larger than 0.5, the control circuit sets the first coefficient to 1, sets the second coefficient to a value corresponding to the attenuation amount, and sets the analog output signal. When the amount of attenuation is smaller than 0.5, the second coefficient is set to zero, and the first coefficient is set to a value corresponding to the amount of attenuation.

本発明に係る振幅可変方法の1つは、デジタル入力信号を第1のアナログ信号へ変換し、デジタル入力信号に係数を乗算し、係数を乗算した後のデジタル入力信号を第2のアナログ信号へ変換し、第1のおよび第2のアナログ信号の両方の和または一方と他方との差をアナログ出力信号として出力する。   One of the amplitude variable methods according to the present invention converts a digital input signal into a first analog signal, multiplies the digital input signal by a coefficient, and multiplies the digital input signal after the coefficient into a second analog signal. Converting and outputting the sum of both the first and second analog signals or the difference between one and the other as an analog output signal.

本発明に係る振幅可変方法の1つは、デジタル入力信号に第1の係数を乗算し、第1の係数を乗算した後のデジタル入力信号を第1のアナログ信号へ変換し、デジタル入力信号に第2の係数を乗算し、第2の係数を乗算した後のデジタル入力信号を第2のアナログ信号へ変換し、第1および第2のアナログ信号の両方の和または一方と他方との差をアナログ出力信号として出力する。   One of the amplitude variable methods according to the present invention is to multiply a digital input signal by a first coefficient, convert the digital input signal after being multiplied by the first coefficient to a first analog signal, and convert the digital input signal to a digital input signal. Multiply the second coefficient, convert the digital input signal after the second coefficient to the second analog signal, and calculate the sum of both the first and second analog signals or the difference between one and the other Output as an analog output signal.

本発明によれば、デジタル信号領域において振幅可変させる場合に、アナログ出力信号の劣化を抑制することができる振幅可変装置および振幅可変方法を得ることができる。   According to the present invention, it is possible to obtain an amplitude variable device and an amplitude variable method capable of suppressing degradation of an analog output signal when amplitude is varied in a digital signal region.

以下、図に基づいて本発明の実施の形態を説明する。   Hereinafter, embodiments of the present invention will be described with reference to the drawings.

実施の形態1.
図1は、本発明の実施の形態1に係る振幅可変装置の構成を示すブロック図である。図1において、DA変換器(DAC)1は、デジタル入力信号をアナログ信号へ変換する第1のDA変換器である。また、DA変換器(DAC)2は、係数器3により係数を乗算した後のデジタル入力信号をアナログ信号へ変換する第2のDA変換器である。なお、DA変換器1,2の分解能は、デジタル入力信号の分解能と同一としてもよいし、デジタル入力信号の分解能より高くしてもよい。
Embodiment 1 FIG.
FIG. 1 is a block diagram showing a configuration of an amplitude variable device according to Embodiment 1 of the present invention. In FIG. 1, a DA converter (DAC) 1 is a first DA converter that converts a digital input signal into an analog signal. The DA converter (DAC) 2 is a second DA converter that converts the digital input signal after being multiplied by the coefficient by the coefficient unit 3 into an analog signal. The resolution of the DA converters 1 and 2 may be the same as the resolution of the digital input signal, or may be higher than the resolution of the digital input signal.

また、係数器3は、ある値の係数をデジタル信号に乗算する回路である。係数器3は、例えば乗算器、および係数のデータを記憶するメモリなどの記憶部を有する。制御回路4は、係数器3における係数の値を設定する回路である。   The coefficient unit 3 is a circuit that multiplies the digital signal by a coefficient having a certain value. The coefficient unit 3 includes, for example, a multiplier and a storage unit such as a memory that stores coefficient data. The control circuit 4 is a circuit that sets the value of the coefficient in the coefficient unit 3.

また、加算器5は、DA変換器1によるアナログ信号およびDA変換器2によるアナログ信号の両方の和を演算しアナログ出力信号として出力する出力手段として機能する回路である。   The adder 5 is a circuit that functions as an output unit that calculates the sum of both the analog signal from the DA converter 1 and the analog signal from the DA converter 2 and outputs the result as an analog output signal.

次に、上記装置の動作について説明する。   Next, the operation of the above apparatus will be described.

まず、デジタルオーディオ再生装置などからの同一のデジタル入力信号が、DA変換器1および係数器3に供給される。   First, the same digital input signal from a digital audio playback device or the like is supplied to the DA converter 1 and the coefficient unit 3.

DA変換器1は、そのデジタル入力信号をアナログ信号に変換し、加算器5に供給する。   The DA converter 1 converts the digital input signal into an analog signal and supplies it to the adder 5.

一方、係数器3は、制御回路4により設定された値の係数を、そのデジタル入力信号に乗算し、乗算後のデジタル入力信号をDA変換器2に供給する。DA変換器2は、その乗算後のデジタル入力信号をアナログ信号に変換し、加算器5に供給する。   On the other hand, the coefficient unit 3 multiplies the digital input signal by a coefficient having a value set by the control circuit 4 and supplies the digital input signal after the multiplication to the DA converter 2. The DA converter 2 converts the digital input signal after the multiplication into an analog signal and supplies it to the adder 5.

そして、加算器5は、DA変換器1からのアナログ信号とDA変換器2からのアナログ信号の和を演算しアナログ出力信号として出力する。   The adder 5 calculates the sum of the analog signal from the DA converter 1 and the analog signal from the DA converter 2 and outputs it as an analog output signal.

また、制御回路4は、係数器3に、係数値のデジタルデータを記憶させる。制御回路4は、アナログ出力信号を減衰させる場合、例えば図示せぬボリューム操作部に対する操作の操作量に応じて係数を、−1より大きくかつ0より小さい負の値に設定する。DA変換器1,2からそれぞれ加算器5へ入力されるアナログ信号は互いに逆相になり、DA変換器2からのアナログ信号の振幅はDA変換器1からのアナログ信号の振幅より小さくなるため、加算器5からのアナログ出力信号は減衰する。このとき、係数の値が−1に近いほど、アナログ出力信号の減衰量は大きくなる。係数器3の係数をαとすると、アナログ出力信号の減衰量は式(1),(2)で表される。したがって、制御回路4は、式(1),(2)に基づき、減衰量に応じた係数値を係数器3の係数に設定する。   In addition, the control circuit 4 causes the coefficient unit 3 to store digital data of coefficient values. When the analog output signal is attenuated, the control circuit 4 sets the coefficient to a negative value larger than −1 and smaller than 0, for example, according to the operation amount of an operation on a volume operation unit (not shown). The analog signals input from the DA converters 1 and 2 to the adder 5 are in opposite phases, and the amplitude of the analog signal from the DA converter 2 is smaller than the amplitude of the analog signal from the DA converter 1. The analog output signal from the adder 5 is attenuated. At this time, the closer the coefficient value is to -1, the greater the attenuation of the analog output signal. When the coefficient of the coefficient unit 3 is α, the attenuation amount of the analog output signal is expressed by the equations (1) and (2). Therefore, the control circuit 4 sets the coefficient value corresponding to the attenuation amount as the coefficient of the coefficient unit 3 based on the equations (1) and (2).

α=(アナログ出力信号の減衰量)−1 ・・・(1)   α = (Attenuation amount of analog output signal) −1 (1)

減衰量[デシベル]=20×log10(1+α) ・・・(2) Attenuation [decibel] = 20 × log 10 (1 + α) (2)

また、図2は、実施の形態1におけるアナログ出力信号の減衰量と係数器3の係数値との対応関係を示す図である。なお、係数器3の係数値を正とした場合には、減衰量が負になり、アナログ出力信号は増幅される。   FIG. 2 is a diagram illustrating a correspondence relationship between the attenuation amount of the analog output signal and the coefficient value of the coefficient unit 3 according to the first embodiment. When the coefficient value of the coefficient unit 3 is positive, the attenuation amount becomes negative and the analog output signal is amplified.

図3は、実施の形態1において減衰量が6デシベルの場合のアナログ出力信号を示す図である。図4は、実施の形態1において減衰量が24デシベルの場合のアナログ出力信号を示す図である。図5は、実施の形態1において減衰量が1デシベルの場合のアナログ出力信号を示す図である。なお、図3、図4および図5においては、DA変換器1からのアナログ信号を正相出力信号とし、DA変換器2からのアナログ信号を逆相出力信号とし、加算器5からのアナログ出力信号を出力信号とし、正相出力信号の振幅を1としている。   FIG. 3 is a diagram showing an analog output signal when the attenuation is 6 dB in the first embodiment. FIG. 4 is a diagram illustrating an analog output signal when the attenuation is 24 decibels in the first embodiment. FIG. 5 is a diagram showing an analog output signal when the attenuation is 1 dB in the first embodiment. 3, 4, and 5, the analog signal from the DA converter 1 is a normal phase output signal, the analog signal from the DA converter 2 is a negative phase output signal, and the analog output from the adder 5 is The signal is an output signal, and the amplitude of the positive phase output signal is 1.

図3の場合には、係数器3の係数値は−0.49881に設定され、図4の場合には、係数器3の係数値は−0.09369に設定され、図5の場合には、係数器3の係数値は−0.10875に設定される。   In the case of FIG. 3, the coefficient value of the coefficient unit 3 is set to -0.49881, in the case of FIG. 4, the coefficient value of the coefficient unit 3 is set to -0.09369, and in the case of FIG. The coefficient value of the coefficient unit 3 is set to −0.10875.

なお、制御回路4は、係数器3の係数値を連続的または段階的に時間経過とともに変化させることで、アナログ出力信号をフェードインまたはフェードアウトさせるようにしてもよい。   Note that the control circuit 4 may cause the analog output signal to fade in or fade out by changing the coefficient value of the coefficient unit 3 continuously or stepwise over time.

また、デジタル信号領域の信号処理系のダイナミックレンジの上限は、デジタル信号のダイナミックレンジの上限に合わせられ、ヘッドルームマージンが設けられないことが一般的である。このため、通常、デジタル信号領域でのデジタル信号は増幅されない。したがって、このような条件下において、デジタルシグナルプロセッサ(DSP)などによりデジタル信号に各種信号処理を施す場合、DSPなどでの信号処理時のオーバーフローを防ぐために、デジタル信号を所定のヘッドルームマージン分だけ減衰させてから信号処理が施される。しかしながら、従来のデジタルボリュームは増幅機能を有さないため、この減衰による減衰量が補償されず、このDSPなどによる信号処理をオン/オフした場合、出力信号の振幅が不連続になってしまう。つまり、DSPなどによる信号処理をオン/オフした場合に音量差が生じてしまう。このような状況において、実施の形態1に係る振幅可変装置では、そのような信号処理のオン/オフ状態に応じて、制御回路4が、信号処理のオン状態のときには係数を正値に(つまり減衰量を負に)設定して音量差を補償するようにしてもよい。例えば、係数値が0.995262に設定されると、アナログ出力信号は6デシベル増幅される。   In addition, the upper limit of the dynamic range of the signal processing system in the digital signal region is generally matched with the upper limit of the dynamic range of the digital signal, and no headroom margin is generally provided. For this reason, digital signals in the digital signal region are usually not amplified. Therefore, when various kinds of signal processing are performed on a digital signal by a digital signal processor (DSP) or the like under such conditions, in order to prevent overflow at the time of signal processing by the DSP or the like, the digital signal is processed by a predetermined headroom margin. Signal processing is performed after attenuation. However, since the conventional digital volume does not have an amplification function, the attenuation amount due to this attenuation is not compensated, and when the signal processing by this DSP or the like is turned on / off, the amplitude of the output signal becomes discontinuous. That is, a volume difference occurs when signal processing by a DSP or the like is turned on / off. In such a situation, in the amplitude variable device according to the first embodiment, the control circuit 4 sets the coefficient to a positive value when the signal processing is in an on state according to such an on / off state of the signal processing (that is, The volume difference may be compensated by setting the attenuation amount to be negative. For example, if the coefficient value is set to 0.995262, the analog output signal is amplified by 6 dB.

以上のように、上記実施の形態1によれば、第1のDA変換器としてのDA変換器1は、デジタル入力信号をアナログ信号へ変換する。一方、乗算手段としての係数器3は、デジタル入力信号に係数を乗算し、第2のDA変換器としてのDA変換器2は、係数器3により係数を乗算した後のデジタル入力信号をアナログ信号へ変換する。そして、出力手段としての加算器5は、DA変換器1によるアナログ信号およびDA変換器2によるアナログ信号の両方の和をアナログ出力信号として出力する。すなわち、アナログ出力信号を減衰させる場合には、加算器5は、DA変換器1によるアナログ信号に対してDA変換器2によるアナログ信号を逆相で合成して、合成後の信号をアナログ出力信号として出力する。   As described above, according to the first embodiment, the DA converter 1 as the first DA converter converts a digital input signal into an analog signal. On the other hand, the coefficient unit 3 as a multiplication means multiplies the digital input signal by a coefficient, and the DA converter 2 as the second DA converter converts the digital input signal after being multiplied by the coefficient by the coefficient unit 3 into an analog signal. Convert to The adder 5 as output means outputs the sum of both the analog signal from the DA converter 1 and the analog signal from the DA converter 2 as an analog output signal. That is, when the analog output signal is attenuated, the adder 5 combines the analog signal from the DA converter 2 with the analog signal from the DA converter 1 in reverse phase, and the combined signal is converted into the analog output signal. Output as.

これにより、図4に示すようにアナログ出力信号の減衰量が大きい場合には、2つのDA変換器1,2に入力される信号の振幅はデジタル入力信号の振幅と同程度の大きさを維持しているため、DA変換器1,2への入力信号の分解能がDA変換時に維持される。一方、図5に示すように減衰量が小さい場合には、DA変換器2への入力信号の分解能が低下するが、DA変換器2からの出力信号の振幅は小さいため、加算器5からのアナログ出力信号への影響は少なくて済む。したがって、この実施の形態1によれば、デジタル信号領域において振幅可変させる場合に、アナログ出力信号の劣化を抑制することができる。   As a result, when the attenuation amount of the analog output signal is large as shown in FIG. 4, the amplitude of the signal input to the two DA converters 1 and 2 is maintained at the same level as the amplitude of the digital input signal. Therefore, the resolution of the input signals to the DA converters 1 and 2 is maintained during DA conversion. On the other hand, when the attenuation is small as shown in FIG. 5, the resolution of the input signal to the DA converter 2 is lowered, but the amplitude of the output signal from the DA converter 2 is small. The influence on the analog output signal is small. Therefore, according to the first embodiment, deterioration of the analog output signal can be suppressed when the amplitude is varied in the digital signal region.

また、上記実施の形態1によれば、係数器3は、係数の値を正および負のいずれにも設定可能である。これにより、同一の回路構成で係数の正負を変えるだけで、アナログ出力信号の減衰の他にも、アナログ出力信号を増幅させることもできる。   Further, according to the first embodiment, the coefficient unit 3 can set the coefficient value to either positive or negative. As a result, the analog output signal can be amplified in addition to the attenuation of the analog output signal only by changing the sign of the coefficient with the same circuit configuration.

実施の形態2.
本発明の実施の形態2に係る振幅可変装置は、実施の形態1に係る振幅可変装置において正相信号にも係数を乗ずるようにしたものである。
Embodiment 2. FIG.
The amplitude variable device according to the second embodiment of the present invention is such that the positive phase signal is multiplied by a coefficient in the amplitude variable device according to the first embodiment.

図6は、本発明の実施の形態2に係る振幅可変装置の構成を示すブロック図である。図6において、係数器11は、ある値の係数をデジタル信号に乗算する回路である。係数器11は、例えば乗算器、および係数のデータを記憶するメモリなどの記憶部を有する。制御回路12は、係数器3および係数器11における係数の値を設定する回路である。   FIG. 6 is a block diagram showing a configuration of an amplitude variable device according to Embodiment 2 of the present invention. In FIG. 6, a coefficient unit 11 is a circuit that multiplies a digital signal by a coefficient having a certain value. The coefficient unit 11 includes, for example, a multiplier and a storage unit such as a memory that stores coefficient data. The control circuit 12 is a circuit for setting coefficient values in the coefficient multiplier 3 and the coefficient multiplier 11.

なお、図6におけるその他の構成要素については、実施の形態1のものと同様であるので、その説明を省略する。   The other components in FIG. 6 are the same as those in the first embodiment, and a description thereof is omitted.

次に、上記装置の動作について説明する。   Next, the operation of the above apparatus will be described.

まず、デジタルオーディオ再生装置などからの同一のデジタル入力信号が、係数器11および係数器3に供給される。   First, the same digital input signal from a digital audio reproduction device or the like is supplied to the coefficient multiplier 11 and the coefficient multiplier 3.

係数器11は、制御回路12により設定された値の係数を、そのデジタル入力信号に乗算し、乗算後のデジタル入力信号をDA変換器1に供給する。DA変換器1は、その乗算後のデジタル入力信号をアナログ信号に変換し、加算器5に供給する。   The coefficient unit 11 multiplies the digital input signal by the coefficient of the value set by the control circuit 12 and supplies the digital input signal after the multiplication to the DA converter 1. The DA converter 1 converts the digital input signal after the multiplication into an analog signal and supplies it to the adder 5.

一方、係数器3は、制御回路12により設定された値の係数を、そのデジタル入力信号に乗算し、乗算後のデジタル入力信号をDA変換器2に供給する。DA変換器2は、その乗算後のデジタル入力信号をアナログ信号に変換し、加算器5に供給する。   On the other hand, the coefficient unit 3 multiplies the digital input signal by a coefficient having a value set by the control circuit 12 and supplies the digital input signal after the multiplication to the DA converter 2. The DA converter 2 converts the digital input signal after the multiplication into an analog signal and supplies it to the adder 5.

そして、加算器5は、DA変換器1からのアナログ信号とDA変換器2からのアナログ信号の和を演算しアナログ出力信号として出力する。   The adder 5 calculates the sum of the analog signal from the DA converter 1 and the analog signal from the DA converter 2 and outputs it as an analog output signal.

また、制御回路12は、係数器3および係数器11に、係数の値を設定する。制御回路12は、アナログ出力信号を減衰させる場合、例えば図示せぬボリューム操作部に対する操作の操作量に応じて、係数器11の係数を1とし、係数器3の係数を−1より大きくかつ0より小さい負の値に設定するか、あるいは、係数器3の係数を0とし、係数器11の係数を、0より大きくかつ1より小さい負の値に設定する。このとき、係数器3の係数値が−1に近いほど、また、係数器11の係数値が0に近いほど、アナログ出力信号の減衰量は大きくなる。係数器3の係数をαとし係数器11の係数をβとすると、アナログ出力信号の減衰量は式(3),(4)で表される。したがって、制御回路12は、式(3),(4)に基づき、減衰量に応じた係数値を係数器3,11の係数に設定する。   The control circuit 12 sets coefficient values in the coefficient multiplier 3 and the coefficient multiplier 11. When the control circuit 12 attenuates the analog output signal, for example, the coefficient of the coefficient unit 11 is set to 1 and the coefficient of the coefficient unit 3 is set to be larger than −1 and 0 in accordance with the operation amount of the volume operation unit (not shown). A smaller negative value is set, or the coefficient of the coefficient unit 3 is set to 0, and the coefficient of the coefficient unit 11 is set to a negative value larger than 0 and smaller than 1. At this time, the closer the coefficient value of the coefficient unit 3 is to −1 and the closer the coefficient value of the coefficient unit 11 is to 0, the greater the attenuation amount of the analog output signal. When the coefficient of the coefficient unit 3 is α and the coefficient of the coefficient unit 11 is β, the attenuation amount of the analog output signal is expressed by the equations (3) and (4). Therefore, the control circuit 12 sets the coefficient value corresponding to the attenuation amount as the coefficient of the coefficient multipliers 3 and 11 based on the equations (3) and (4).

α=(アナログ出力信号の減衰量)−β ・・・(3)   α = (Attenuation amount of analog output signal) −β (3)

減衰量[デシベル]=20×log10(α+β) ・・・(4) Attenuation [decibel] = 20 × log 10 (α + β) (4)

なお、この実施の形態2では、制御回路12は、アナログ出力信号の減衰量が0.5より大きい場合には、係数βを1とし、係数αをその減衰量に応じた値とし、アナログ出力信号の減衰量が0.5より小さい場合には、係数αをゼロとし、係数βをその減衰量に応じた値とする。例えば、アナログ出力信号の減衰量が1デシベルである場合には、係数βを0.891251とし、係数αを0とする。   In the second embodiment, when the attenuation amount of the analog output signal is larger than 0.5, the control circuit 12 sets the coefficient β to 1, sets the coefficient α to a value corresponding to the attenuation amount, and outputs the analog output. When the signal attenuation is smaller than 0.5, the coefficient α is set to zero, and the coefficient β is set to a value corresponding to the attenuation. For example, when the attenuation amount of the analog output signal is 1 dB, the coefficient β is set to 0.891251 and the coefficient α is set to 0.

以上のように、上記実施の形態2によれば、第1の乗算手段としての係数器11はデジタル入力信号に第1の係数βを乗算し、第1のDA変換器としてのDA変換器1は第1の係数βを乗算した後のデジタル入力信号をアナログ信号へ変換する。一方、第2の乗算手段としての係数器3はデジタル入力信号に第2の係数αを乗算し、第2のDA変換器としてのDA変換器2は第2の係数αを乗算した後のデジタル入力信号をアナログ信号へ変換する。そして、出力手段としての加算器5は、DA変換器1によるアナログ信号およびDA変換器2によるアナログ信号の両方の和をアナログ出力信号として出力する。すなわち、アナログ出力信号を減衰させる場合には、加算器5は、DA変換器1によるアナログ信号に対してDA変換器2によるアナログ信号を逆相で合成して、合成後の信号をアナログ出力信号として出力している。   As described above, according to the second embodiment, the coefficient unit 11 serving as the first multiplying unit multiplies the digital input signal by the first coefficient β, and the DA converter 1 serving as the first DA converter. Converts the digital input signal after being multiplied by the first coefficient β to an analog signal. On the other hand, the coefficient multiplier 3 as the second multiplication means multiplies the digital input signal by the second coefficient α, and the DA converter 2 as the second DA converter multiplies the digital coefficient after the second coefficient α is multiplied. Convert input signal to analog signal. The adder 5 as output means outputs the sum of both the analog signal from the DA converter 1 and the analog signal from the DA converter 2 as an analog output signal. That is, when the analog output signal is attenuated, the adder 5 combines the analog signal from the DA converter 2 with the analog signal from the DA converter 1 in reverse phase, and the combined signal is converted into the analog output signal. As output.

これにより、デジタル信号領域において振幅可変させる場合のアナログ出力信号の劣化を抑制することができる。   Thereby, it is possible to suppress the deterioration of the analog output signal when the amplitude is varied in the digital signal region.

また、上記実施の形態2によれば、制御回路12は、アナログ出力信号の減衰量に応じて、第1の係数βおよび/または第2の係数αの値を設定する。そして、制御回路12は、ある減衰量について第2の係数αの絶対値が所定の値以下である場合、第2の係数αの値をゼロに設定し、第1の係数βをその減衰量に応じた値に設定する。特に、制御回路12は、アナログ出力信号の減衰量が0.5より大きい場合には、第1の係数βを1とし、第2の係数αをその減衰量に応じた値とし、アナログ出力信号の減衰量が0.5より小さい場合には、第2の係数αをゼロとし、第1の係数βをその減衰量に応じた値とする。なお、減衰量が1デシベル単位である場合には、減衰量が7デシベル以上のときに、第1の係数βを1とし、第2の係数αをその減衰量に応じた値とし、減衰量が6デシベル以下のときに、第2の係数αをゼロとし、第1の係数βをその減衰量に応じた値とする。   Further, according to the second embodiment, the control circuit 12 sets the value of the first coefficient β and / or the second coefficient α according to the attenuation amount of the analog output signal. When the absolute value of the second coefficient α is equal to or less than a predetermined value for a certain attenuation, the control circuit 12 sets the value of the second coefficient α to zero and sets the first coefficient β to the attenuation. Set the value according to. In particular, when the attenuation amount of the analog output signal is larger than 0.5, the control circuit 12 sets the first coefficient β to 1 and sets the second coefficient α to a value corresponding to the attenuation amount. Is less than 0.5, the second coefficient α is set to zero, and the first coefficient β is set to a value corresponding to the attenuation. When the attenuation is in units of 1 decibel, when the attenuation is 7 decibels or more, the first coefficient β is set to 1, the second coefficient α is set to a value corresponding to the attenuation, and the attenuation is Is 6 dB or less, the second coefficient α is set to zero, and the first coefficient β is set to a value corresponding to the amount of attenuation.

これにより、アナログ出力信号の減衰量の大小に拘わらず、DA変換器1,2への入力信号の分解能を良好に維持でき、デジタル信号領域において振幅可変させる場合のアナログ出力信号の劣化を抑制することができる。   As a result, the resolution of the input signals to the DA converters 1 and 2 can be maintained satisfactorily regardless of the amount of attenuation of the analog output signal, and the deterioration of the analog output signal when the amplitude is varied in the digital signal region is suppressed. be able to.

なお、上述の各実施の形態は、本発明の好適な例であるが、本発明は、これらに限定されるものではなく、本発明の要旨を逸脱しない範囲において、種々の変形、変更が可能である。   Each embodiment described above is a preferred example of the present invention, but the present invention is not limited to these, and various modifications and changes can be made without departing from the scope of the present invention. It is.

例えば、上記実施の形態1,2のそれぞれにおいて、係数器3の係数を0より大きくかつ1より小さい値とし、加算器5の替わりに、DA変換器1の出力信号からDA変換器2の出力信号を減算する減算器を使用するようにしてもよい。このようにしても、DA変換器1からの出力信号に対してDA変換器2からの出力信号が逆相に合成される。   For example, in each of the first and second embodiments, the coefficient of the coefficient unit 3 is set to a value larger than 0 and smaller than 1, and instead of the adder 5, the output signal of the DA converter 1 is output from the output signal of the DA converter 1. A subtractor that subtracts the signal may be used. Even in this case, the output signal from the DA converter 2 is synthesized in reverse phase with respect to the output signal from the DA converter 1.

また、上記実施の形態1,2のそれぞれにおいて、係数器3,11の係数値を固定とするようにしてもよい。その場合には、制御回路4,12は特に必要ない。   In each of the first and second embodiments, the coefficient values of the coefficient multipliers 3 and 11 may be fixed. In that case, the control circuits 4 and 12 are not particularly necessary.

本発明は、例えば、デジタルオーディオ装置のボリュームに適用可能である。   The present invention is applicable to a volume of a digital audio device, for example.

本発明の実施の形態1に係る振幅可変装置の構成を示すブロック図である。It is a block diagram which shows the structure of the amplitude variable apparatus which concerns on Embodiment 1 of this invention. 実施の形態1におけるアナログ出力信号の減衰量と係数器の係数値との対応関係を示す図である。6 is a diagram illustrating a correspondence relationship between an attenuation amount of an analog output signal and a coefficient value of a coefficient device in Embodiment 1. FIG. 実施の形態1において減衰量が6デシベルの場合のアナログ出力信号を示す図である。6 is a diagram showing an analog output signal when the attenuation is 6 dB in the first embodiment. FIG. 実施の形態1において減衰量が24デシベルの場合のアナログ出力信号を示す図である。6 is a diagram illustrating an analog output signal when the attenuation is 24 decibels in Embodiment 1. FIG. 実施の形態1において減衰量が1デシベルの場合のアナログ出力信号を示す図である。6 is a diagram illustrating an analog output signal when the attenuation is 1 dB in the first embodiment. FIG. 本発明の実施の形態2に係る振幅可変装置の構成を示すブロック図である。It is a block diagram which shows the structure of the amplitude variable apparatus which concerns on Embodiment 2 of this invention. デジタルボリュームの一例を示すブロック図である。It is a block diagram which shows an example of a digital volume.

符号の説明Explanation of symbols

1 DA変換器(第1のDA変換器)
2 DA変換器(第2のDA変換器)
3 係数器(乗算手段,第2の乗算手段)
4,12 制御回路
5 加算器(出力手段)
11 係数器(第1の乗算手段)
1 DA converter (first DA converter)
2 DA converter (second DA converter)
3 Coefficient multiplier (multiplication means, second multiplication means)
4,12 Control circuit 5 Adder (output means)
11 Coefficient multiplier (first multiplication means)

Claims (11)

デジタル入力信号をアナログ信号へ変換する第1のDA変換器と、
上記デジタル入力信号に係数を乗算する乗算手段と、
上記乗算手段により係数を乗算した後のデジタル入力信号をアナログ信号へ変換する第2のDA変換器と、
上記第1のDA変換器によるアナログ信号および上記第2のDA変換器によるアナログ信号の両方の和または一方と他方との差をアナログ出力信号として出力する出力手段と、
を備えることを特徴とする振幅可変装置。
A first DA converter for converting a digital input signal into an analog signal;
Multiplying means for multiplying the digital input signal by a coefficient;
A second DA converter for converting the digital input signal after being multiplied by the coefficient by the multiplication means into an analog signal;
Output means for outputting a sum of both of the analog signal from the first DA converter and the analog signal from the second DA converter or a difference between one and the other as an analog output signal;
An amplitude variable device comprising:
前記乗算手段の前記係数の値は可変であることを特徴とする請求項1記載の振幅可変装置。   2. The amplitude variable device according to claim 1, wherein the value of the coefficient of the multiplication means is variable. 前記乗算手段は、前記係数の値を正および負のいずれにも設定可能であることを特徴とする請求項1または請求項2記載の振幅可変装置。   3. The amplitude variable apparatus according to claim 1, wherein the multiplication means can set the value of the coefficient to either positive or negative. 前記出力手段から出力されるアナログ出力信号の振幅を調整する場合に、前記乗算手段における前記係数の値を変更する制御回路を備えることを特徴とする請求項1から請求項3のうちのいずれか1項記載の振幅可変装置。   4. The control circuit according to claim 1, further comprising: a control circuit that changes a value of the coefficient in the multiplication unit when adjusting an amplitude of an analog output signal output from the output unit. 5. The amplitude variable device according to claim 1. デジタル入力信号をアナログ信号へ変換する第1のDA変換器と、
上記デジタル入力信号に係数を乗算する乗算手段と、
上記乗算手段により係数を乗算した後のデジタル入力信号をアナログ信号へ変換する第2のDA変換器と、
上記第1のDA変換器によるアナログ信号に対して上記第2のDA変換器によるアナログ信号を逆相で合成して、合成後の信号をアナログ出力信号として出力する出力手段と、
を備えることを特徴とする振幅可変装置。
A first DA converter for converting a digital input signal into an analog signal;
Multiplying means for multiplying the digital input signal by a coefficient;
A second DA converter for converting the digital input signal after being multiplied by the coefficient by the multiplication means into an analog signal;
Output means for synthesizing the analog signal from the second DA converter in reverse phase with the analog signal from the first DA converter, and outputting the synthesized signal as an analog output signal;
An amplitude variable device comprising:
デジタル入力信号に第1の係数を乗算する第1の乗算手段と、
上記第1の係数を乗算した後のデジタル入力信号をアナログ信号へ変換する第1のDA変換器と、
上記デジタル入力信号に第2の係数を乗算する第2の乗算手段と、
上記第2の係数を乗算した後のデジタル入力信号をアナログ信号へ変換する第2のDA変換器と、
上記第1のDA変換器によるアナログ信号および上記第2のDA変換器によるアナログ信号の両方の和または一方と他方との差をアナログ出力信号として出力する出力手段と、
を備えることを特徴とする振幅可変装置。
First multiplying means for multiplying the digital input signal by a first coefficient;
A first DA converter that converts the digital input signal after being multiplied by the first coefficient into an analog signal;
Second multiplying means for multiplying the digital input signal by a second coefficient;
A second DA converter that converts the digital input signal multiplied by the second coefficient to an analog signal;
Output means for outputting a sum of both of the analog signal from the first DA converter and the analog signal from the second DA converter or a difference between one and the other as an analog output signal;
An amplitude variable device comprising:
デジタル入力信号に第1の係数を乗算する第1の乗算手段と、
上記第1の係数を乗算した後のデジタル入力信号をアナログ信号へ変換する第1のDA変換器と、
上記デジタル入力信号に第2の係数を乗算する第2の乗算手段と、
上記第2の係数を乗算した後のデジタル入力信号をアナログ信号へ変換する第2のDA変換器と、
上記第1のDA変換器によるアナログ信号に対して上記第2のDA変換器によるアナログ信号を逆相で合成して、合成後の信号をアナログ出力信号として出力する出力手段と、
を備えることを特徴とする振幅可変装置。
First multiplying means for multiplying the digital input signal by a first coefficient;
A first DA converter that converts the digital input signal after being multiplied by the first coefficient into an analog signal;
Second multiplying means for multiplying the digital input signal by a second coefficient;
A second DA converter that converts the digital input signal multiplied by the second coefficient to an analog signal;
Output means for synthesizing the analog signal from the second DA converter in reverse phase with the analog signal from the first DA converter, and outputting the synthesized signal as an analog output signal;
An amplitude variable device comprising:
アナログ出力信号の減衰量に応じて、前記第1および/または第2の係数の値を設定する制御回路を備え、
上記制御回路は、ある減衰量について前記第2の係数の絶対値が所定の値以下である場合、前記第2の係数の値をゼロに設定し、前記第1の係数をその減衰量に応じた値に設定すること、
を特徴とする請求項7記載の振幅可変装置。
A control circuit for setting a value of the first and / or second coefficient according to an attenuation amount of the analog output signal;
The control circuit sets the value of the second coefficient to zero when the absolute value of the second coefficient is less than or equal to a predetermined value for a certain attenuation, and sets the first coefficient according to the attenuation. Set the value to
The amplitude variable device according to claim 7.
前記制御回路は、アナログ出力信号の減衰量が0.5より大きい場合には、前記第1の係数を1とし、前記第2の係数をその減衰量に応じた値とし、アナログ出力信号の減衰量が0.5より小さい場合には、前記第2の係数をゼロとし、前記第1の係数をその減衰量に応じた値とすることを特徴とする請求項7記載の振幅可変装置。   When the attenuation amount of the analog output signal is larger than 0.5, the control circuit sets the first coefficient to 1, sets the second coefficient to a value corresponding to the attenuation amount, and attenuates the analog output signal. 8. The amplitude variable apparatus according to claim 7, wherein when the amount is smaller than 0.5, the second coefficient is set to zero, and the first coefficient is set to a value corresponding to the attenuation amount. デジタル入力信号を第1のアナログ信号へ変換し、
上記デジタル入力信号に係数を乗算し、係数を乗算した後のデジタル入力信号を第2のアナログ信号へ変換し、
上記第1のおよび上記第2のアナログ信号の両方の和または一方と他方との差をアナログ出力信号として出力すること、
を特徴とする振幅可変方法。
Converting the digital input signal to a first analog signal;
Multiplying the digital input signal by a coefficient, converting the digital input signal after multiplying the coefficient to a second analog signal,
Outputting the sum of both the first and second analog signals or the difference between one and the other as an analog output signal;
A variable amplitude method characterized by the above.
デジタル入力信号に第1の係数を乗算し、上記第1の係数を乗算した後のデジタル入力信号を第1のアナログ信号へ変換し、
上記デジタル入力信号に第2の係数を乗算し、上記第2の係数を乗算した後のデジタル入力信号を第2のアナログ信号へ変換し、
上記第1および上記第2のアナログ信号の両方の和または一方と他方との差をアナログ出力信号として出力すること、
を特徴とする振幅可変方法。
Multiplying the digital input signal by a first coefficient, converting the digital input signal after multiplying by the first coefficient to a first analog signal,
Multiplying the digital input signal by a second coefficient, converting the digital input signal after multiplying the second coefficient to a second analog signal,
Outputting the sum of both of the first and second analog signals or the difference between one and the other as an analog output signal;
A variable amplitude method characterized by the above.
JP2005172104A 2005-06-13 2005-06-13 Amplitude variable device and amplitude variable method Active JP4588546B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005172104A JP4588546B2 (en) 2005-06-13 2005-06-13 Amplitude variable device and amplitude variable method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005172104A JP4588546B2 (en) 2005-06-13 2005-06-13 Amplitude variable device and amplitude variable method

Publications (2)

Publication Number Publication Date
JP2006352221A true JP2006352221A (en) 2006-12-28
JP4588546B2 JP4588546B2 (en) 2010-12-01

Family

ID=37647633

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005172104A Active JP4588546B2 (en) 2005-06-13 2005-06-13 Amplitude variable device and amplitude variable method

Country Status (1)

Country Link
JP (1) JP4588546B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019198086A (en) * 2014-04-14 2019-11-14 シーラス ロジック, インコーポレイテッドCirrus Logic, Inc. Switchable secondary playback path

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63256020A (en) * 1987-04-13 1988-10-24 Matsushita Electric Ind Co Ltd Digital/analog converter
JPH02280532A (en) * 1989-04-21 1990-11-16 Nec Corp Signal attenuator
JPH03113522U (en) * 1990-03-07 1991-11-20
JPH04115626A (en) * 1990-08-31 1992-04-16 Nakamichi Corp Digital/analog converter device
JPH04212523A (en) * 1990-12-05 1992-08-04 Sony Corp Signal level adjusting circuit
JPH0563167U (en) * 1992-01-28 1993-08-20 日本電気ホームエレクトロニクス株式会社 D / A control fine adjustment circuit
JPH08162957A (en) * 1994-12-12 1996-06-21 Matsushita Electric Ind Co Ltd D/a converter

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63256020A (en) * 1987-04-13 1988-10-24 Matsushita Electric Ind Co Ltd Digital/analog converter
JPH02280532A (en) * 1989-04-21 1990-11-16 Nec Corp Signal attenuator
JPH03113522U (en) * 1990-03-07 1991-11-20
JPH04115626A (en) * 1990-08-31 1992-04-16 Nakamichi Corp Digital/analog converter device
JPH04212523A (en) * 1990-12-05 1992-08-04 Sony Corp Signal level adjusting circuit
JPH0563167U (en) * 1992-01-28 1993-08-20 日本電気ホームエレクトロニクス株式会社 D / A control fine adjustment circuit
JPH08162957A (en) * 1994-12-12 1996-06-21 Matsushita Electric Ind Co Ltd D/a converter

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019198086A (en) * 2014-04-14 2019-11-14 シーラス ロジック, インコーポレイテッドCirrus Logic, Inc. Switchable secondary playback path

Also Published As

Publication number Publication date
JP4588546B2 (en) 2010-12-01

Similar Documents

Publication Publication Date Title
US8996148B2 (en) Controlling gain during multipath multi-rate audio processing
US20040022400A1 (en) Bass compressor
JPH037426A (en) Dither circuit
US20070244587A1 (en) Sound Volume Converting Apparatus
JP2005167380A (en) Audio signal processing apparatus and audio signal processing method
JP3726574B2 (en) D / A converter
JP2007181136A (en) Agc circuit, agc method, program and recording medium
KR100497702B1 (en) Digital data converter
JP4588546B2 (en) Amplitude variable device and amplitude variable method
JP2008048262A (en) Switching amplifier unit
US8369540B2 (en) Audio signal amplification
US20090165635A1 (en) Digital signal processor and a method for producing harmonic sound
JPH09214259A (en) Class d power amplifier
JP4661631B2 (en) Amplitude variable device and amplitude variable method
JP4661630B2 (en) Amplitude variable device and amplitude variable method
JPH11177358A (en) Agc circuit
JP2009200777A (en) Gain controller and gain control method of audio signal
EP0630108B1 (en) A method of expanding the frequency range of a digital audio signal
US10142756B2 (en) Signal processing device and signal processing method
EP1263132B1 (en) Variable signal attenuating circuit
JPWO2006082670A1 (en) Sound playback device
JPH02301327A (en) Digital/analog conversion circuit
JP2006279194A (en) Mixing apparatus
JP2022119369A (en) Voice signal processor
JP3277518B2 (en) Sound field processing equipment

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070929

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100119

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100323

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100831

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100908

R150 Certificate of patent or registration of utility model

Ref document number: 4588546

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130917

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130917

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130917

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350