JP4661630B2 - Amplitude variable device and amplitude variable method - Google Patents
Amplitude variable device and amplitude variable method Download PDFInfo
- Publication number
- JP4661630B2 JP4661630B2 JP2006050676A JP2006050676A JP4661630B2 JP 4661630 B2 JP4661630 B2 JP 4661630B2 JP 2006050676 A JP2006050676 A JP 2006050676A JP 2006050676 A JP2006050676 A JP 2006050676A JP 4661630 B2 JP4661630 B2 JP 4661630B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- coefficient
- output
- analog
- digital input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Control Of Amplification And Gain Control (AREA)
- Analogue/Digital Conversion (AREA)
Description
本発明は、振幅可変装置および振幅可変方法に関する。 The present invention relates to an amplitude variable device and an amplitude variable method.
例えばデジタル信号またはデジタルデータからオーディオ信号を再生する音響再生装置は、一般的に、出力されるオーディオ信号の振幅を調整する機能を有する。そのような機構の一つとして、デジタルボリュームがある。 For example, a sound reproducing device that reproduces an audio signal from a digital signal or digital data generally has a function of adjusting the amplitude of the output audio signal. One such mechanism is a digital volume.
図5は、デジタルボリュームの一例を示すブロック図である。図5に示すデジタルボリュームでは、係数器101が、デジタルデータ(デジタル信号)に対して係数を乗算し、DA変換器102が、乗算後のデジタルデータをDA(Digital-to-Analog )変換し、変換後のアナログ信号を出力する。これにより、デジタル信号領域でオーディオ信号の振幅(つまりデジタル値)が小さくされ、その結果として、出力されるアナログ信号の振幅も小さくなる(例えば特許文献1参照)。
FIG. 5 is a block diagram illustrating an example of a digital volume. In the digital volume shown in FIG. 5, the
通常、このようなデジタルボリュームでは、音量が最大である場合、デジタル入力信号はそのままDA変換され、変換後のアナログ信号がそのまま出力される。一方、音量が最大ではない場合(音量を絞る場合)、0以上かつ1以下の値の係数が乗算されたデジタル信号がDA変換され、変換後のアナログ信号がそのまま出力される。つまり、音量が最大である場合、デジタルボリュームでの減衰量がゼロとされ、音量が最大ではない場合、乗算時の係数の値に応じた減衰量だけ、アナログ信号の振幅が最大値に比べ減衰する。 Normally, in such a digital volume, when the volume is maximum, the digital input signal is directly DA-converted and the converted analog signal is output as it is. On the other hand, when the volume is not maximum (when the volume is reduced), a digital signal multiplied by a coefficient of 0 or more and 1 or less is DA-converted, and the converted analog signal is output as it is. In other words, when the volume is maximum, the amount of attenuation at the digital volume is zero, and when the volume is not maximum, the amplitude of the analog signal is attenuated compared to the maximum value by the amount of attenuation according to the coefficient value at the time of multiplication. To do.
しかしながら、デジタル信号の分解能とDA変換器の分解能とを同程度とした場合には、DA変換器に入力される、減衰後のデジタル信号の分解能が低下してしまうため、デジタル信号を減衰させない場合に比べ歪み率が悪化する。特に、音量の調整範囲が広い装置では、通常再生時には、最大値から減衰させた音量で再生を行うことが多く、通常使用状態での音質の劣化が問題となる。 However, when the resolution of the digital signal and the resolution of the DA converter are approximately the same, the resolution of the attenuated digital signal input to the DA converter is reduced, so the digital signal is not attenuated. The distortion rate is worse than that. In particular, in a device with a wide volume adjustment range, during normal playback, playback is often performed at a volume attenuated from the maximum value, and degradation of sound quality in a normal use state becomes a problem.
この問題を解決するために、例えば図6に示す装置が考えられる。図6に示す装置は、2つのDA変換器201,202を有する。そして、一方のDA変換器201には入力信号がそのまま入力され、他方のDA変換器202には、係数器203で入力信号に係数を乗じて得られた信号が入力される。DA変換器201,202より出力された2つのアナログ信号は、互いに逆相で加算器204に入力される。そして、図7に示すように、加算器204により2つの信号の和が演算され、アナログ出力信号として出力される。加算器204では、互いに逆相の信号の和が計算されるため、係数器203の係数の値に応じてアナログ出力信号が減衰する。係数器203の係数の値は、アナログ出力信号の出力設定値に応じて例えば図8に示すように決定すればよい。このように2つのDA変換器201,202を使用することで、各DA変換器へ入力される信号のレベルをあまり減衰させずに済むため、デジタル信号領域において振幅可変させる場合に、アナログ出力信号の劣化を抑制することが可能となる。
In order to solve this problem, for example, an apparatus shown in FIG. 6 can be considered. The apparatus shown in FIG. 6 has two
上述の装置の場合、2つのDA変換器201,202の入出力特性のバラツキが比較的小さいときには、出力設定値と実際の出力信号レベルとの誤差は小さいが、入出力特性のバラツキが比較的大きいときには、出力設定値と実際の出力信号レベルとの誤差が大きくなる。図9は、2つのDA変換器201,202の入出力特性のバラツキがない場合、バラツキが+0.1dBである場合およびバラツキが−0.1dBである場合の出力設定値と実際の出力信号レベルとの対応関係を示す図である。図9に示すように、DA変換器201,202の入出力特性のバラツキが比較的大きい場合には、そのバラツキに起因して、出力設定値と実際の出力信号レベルとの間のリニアリティが悪化し、両者間の誤差が増大する。特に、出力設定値が小さい領域ほどリニアリティが悪化する。
In the case of the above-described apparatus, when the variation in the input / output characteristics of the two
本発明は、上記の問題に鑑みてなされたものであり、デジタル信号領域において振幅可変させる場合にアナログ出力信号の劣化を抑制するとともに、出力設定値と実際の出力信号レベルとの誤差を小さくすることができる振幅可変装置および振幅可変方法を得ることを目的とする。 The present invention has been made in view of the above problems, and suppresses the degradation of the analog output signal when the amplitude is varied in the digital signal region, and reduces the error between the output set value and the actual output signal level. An object of the present invention is to provide an amplitude variable device and an amplitude variable method that can be used.
上記の課題を解決するために、本発明では以下のようにした。 In order to solve the above problems, the present invention is configured as follows.
本発明に係る振幅可変装置の1つは、デジタル入力信号に第1の係数を乗算する第1の乗算手段と、第1の係数を乗算した後のデジタル入力信号をアナログ信号へ変換する第1のDA変換器と、デジタル入力信号に第2の係数を乗算する第2の乗算手段と、第2の係数を乗算した後のデジタル入力信号をアナログ信号へ変換する第2のDA変換器と、第1のDA変換器によるアナログ信号および第2のDA変換器によるアナログ信号の両方の和または一方と他方との差をアナログ出力信号として出力する出力手段と、アナログ出力信号の出力設定値に関する所定数の領域のそれぞれについて設定された対応関係に基づいて、その出力設定値に対応する第1および第2の係数の値を決定する制御手段とを備える。 One of the amplitude variable devices according to the present invention is a first multiplication means for multiplying a digital input signal by a first coefficient, and a first for converting the digital input signal after being multiplied by the first coefficient to an analog signal. A DA converter, second multiplying means for multiplying the digital input signal by a second coefficient, a second DA converter for converting the digital input signal after being multiplied by the second coefficient to an analog signal, Output means for outputting the sum of the analog signal from the first DA converter and the analog signal from the second DA converter or the difference between one and the other as an analog output signal, and a predetermined setting relating to the output set value of the analog output signal Control means for determining the values of the first and second coefficients corresponding to the output set value based on the correspondence set for each of the number regions.
また、本発明に係る振幅可変装置の1つは、デジタル入力信号に第1の係数を乗算する第1の乗算手段と、第1の係数を乗算した後のデジタル入力信号をアナログ信号へ変換する第1のDA変換器と、デジタル入力信号に第2の係数を乗算する第2の乗算手段と、第2の係数を乗算した後のデジタル入力信号をアナログ信号へ変換する第2のDA変換器と、第1のDA変換器によるアナログ信号に対して第2のDA変換器によるアナログ信号を逆相で合成して、合成後の信号をアナログ出力信号として出力する出力手段と、アナログ出力信号の出力設定値に関する所定数の領域のそれぞれについて設定された対応関係に基づいて、その出力設定値に対応する第1および第2の係数の値を決定する制御手段とを備える。 Also, one of the amplitude variable devices according to the present invention is a first multiplication means for multiplying a digital input signal by a first coefficient, and converts the digital input signal after being multiplied by the first coefficient into an analog signal. A first DA converter; second multiplying means for multiplying the digital input signal by a second coefficient; and a second DA converter for converting the digital input signal after being multiplied by the second coefficient to an analog signal. Output means for synthesizing the analog signal from the second DA converter in reverse phase with the analog signal from the first DA converter, and outputting the synthesized signal as an analog output signal; Control means for determining the values of the first and second coefficients corresponding to the output set value based on the correspondence set for each of the predetermined number of regions relating to the output set value.
また、本発明に係る振幅可変装置は、上記の振幅可変装置のいずれかに加え、次のようにしてもよい。つまり、その場合、第1および第2の係数のうちのいずれか一方の値は、領域ごとに異なりかつ領域内では一定な固定値とされ、他方の値は、出力設定値に応じて決定される。 In addition to the amplitude variable device described above, the amplitude variable device according to the present invention may be configured as follows. In other words, in this case, one of the first and second coefficients is a fixed value that is different for each region and is constant within the region, and the other value is determined according to the output set value. The
また、本発明に係る振幅可変装置は、上記の振幅可変装置のいずれかに加え、次のようにしてもよい。つまり、その場合、出力設定値の各領域での、一方の係数の固定値は、出力設定値とアナログ出力信号の出力信号レベルとの誤差許容値に応じて予め決定されたものとされる。 In addition to the amplitude variable device described above, the amplitude variable device according to the present invention may be configured as follows. That is, in that case, the fixed value of one coefficient in each region of the output set value is determined in advance according to the error tolerance between the output set value and the output signal level of the analog output signal.
また、本発明に係る振幅可変装置は、上記の振幅可変装置のいずれかに加え、次のようにしてもよい。つまり、その場合、出力設定値の領域間の境界は、出力設定値とアナログ出力信号の出力信号レベルとの誤差許容値に応じて予め決定されたものとされる。 In addition to the amplitude variable device described above, the amplitude variable device according to the present invention may be configured as follows. That is, in this case, the boundary between the output set value areas is determined in advance according to an error tolerance between the output set value and the output signal level of the analog output signal.
本発明に係る振幅可変方法の1つは、アナログ出力信号の出力設定値に関する所定数の領域のそれぞれについて設定された対応関係に基づいて、その出力設定値に対応する第1および第2の係数の値を決定し、デジタル入力信号に第1の係数を乗算し、第1の係数を乗算した後のデジタル入力信号を第1のアナログ信号へ変換し、デジタル入力信号に第2の係数を乗算し、第2の係数を乗算した後のデジタル入力信号を第2のアナログ信号へ変換し、第1および第2のアナログ信号の両方の和または一方と他方との差をアナログ出力信号として出力するものである。 One of the amplitude variable methods according to the present invention is the first and second coefficients corresponding to the output set value based on the correspondence set for each of the predetermined number of regions related to the output set value of the analog output signal. Is determined, the digital input signal is multiplied by the first coefficient, the digital input signal after being multiplied by the first coefficient is converted to the first analog signal, and the digital input signal is multiplied by the second coefficient The digital input signal multiplied by the second coefficient is converted to a second analog signal, and the sum of both the first and second analog signals or the difference between one and the other is output as an analog output signal. Is.
また、本発明に係る振幅可変方法の1つは、アナログ出力信号の出力設定値に関する所定数の領域のそれぞれについて設定された対応関係に基づいて、その出力設定値に対応する第1および第2の係数の値を決定し、デジタル入力信号に第1の係数を乗算し、第1の係数を乗算した後のデジタル入力信号を第1のアナログ信号へ変換し、デジタル入力信号に第2の係数を乗算し、第2の係数を乗算した後のデジタル入力信号を第2のアナログ信号へ変換し、第1のアナログ信号に対して第2のアナログ信号を逆相で合成して、合成後の信号をアナログ出力信号として出力するものである。 Also, one of the amplitude variable methods according to the present invention is the first and second corresponding to the output set value based on the correspondence set for each of the predetermined number of regions related to the output set value of the analog output signal. , The digital input signal is multiplied by the first coefficient, the digital input signal multiplied by the first coefficient is converted into a first analog signal, and the digital input signal is converted into the second coefficient. The digital input signal after being multiplied by the second coefficient is converted to a second analog signal, and the second analog signal is synthesized with a reverse phase with respect to the first analog signal. The signal is output as an analog output signal.
本発明によれば、デジタル信号領域において振幅可変させる場合にアナログ出力信号の劣化を抑制するとともに、出力設定値と実際の出力信号レベルとの誤差を小さくすることができる。 According to the present invention, it is possible to suppress the deterioration of the analog output signal when the amplitude is varied in the digital signal region, and to reduce the error between the output set value and the actual output signal level.
以下、図に基づいて本発明の実施の形態を説明する。 Hereinafter, embodiments of the present invention will be described with reference to the drawings.
図1は、本発明の実施の形態に係る振幅可変装置の構成を示すブロック図である。図1において、DA変換器(DAC)1は、係数器3により係数を乗算した後のデジタル入力信号をアナログ信号へ変換する第1のDA変換器である。また、DA変換器(DAC)2は、係数器4により係数を乗算した後のデジタル入力信号をアナログ信号へ変換する第2のDA変換器である。なお、DA変換器1,2の分解能は、デジタル入力信号の分解能と同一としてもよいし、デジタル入力信号の分解能より高くしてもよい。
FIG. 1 is a block diagram showing a configuration of an amplitude variable device according to an embodiment of the present invention. In FIG. 1, a DA converter (DAC) 1 is a first DA converter that converts a digital input signal after being multiplied by a coefficient by a
また、係数器3,4は、第1の係数としての正極側係数Apおよび第2の係数としての負極側係数Anをデジタル信号にそれぞれ乗算する回路である。係数器3,4は、それぞれ、例えば乗算器、および係数のデータを記憶するメモリなどの記憶部を有する。制御回路11は、係数器3,4のそれぞれにおける係数の値を設定する回路である。また、減算器5は、DA変換器1によるアナログ信号からDA変換器2によるアナログ信号を減算し、その演算結果をアナログ出力信号として出力する出力手段として機能する回路である。したがって、DA変換器1の出力レベルは、アナログ出力信号のレベルより大きくなる。
The
また、制御回路11は、アナログ出力信号の出力設定値に関する所定数(この実施の形態では6)の領域のそれぞれについて設定された対応関係に基づいて、その出力設定値に対応する正極側係数Apおよび負極側係数Anの値を決定する回路である。
In addition, the
次に、上記装置の動作について説明する。 Next, the operation of the above apparatus will be described.
まず、デジタルオーディオ再生装置などからの同一のデジタル入力信号が、DA変換器1および係数器3に供給される。
First, the same digital input signal from a digital audio playback device or the like is supplied to the
係数器3は、制御回路11により設定された値の正極側係数Apをデジタル入力信号に乗算し、乗算後のデジタル入力信号をDA変換器1に供給する。DA変換器1は、その乗算後のデジタル入力信号をアナログ信号に変換し、減算器5に供給する。
The
また、係数器4は、制御回路11により設定された値の負極側係数Anをデジタル入力信号に乗算し、乗算後のデジタル入力信号をDA変換器2に供給する。DA変換器2は、その乗算後のデジタル入力信号をアナログ信号に変換し、減算器5に供給する。
Further, the coefficient unit 4 multiplies the negative input side coefficient An set by the
そして、減算器5は、DA変換器1からのアナログ信号とDA変換器2からのアナログ信号の差を演算しアナログ出力信号として出力する。
The
また、制御回路11は、係数器3,4に、係数値のデジタルデータを記憶させる。制御回路11は、アナログ出力信号を減衰させる場合、例えば図示せぬボリューム操作部に対する操作の操作量に対応するアナログ出力信号の出力設定値(つまり減衰率)を特定し、その出力設定値に応じた係数値を係数器3,4にそれぞれ設定する。
In addition, the
その際、アナログ出力信号の出力設定値は、所定の数(この実施の形態では6)の領域に分類され、該当する領域に応じて異なる対応関係に基づいて、その出力設定値に対応する正極側係数Apおよび負極側係数Anの値が特定される。 At this time, the output set value of the analog output signal is classified into a predetermined number (6 in this embodiment) of regions, and the positive electrode corresponding to the output set value is based on the corresponding relationship that differs depending on the corresponding region. The values of the side coefficient Ap and the negative electrode side coefficient An are specified.
図2は、本発明の実施の形態におけるアナログ出力信号の出力設定値と係数器3,4の正極側係数Apおよび負極側係数Anの値との対応関係の一例を示す図である。図2に示すように、この実施の形態では、出力設定値のレンジが、領域Iから領域VIまでの連続する6領域に分割されている。領域Iは、0dB以下でかつ−20dBより高い領域とされ、領域IIは、−20dB以下でかつ−40dBより高い領域とされ、領域IIIは、−40dB以下でかつ−50dBより高い領域とされ、領域IVは、−50dB以下でかつ−60dBより高い領域とされ、領域Vは、−60dB以下でかつ−70dBより高い領域とされ、領域VIは、−70dB以下でかつ−80dBより高い領域とされる。
FIG. 2 is a diagram showing an example of a correspondence relationship between the output set value of the analog output signal and the values of the positive coefficient Ap and the negative coefficient An of the
そして、正極側係数Apの値は、領域ごとに異なりかつ領域内では一定な固定値とされ、各領域内では負極側係数Anの値が変化させられる。図2に示すように、この実施の形態では、正極側係数Apの値は、領域Iでは1(=0dB)、領域IIでは0.3162277(=−10dB)、領域IIIでは0.1(=−20dB)、領域IVでは0.03162277(=−30dB)、領域Vでは0.01(=−40dB)、領域VIでは0.003162277(=−50dB)とされ、正極側係数Apの値は、出力設定値が小さくなるにつれて、一定のデシベル数(ここでは10dB)ずつ段階的に減少する。また、負極側係数Anの値は、各領域での正極側係数Apの値と式(1)に従って算出される。 The value of the positive electrode side coefficient Ap differs from region to region and is a fixed value that is constant within the region, and the value of the negative electrode side factor An is changed within each region. As shown in FIG. 2, in this embodiment, the value of the positive electrode side coefficient Ap is 1 (= 0 dB) in the region I, 0.3162277 (= −10 dB) in the region II, and 0.1 (= −20 dB), region IV is 0.03162277 (= −30 dB), region V is 0.01 (= −40 dB), region VI is 0.003162277 (= −50 dB), and the value of the positive side coefficient Ap is As the output setting value decreases, the output setting value decreases step by step by a certain number of decibels (here, 10 dB). Moreover, the value of the negative electrode side coefficient An is calculated according to the value of the positive electrode side coefficient Ap in each region and Equation (1).
出力設定値[dB]=20・log10{(Ap−An)/2} ・・・(1) Output set value [dB] = 20 · log 10 {(Ap-An) / 2} (1)
例えば、図2に示す出力設定値と正極側係数Apおよび負極側係数Anの値との対応関係のテーブルが図示せぬメモリなどに予め格納され、制御回路11は、そのテーブルを参照して出力設定値から正極側係数Apおよび負極側係数Anの値を特定するようにすればよい。その場合、テーブルに記憶されていない出力設定値についての正極側係数Apおよび負極側係数Anの値は、テーブルに記憶されている出力設定値についての正極側係数Apおよび負極側係数Anから内挿または外挿により計算されるようにすればよい。
For example, a correspondence table between the output set values shown in FIG. 2 and the values of the positive side coefficient Ap and the negative side coefficient An is stored in advance in a memory (not shown), and the
ここで、領域の境界と領域内での正極側係数Apの値(固定値)の詳細について説明する。 Here, details of the boundary of the region and the value (fixed value) of the positive electrode side coefficient Ap in the region will be described.
図3は、2つのDA変換器1,2の入出力特性バラツキを0.1dBと仮定し、領域に拘わらず正極側係数Apの値を一定にした場合の出力設定値とアナログ出力信号の出力信号レベルとの対応関係を示す図である。図3に示すように、この場合において、全域にわたって正極側係数Apの値を1とした場合には、出力設定値が約−30dB以下である領域では、出力設定値とアナログ出力信号の出力信号レベルとの間のリニアリティが悪化している。また、全域にわたって正極側係数Apの値を0.1とした場合には、出力設定値が約−50dB以下である領域では、出力設定値とアナログ出力信号の出力信号レベルとの間のリニアリティが悪化している。
FIG. 3 assumes that the input / output characteristic variation of the two
この実施の形態では、DA変換器1,2の入出力特性バラツキが0.1dBであっても、出力設定値に対する出力信号レベルの誤差(絶対値)が2dB以下となるように、各領域の境界値および領域内での正極側係数Apの値(固定値)が決定されている。例えば、領域Iについては、正極側係数Apの値が1とされるとともに領域の下限値が−20dBとされる。つまり、領域ごとに正極側係数Apの値を段階的に減少させていき、正極側係数Apの各値に関する領域をリニアリティの良好な範囲に限定している。したがって、領域の境界は、その境界での、出力設定値とアナログ出力信号の出力信号レベルとの誤差許容値(例えば上述の2dB)に応じて予め決定されたものとされる。また、各領域での正極側係数Apの固定値は、その領域の下限値での、出力設定値と前記アナログ出力信号の出力信号レベルとの誤差許容値(例えば上述の2dB)に応じて予め決定されたものとされる。
In this embodiment, even if the input / output characteristic variation of the
なお、ここでは、DA変換器1,2のバラツキを0.1dBと仮定した場合に出力設定値に対する出力信号レベルの誤差が、2dBという所定の許容誤差以下となるように、領域の境界および正極側係数Apの固定値が設定されているが、バラツキおよび/または所定の許容誤差は別の条件でもよく、その条件に応じて設定されればよい。
Here, when it is assumed that the
このように、制御回路11は、領域Iから領域VIのそれぞれについて設定された対応関係に基づいて決定された、その出力設定値に対応する値を正極側係数Apおよび負極側係数Anの値とする。これにより、出力設定値の全域にわたって、出力設定値と出力信号レベルとの間のリニアリティが良好になる。図4は、本発明の実施の形態に係る振幅可変装置での出力設定値と出力信号レベルとの間の対応関係を示す図である。図4に示すように、正極側係数Apの各固定値についてリニアリティの良好な範囲のみが各領域として使用されるため、全体としてリニアリティが良好となっている。
As described above, the
以上のように、上記実施の形態によれば、第1の乗算手段としての係数器3が、デジタル入力信号に正極側係数Ap(第1の係数)を乗算し、第1のDA変換器としてのDA変換器1が、正極側係数Apを乗算した後のデジタル入力信号をアナログ信号へ変換する。一方、第2の乗算手段としての係数器4が、デジタル入力信号に負極側係数An(第2の係数)を乗算し、第2のDA変換器としてのDA変換器2が、負極側係数Anを乗算した後のデジタル入力信号をアナログ信号へ変換する。そして、出力手段としての減算器5が、DA変換器1によるアナログ信号とDA変換器2によるアナログ信号との差をアナログ出力信号として出力する。他方、制御手段としての制御回路11は、アナログ出力信号の出力設定値に関する6領域のそれぞれについて設定された対応関係に基づいて、その出力設定値に対応する正極側係数Apおよび負極側係数Anの値を決定する。
As described above, according to the above-described embodiment, the
これにより、領域ごとに係数値を設定することができるため、出力設定値と実際の出力信号レベルとの間のリニアリティが確保しやすくなり、デジタル信号領域において振幅可変させる場合に、アナログ出力信号の劣化を抑制するとともに、DA変換器1,2の特性に多少のバラツキがあっても、出力設定値と実際の出力信号レベルとの誤差を小さくすることができる。
As a result, the coefficient value can be set for each region, so that linearity between the output set value and the actual output signal level is easily ensured. When the amplitude is varied in the digital signal region, the analog output signal While suppressing deterioration, even if there is some variation in the characteristics of the
また、上記実施の形態によれば、制御回路11では、正極側係数Apの値は、領域ごとに異なりかつ各領域内では一定な固定値とされ、負極側係数Anの値は、出力設定値および正極側係数Apに応じて決定される。これにより、領域ごとに係数値を局所的に設定することができるため、出力設定値と実際の出力信号レベルとの間のリニアリティを所定の許容誤差範囲内で確保しやすくなる。
Further, according to the above embodiment, in the
また、上記実施の形態によれば、出力設定値の各領域での、正極側係数Apの固定値は、出力設定値とアナログ出力信号の出力信号レベルとの誤差許容値に応じて予め決定されたものとされる。また、出力設定値の領域間の境界は、出力設定値とアナログ出力信号の出力信号レベルとの誤差許容値に応じて予め決定されたものとされる。これにより、出力設定値と実際の出力信号レベルとの間のリニアリティを所定の許容誤差範囲内で確保することができる。 Further, according to the above embodiment, the fixed value of the positive side coefficient Ap in each region of the output set value is determined in advance according to the error tolerance between the output set value and the output signal level of the analog output signal. It is assumed. In addition, the boundary between the output set value areas is determined in advance according to an error tolerance between the output set value and the output signal level of the analog output signal. Thereby, the linearity between the output set value and the actual output signal level can be ensured within a predetermined allowable error range.
なお、上述の実施の形態は、本発明の好適な例であるが、本発明は、これらに限定されるものではなく、本発明の要旨を逸脱しない範囲において、種々の変形、変更が可能である。 The above-described embodiments are preferred examples of the present invention, but the present invention is not limited to these, and various modifications and changes can be made without departing from the scope of the present invention. is there.
例えば、上記実施の形態では、出力設定値の領域を6分割しているが、7以上または5以下の複数領域に分割するようにしてもよい。その場合には、各領域において出力設定値からの出力信号レベルの誤差が所定の誤差許容値以下となるように、領域の境界および各領域での正極側係数Apの固定値を決定すればよい。 For example, in the above embodiment, the area of the output set value is divided into 6, but it may be divided into a plurality of areas of 7 or more or 5 or less. In that case, the fixed value of the boundary of the region and the positive side coefficient Ap in each region may be determined so that the error of the output signal level from the output set value in each region is equal to or less than a predetermined error allowable value. .
また、上記実施の形態では、各領域内で正極側係数Apの値を一定とし、負極側係数Anの値を可変としているが、各領域内で負極側係数Anの値を一定とし、正極側係数Apの値を可変としてもよい。その場合には、各領域において出力設定値からの出力信号レベルの誤差が所定の誤差許容値以下となるように、領域の境界および負極側係数Anの値を決定すればよい。 In the above embodiment, the positive-side coefficient Ap is constant in each region and the negative-side coefficient An is variable, but the negative-side coefficient An is constant in each region. The value of the coefficient Ap may be variable. In that case, the boundary of the region and the value of the negative side coefficient An may be determined so that the error of the output signal level from the output set value in each region is not more than a predetermined error tolerance.
また、上記実施の形態では、減算器5により、DA変換器1の出力信号とDA変換器2の出力信号との差が演算されるが、減算器5の代わりに加算器を使用するとともに、DA変換器2の出力信号が逆相となるようにし、DA変換器1の出力信号とDA変換器2の出力信号との和が演算されるようにしてもよい。
In the above embodiment, the difference between the output signal of the
なお、制御回路11は、係数器3,4の係数値を連続的または段階的に時間経過とともに変化させることで、アナログ出力信号をフェードインまたはフェードアウトさせるようにしてもよい。
Note that the
本発明は、例えば、デジタルオーディオ装置のボリュームに適用可能である。 The present invention is applicable to a volume of a digital audio device, for example.
1 DA変換器(第1のDA変換器)
2 DA変換器(第2のDA変換器)
3 係数器(第1の乗算手段)
4 係数器(第2の乗算手段)
5 減算器(出力手段)
11 制御回路(制御手段)
1 DA converter (first DA converter)
2 DA converter (second DA converter)
3 Coefficient multiplier (first multiplication means)
4 Coefficient multiplier (second multiplication means)
5 Subtractor (output means)
11 Control circuit (control means)
Claims (7)
上記第1の係数を乗算した後のデジタル入力信号をアナログ信号へ変換する第1のDA変換器と、
上記デジタル入力信号に第2の係数を乗算する第2の乗算手段と、
上記第2の係数を乗算した後のデジタル入力信号をアナログ信号へ変換する第2のDA変換器と、
上記第1のDA変換器によるアナログ信号および上記第2のDA変換器によるアナログ信号の両方の和または一方と他方との差をアナログ出力信号として出力する出力手段と、
上記アナログ出力信号の出力設定値に関する所定数の領域のそれぞれについて設定された対応関係に基づいて、その出力設定値に対応する上記第1および第2の係数の値を決定する制御手段と、
を備えることを特徴とする振幅可変装置。 First multiplying means for multiplying the digital input signal by a first coefficient;
A first DA converter that converts the digital input signal after being multiplied by the first coefficient into an analog signal;
Second multiplying means for multiplying the digital input signal by a second coefficient;
A second DA converter that converts the digital input signal multiplied by the second coefficient to an analog signal;
Output means for outputting the sum of the analog signal from the first DA converter and the analog signal from the second DA converter or the difference between one and the other as an analog output signal;
Control means for determining the values of the first and second coefficients corresponding to the output set value based on the correspondence set for each of a predetermined number of regions related to the output set value of the analog output signal;
An amplitude variable device comprising:
上記第1の係数を乗算した後のデジタル入力信号をアナログ信号へ変換する第1のDA変換器と、
上記デジタル入力信号に第2の係数を乗算する第2の乗算手段と、
上記第2の係数を乗算した後のデジタル入力信号をアナログ信号へ変換する第2のDA変換器と、
上記第1のDA変換器によるアナログ信号に対して上記第2のDA変換器によるアナログ信号を逆相で合成して、合成後の信号をアナログ出力信号として出力する出力手段と、
上記アナログ出力信号の出力設定値に関する所定数の領域のそれぞれについて設定された対応関係に基づいて、その出力設定値に対応する上記第1および第2の係数の値を決定する制御手段と、
を備えることを特徴とする振幅可変装置。 First multiplying means for multiplying the digital input signal by a first coefficient;
A first DA converter that converts the digital input signal after being multiplied by the first coefficient into an analog signal;
Second multiplying means for multiplying the digital input signal by a second coefficient;
A second DA converter that converts the digital input signal multiplied by the second coefficient to an analog signal;
Output means for synthesizing the analog signal from the second DA converter in reverse phase with the analog signal from the first DA converter, and outputting the synthesized signal as an analog output signal;
Control means for determining the values of the first and second coefficients corresponding to the output set value based on the correspondence set for each of the predetermined number of regions related to the output set value of the analog output signal;
An amplitude variable device comprising:
デジタル入力信号に上記第1の係数を乗算し、上記第1の係数を乗算した後のデジタル入力信号を第1のアナログ信号へ変換し、
上記デジタル入力信号に上記第2の係数を乗算し、上記第2の係数を乗算した後のデジタル入力信号を第2のアナログ信号へ変換し、
上記第1および上記第2のアナログ信号の両方の和または一方と他方との差をアナログ出力信号として出力すること、
を特徴とする振幅可変方法。 Based on the correspondence set for each of the predetermined number of regions related to the output set value of the analog output signal, the values of the first and second coefficients corresponding to the output set value are determined,
Multiplying the digital input signal by the first coefficient, converting the digital input signal after the multiplication by the first coefficient to a first analog signal,
Multiplying the digital input signal by the second coefficient, converting the digital input signal after multiplying the second coefficient to a second analog signal,
Outputting the sum of both of the first and second analog signals or the difference between one and the other as an analog output signal;
A variable amplitude method characterized by the above.
デジタル入力信号に上記第1の係数を乗算し、上記第1の係数を乗算した後のデジタル入力信号を第1のアナログ信号へ変換し、
上記デジタル入力信号に上記第2の係数を乗算し、上記第2の係数を乗算した後のデジタル入力信号を第2のアナログ信号へ変換し、
上記第1のアナログ信号に対して上記第2のアナログ信号を逆相で合成して、合成後の信号をアナログ出力信号として出力すること、
を特徴とする振幅可変方法。 Based on the correspondence set for each of the predetermined number of regions related to the output set value of the analog output signal, the values of the first and second coefficients corresponding to the output set value are determined,
Multiplying the digital input signal by the first coefficient, converting the digital input signal after the multiplication by the first coefficient to a first analog signal,
Multiplying the digital input signal by the second coefficient, converting the digital input signal after multiplying the second coefficient to a second analog signal,
Synthesizing the second analog signal in reverse phase with the first analog signal, and outputting the synthesized signal as an analog output signal;
A variable amplitude method characterized by the above.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006050676A JP4661630B2 (en) | 2006-02-27 | 2006-02-27 | Amplitude variable device and amplitude variable method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006050676A JP4661630B2 (en) | 2006-02-27 | 2006-02-27 | Amplitude variable device and amplitude variable method |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007235207A JP2007235207A (en) | 2007-09-13 |
JP4661630B2 true JP4661630B2 (en) | 2011-03-30 |
Family
ID=38555401
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006050676A Active JP4661630B2 (en) | 2006-02-27 | 2006-02-27 | Amplitude variable device and amplitude variable method |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4661630B2 (en) |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04212523A (en) * | 1990-12-05 | 1992-08-04 | Sony Corp | Signal level adjusting circuit |
-
2006
- 2006-02-27 JP JP2006050676A patent/JP4661630B2/en active Active
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04212523A (en) * | 1990-12-05 | 1992-08-04 | Sony Corp | Signal level adjusting circuit |
Also Published As
Publication number | Publication date |
---|---|
JP2007235207A (en) | 2007-09-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP2209116B1 (en) | Device and method for high-frequency range interpolation of an audio signal | |
US7515072B2 (en) | Method and apparatus for converting PCM to PWM | |
KR100832615B1 (en) | MULTI-BIT delta sigma MODULATED DA CONVERTER | |
JP2004214843A (en) | Digital amplifier and gain adjustment method thereof | |
US20070244587A1 (en) | Sound Volume Converting Apparatus | |
WO2007049644A1 (en) | Echo suppressing method and device | |
US8108210B2 (en) | Apparatus and method to eliminate noise from an audio signal in a portable recorder by manipulating frequency bands | |
JP5068373B2 (en) | Signal processing circuit | |
KR0129429B1 (en) | Audio sgnal processing unit | |
US7439440B2 (en) | Audio player using sigma-delta pulse-width modulation | |
US6362764B1 (en) | Digital to analog conversion apparatus and method with cross-fading between new and old data | |
JP5223595B2 (en) | Audio processing circuit and audio processing method | |
JP6127579B2 (en) | Noise removal apparatus, noise removal method, and noise removal program | |
JPH06291571A (en) | Digital processing circuit device for audio signal | |
JP4661631B2 (en) | Amplitude variable device and amplitude variable method | |
JP4661630B2 (en) | Amplitude variable device and amplitude variable method | |
JP3462066B2 (en) | ADPCM compression device, ADPCM decompression device, and ADPCM compression / decompression device | |
US20110066263A1 (en) | Audio playback device and audio playback method | |
JP4588546B2 (en) | Amplitude variable device and amplitude variable method | |
JP2009077198A (en) | Sound reproduction system | |
JP2002345075A (en) | Signal processing apparatus | |
JPH11177358A (en) | Agc circuit | |
JP4901416B2 (en) | Digital filter device | |
JPH08102644A (en) | Adaptive filter system | |
JP3555887B2 (en) | Automatic gain control device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090220 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20101207 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20101220 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4661630 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140114 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140114 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140114 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |