JP2006352067A - デジタル信号処理基板 - Google Patents
デジタル信号処理基板 Download PDFInfo
- Publication number
- JP2006352067A JP2006352067A JP2006010918A JP2006010918A JP2006352067A JP 2006352067 A JP2006352067 A JP 2006352067A JP 2006010918 A JP2006010918 A JP 2006010918A JP 2006010918 A JP2006010918 A JP 2006010918A JP 2006352067 A JP2006352067 A JP 2006352067A
- Authority
- JP
- Japan
- Prior art keywords
- capacitor
- signal processing
- digital signal
- processing board
- cathode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
Abstract
【課題】各種電子機器に使用されるデジタル信号処理基板に関し、デジタルノイズ対策により小型薄型化と低価格化が困難という課題を解決し、デジタルノイズ低減を図って小型薄型化と低価格化を実現するデジタル信号処理基板を提供することを目的とする。
【解決手段】クロック動作用の素子が接続されたLSI16と、このLSI16に電力を供給する電源入力ライン18と、この電源入力ライン18とアース間に接続されたデカップリングコンデンサを少なくとも有したデジタル信号処理基板において、デカップリングコンデンサとして、ESRが25mΩ(100kHz)以下、かつ、ESLが800pH(500MHz)以下の固体電解コンデンサ19を用いた構成により、デジタルノイズの発生を大きく低減できるため、従来のようにデジタルノイズ低減のためのコンデンサを大量に接続する必要がなくなり、小型薄型化と低価格化を同時に実現できる。
【選択図】図1
【解決手段】クロック動作用の素子が接続されたLSI16と、このLSI16に電力を供給する電源入力ライン18と、この電源入力ライン18とアース間に接続されたデカップリングコンデンサを少なくとも有したデジタル信号処理基板において、デカップリングコンデンサとして、ESRが25mΩ(100kHz)以下、かつ、ESLが800pH(500MHz)以下の固体電解コンデンサ19を用いた構成により、デジタルノイズの発生を大きく低減できるため、従来のようにデジタルノイズ低減のためのコンデンサを大量に接続する必要がなくなり、小型薄型化と低価格化を同時に実現できる。
【選択図】図1
Description
本発明は各種電子機器に使用されるデジタル信号処理基板に関するものである。
近年、家電製品のデジタル化が急速に進み、特に、音響・映像分野においてはこの傾向が顕著に現れている。このようなデジタル家電を支える技術の一つに、アナログ信号をデジタル信号に変換して圧縮処理するデジタル信号処理技術があり、この技術を用いて大量の信号を高速処理するようにしているものである。
図7はこの種の従来のデジタル信号処理基板の基本的な構成を示した回路図であり、図7において、25はLSI、26は電源、27はこの電源26とLSI25を繋ぐ電源入力ライン、28はこの電源入力ライン27とアース間に接続されたデカップリングコンデンサとしての固体電解コンデンサ、29は電源入力ライン27に接続されたDC/DCコンバータ、30と31はこのDC/DCコンバータ29の入力側と出力側の各電源入力ライン27とアース間に接続された平滑コンデンサ、32は後述するノイズ除去用のコンデンサである。
このように構成された従来のデジタル信号処理基板は、LSI25が使用される機器の高速処理化に伴い、LSI25の動作周波数であるクロックも高速化されている。LSI25を高速化すると消費電力が増えるため、消費電力を抑え、発熱を最小にするように電源26の電圧を下げて低電圧駆動することが多い。
従って、低電圧駆動されるLSI25は負荷の変動に影響を受け易く、このために、負荷の変動によりLSI25に急峻な電力消費が発生した時に、固体電解コンデンサ28からLSI25に電流を供給し、LSI25への給電電圧を安定に保つことができるように構成されたものであった。
なお、上記固体電解コンデンサ28のESRの値をR、ESLの値をL、固体電解コンデンサ28からLSI25への給電電流をiとすれば、固体電解コンデンサ28の内部で、
V=R×i+L×di/dt
で示されるVだけ電圧降下が生じる。即ち、ESR、ESLが大きくなると、LSI25への給電電圧を十分に保証することはできないというものであった。
V=R×i+L×di/dt
で示されるVだけ電圧降下が生じる。即ち、ESR、ESLが大きくなると、LSI25への給電電圧を十分に保証することはできないというものであった。
なお、この出願の発明に関連する先行技術文献情報としては、例えば、特許文献1が知られている。
特開2003−133177号公報
しかしながら上記従来のデジタル信号処理基板では、大量の信号を圧縮して高速処理するために図8の周波数特性図に示すようにデジタルノイズが発生し、特にデジタルテレビ用においてはこのデジタルノイズが映像の乱れとなって顕著に現れるため、このデジタルノイズ低減のために、図7の回路図に示すようにLSI25とアース間に大量のノイズ除去用のコンデンサ32(一般に、積層セラミックコンデンサが用いられている)を接続しなければならず、しかも、このデジタルノイズ低減のためのコンデンサ32は1つのLSI25に対して30個以上のコンデンサ32を使用しなければならないため、この大量のコンデンサ32をLSI25が実装されている基板の近傍に実装しなければならず、結果的にデジタル信号処理基板を多層化して大型化しなければならないことからコストアップが避けられないという課題があった。
また、上記デジタルノイズはデジタル信号処理基板を完成してからでないと評価できないことから、デジタルノイズ低減のためのコンデンサ32の選定はカットアンドトライで行うことしかできないため、対策の時間が読めないばかりでなく、開発日程やコストに大きな負担を掛けてしまうという問題もあった。
さらに、上記デカップリングコンデンサとして用いられる固体電解コンデンサ28のESR、ESL特性では、低電圧駆動されるLSI25の急峻な電力消費に対してLSI25を駆動させるために必要な給電電圧を保証することには自ずと限界があり、固体電解コンデンサ28の更なる低ESR化、低ESL化が必要であるという課題があった。
本発明はこのような従来の課題を解決し、デジタルノイズの発生を未然に防止することによって小型薄型化と低価格化を図り、かつ、低電圧駆動されるLSIの急峻な電力消費に対しても十分な給電電圧を保証することができるデジタル信号処理基板を提供することを目的とするものである。
上記課題を解決するために本発明は、クロック動作用の素子が接続されたLSIと、このLSIに電力を供給する電源入力ラインと、この電源入力ラインとアース間に接続されたデカップリングコンデンサとを少なくとも有したデジタル信号処理基板において、上記デカップリングコンデンサとして、ESRが25mΩ(100kHz)以下、ESLが800pH(500MHz)以下の面実装型の固体電解コンデンサを用いた構成にしたものである。
以上のように本発明によるデジタル信号処理基板は、低ESR、かつ低ESLの固体電解コンデンサをデカップリングコンデンサとして用いた構成により、デジタルノイズの発生を大きく低減することができるため、従来のようにデジタルノイズ低減のためのコンデンサを大量に接続する必要がなくなり、小型薄型化と低価格化を同時に実現することができるようになるという効果が得られるものである。
(実施の形態1)
以下、実施の形態1を用いて、本発明の特に請求項1、2に記載の発明について説明する。
以下、実施の形態1を用いて、本発明の特に請求項1、2に記載の発明について説明する。
図1は本発明の実施の形態1によるデジタル信号処理基板の構成を示した回路図であり、図1において、16はLSI、17は電源、18はこの電源17とLSI16を繋ぐ電源入力ライン、19はこの電源入力ライン18とアース間に接続されたデカップリングコンデンサとしての固体電解コンデンサ、20は電源入力ライン18に接続されたDC/DCコンバータ、21と22はこのDC/DCコンバータ20の入力側と出力側の各電源入力ライン18とアース間に接続された平滑コンデンサ、23はノイズ除去用のコンデンサである。
また、上記デカップリングコンデンサとしての固体電解コンデンサ19と平滑コンデンサ22は、導電性高分子を固体電解質として用いた面実装型の固体電解コンデンサを使用し、その特性は、ESRが25mΩ(100kHz)以下、かつ、ESLが800pH(500MHz)以下のものを用いたものである。
このように構成することにより、低ESRかつ低ESLの固体電解コンデンサ19、平滑コンデンサ22を用いることによって、LSI16を駆動させるために必要な供給電圧を十分に保証することができることや、電源入力ライン18を伝達するLSI16を同期させるために必要なクロックにより発生する高周波輻射ノイズおよびDC/DCコンバータ20を構成するスイッチング素子から発生するスイッチングノイズを固体電解コンデンサ19、平滑コンデンサ22を介して基板のアース層に引き込むことができるようになるため、電源入力ライン18を伝達する高周波輻射ノイズおよびスイッチングノイズを電源入力ライン18から大きく低減することができるようになるものである。
図2は本実施の形態によるデジタル信号処理基板のデジタルノイズを示した周波数特性図であり、上記背景技術の項で説明した図8と比較すると明確なように、デジタルノイズを大きく低減することが可能になるばかりでなく、LSI16とアース間に接続するノイズ除去用のコンデンサ23の数量を1/2〜1/3程度にまで削減することができるようになるものである。
以上のように、本実施の形態によるデジタル信号処理基板は、低ESRかつ低ESLの固体電解コンデンサをデカップリングコンデンサ、平滑コンデンサとして用いることにより、デジタルノイズを大きく低減することができるばかりでなく、デジタルノイズ除去用のコンデンサを大幅に削減して小型薄型化と低価格化に大きく貢献することができるようになるものである。
なお、本実施の形態においては、デカップリングコンデンサとしての固体電解コンデンサ19と平滑コンデンサ22のみに低ESRかつ低ESLの固体電解コンデンサを用いた構成で説明したが、平滑コンデンサ21にも同様の低ESRかつ低ESLの固体電解コンデンサを用いても構わないものである。
(実施の形態2)
以下、実施の形態2を用いて、本発明の特に請求項3に記載の発明について説明する。
以下、実施の形態2を用いて、本発明の特に請求項3に記載の発明について説明する。
図3(a)〜(d)は本発明の実施の形態2によるデジタル信号処理基板に使用される固体電解コンデンサの構成を示した平面断面図と正面断面図と底面断面図と側面断面図、図4は同固体電解コンデンサに使用されるコンデンサ素子の構成を示した一部切り欠き斜視図、図5は同固体電解コンデンサに使用される陽極コム端子と陰極コム端子の構成を示した要部斜視図、図6(a)〜(c)は図5における断面A−A、断面B−B、断面C−Cを夫々示したものである。
図3〜図6において、1はコンデンサ素子を示し、このコンデンサ素子1は弁作用金属であるアルミニウム箔からなる陽極体2の表面を粗面化して陽極酸化皮膜層を形成した後に絶縁性のレジスト部3を設けることによって陽極部4と陰極形成部5に分離し、この陰極形成部5の表面に固体電解質層6、カーボンと銀ペーストからなる陰極層7を順次積層形成することにより陰極部を形成して構成されたものである。
8は陽極コムフレームであり、この陽極コムフレーム8上に上記コンデンサ素子1を複数枚(本実施の形態においては5枚)積層した状態で陽極部4を載置し、両端のガイド部8aを折り曲げて陽極部4を包み込み、接合部8bでレーザー溶接を行うことによって一体に接合しているものである。
9は陰極コムフレームであり、この陰極コムフレーム9上に上記コンデンサ素子1を複数枚積層した状態で図示しない導電性接着剤を介して陰極部を載置し、両端のガイド部9aならびに終端のガイド部9bにより位置決め固定をして一体に接合しているものであり、このようにコンデンサ素子1を複数枚積層して陽極コムフレーム8ならびに陰極コムフレーム9により一体化したものを、以下コンデンサ素子ユニットと呼ぶ。
10は陽極コム端子であり、この陽極コム端子10は後述する陰極コム端子11とを結ぶ方向と交差する方向の両端に、実装面となる下面から斜め上方に延びるように設けられたテーパ部10eを介して上記陽極コムフレーム8と接合される平面状の接合面10aが階段状の段差を形成するように設けられ(図6(a))、また陰極コム端子11の方向に向かって実装面となる下面から斜め上方に延びるように設けられたテーパ部10fを介して平面部10gが形成された遮蔽部10bが階段状の段差を形成するように設けられており(図6(c))、これらは1枚の基材を打ち抜いて折り曲げることにより一体に形成されており、上記接合面10a上に上記コンデンサ素子ユニットの陽極コムフレーム8を載置し、接合部10cでレーザー溶接を行うことによって接合したものである。また、10dは陽極コム端子10の下面の一端を上面視、後述する外装樹脂12から突出するように延長した突出部であり、この突出部10dは外装樹脂12の側面に沿って上方へ折り曲げられているものである。
11は陰極コム端子であり、この陰極コム端子11は実装面となる下面が上記コンデンサ素子1の陰極部と略同形状に形成されることにより上記陽極コム端子10に可能な限り接近するように構成され、かつ、上記陽極コム端子10とを結ぶ方向と交差する方向の両端の一部に、実装面となる下面から斜め上方に延びるように設けられたテーパ部11fを介して上記陰極コムフレーム9と接合される平面状の接合面11aが階段状の段差を形成するように設けられ(図6(b))、また陽極コム端子10の方向に向かって実装面となる下面から斜め上方へ延びるように設けられたテーパ部11gを介して平面部11hが形成された遮蔽部11bが階段状の段差を形成するように設けられており、これらは1枚の基材を打ち抜いて折り曲げることにより一体に形成されており、上記接合面11a上に上記コンデンサ素子ユニットの陰極コムフレーム9を載置し、接合部11cでレーザー溶接を行うことにより接合したものである。また、11dと11eは陰極コム端子11の下面の一端を上面視、後述する外装樹脂12から突出するように延長した突出部であり、この突出部11dと11eは外装樹脂12の側面に沿って上方へ折り曲げられているものである。
12は上記陽極コム端子10と陰極コム端子11の実装面となる下面を露呈させた状態で上記コンデンサ素子ユニットを一体に被覆した絶縁性の外装樹脂であり、本実施の形態ではエポキシ樹脂を用いたものである。
13は陰極コム端子11に設けた接合面11aに接合されたコンデンサ素子ユニットの陰極コムフレーム9と陰極コム端子11の間に形成された空隙部に介在させた導電性銀ペーストであり、両者の接続の信頼性を高めると共に接続抵抗の低減を図ることを目的としたものである。
また、このように構成された陽極コム端子10と陰極コム端子11は、銅合金からなるフープ状の基材に所定の間隔で複数が連続して設けられ、このような陽極コム端子10と陰極コム端子11上にコンデンサ素子ユニットを搭載して接合し、外装樹脂12で一体に被覆した後に基材から分断して個片にするものである。
なお、上記陽極コム端子10に設けたテーパ部10eと接合面10a、テーパ部10fと平面部10gからなる遮蔽部10b、ならびに陰極コム端子11に設けたテーパ部11fと接合面11a、テーパ部11gと平面部11hからなる遮蔽部11bは上記外装樹脂12に被覆されて、外観には露呈しないように構成されているものであり、このようにテーパ部を介して階段状に平面部を設ける構成にすることにより、各コム端子の実装面となる下面との境界部にRが形成され難くなるために、各コム端子の実装面となる下面に外装樹脂12が回り込むのを防止することができるようになるものである。
このように構成された本実施の形態による固体電解コンデンサは、略平板状の陽極コム端子10と陰極コム端子11によりコンデンサ素子1の陽極部4と陰極部の外部取り出しを行うようにしたことにより、コンデンサ素子1から各端子までの引き出し距離を可能な限り短くし、さらに、陰極コム端子11の下面を陽極コム端子10の下面に可能な限り近づけて陽極コム端子10と陰極コム端子11間のパスを最短距離にした構成としたことにより、ESR特性に優れ、かつ低ESL化を実現することができるようになるものであり、特にESL特性に関しては、本実施の形態による固体電解コンデンサは500pHと低く、従来例の1500pHと比べると1/3となる好結果を得ることができるものである。
また、陽極コム端子10と陰極コム端子11に接合面10a、11aを夫々設け、この接合面10a、11aで陽極コムフレーム8ならびに陰極コムフレーム9を夫々レーザー溶接により接合し、かつ、この接合面10a、11aを夫々外装樹脂12で被覆した構成により、接合による溶接痕が外装樹脂12により被覆されてしまうために外観が綺麗になるばかりでなく、溶接痕により実装時に浮きが発生して実装不良を引き起こすという恐れが皆無になり、信頼性の向上に大きく貢献することができるものである。
また、陽極コム端子10ならびに陰極コム端子11の下面端面から相手側のコム端子方向に向かって斜め上方へ延びる遮蔽部10b、11bを陽極コム端子10ならびに陰極コム端子11に夫々設け、かつ、この遮蔽部10b、11bを夫々外装樹脂12で被覆した構成により、外装樹脂12から浸入する酸素に含まれる水分がコンデンサ素子1に到達して悪影響を及ぼすことを大きく低減することができるようになり、信頼性の向上に貢献することができるようになるものである。
また、本実施の形態で作製した固体電解コンデンサを用いて、等価直列抵抗値(ESR)を変化させ、静電容量、損失角の正接、等価直列インダクタンス(ESL)、漏れ電流(10V印加、2分値)の初期特性を測定した結果を(表1)に示す。なお、固体電解コンデンサとしては、定格6.3V47μFのものを用いた。
(表1)から明らかなように、本実施の形態による固体電解コンデンサのESRを25mΩ以下にすることにより、デジタルノイズを除去するコンデンサ23を効率的に削減することができるということが分かる。
また、本実施の形態で作製した固体電解コンデンサを用いて、陽極コム端子と陰極コム端子間の距離(図3において符号Lで示す部分)を変化させ、静電容量、損失角の正接、等価直列抵抗値(ESR)、等価直列インダクタンス(ESL)、漏れ電流(10V印加、2分値)の初期特性を測定した結果を(表2)に示す。
(表2)から明らかなように、陽極コム端子と陰極コム端子間の距離を短くすることによりESLの値が低くなり、両端子間の距離を2mm以下にすることによってESLが800pH以下になり、これにより上記(表1)と同様にデジタルノイズを除去するコンデンサ23を効率的に削減することができるということが分かる。
以上のように、デジタル信号処理基板を構成するデカップリングコンデンサおよび平滑コンデンサに本発明による固体電解コンデンサを用いることにより、デジタルノイズの発生を大きく低減することができるため、従来のデジタルノイズ低減のためのコンデンサを削減して小型薄型化と低価格化を同時に実現することができるようになるものである。
なお、本実施の形態においては、複数枚のコンデンサ素子1を積層して陽極コムフレーム8ならびに陰極コムフレーム9に接合することによりコンデンサ素子ユニットを形成し、このコンデンサ素子ユニットを陽極コム端子10と陰極コム端子11に夫々接合することにより固体電解コンデンサを構成する例を用いて説明したが、本発明はこれに限定されるものではなく、陽極コムフレーム8ならびに陰極コムフレーム9を用いずに、1枚あるいは複数枚のコンデンサ素子1を陽極コム端子10ならびに陰極コム端子11に夫々直接積層して接合することも可能であり、このようにすることによって、より低ESL化を図ることが可能になるものであり、コンデンサ素子1の積層枚数は目的に見合った数を適宜決定すれば良いものである。
また、本実施の形態においては、コンデンサ素子1を構成する陽極体2はアルミニウム箔からなる構成を例にして説明したが、本発明はこれに限定されるものではなく、タンタルやニオブの箔、あるいは焼結体、更にはこれらの材料の組み合わせでも良いものである。
本発明によるデジタル信号処理基板は、デジタルノイズを大きく低減することができるばかりでなく、デジタルノイズ除去用のコンデンサを大幅に削減して小型薄型化と低価格化に大きく貢献することができるという効果を有し、デジタル信号処理を行う家電製品全てに、特にテレビ用として有用である。
1 コンデンサ素子
2 陽極体
3 レジスト部
4 陽極部
5 陰極形成部
6 固体電解質層
7 陰極層
8 陽極コムフレーム
8a、9a、9b ガイド部
8b、10c、11c 接合部
9 陰極コムフレーム
10 陽極コム端子
10a、11a 接合面
10b、11b 遮蔽部
10d、11d、11e 突出部
10e、10f、11f、11g テーパ部
10g、11h 平面部
11 陰極コム端子
12 外装樹脂
13 導電性銀ペースト
16 LSI
17 電源
18 電源入力ライン
19 固体電解コンデンサ
20 DC/DCコンバータ
21、22 平滑コンデンサ
23 ノイズ除去用のコンデンサ
2 陽極体
3 レジスト部
4 陽極部
5 陰極形成部
6 固体電解質層
7 陰極層
8 陽極コムフレーム
8a、9a、9b ガイド部
8b、10c、11c 接合部
9 陰極コムフレーム
10 陽極コム端子
10a、11a 接合面
10b、11b 遮蔽部
10d、11d、11e 突出部
10e、10f、11f、11g テーパ部
10g、11h 平面部
11 陰極コム端子
12 外装樹脂
13 導電性銀ペースト
16 LSI
17 電源
18 電源入力ライン
19 固体電解コンデンサ
20 DC/DCコンバータ
21、22 平滑コンデンサ
23 ノイズ除去用のコンデンサ
Claims (3)
- クロック動作用の素子が接続されたLSIと、このLSIに電力を供給する電源入力ラインと、この電源入力ラインとアース間に接続されたデカップリングコンデンサとを少なくとも有したデジタル信号処理基板において、上記デカップリングコンデンサとして、ESRが25mΩ(100kHz)以下、ESLが800pH(500MHz)以下の面実装型の固体電解コンデンサを用いたデジタル信号処理基板。
- クロック動作用の素子が接続されたDC/DCコンバータをデカップリングコンデンサの入力側の電源入力ラインに接続すると共に、このDC/DCコンバータの入力側と出力側の各電源入力ラインとアース間に夫々平滑コンデンサを接続し、少なくとも出力側の平滑コンデンサとして、ESRが25mΩ(100kHz)以下、ESLが800pH(500MHz)以下の面実装型の固体電解コンデンサを用いた請求項1に記載のデジタル信号処理基板。
- デカップリングコンデンサならびに出力側の平滑コンデンサとして用いる面実装型の固体電解コンデンサが、導電性高分子を固体電解質に用いたコンデンサ素子と、このコンデンサ素子の陽極部ならびに陰極部に夫々接合された陽極コム端子ならびに陰極コム端子と、この陽極コム端子ならびに陰極コム端子の実装面となる下面が夫々露呈した状態で上記コンデンサ素子を被覆した絶縁性の外装樹脂からなり、上記下面に露呈した陽極コム端子と陰極コム端子間の距離を2mm以下としたものである請求項1または2に記載のデジタル信号処理基板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006010918A JP2006352067A (ja) | 2005-05-18 | 2006-01-19 | デジタル信号処理基板 |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005144987 | 2005-05-18 | ||
JP2006010918A JP2006352067A (ja) | 2005-05-18 | 2006-01-19 | デジタル信号処理基板 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005309360A Division JP4770391B2 (ja) | 2005-05-18 | 2005-10-25 | デジタル信号処理基板 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006352067A true JP2006352067A (ja) | 2006-12-28 |
Family
ID=37647543
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006010918A Pending JP2006352067A (ja) | 2005-05-18 | 2006-01-19 | デジタル信号処理基板 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2006352067A (ja) |
-
2006
- 2006-01-19 JP JP2006010918A patent/JP2006352067A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100919337B1 (ko) | 디지털 신호 처리 장치 | |
JP2007005760A (ja) | チップ形固体電解コンデンサ | |
JP4613699B2 (ja) | 固体電解コンデンサ及びその製造方法とこれを用いたデジタル信号処理基板 | |
JP4930124B2 (ja) | 固体電解コンデンサ | |
JP4802550B2 (ja) | 固体電解コンデンサ | |
JP2009224669A (ja) | タンタルコンデンサおよびタンタルコンデンサの製造方法 | |
JP4770391B2 (ja) | デジタル信号処理基板 | |
JP2002353071A (ja) | 複合電子部品及びその製造方法 | |
JP2017092237A (ja) | 固体電解コンデンサおよびその製造方法 | |
JP4613669B2 (ja) | 固体電解コンデンサ | |
JP2007123309A (ja) | デジタル信号処理基板 | |
JP2007043197A (ja) | 積層型コンデンサ | |
JP2008103447A (ja) | チップ形固体電解コンデンサ | |
JP2006352067A (ja) | デジタル信号処理基板 | |
CN100431071C (zh) | 多端子smt bga型卷绕电容器 | |
JP2007013043A (ja) | 電子素子搭載用電極アセンブリ及びこれを用いた電子部品、並びに固体電解コンデンサ | |
JP2007123795A (ja) | デジタル信号処理基板 | |
JP2006032880A (ja) | 固体電解コンデンサ及びその製造方法 | |
JPH11288845A (ja) | 固体電解コンデンサ | |
JP2008053416A (ja) | チップ形固体電解コンデンサ | |
JP2005311216A (ja) | 固体電解コンデンサ及びその製造方法 | |
JP2005142364A (ja) | 固体電解コンデンサ | |
JP5784974B2 (ja) | 固体電解コンデンサおよび固体電解コンデンサの製造方法 | |
JP7175442B2 (ja) | コンタクト部材 | |
JP4930125B2 (ja) | 固体電解コンデンサ |