JP2006344940A - 多層構造の半導体装置及びその製造方法 - Google Patents

多層構造の半導体装置及びその製造方法 Download PDF

Info

Publication number
JP2006344940A
JP2006344940A JP2006121822A JP2006121822A JP2006344940A JP 2006344940 A JP2006344940 A JP 2006344940A JP 2006121822 A JP2006121822 A JP 2006121822A JP 2006121822 A JP2006121822 A JP 2006121822A JP 2006344940 A JP2006344940 A JP 2006344940A
Authority
JP
Japan
Prior art keywords
ohmic contact
film
semiconductor device
contact
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006121822A
Other languages
English (en)
Inventor
Hyun-Seok Lim
▲玄▼錫 林
Jisoon Park
知淳 朴
In-Sun Park
仁善 朴
Dong-Jo Kang
東祚 姜
Hyun-Suk Lee
▲玄▼錫 李
Jung-Wook Kim
廷▲日▼ 金
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020050049387A external-priority patent/KR100715267B1/ko
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JP2006344940A publication Critical patent/JP2006344940A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0688—Integrated circuits having a three-dimensional layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System
    • H01L21/28518—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System the conductive layers comprising silicides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76855—After-treatment introducing at least one additional element into the layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

【課題】多層構造の半導体装置及びこれを製造する方法を提供する。
【解決手段】多層半導体装置は、第１アクティブ半導体構造部、前記第１アクティブ半導体構造部上に形成された第１絶縁膜、前記第１絶縁膜上に形成され、前記第１アクティブ半導体構造部より高く位置する第２アクティブ半導体構造部、前記第２アクティブ構造部上に形成された第２絶縁膜、及び前記第１アクティブ半導体構造部の上部に垂直方向への厚さを有する第１オームコンタクトと、前記第２アクティブ半導体構造部の側壁に径方向へ厚さを有する第２オームコンタクトとを備える。第１オームコンタクトの垂直厚さは、第２オームコンタクトの径方向の厚さより厚く形成されている。
【選択図】図１

Description

本発明は、半導体装置及びそれの製造方法に関わり、より詳細には、本発明は、多層構造の半導体装置及びそれの製造方法に関わる。
集積回路の発展は、例えば、サイズの減少、パワー消耗の減少、及び動作速度の向上といった基本的な三つの目的を達成すべく進行している。集積回路の速度向上及び複雑化によって、一つの集積回路内に設置されるトランジスタは非常に小さく形成、かつ非常に接近して配置しなければならない。トランジスタは、一般的に集積回路を形成するためのシリコンからなる基板に形成される。伝統的に、集積回路を構成する複数のトランジスタは、基板表面の限定された領域内に形成しなければならない。したがって、二つまたはそれ以上の水平高さに形成されたトランジスタが形成されている多層素子は、集積回路の集積度が増加する効果をもたらす。
二つまたはそれ以上の水平高さに形成されたトランジスタを有する多層装置は、基板に形成されたトランジスタのみならず、基板上に形成されているトランジスタを含んでもよい。例えば、トランジスタはシリコン基板のみならず、下部トランジスタ上に形成される層間絶縁膜より上に形成してもよい。上部基板は、層間絶縁膜上に形成してもよく、前記上部基板上には上部トランジスタを形成してもよい。この場合、前記基板上に形成されているトランジスタと上部基板上に形成されているトランジスタを連結するための連結構造を提供しなければならない。例えば、前記基板に形成されたトランジスタのソース／ドレイン領域と上部基板上に形成されたトランジスタのソース／ドレイン領域の側壁部位を垂直方向に連結する必要がある。
前記ソース／ドレイン領域を互いに連結するコンタクトは十分に小さな抵抗を有しており、前記コンタクトを通じて流れる電流が素子を動作可能にするための、オームコンタクト領域を形成することは非常に重要である。更に、前記基板上に形成されるトランジスタのためのオームコンタクト領域の厚さと前記上部基板上に形成されたトランジスタのためのオームコンタクト領域の厚さとは、互いに異なるように形成することが重要である。しかし、従来の方法を用いて前記領域が互いに異なる厚さを有するよう形成することは容易でない。
したがって、本発明は従来技術における限界に伴う問題を実質的に解決する多層半導体装置及びこれの形成方法を提供する。
これのために、本発明の一実施例の特徴として多層半導体装置において互いに異なる厚さを有するオームコンタクトを提供する。
本発明による半導体装置の形成方法は、第１半導体層上に第１絶縁膜を形成する段階と、前記第１絶縁膜上に第２半導体層を形成する段階と、前記第２半導体層上に第２絶縁膜を形成する段階と、前記第１絶縁膜及び第２絶縁膜を貫いて伸び、前記第１半導体層の上部表面及び前記第２半導体層の側面が露出するコンタクトホールを形成する段階と、前記コンタクトホール内に第１予備オームコンタクト膜を非等角性に蒸着する段階と、前記コンタクトホール内に第２予備オームコンタクト膜を等角性に蒸着する段階と、を含む。
前記第１予備オームコンタクト膜は、第１半導体層と接触する予備オームコンタクト膜の部位にシリサイドを形成できるように処理することができる。前記第１予備オームコンタクト膜の処理の後、前記第１予備オームコンタクト膜として残っている部位を除去することができる。
また、本発明による半導体装置は、第１アクティブ半導体構造部と、前記第１アクティブ半導体構造部上に位置する第１絶縁膜と、前記第１絶縁膜上に位置する第２アクティブ半導体構造部と、前記第１アクティブ半導体構造部に設けられ第１物質からなる第１オームコンタクトと、前記第２アクティブ半導体構造部に設けられ前記第１物質と異なる第２物質からなる第２オームコンタクトとを有するコンタクト構造部と、を備える。
前記コンタクト構造部は、前記第１オームコンタクト上に第２物質からなる追加的なオームコンタクトを備えていてもよい。
前記第１物質はコバルトシリサイドであり、前記第２物質はチタニウムシリサイドであってもよい。
前記装置は、第２絶縁層上に第３アクティブ半導体構造部と、前記第３アクティブ半導体構造部上に第３絶縁層と、前記第３絶縁層を通じて更に延びられるコンタクト構造部を更に備えていてもよい。さらに、前記第３半導体構造部に適合する第２物質からなる第３オームコンタクトを更に備えていてもよい。
本発明の他の半導体装置は、第１アクティブ構造部と、前記第１アクティブ半導体構造部上に形成された第１絶縁膜と、前記第１アクティブ半導体構造部上に位置し、前記第１絶縁膜上に形成された第２アクティブ半導体構造部と、前記第２アクティブ構造部上に形成された第２絶縁膜と、前記第１アクティブ半導体構造部の表面上に設けられ垂直方向への厚さを有する第１オームコンタクトと、前記第２アクティブ半導体構造部の側壁上に設けられ径方向への厚さを有する第２オームコンタクトとを有し、前記第１アクティブ半導体構造部の垂直方向への厚さが径方向への厚さより厚く形成されているコンタクト構造部と、を備える。
本発明によると、基板の上部面及び上部半導体層の側壁に形成されるオームコンタクトを互いに異なる形態を有するようにすることで、それぞれのコンタクト抵抗を十分低下することができる。これによって、多層構造半導体装置の収率及び信頼性が向上する効果を期待することができる。
以下、添付した図面を参照して本発明の望ましい実施例をより詳細に説明する。
本発明は、以下で図面を添付してより詳細に説明する。しかし、本発明は以下の実施例に限定されて解釈されるのではなく、他の形態を有することもできる。また、このような実施例は、本発明をより具体化し、本発明の技術の範囲を十分伝達するために提供されるものである。図面において、膜及び領域の大きさは明確にするために誇張して示すこともある。また、膜が他の膜または基板上に形成されたものとして言及している場合は、前記膜がまた他の膜または基板上にすぐ形成されることもあり、間に形成された膜上に形成されることもある。また、前記膜が二枚の膜の間に形成されたものと言及されているときには、前記二枚の膜の間にただ一枚の膜が形成されているか、あるいは一つまたはその以上の中間膜が形成されていることもある。同一要素に対しては同一の参照符号を付与する。
本発明の一実施例による多層半導体装置は、第１アクティブ半導体構造部、前記第１アクティブ半導体構造部の上に形成された第２アクティブ半導体構造部、ならびに前記第１アクティブ半導体構造部及び第２アクティブ半導体構造部を互いに連結するコンタクト構造部を備えている。前記コンタクト構造部は、第１アクティブ半導体構造部及び第２アクティブ半導体構造部のソース／ドレイン領域を連結するように配置することができる。具体的に、前記コンタクト構造部は、第１アクティブ構造部のソース／ドレイン領域の上部表面、即ち、平坦面と連結される第１オームコンタクトと、第２アクティブ構造部のソース／ドレイン領域の側壁表面と連結される第２オームコンタクトとを有している。
前記オームコンタクトは、インシチュに形成されたシリサイドであってもよい。前記インシチュに形成されたシリサイドは、具体的に、高濃度にドープされたシリコン領域上にチタニウムのような金属膜を蒸着し、金属シリサイドを形成させるために６００℃〜８００℃の温度にて急速熱的シリシデーション（ＲＴＳ）を行うことで形成することができる。一般的に、シリコンは、高濃度にドープされた領域からマイグレーションされて金属と結合するようになる。したがって、前記高濃度にドープされたシリコン領域における深刻なマイグレーションの結果として厚いシリサイド領域が形成されることがあり、これにより高濃度にドープされた領域が消耗してヴォイドが形成されることもある。
前記ドーピングは、垂直方向に比較的に同一であるため、第１オームコンタクトの垂直方向の厚さが増加するほどこれを通じて流れる電流に相当の影響を及ぼすようになる。しかし、シリシデーションを用いて第２オームコンタクトを形成することは前記シリシデーション工程によって高濃度のドーピング領域が側方向に消耗する結果をもたらす。これは、逆に第２オームコンタクトを通じて流れる電流を減少させるようになる。したがって、第２オームコンタクトの側方厚さは減少しなければならない。
図１は、本発明の一実施例による多層半導体装置を示す。前記半導体装置はシリコンのような物質で形成され、Ｐ型不純物またはＮ型不純物にドープされた基板１００を備えている。前記基板１００にはシャロー素子分離工程によって形成された素子分離領域１０１が形成される。前記基板１００上にはゲート酸化膜１０２、第１ゲート１０４、ゲートスペーサ１０６及び第１ソース／ドレイン領域１０８が形成されている。前記第１ゲート１０４及びゲートスペーサ１０６は、化学気相蒸着工程及び乾式エッチング工程により形成することができる。前記第１ソース／ドレイン領域１０８は、低濃度ドーピング領域１０８ｂ及び高濃度ドーピング領域１０８ａを有する。第１層間絶縁膜１１０ａは、前記基板１００と前記第１ゲート１０４上に化学気相蒸着法及び化学機械的研磨工程により形成される。
前記第１層間絶縁膜１１０ａ上には、エピタキシャル工程によって成長形成されたシリコンからなる上部半導体層１１２が形成される。第２ゲート酸化膜１１４、第２ゲート１１６及び第２ソース／ドレイン領域１１８は、前記上部半導体層１１２に形成される。前記第２ソース／ドレイン領域１１８は、低濃度ドレイン領域１１８ｂ及び高濃度ドレイン領域１１８ａを有する。前記第２層間絶縁膜１２０ａは、前記上部半導体層１１２及び第２ゲート１１６上に形成される。
前記第１層間絶縁膜１１０ａ及び第２層間絶縁膜１２０ａには、前記第１層間絶縁膜１１０ａと第２層間絶縁膜１２０ａとを貫いて伸びるコンタクトホール１２２が形成されている。前記コンタクトホール１２２内には、第１オームコンタクト１４０及び第２オームコンタクト１３４を有するコンタクト構造部が形成されている。前記第１オームコンタクト１４０は、前記第１ソース／ドレイン領域１０８を覆うように形成される。前記第１オームコンタクト１４０は、下部オームコンタクト膜１３０及び上部オームコンタクト膜１３６を含んでもよい。前記下部オームコンタクト膜１３０は、例えば、コバルトシリサイドからなり、前記上部オームコンタクト膜１３６は、例えば、チタニウムシリサイド膜からなる。前記第２オームコンタクト１３４は、前記第２ソース／ドレイン領域１１８と隣接する側壁を覆うように形成され、前記第２ソース／ドレイン領域１１８は、実質的に前記コンタクト構造部の第２オームコンタクト１３４と同一の高さに位置する。第２オームコンタクト１３４は、例えば、チタニウムシリサイドで形成される。前記コンタクト構造部は、前記コンタクトホール１２２内に形成されるバリア金属領域（１３２ａ、１４２ａ）を含んでもよい。前記バリア金属領域（１３２ａ、１４２ａ）は、例えば、チタニウム及びチタニウム窒化物などからなる。前記バリア金属領域（１３２ａ、１４２ａ）上には金属膜１５０が形成される。
第１オームコンタクト１４０の垂直方向の厚さ、すなわち基板１００の板厚方向の厚さは、前記第２オームコンタクト１３４の側方向、すなわちコンタクトホール１２２の径方向の厚さより厚くなければならない。前記第１オームコンタクト１４０は、前記第２オームコンタクト１３４とは異なる物質で形成することができる。前記第１オームコンタクト１４０の垂直方向の厚さが減少すると、前記第１オームコンタクト１４０領域におけるコンタクト抵抗が増加する。しかし、前記第２オームコンタクト１３４の径方向の厚さが減少すると、前記第２オームコンタクト領域におけるコンタクト抵抗が減少する。
図２に示したように、本発明の他の実施例によると、多層構造の半導体装置は、前記コンタクトホール内に形成された他のコンタクト構造部を含む。図２に示した実施例で、残りの部分は図１に示した実施例と類似である。例えば、前記図１に示したゲート構造で言及した参照符号を用いて示したように、前記多層ゲート構造は互いに類似である。したがって、類似の構造に対する詳細な説明は省略する。
図２を参照すると、本実施例による多層構造半導体装置は、例えば、コバルトシリサイド膜からなり、第１ソース／ドレイン領域１０８を覆う第１オームコンタクト１８１を有するコンタクト構造部を備える。また、前記コンタクト構造部はチタニウム膜からなり、前記コンタクトホールの側壁を覆う第２オームコンタクト１８６を備える。図１に示した実施例と比べるとき、本実施例は第１オームコンタクト１８１上にキャッピング膜１８２を更に備え、前記キャッピング膜１８２上は、第１バリア金属領域１８４ｓによって覆われている。また、前記コンタクトホールの側壁及び下部面には、チタニウム窒化膜のような第２バリア金属領域１８８ａが配置される。
図２に示した前記コンタクト構造部は、前記第２ソース／ドレイン領域１１８の側壁へ隣接する第２オームコンタクト１８６を備える。前記第２オームコンタクト１８６は、例えば、チタニウムシリサイドからなる。前記第１オームコンタクト１８１の垂直方向の厚さは、前記第２オームコンタクト１８６の径方向への厚さより更に厚く、前記第１オームコンタクト１８１は、前記第２オームコンタクト１８６とは異なる物質で形成される。
図３は、本発明の更に他の一実施例による多重構造半導体装置を示す。具体的に、前述した類似の特徴についての詳細な説明は省略する。図１及び２にも示した実施例のように、本実施例の多重構造半導体装置は、例えば、コバルトシリサイド膜のような第１オームコンタクト１９１及び第２オームコンタクト１９３を有するコンタクト構造部を備える。前記コンタクト構造部は、また前記第１オームコンタクト１９１の上部及び前記コンタクトホールの側壁を覆うバリア金属領域１９２ａを備える。前記バリア金属領域１９２は、例えばチタニウム窒化物からなる。
前記第１オームコンタクト１９１及び第２オームコンタクト１９３は、物理気相蒸着法によって非等角性で物質を蒸着することで形成される。即ち、第１オームコンタクト１９１及び第２オームコンタクト１９３は、第２ソース／ドレイン領域１１８と接するコンタクトホールの側壁上に蒸着される物質の量が更に少なくなることで第１ソース／ドレイン領域１０８上に形成される。例えば、コバルト物質はＲＴＳ工程を行ってコバルトシリサイド膜のようなオームコンタクト膜に転換される。具体的に、非等角性蒸着工程を用いることで第２オームコンタクト１９３領域の径方向の厚さが前記第１オームコンタクト１９１の垂直方向の厚さよりも小さくなる。例えば、前記第２オームコンタクト１９３の径方向への厚さは約１０Åである。
図４は、本発明の更に他の実施例による多層構造半導体装置であって、第１上部半導体層２１８及び第２上部半導体層２３０を備える。基板２００は、例えば、Ｎ型不純物及びＰ不純物がドープされているシリコン基板であってもよい。シリコン基板にはシャロートレンチ素子分離領域のような素子分離領域２０２が配置されている。前記基板２００上にはゲート酸化膜２０４、第１ゲート２０６、ゲートスペーサ２０８が配置され、これは、例えば、化学気相蒸着工程及び乾式エッチング工程によって形成される。基板２００には、第１ソース／ドレイン領域２１０が形成され、前記基板１００及び第１ゲート２０６上には化学気相蒸着工程及び化学機械的研磨工程によって形成される第１層間絶縁膜２１４ａが配置される。前記結果物上にはキャッピング膜２１２が形成される。
シリコン膜からなる第１上部半導体層２１８は、前記第１層間絶縁膜２１４ａ上に位置し、これは、例えば、エピタキシャル工程によって形成する。第２ゲート酸化膜２２０及び第２ゲート２２２は、前記第１上部半導体層２１８上に位置する。第２ソース／ドレイン２１８領域は、前記第１上部半導体層２１８内に形成される。第２層間絶縁膜２２６ａは、前記第２ゲート２２２及び前記第１上部半導体層２１８上に配置される。
シリコン膜のような第２上部半導体層２３０は、前記第２層間絶縁膜２２６ａ上に位置し、これは、例えば、エピタキシャル工程によって形成する。第３ゲート酸化膜２３２及び第３ゲート２３４は、前記第２上部半導体層２３０上に位置する。第３ソース／ドレイン領域２３６は、前記第２上部半導体層２３０内に形成される。前記第３層間絶縁膜２３８ａは、前記第３ゲート２３４及び前記第２上部半導体層２３０上に形成される。
第１層間絶縁膜２１４ａ、第２層間絶縁膜２２６ａ、及び第３層間絶縁膜２３８ａのそれぞれにコンタクトホール２４６が形成されている。第１オームコンタクト２５３は、前記第１ソース／ドレイン領域２１０上に配置され、一つまたは一つ以上の残りのオームコンタクト２５６は、前記コンタクトホール２４６の側壁に沿って配置される。前記残りのオームコンタクト２５６は、チタニウムシリサイドを有する。前記オームコンタクト２５６の一つは、前記第２ソース／ドレイン領域２２４と隣接する側壁部位に形成される。前記第１オームコンタクト２５３は、コバルトシリサイド膜のような下部オーム膜２５０と、チタニウムシリサイド膜のような上部オーム膜２５３とを有する。前記第１オームコンタクト２５３の垂直方向の厚さは他の残りのオームコンタクト２５６の径方向への厚さより更に大きく、前記第１オームコンタクト２５３は、前記第２オームコンタクト２５６とは異なる物質からなる。コンタクトホール２４６の側壁上にチタニウム膜のような物質からなる第１バリア金属領域２５４ａが配置される。第１バリア金属領域２５４ａ上に第２バリア金属領域２５８が形成され、前記第２バリア金属領域２５８上には金属膜２６０が形成される。
以下、本発明の実施例による多層構造の半導体装置の製造方法について記述する。
図５から図１０は、図１に示した多層構造の半導体装置の製造方法を示す。図５を参照すると、シリコンのような半導体物質からなる基板１００を準備する。前記基板１００はＰ型またはＮ型不純物によってドープされている。前記半導体基板１００にはＳＴＩ工程のような素子分離工程を行って素子分離領域１０１を形成する。前記基板１００上にゲート酸化膜１０２を形成し、例えば、化学気相蒸着法及び乾式エッチング工程を通じて第１ゲート１０４及びゲートスペーサ１０６を形成する。前記基板１００にイオンインプラント工程を行うことで高濃度ドーピング領域１０８ａ及び低濃度ドーピング領域１０８ｂを含む前記第１ソース／ドレイン領域１０８を形成する。化学気相蒸着工程及び化学機械的研磨工程を行うことで、前記第１ゲート１０４及び基板１００上に第１層間絶縁膜１１０を形成する。
図６を参照すると、前記第１層間絶縁膜１１０上にエピタキシャル方法または化学気相蒸着方法を行ってシリコン膜のような前記上部半導体層１１２を形成する。前記上部半導体層１１２上に前記第２ゲート酸化膜１１４及び第２ゲート１１６を形成する。前記上部半導体層１１２内には低濃度ドーピング領域１１８ｂ及び高濃度ドーピング領域１１８ａを含む第２ソース／ドレイン領域１１８が形成される。前記第２ゲート１１６及び前記上部半導体層１１２上に第２層間絶縁膜（図示せず）を形成する。その後、前記第２層間絶縁膜の上部表面から前記第２層間絶縁膜及び第１層間絶縁膜１１０ａを貫通するコンタクトホール１２２を形成する。図示したように、参照番号１１０ａ及び１２０ｂは、それぞれコンタクトホール１２２が形成されている前記第１層間絶縁膜及び第２層間絶縁膜を示す。
図７を参照すると、前記コンタクトホール１２２内部及び前記第１ソース／ドレイン領域１０８上に第１予備オームコンタクト膜１２４を形成する。望ましくは、前記第１予備オームコンタクト膜１２４は、物理気相蒸着工程を通じて形成されるコバルト膜からなる。前記予備オームコンタクト膜１２４上にはキャッピング膜１２６が形成される。前記キャッピング膜１２６は、例えば、チタニウム窒化膜であり、これは物理気相蒸着法によって形成することができる。万一、物理気相蒸着法またはそれと類似の工程を行う場合、前記第１予備オームコンタクト膜１２４及びキャッピング膜１２６は、第２層間絶縁膜の上部表面に形成される。しかし、物理気相蒸着の非等角性蒸着特性によって、前記第１予備オームコンタクト膜１２４及び前記キャッピング膜１２６は、前記コンタクトホール１２２の側壁部位にほとんど形成されない。特に、前記第１予備オームコンタクト膜１２４及びキャッピング膜１２６は、前記第１層間絶縁膜１１０ａ及び第２層間絶縁膜１２０ａの上部表面領域を除いては側壁部位に形成されない。
図８を参照すると、前記第１ソース／ドレイン領域１０８上に形成されている前記第１予備オームコンタクト膜１２４及びキャッピング膜１２６に急速熱的シリシデーション工程を行って、コバルトからなる第１予備オームコンタクト膜１２４をコバルトシリサイドに変化させることで下部オームコンタクト膜１３０を形成する。しかし、前記第２層間絶縁膜１２０ａの上部の表面上に形成された前記第１予備オームコンタクト膜１２４及び前記キャッピング膜１２６は、シリサイドに形成されない。前記残っている第１予備オームコンタクト膜１２４及び前記キャッピング膜１２６は、湿式ストリップ工程を通じて除去する。
図９を参照すると、化学気相蒸着工程のように等角性蒸着特性を有する工程を行って前記コンタクトホールの内部に前記第２予備オームコンタクト膜１３２を形成する。前記第２予備オームコンタクト膜１３２は、望ましくはチタニウムで形成される。前記第１予備オームコンタクト膜１２４及び前記キャッピング膜１２６の蒸着とは異なり、前記第２予備オームコンタクト膜１２４は、前記コンタクトホール１２２の側壁上に等角性に蒸着される。具体的に、前記第２予備オームコンタクト膜１３２は、前記第２ソース／ドレイン領域１１８の側壁に該当するコンタクトホール１２２の側壁に形成される。前記第２ソース／ドレイン領域１１８の横に位置した第２予備オームコンタクト膜１３２を急速熱的シリシデーションを用いて第２オームコンタクト１３４に転換する。即ち、前記急速熱的シリシデーションはチタニウムをチタニウムシリサイドに転換させる。また、前記急速熱的シリシデーションを通じて上部オームコンタクト膜１３６を形成することもできる。
前記第２オームコンタクト１３４の形成時に、前記第２ソース／ドレイン領域１１８は、金属熱的シリシデーション工程によって消耗する。したがって、万一、前記第２オームコンタクト１３４の側壁厚さが過度に増加すると、前記第２ソース／ドレイン領域１１８のドープされた部位が消耗して動作電流が減少する結果をもたらす。前記第１オームコンタクト１４０の形成時には、金属熱的シリシデーション工程によって前記第１ソース／ドレイン領域１０８が消耗しても動作電流に深刻な影響を与えない。そこで、前記第１オームコンタクト１４０の垂直方向の厚さは、前記第２オームコンタクト１３４厚さの径方向への厚さよりも大きく設定している。
図１０を参照すると、前記第２予備オームコンタクト膜１３２上にバリア金属膜１４２を形成する。前記バリア金属膜１４２は、化学気相蒸着工程を通じて形成されたチタニウム窒化膜からなる。図１に示したように、前記バリア金属膜１４２上に金属膜１５０を形成する。化学機械的研磨工程のような平坦化工程を行って前記多層構造の半導体装置の表面を平坦化する。前記図面において、第１バリア金属領域１３２ａ及び第２バリア金属領域１４２ａは、それぞれ平坦化工程を行った後の第２予備オームコンタクト膜１３２及びバリア金属膜１４２を示す。
図１１から図１３は、図１に示した多層構造半導体装置の他の製造方法を示す。詳細には、各構造の形成に対して前述したことは省略する。図１１を参照すると、素子分離領域１０１を有する基板１００、ゲート酸化膜１０２、第１ゲート１０４、ゲートスペーサ１０６、第１ソース／ドレイン領域１０８、第１層間絶縁膜１１０ａ、上部半導体層１１２、第２ゲート酸化膜１１４、第２ゲート１１６、第２ソース／ドレイン領域１１８、第２層間絶縁膜１２０ａが形成され、前記第１層間絶縁膜１１０ａ及び第２層間絶縁膜１２０ａの内部には、コンタクトホール１２２が形成されている。第１予備オームコンタクト膜１６０は、前記コンタクトホール内部の前記第１ソース／ドレイン領域１０８上に形成される。前記第１予備オームコンタクト膜１６０は、望ましくはコバルト膜からなり、これは物理気相蒸着工程のような非等角性蒸着工程を行って形成することができる。
図１２を参照すると、前記コンタクトホール１２２内に第２予備オームコンタクト膜１６４を形成する。前記第２予備オームコンタクト膜１６４は、望ましくはチタニウムからなり、これは等角性蒸着特性を有する化学気相蒸着工程を通じて形成される。前記第２予備オームコンタクト膜１６４に急速熱的シリシデーション工程を行い、例えば、第１ソース／ドレイン領域１０８の上部面及び第２ソース／ドレイン領域１１８の側壁上にチタニウムシリサイド膜を形成することで第１オームコンタクト１７０及び第２オームコンタクト１６６をそれぞれ形成する。前記シリシデーション工程によって、第１ソース／ドレイン領域１０８の上部面の第１予備オームコンタクト膜もシリシデーションされ、例えば、コバルトシリサイド膜に形成される。
図１３を参照すると、前記第２予備オームコンタクト膜１６４上にバリア金属膜１５５を形成する。前記バリア金属膜１５５は、例えば、チタニウム窒化膜からなり、化学気相蒸着工程のような等角性蒸着特性を有する工程を行って形成される。次に、前記コンタクトホール１２２を満たすように蒸着工程を行って金属膜（図示せず）を形成し、表面を平坦化させることで図１に示したような半導体装置を完成する。
図１４及び図１５は、図２に示した多層構造の半導体装置の製造方法を示す。具体的に、前述したことと類似な形成方法に対してはその説明は省略する。図１４に示したように、素子分離領域１０１を有する基板１００、ゲート酸化膜１０２、第１ゲート１０４、ゲートスペーサ１０６、第１ソース／ドレイン領域１０８、第１層間絶縁膜１１０ａ、上部半導体層１１２、第２ゲート酸化膜１１４、第２ゲート１１６、第２ソース／ドレイン領域１１８及び第２層間絶縁膜１２０ａが形成され、前記第１層間絶縁膜１１０ａ及び第２層間絶縁膜１２０ａには、コンタクトホール１２２が形成される。第１予備オームコンタクト膜１８０は、前記コンタクトホール１２２の内部に形成される。前記第１予備オームコンタクト膜１８０は、望ましくはコバルト膜からなり、これは物理気相蒸着工程のような非等角性蒸着工程を行って形成することができる。前記第１予備オーム膜上１８０には、物理気相蒸着工程のような工程を行ってキャッピング膜１８２を形成する。
前記コンタクトホール１２２の入口部位に形成されている第１予備オームコンタクト膜１８０及びキャッピング膜１８２を除去するために、前記第１予備オームコンタクト膜１８０及びキャッピング膜１８２を部分的にエッチバックする。したがって、示したように、前記第１ソース／ドレイン領域１０８上に第１予備オームコンタクト膜１８０及びキャッピング膜１８２が形成される。
図１５を参照すると、前記コンタクトホール１２２内に第２予備オームコンタクト膜１８４を形成する。前記第２予備オームコンタクト膜１８４は、化学気相蒸着工程のような等角性蒸着特性を有する工程を行って蒸着されたチタニウムに形成される。前記第２ソース／ドレイン領域の側方に位置する第２予備オームコンタクト膜１８４は急速熱的シリシデーション工程を通じてチタニウムシリサイド膜のような第２オームコンタクト１８６に転換される。前記チタニウム窒化膜のようなバリア金属膜（図示せず）をコンタクトホール内に形成し、その次に前記コンタクトホール１２２内に金属膜（図示せず）を形成してこれを平坦化することで、図２に示した半導体装置を完成する。
図１６から図１８は、図３に示した多層半導体装置の製造方法を示す。具体的に、前述したことと類似の構造の形成に対してはその説明を省略する。図１６に示したように、素子分離領域１０１が形成されている基板１００、ゲート酸化膜１０２、第１ゲート１０４、スペーサ１０６、第１ソース／ドレイン領域１０８,第１層間絶縁膜１１０ａ、上部半導体層１１２、第２ゲート酸化膜１１４、第２ゲート１１６、第２ソース／ドレイン領域１１８、第２層間絶縁膜１２０ａが形成され、前記第１層間絶縁膜１１０ａ及び第２層間絶縁膜１２０ａには、コンタクトホール１２２が形成されている。前記コンタクトホール１２２内には、第１予備オームコンタクト膜１９０が形成されている。前記第１予備オームコンタクト膜１９０は、望ましくはコバルト膜からなり、物理気相蒸着工程のように非等角性の蒸着特性を有する工程を通じて形成される。前記物理気相蒸着工程のように非等角性の工程が行われても、前記第１予備オームコンタクト膜１９０は、前記第１ソースドレイン領域１０８上に先に形成され、わずかな量の前記第１予備オームコンタクト膜１９０が前記第２ソースドレイン領域１１８と接するコンタクトホール１２２の側壁に多少蒸着することができる。
図１７を参照すると、前記コンタクトホール１２２内にバリア金属膜１９２を形成する。前記バリア金属膜１９２は、化学気相蒸着工程によって形成されるチタニウム窒化膜からなる。
図１８を参照すると、前記第１予備オームコンタクト膜１９０に急速熱的シリシデーション工程を行うことで、前記第１ソース／ドレイン領域１０８及び前記第２ソースドレイン領域１１８と隣接してオームコンタクト膜（１９１、１９３）を形成する。前記オームコンタクト膜は、コバルトシリサイド膜からなることができる。前記コンタクトホール１２２内に金属膜（図示せず）を満たし、これを平坦化することで図３に示した半導体装置を完成する。
図１９から図２２は、図４に示した多層構造半導体装置の製造方法を示す。具体的に、前述した構成に対する詳細な説明は省略する。図１９を参照すると、素子分離領域２０２を有する基板２００、ゲート酸化膜２０４、第１ゲート２０６、ゲートスペーサ２０８、第１ソース／ドレイン領域２１０を形成する。前記第１ゲート２０６及びゲートスペーサ２０８上にキャッピング酸化膜２１２を形成してもよい。前記第１ゲート２０６及び基板２００上に化学気相蒸着及び化学機械的研磨工程を行って第１層間絶縁膜２１４を形成する。前記第１層間絶縁膜２１４に、第１側壁が露出する第１予備コンタクトホール２１５を形成する。前記第１層間絶縁膜２１４にエピタキシャル工程を行って、前記第１予備コンタクトホール２１５を経て伸びる第１上部半導体層２１８を形成する。
図２０を参照すると、前記第１上部半導体層２１８上に第２ゲート酸化膜２２０を形成する。前記第２上部半導体層２３０上に前記第２ゲート２２２及び第２ソースドレイン領域２２４を形成する。前記第２ゲート２２２及び第１上部半導体層２１８上に第２層間絶縁膜２２６を形成する。前記第２層間絶縁膜２２６に第２側壁及び前記第１上部半導体層の表面が露出する第２予備コンタクトホール２２７を形成する。エピタキシャル工程を行って前記第２予備コンタクトホール２２７を経て伸びるシリコンを成長させることで、前記第２層間絶縁膜２２６上に第２上部半導体層２３０を形成する。前記第２上部半導体層２３０に第３ゲート酸化膜２３２、第３ゲート２３４及び第３ソース／ドレイン領域２３６を形成する。前記第３ゲート２３４及び前記第２上部半導体層２３０上に第３層間絶縁膜２３８を形成する。
図２１を参照すると、前記第３層間絶縁膜２３８上にハードマスク膜２３９を形成する。第１層間絶縁膜２１４、第２層間絶縁膜２２６、第３層間絶縁膜２３８それぞれにコンタクトホール２４６を形成する。前記コンタクトホール２４６は、フォトリソグラフィ工程を行って形成され、前記コンタクトホール２４６は、この前形成されていた予備コンタクトホールの部位を含んで形成される。図示したように、参照番号２１４ａ、２２６ａ、及び２３８ａは、前記コンタクトホール２４６を形成した後の第１層間絶縁膜、第２層間絶縁膜、及び第３層間絶縁膜をそれぞれ示す。
図２２を参照すると、例えば、コバルトを非等角的に蒸着させ、急速熱処理によってシリシデーションさせて形成されたコバルトシリサイドであって、前記第１ソース／ドレイン領域２１０上に下部オームコンタクト膜２５０を形成する。前記コンタクトホール２４６内に等角性蒸着工程を行ってチタニウム膜のような第２予備オームコンタクト膜２５４を形成する。その後、急速熱的シリシデーション工程を行うことで、前記第２ソースドレイン領域２２４及び第３ソース／ドレイン領域２３６の側部に該当する第２予備オームコンタクト膜２５４をチタニウムシリサイド膜のような側壁オームコンタクト２５６に転換する。追加的に、前記急速熱的シリシデーション工程を行うことで、前記第１ソースドレイン領域２１０上の第２予備オームコンタクト膜２５４を上部オームコンタクト２５２に転換する。したがって、前記第１ソースドレイン領域２１０上のオームコンタクト２５３は、コバルトシリサイド及びチタニウムシリサイドを含む。前記コンタクトホールを満たす金属膜の形成（図示せず）及び前記ハードマスク２３９を除去する工程を行って図４に示した多層構造の半導体装置を完成する。
図２３から図２６は、底面及び側壁両側のオームコンタクトは半導体装置が動作されるのに十分な電流が流れるようになることを説明するための図面である。図２５及び図２６にて、例示１は、ＰＶＤ−Ｔｉ ５００Å／ＣＶＤ−Ｔｉ ３０Åであり、例示２は、ＰＶＤ−ＣＯ ３００Å／ＣＶＤ−Ｔｉ ３０Åであり、例示３は、ＣＶＤ−Ｔｉ ５０Åである。
以上説明したように、本発明によると、多層構造の半導体装置において、他の工程を適用した他の物質を用いて形成することもできる。
以上、本発明の実施例によって詳細に説明したが、本発明はこれに限定されず、本発明が属する技術分野において通常の知識を有するものであれば本発明の思想と精神を離脱することなく、本発明を修正または変更できる。
本発明の一実施例による多層構造半導体装置を示す概略図。 本発明の他の実施例による多層構造半導体装置を示す概略図。 本発明の更に他の実施例による多層構造半導体装置を示す概略図。 本発明の他の実施例による第１上部半導体層及び第２上部半導体層を含む多層構造半導体装置を示す概略図。 図１の多層構造半導体装置の製造方法を示す概略断面図。 図１の多層構造半導体装置の製造方法を示す概略断面図。 図１の多層構造半導体装置の製造方法を示す概略断面図。 図１の多層構造半導体装置の製造方法を示す概略断面図。 図１の多層構造半導体装置の製造方法を示す概略断面図。 図１の多層構造半導体装置の製造方法を示す概略断面図。 図１の多層構造半導体装置の他の製造方法を示す概略断面図。 図１の多層構造半導体装置の他の製造方法を示す概略断面図。 図１の多層構造半導体装置の他の製造方法を示す概略断面図。 図２の多層構造半導体装置の製造方法を示す概略断面図。 図２の多層構造半導体装置の製造方法を示す概略断面図。 図３の多層構造半導体装置の製造方法を示す概略断面図。 図３の多層構造半導体装置の製造方法を示す概略断面図。 図３の多層構造半導体装置の製造方法を示す概略断面図。 図４の多層構造半導体装置の製造方法を示す概略断面図。 図４の多層構造半導体装置の製造方法を示す概略断面図。 図４の多層構造半導体装置の製造方法を示す概略断面図。 図４の多層構造半導体装置の製造方法を示す概略断面図。 本発明とは異なる比較例と電流との関係を示す概略図。 本発明とは異なる比較例と抵抗との関係を示す概略図。 本発明の実施例と下部コンタクト抵抗との関係を示す概略図。 本発明の実施例と側壁コンタクト抵抗との関係を示す概略図。
符号の説明
１００：基板、１２０：ゲート酸化膜、１０４：第１ゲート、１０６：スペーサ、１０８：第１ソース／ドレイン領域、１１０ａ：第１層間絶縁膜、１１２：上部半導体層、１１４：第２ゲート酸化膜、１１６：第２ゲート、１１８：第２ソース／ドレイン領域、１２０ａ：第２層間絶縁膜、１２２：コンタクトホール、１２４：第１予備オームコンタクト膜、１２６：キャッピング膜、１３０：下部オームコンタクト膜、１３２ａ、１４２ａ：バリア金属領域、１３４：第２オームコンタクト、１３６：上部オームコンタクト膜、１４０：第１オームコンタクト

Claims (18)

  1. 第１半導体層上に第１絶縁膜を形成する段階と、
    前記第１絶縁膜上に第２半導体層を形成する段階と、
    前記第２半導体層上に第２絶縁膜を形成する段階と、
    前記第１絶縁膜及び第２絶縁膜を貫いて伸び、前記第１半導体層の上部表面及び前記第２半導体層の側面が露出するコンタクトホールを形成する段階と、
    前記コンタクトホール内に第１予備オームコンタクト膜を非等角性に蒸着する段階と、
    前記コンタクトホール内に第２予備オームコンタクト膜を等角性に蒸着する段階と、
    を含むことを特徴とする半導体装置の製造方法。
  2. 前記第１予備オームコンタクト膜は、前記第１半導体層及び前記第２半導体層と接触し、前記第１予備オームコンタクト膜を第１金属シリサイドに形成するための処理段階を更に含むことを特徴とする請求項１記載の半導体装置の製造方法。
  3. 前記第１予備オームコンタクト膜を第１金属シリサイドに処理した後に、残っている前記第１予備オームコンタクト膜を除去する段階を更に含むことを特徴とする請求項２記載の半導体装置の製造方法。
  4. 前記第１予備オームコンタクト膜はコバルトで形成され、前記第２予備オームコンタクト膜はチタニウムで形成されることを特徴とする請求項１記載の半導体装置の製造方法。
  5. 前記第１半導体層の上部表面上に位置する前記第１予備オームコンタクト膜の垂直方向の厚さは、前記第２半導体層の側壁上に位置した第２オームコンタクト膜の径方向の厚さより厚いことを特徴とする請求項１記載の半導体装置の製造方法。
  6. 前記第２予備オームコンタクト膜上に等角性に蒸着されるバリア金属膜を更に形成することを特徴とする請求項１記載の半導体装置の製造方法。
  7. 第１アクティブ半導体構造部と、
    前記第１アクティブ半導体構造部上に位置する第１絶縁膜と、
    前記第１絶縁膜上に位置する第２アクティブ半導体構造部と、
    前記第１アクティブ半導体構造部に設けられ第１物質からなる第１オームコンタクトと、前記第２アクティブ半導体構造部に設けられ前記第１物質と異なる第２物質からなる第２オームコンタクトとを有するコンタクト構造部と、
    を備えることを特徴とする半導体装置。
  8. 前記第１オームコンタクト上に設けられ、前記第２物質からなる追加的なオームコンタクトを更に備えることを特徴とする請求項７記載の半導体装置。
  9. 前記コンタクト構造部は、前記第１オームコンタクト上に形成されたキャッピング膜を更に有することを特徴とする請求項７記載の半導体装置。
  10. 前記第１物質は、コバルトシリサイドからなることを特徴とする請求項７記載の半導体装置。
  11. 前記第２物質は、チタニウムシリサイドからなることを特徴とする請求項７記載の半導体装置。
  12. 前記第２絶縁膜上に形成された第３アクティブ半導体構造と、
    前記第３アクティブ半導体構造上に形成された第３層間絶縁膜と、を更に備え、
    前記コンタクト構造部は、前記第３層間絶縁膜を貫いて伸びていることを特徴とする請求項７記載の半導体装置。
  13. 前記第３アクティブ半導体構造に設けられ、前記第２物質からなる第３オームコンタクトを備えることを特徴とする請求項１２記載の半導体装置。
  14. 前記コンタクト構造部は、前記第１オームコンタクト及び前記第２オームコンタクトを覆うバリア金属膜を更に有することを特徴とする請求項７記載の半導体装置。
  15. 前記バリア金属膜は、第１バリア金属膜及び第２バリア金属膜が積層された形状を有することを特徴とする請求項１４記載の半導体装置。
  16. 前記コンタクト構造部は、前記第２バリア金属膜を覆い、前記コンタクトホールを満たす金属部を更に有することを特徴とする請求項１５記載の半導体装置。
  17. 第１アクティブ構造部と、
    前記第１アクティブ半導体構造部上に形成された第１絶縁膜と、
    前記第１アクティブ半導体構造部上に位置し、前記第１絶縁膜上に形成された第２アクティブ半導体構造部と、
    前記第２アクティブ構造部上に形成された第２絶縁膜と、
    前記第１アクティブ半導体構造部の表面上に設けられ垂直方向への厚さを有する第１オームコンタクトと、前記第２アクティブ半導体構造部の側壁上に設けられ径方向への厚さを有する第２オームコンタクトとを有し、前記第１アクティブ半導体構造部の垂直方向への厚さが径方向への厚さより厚く形成されているコンタクト構造部と、
    を備えることを特徴とする半導体装置。
  18. 前記第１オームコンタクト及び前記第２オームコンタクトは、互いに異なる物質からなることを特徴とする請求項１７記載の半導体装置。



JP2006121822A 2005-06-09 2006-04-26 多層構造の半導体装置及びその製造方法 Pending JP2006344940A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020050049387A KR100715267B1 (ko) 2005-06-09 2005-06-09 스택형 반도체 장치 및 그 제조 방법
US11/312,441 US20060278985A1 (en) 2005-06-09 2005-12-21 Multilevel semiconductor devices and methods of manufacturing the same

Publications (1)

Publication Number Publication Date
JP2006344940A true JP2006344940A (ja) 2006-12-21

Family

ID=37489768

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006121822A Pending JP2006344940A (ja) 2005-06-09 2006-04-26 多層構造の半導体装置及びその製造方法

Country Status (2)

Country Link
JP (1) JP2006344940A (ja)
DE (1) DE102006015975B4 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020074358A (ja) * 2013-12-26 2020-05-14 株式会社半導体エネルギー研究所 半導体装置

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102012108522A1 (de) * 2012-09-12 2014-03-13 Ams Ag Verfahren zur Herstellung eines Halbleiterstapels und Halbleiterstapel mit rückseitigem Durchkontakt

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5926700A (en) * 1997-05-02 1999-07-20 Advanced Micro Devices, Inc. Semiconductor fabrication having multi-level transistors and high density interconnect therebetween
US5888872A (en) * 1997-06-20 1999-03-30 Advanced Micro Devices, Inc. Method for forming source drain junction areas self-aligned between a sidewall spacer and an etched lateral sidewall
US6887753B2 (en) * 2001-02-28 2005-05-03 Micron Technology, Inc. Methods of forming semiconductor circuitry, and semiconductor circuit constructions

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020074358A (ja) * 2013-12-26 2020-05-14 株式会社半導体エネルギー研究所 半導体装置
JP7358599B2 (ja) 2013-12-26 2023-10-10 株式会社半導体エネルギー研究所 半導体装置

Also Published As

Publication number Publication date
DE102006015975B4 (de) 2008-12-18
DE102006015975A1 (de) 2006-12-21

Similar Documents

Publication Publication Date Title
US8349682B2 (en) Method for fabricating metal gate transistor and polysilicon resistor
CN100385626C (zh) 形成用于半导体器件的栅极结构的方法和半导体器件
TWI249774B (en) Forming method of self-aligned contact for semiconductor device
JP2006054486A (ja) 半導体基板内の分離溝に隣接するコンタクト用開口の形成方法
US20060278985A1 (en) Multilevel semiconductor devices and methods of manufacturing the same
TW201135885A (en) Semiconductor device and method for forming the same
TW200908319A (en) Junction field effect transistors in germanium and silicon-germanium alloys and method for making and using
JP2004040118A (ja) ダマシンビットライン工程を利用した半導体メモリー装置及びその製造方法
US6395598B1 (en) Semiconductor device and method for fabricating the same
JP5010939B2 (ja) 半導体装置の製造方法
JP2001127169A (ja) 半導体装置およびその製造方法
JP2010103242A (ja) 半導体装置の製造方法および半導体装置
TW201005943A (en) Transistor with contact over gate active area
US8823107B2 (en) Method for protecting the gate of a transistor and corresponding integrated circuit
JP2009099815A (ja) 半導体装置の製造方法
JP2006344940A (ja) 多層構造の半導体装置及びその製造方法
JP2011044625A (ja) 半導体装置、および半導体装置の製造方法
US20090140332A1 (en) Semiconductor device and method of fabricating the same
US8288279B1 (en) Method for forming conductive contact
JP2004040117A (ja) ダマシーンゲート及びエピタキシャル工程を利用した半導体メモリー装置及びその製造方法
JP2003298050A (ja) 半導体装置の製造方法
JP2006339597A (ja) 半導体装置およびその製造方法
JP2003100890A (ja) 容量素子の製造方法
US20060043496A1 (en) Semiconductor device and method for fabricating the same
JP4984697B2 (ja) 半導体装置の製造方法