JP2006344662A - Probe card, dc characteristic measuring method using this, and semiconductor device - Google Patents

Probe card, dc characteristic measuring method using this, and semiconductor device Download PDF

Info

Publication number
JP2006344662A
JP2006344662A JP2005167003A JP2005167003A JP2006344662A JP 2006344662 A JP2006344662 A JP 2006344662A JP 2005167003 A JP2005167003 A JP 2005167003A JP 2005167003 A JP2005167003 A JP 2005167003A JP 2006344662 A JP2006344662 A JP 2006344662A
Authority
JP
Japan
Prior art keywords
probe
ground
pin
wiring
wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005167003A
Other languages
Japanese (ja)
Other versions
JP4784158B2 (en
Inventor
Eiki Yasu
英姫 安
Kazuhiko Ito
和彦 伊藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2005167003A priority Critical patent/JP4784158B2/en
Publication of JP2006344662A publication Critical patent/JP2006344662A/en
Application granted granted Critical
Publication of JP4784158B2 publication Critical patent/JP4784158B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Abstract

<P>PROBLEM TO BE SOLVED: To improve measurement reproducibility and measurement accuracy by suppressing oscillation of a current flowing through a probe pin in DC characteristic measurement of a high frequency semiconductor device. <P>SOLUTION: In the DC characteristic measurement of a wafer 1 fixed onto a wafer chuck 2; a ground contact pin 9 is provided on the rear surface of a probe card 5, and a lower end thereof is brought into contact with the wafer chuck 2. It is possible to shorten wiring extending from a probe pin 4b to the wafer chuck 2 by constituting the probe card 5 in such a manner. Consequently, the probe pin 4b and the wafer chuck 2 can be connected with each other in low impedance. It is therefore possible to prevent oscillation of a current flowing through the probe pin 4b, and hence to improve measurement reproducibility and measurement accuracy. <P>COPYRIGHT: (C)2007,JPO&INPIT

Description

本発明は半導体装置の直流特性測定を行うためのプローブカード、およびこれを用いた直流特性測定方法に関するものである。   The present invention relates to a probe card for measuring DC characteristics of a semiconductor device, and a DC characteristic measuring method using the same.

高周波用半導体装置は高周波における利得が高く、通信機器や携帯電話などに広く用いられている。このような半導体装置の直流特性測定を行う例について、以下に説明する。   High-frequency semiconductor devices have a high gain at high frequencies, and are widely used in communication devices and mobile phones. An example of measuring the DC characteristics of such a semiconductor device will be described below.

図６は、高周波用半導体装置の直流特性測定に用いられるプローブカードの断面図である。
測定装置のウェハチャック２の上にウェハ１が固定され、その表面にはプローブパッド３ａ、３ｂが設けられている。プローブカード５はプローブピン４ａ、４ｂを有し、これらのピンはそれぞれプローブパッド３ａ、３ｂと接触している。プローブピン４ｂは、発振防止用コンデンサ７を介して、ウェハチャック２と接続されている。 FIG. 6 is a cross-sectional view of a probe card used for measuring DC characteristics of a high-frequency semiconductor device.
A wafer 1 is fixed on a wafer chuck 2 of a measuring apparatus, and probe pads 3a and 3b are provided on the surface thereof. The probe card 5 has probe pins 4a and 4b, which are in contact with the probe pads 3a and 3b, respectively. The probe pin 4b is connected to the wafer chuck 2 via an oscillation preventing capacitor 7.

プローブピン４ａ−４ｂ間に電圧を印加して、プローブピン４ｂに流れる電流を測定する場合について考える。仮に、プローブピン４ｂがウェハチャック２と接続されていないとすると、プローブパッド３ｂからプローブピン４ｂに流れ込む電流と、プローブピン４ｂに残留する電流とが干渉して、プローブピン４ｂを流れる電流が発振することがある。
しかし実際には、プローブピン４ｂはウェハチャック２と接続されている。このためプローブピン４ｂに流れ込んだ電流は、そこに残留することなくウェハチャック２に流れる。このようにして、プローブピン４ｂを流れる電流が発振することを抑制している（例えば、特許文献１参照）。 Consider a case where a voltage is applied between the probe pins 4a and 4b to measure a current flowing through the probe pin 4b. If the probe pin 4b is not connected to the wafer chuck 2, the current flowing into the probe pin 4b from the probe pad 3b interferes with the current remaining in the probe pin 4b, and the current flowing through the probe pin 4b oscillates. There are things to do.
In practice, however, the probe pin 4 b is connected to the wafer chuck 2. For this reason, the current flowing into the probe pin 4b flows to the wafer chuck 2 without remaining there. In this way, the oscillation of the current flowing through the probe pin 4b is suppressed (see, for example, Patent Document 1).

特開２００４−２３３１５５号公報JP 2004-233155 A

しかし、上記従来のプローブカードを用いた直流特性測定において、測定装置の構成によっては、プローブピン４ｂとウェハチャック２とを接続する配線が長くなる。この配線が長くなると、プローブピン４ｂとウェハチャック２とを低インピーダンスで接続できないため、プローブピン４ｂを流れる電流の発振を十分に抑制できない事態が生じ得る。この場合、十分な測定再現性、測定精度を得ることが困難となる。   However, in the DC characteristic measurement using the conventional probe card, the wiring connecting the probe pin 4b and the wafer chuck 2 becomes long depending on the configuration of the measuring apparatus. If this wiring becomes long, the probe pin 4b and the wafer chuck 2 cannot be connected with a low impedance, so that it may occur that the oscillation of the current flowing through the probe pin 4b cannot be sufficiently suppressed. In this case, it becomes difficult to obtain sufficient measurement reproducibility and measurement accuracy.

本発明は上記課題を解決するためになされたもので、半導体装置の直流特性測定において、優れた測定再現性、測定精度が得られるプローブカード、およびこれを用いた直流特性測定方法を提供することを目的とする。   The present invention has been made to solve the above problems, and provides a probe card capable of obtaining excellent measurement reproducibility and measurement accuracy in DC characteristic measurement of a semiconductor device, and a DC characteristic measurement method using the same. With the goal.

本発明に係るプローブカードは、ウェハチャック上に固定されたウェハのプローブパッドにプローブピンを接触させて直流特性測定を行うためのプローブカードであって、プローブピンと、前記プローブピンと接続されたプローブ配線と、前記プローブ配線と接続された発振防止コンデンサと、前記発振防止コンデンサと接続されたグラウンド配線と、前記グラウンド配線と接続され、前記プローブピンと同一の面に固定されたグラウンド接触手段とを備えたことを特徴とする。   A probe card according to the present invention is a probe card for measuring a DC characteristic by bringing a probe pin into contact with a probe pad of a wafer fixed on a wafer chuck, and the probe pin and a probe wiring connected to the probe pin And an oscillation prevention capacitor connected to the probe wiring, a ground wiring connected to the oscillation prevention capacitor, and a ground contact means connected to the ground wiring and fixed to the same surface as the probe pin. It is characterized by that.

また、本発明に係る半導体装置の直流特性測定方法は、プローブピンと、前記プローブピンと接続されたプローブ配線と、前記プローブ配線と接続された発振防止コンデンサと、前記発振防止コンデンサと接続されたグラウンド配線と、前記グラウンド配線と接続され、前記プローブピンと同一の面に固定されたグラウンド接触手段とを備えたプローブカードの前記プローブピンを、ウェハチャック上に固定されたウェハのプローブパッドに接触させ、前記グラウンド接触手段を前記ウェハチャックに接触させて行うことを特徴とする。
本発明のその他の特徴については、以下において詳細に説明する。 Further, the DC characteristic measuring method of the semiconductor device according to the present invention includes a probe pin, a probe wiring connected to the probe pin, an oscillation preventing capacitor connected to the probe wiring, and a ground wiring connected to the oscillation preventing capacitor. And the probe pin of the probe card having ground contact means connected to the ground wiring and fixed to the same surface as the probe pin is brought into contact with the probe pad of the wafer fixed on the wafer chuck, The ground contact means is brought into contact with the wafer chuck.
Other features of the present invention are described in detail below.

本発明によれば、半導体装置の直流特性測定において、優れた測定再現性、測定精度が得られるプローブカード、およびこれを用いた直流特性測定方法を得ることができる。   ADVANTAGE OF THE INVENTION According to this invention, in the direct current | flow characteristic measurement of a semiconductor device, the probe card which can obtain the outstanding measurement reproducibility and measurement accuracy, and the direct current | flow characteristic measurement method using the same can be obtained.

以下、図面を参照しながら本発明の実施の形態について説明する。なお、各図において同一または相当する部分には同一符号を付して、その説明を簡略化ないし省略する。   Hereinafter, embodiments of the present invention will be described with reference to the drawings. In the drawings, the same or corresponding parts are denoted by the same reference numerals, and the description thereof is simplified or omitted.

実施の形態１．
まず、本実施の形態に係るプローブカードの構成について説明する。
図１は、高周波用半導体装置の直流特性をウェハ状態で測定する際の、ウェハおよびプローブカードの断面図である。
ウェハ１は、測定装置のウェハチャック２の上に固定されている。ウェハ１の表面にはプローブパッド３ａ、３ｂが設けられている。プローブパッド３ａに、プローブピン４ａの下端部が接触している。プローブピン４ａの上端部はプローブカード５の裏面に固定されている。プローブパッド３ｂに、プローブピン４ｂの下端部が接触している。プローブピン４ｂの上端部はプローブカード５の裏面に固定されている。
プローブピン４ｂの上端部はプローブ配線６と接続されている。プローブ配線６は、発振防止用コンデンサ７の一方の端子と接続されている。発振防止用コンデンサ７の他方の端子は、グラウンド配線８と接続されている。また、発振防止用コンデンサ７は、プローブカード５の表面に固定されている。また、その容量は、１０２〜１０４ｐＦ程度である。
グラウンド配線８は、グラウンド接触ピン９に接続されている。グラウンド接触ピン９の上端部はプローブカード５の裏面に固定され、下端部はウェハチャック２の表面に接触している。グラウンド接触ピン９の上端部から下端部までの高さは、２００〜５００μｍ程度である。 Embodiment 1 FIG.
First, the configuration of the probe card according to the present embodiment will be described.
FIG. 1 is a cross-sectional view of a wafer and a probe card when measuring DC characteristics of a high-frequency semiconductor device in a wafer state.
The wafer 1 is fixed on the wafer chuck 2 of the measuring apparatus. Probe pads 3 a and 3 b are provided on the surface of the wafer 1. The lower end portion of the probe pin 4a is in contact with the probe pad 3a. The upper end portion of the probe pin 4 a is fixed to the back surface of the probe card 5. The lower end portion of the probe pin 4b is in contact with the probe pad 3b. The upper end of the probe pin 4 b is fixed to the back surface of the probe card 5.
The upper end portion of the probe pin 4 b is connected to the probe wiring 6. The probe wiring 6 is connected to one terminal of the oscillation preventing capacitor 7. The other terminal of the oscillation preventing capacitor 7 is connected to the ground wiring 8. The oscillation prevention capacitor 7 is fixed to the surface of the probe card 5. Moreover, the capacity | capacitance is about 10 < 2 > -10 < 4 > pF.
The ground wiring 8 is connected to the ground contact pin 9. The upper end portion of the ground contact pin 9 is fixed to the back surface of the probe card 5, and the lower end portion is in contact with the surface of the wafer chuck 2. The height from the upper end portion to the lower end portion of the ground contact pin 9 is about 200 to 500 μm.

また、グラウンド接触ピン９は、例えば伸縮可能なポゴピンや、カンチレバーなどの他、プローブピン４ａ、４ｂと同様の構造であっても良い。また、グラウンド接触ピン９の本数は、一本のみでも複数本であっても良い。   In addition, the ground contact pin 9 may have a structure similar to that of the probe pins 4a and 4b other than, for example, an extendable pogo pin and a cantilever. Further, the number of ground contact pins 9 may be only one or plural.

図１に示したプローブピン４ｂは、プローブ配線６、発振防止用コンデンサ７、グラウンド配線８、およびグラウンド接触ピン９を経由してウェハチャック２に接続されている。上述したように、グラウンド接触ピン９はプローブカード５の裏面に固定され、その高さは２００〜５００μｍ程度である。このため、プローブピン４ｂからウェハチャック２に至るまでの配線を、十分に短くすることができる。   The probe pin 4b shown in FIG. 1 is connected to the wafer chuck 2 via the probe wiring 6, the oscillation preventing capacitor 7, the ground wiring 8, and the ground contact pin 9. As described above, the ground contact pin 9 is fixed to the back surface of the probe card 5 and has a height of about 200 to 500 μm. For this reason, the wiring from the probe pin 4b to the wafer chuck 2 can be sufficiently shortened.

次に、図１に示したプローブカード５を用いて、ウェハ１の直流特性測定を行う方法について説明する。
例えば、図１に示した状態で、プローブピン４ａ−４ｂ間に所定電圧を印加して、プローブパッド３ｂからプローブピン４ｂに流れ込む電流値を測定する。このときプローブピン４ｂを流れる電流を、プローブ配線６、発振防止用コンデンサ７、グラウンド配線８、およびグラウンド接触ピン９を経由してウェハチャック２に流すことができる。これにより、プローブピン４ｂに電流が残留することを防ぎ、プローブピン４ｂを流れる電流の発振を抑制することができる。 Next, a method for measuring DC characteristics of the wafer 1 using the probe card 5 shown in FIG. 1 will be described.
For example, in the state shown in FIG. 1, a predetermined voltage is applied between the probe pins 4a and 4b, and the current value flowing from the probe pad 3b into the probe pin 4b is measured. At this time, the current flowing through the probe pin 4 b can be passed to the wafer chuck 2 via the probe wiring 6, the oscillation prevention capacitor 7, the ground wiring 8, and the ground contact pin 9. Thereby, it is possible to prevent the current from remaining in the probe pin 4b and to suppress the oscillation of the current flowing through the probe pin 4b.

従って、高周波用半導体装置のウェハの直流特性測定を行う際に、優れた測定再現性と、優れた測定精度とを得ることができる。   Therefore, when measuring the direct current characteristics of the wafer of the high-frequency semiconductor device, it is possible to obtain excellent measurement reproducibility and excellent measurement accuracy.

実施の形態２．
まず、本実施の形態に係るプローブカードの構成について説明する。ここでは、実施の形態１の構成と異なる点を中心に説明する。
図２は、高周波用半導体装置の直流特性をウェハ状態で測定する際の、ウェハおよびプローブカードの断面図である。図１で示したグラウンド接触ピン９に置き換えて、プローブカード５の裏面に、ウェハチャック２と対向するように、接地電極面１０が固定されている。接地電極面１０は、例えば銅薄膜などにより形成される。 Embodiment 2. FIG.
First, the configuration of the probe card according to the present embodiment will be described. Here, the description will focus on the differences from the configuration of the first embodiment.
FIG. 2 is a cross-sectional view of the wafer and the probe card when the DC characteristics of the high-frequency semiconductor device are measured in the wafer state. Instead of the ground contact pins 9 shown in FIG. 1, a ground electrode surface 10 is fixed on the back surface of the probe card 5 so as to face the wafer chuck 2. The ground electrode surface 10 is formed of, for example, a copper thin film.

ウェハ１の直流特性測定を行う際には、接地電極面１０とウェハチャック２との物理的距離は非常に近くなり（２００〜５００μｍ程度）、両者は静電結合する。このため、接地電極面１０をグラウンド面とみなすことができる。従って、図２に示したプローブピン４ｂを、プローブ配線６、発振防止用コンデンサ７、グラウンド配線８を経由して、グラウンド面に接続することができる。
これにより、プローブピン４ｂからグラウンド面に至る配線を、従来技術と比較して短くすることができる。 When the DC characteristics of the wafer 1 are measured, the physical distance between the ground electrode surface 10 and the wafer chuck 2 is very close (about 200 to 500 μm), and both are electrostatically coupled. For this reason, the ground electrode surface 10 can be regarded as a ground surface. Therefore, the probe pin 4b shown in FIG. 2 can be connected to the ground plane via the probe wiring 6, the oscillation preventing capacitor 7, and the ground wiring 8.
Thereby, the wiring from the probe pin 4b to the ground surface can be shortened as compared with the prior art.

また、上述したように、ウェハ１の直流特性測定を行う際には、接地電極面１０とウェハチャック２とが静電結合する。このため、接地電極面１０とウェハチャック２との間を、コンデンサと見なすこともできる。このコンデンサは所定の容量を有しているので、発振防止用コンデンサとして機能する。従って、発振防止用コンデンサ７を省略するようにしても良い。
すなわち、発振防止用コンデンサ７、グラウンド配線８を設けることなく、プローブ配線６を接地電極面１０と接続するようにしても良い。 Further, as described above, when the DC characteristics of the wafer 1 are measured, the ground electrode surface 10 and the wafer chuck 2 are electrostatically coupled. For this reason, the space between the ground electrode surface 10 and the wafer chuck 2 can be regarded as a capacitor. Since this capacitor has a predetermined capacity, it functions as an oscillation prevention capacitor. Therefore, the oscillation preventing capacitor 7 may be omitted.
That is, the probe wiring 6 may be connected to the ground electrode surface 10 without providing the oscillation preventing capacitor 7 and the ground wiring 8.

本実施の形態の変形例として、図３に示すように、接地電極面１０に誘電体１１を設けるようにしても良い。例えば、接地電極面１０にポリイミド等を塗布して、接地電極面１０に誘電体１１を形成する。または、接地電極面１０にシリコン酸化膜などの絶縁膜を蒸着して、誘電体１１を形成する。
このような構造とすることにより、ウェハ１の直流特性測定を行う際に、接地電極面１０とウェハチャック２との間の静電容量を増加させることができる。従って、プローブピン４ｂを流れる電流の発振抑制効果をさらに向上させることができる。
この場合も、接地電極面１０とウェハチャック２との間を、コンデンサと見なすことができる。このコンデンサは所定の容量を有しているので、発振防止用コンデンサとして機能する。従って、発振防止用コンデンサ７を省略するようにしても良い。 As a modification of the present embodiment, a dielectric 11 may be provided on the ground electrode surface 10 as shown in FIG. For example, polyimide or the like is applied to the ground electrode surface 10 to form the dielectric 11 on the ground electrode surface 10. Alternatively, an insulating film such as a silicon oxide film is deposited on the ground electrode surface 10 to form the dielectric 11.
With such a structure, the capacitance between the ground electrode surface 10 and the wafer chuck 2 can be increased when the DC characteristics of the wafer 1 are measured. Therefore, the effect of suppressing oscillation of the current flowing through the probe pin 4b can be further improved.
Also in this case, the space between the ground electrode surface 10 and the wafer chuck 2 can be regarded as a capacitor. Since this capacitor has a predetermined capacity, it functions as an oscillation prevention capacitor. Therefore, the oscillation preventing capacitor 7 may be omitted.

次に、図２に示したプローブカード５を用いて、ウェハ１の直流特性測定を行う方法について説明する。
実施の形態１と同様に、プローブピン４ａをプローブパッド３ａに接触させ、プローブピン４ｂをプローブパッド３ｂに接触させる。このとき、接地電極面１０がウェハチャック２と対向するように固定されている。
この状態で、プローブピン４ａ−４ｂ間に所定電圧を印加して、プローブピン４ｂを流れる電流値を測定する。このとき、プローブピン４ｂに流れる電流を、プローブ配線６、発振防止用コンデンサ７、グラウンド配線８を経由して接地電極面１０に流すことができる。これにより、プローブピン４ｂを流れる電流の発振を抑制することができる。 Next, a method for measuring DC characteristics of the wafer 1 using the probe card 5 shown in FIG. 2 will be described.
As in the first embodiment, the probe pin 4a is brought into contact with the probe pad 3a, and the probe pin 4b is brought into contact with the probe pad 3b. At this time, the ground electrode surface 10 is fixed so as to face the wafer chuck 2.
In this state, a predetermined voltage is applied between the probe pins 4a-4b, and the value of the current flowing through the probe pin 4b is measured. At this time, the current flowing through the probe pin 4 b can be passed to the ground electrode surface 10 via the probe wiring 6, the oscillation prevention capacitor 7, and the ground wiring 8. Thereby, the oscillation of the current flowing through the probe pin 4b can be suppressed.

また、図２に示したプローブカード５の発振防止用コンデンサ７を省略した場合には、プローブピン４ｂに流れる電流を、プローブ配線６、接地電極面１０を経由してウェハチャック２に流すことができる。これにより、プローブピン４ｂを流れる電流の発振を抑制することができる。   Further, when the oscillation prevention capacitor 7 of the probe card 5 shown in FIG. 2 is omitted, the current flowing through the probe pin 4 b can be supplied to the wafer chuck 2 via the probe wiring 6 and the ground electrode surface 10. it can. Thereby, the oscillation of the current flowing through the probe pin 4b can be suppressed.

図３に示したプローブカード５を用いて、ウェハ１の直流特性測定を行う方法については、図２に示したプローブカード５を用いた場合と同様であるので、説明を省略する。
なお、図３に示したプローブカード５を用いた場合は、接地電極面１０とウェハチャック２との間の静電容量を、図２のプローブカード５を用いた場合よりも大きくすることができる。従ってこの場合、図２のプローブカード５を用いた場合よりも、発振抑制効果を向上させることができる。 The method for measuring the direct current characteristics of the wafer 1 using the probe card 5 shown in FIG. 3 is the same as that using the probe card 5 shown in FIG.
When the probe card 5 shown in FIG. 3 is used, the capacitance between the ground electrode surface 10 and the wafer chuck 2 can be made larger than when the probe card 5 shown in FIG. 2 is used. . Therefore, in this case, the oscillation suppression effect can be improved as compared with the case where the probe card 5 of FIG. 2 is used.

実施の形態３．
本実施の形態に係る半導体装置について説明する。
図４（ａ）は、高周波用半導体装置の直流特性をウェハ状態で測定する際の、ウェハの平面図である。図４（ｂ）は、図４（ａ）のＡ−Ａ’の部分の断面図である。
図４（ａ）、（ｂ）に示すように、ウェハ１の裏面から表面に貫通するバイアホール１２が形成されている。ウェハ１の裏面と、バイアホール１２の内面とを覆うように、裏面電極１３が形成されている。ウェハ１の表面に、ソース配線１４ａと、グラウンド配線１４ｂとが形成されている。ソース配線１４ａの上にはソースパッド１５ａが配置されている。グラウンド配線１４ｂの上にはグラウンドパッド１５ｂが配置されている。グラウンド配線１４ｂは、バイアホール１２を介して裏面電極１３と接続されている。バイアホール１２、ソースパッド１５ａは有効チップＢに配置され、グラウンドパッド１５ｂはダイシングラインＣの上に配置されている。 Embodiment 3 FIG.
A semiconductor device according to this embodiment will be described.
FIG. 4A is a plan view of the wafer when the DC characteristics of the high-frequency semiconductor device are measured in the wafer state. FIG. 4B is a cross-sectional view taken along the line AA ′ in FIG.
As shown in FIGS. 4A and 4B, a via hole 12 penetrating from the back surface of the wafer 1 to the front surface is formed. A back electrode 13 is formed so as to cover the back surface of the wafer 1 and the inner surface of the via hole 12. On the surface of the wafer 1, source wirings 14a and ground wirings 14b are formed. A source pad 15a is disposed on the source wiring 14a. A ground pad 15b is disposed on the ground wiring 14b. The ground wiring 14 b is connected to the back electrode 13 through the via hole 12. The via hole 12 and the source pad 15a are disposed on the effective chip B, and the ground pad 15b is disposed on the dicing line C.

図４（ｂ）に示すように、プローブカード５の裏面には、測定用のソースピン１６ａ、接地用のグラウンドピン１６ｂが固定されている。ソースピン１６ａはソースパッド１５ａに接触し、グラウンドピン１６ｂはグラウンドパッド１５ｂに接触している。ソースピン１６ａはソース配線１７に接続されている。ソース配線１７は発振防止用コンデンサ１８の一方の端子に接続されている。発振防止用コンデンサ１８の他方の端子は、グラウンド配線１９に接続されている。グラウンド配線１９は、グラウンドピン１６ｂに接続されている。
このような構造とすることにより、ソースピン１６ａを、ソース配線１７、発振防止用コンデンサ１８、グラウンド配線１９、グラウンドピン１６ｂ、グラウンドパッド１５ｂ、グラウンド配線１４ｂ、バイアホール１２を経由して、裏面電極１３と接続させることができる。裏面電極１３は、グラウンド面（接地面）とみなせる電極である。すなわち、ソースピン１６ａを、グラウンド面と接続させることができる。 As shown in FIG. 4B, measurement source pins 16 a and grounding ground pins 16 b are fixed to the back surface of the probe card 5. The source pin 16a is in contact with the source pad 15a, and the ground pin 16b is in contact with the ground pad 15b. The source pin 16 a is connected to the source wiring 17. The source wiring 17 is connected to one terminal of the oscillation preventing capacitor 18. The other terminal of the oscillation preventing capacitor 18 is connected to the ground wiring 19. The ground wiring 19 is connected to the ground pin 16b.
With this structure, the source pin 16a is connected to the back surface electrode via the source wiring 17, the oscillation preventing capacitor 18, the ground wiring 19, the ground pin 16b, the ground pad 15b, the ground wiring 14b, and the via hole 12. 13 can be connected. The back electrode 13 is an electrode that can be regarded as a ground plane (ground plane). That is, the source pin 16a can be connected to the ground surface.

裏面電極１３の膜厚は、数μｍ程度であり、ウェハの厚さ（数１００μｍ）と比較して非常に薄い。このため、仮にバイアホール１２の上にグラウンドパッド１５ｂを配置すると、グラウンドピン１６ｂの接触圧によりバイアホール１２部が破損するおそれがある。しかし、上記のようにバイアホール１２をグラウンドパッド１５ｂと異なる位置に配置したことにより、バイアホール１２部を破損することなく、グラウンドピン１６ｂをグラウンドパッド１５ｂと接触させることができる。   The film thickness of the back electrode 13 is about several μm, which is very thin compared to the thickness of the wafer (several hundred μm). For this reason, if the ground pad 15b is arrange | positioned on the via hole 12, there exists a possibility that the via hole 12 part may be damaged by the contact pressure of the ground pin 16b. However, by arranging the via hole 12 at a position different from the ground pad 15b as described above, the ground pin 16b can be brought into contact with the ground pad 15b without damaging the via hole 12 portion.

次に、図４に示したウェハ１の直流特性測定を行う例について説明する。
図示しないが、ウェハの主面上にトランジスタが形成され、ゲート、ドレイン、ソースの各電極が、それぞれゲートパッド、ドレインパッド、ソースパッドに接続されている。測定に用いるプローブカードには、ゲートピン、ドレインピン、ソースピンが設けられている。
測定の準備段階として、ゲートピン、ドレインピン、ソースピンをそれぞれゲートパッド、ドレインパッド、ソースパッドに接触させる。 Next, an example of measuring the DC characteristics of the wafer 1 shown in FIG. 4 will be described.
Although not shown, transistors are formed on the main surface of the wafer, and gate, drain, and source electrodes are connected to a gate pad, a drain pad, and a source pad, respectively. A probe card used for measurement is provided with a gate pin, a drain pin, and a source pin.
As a measurement preparation stage, the gate pin, the drain pin, and the source pin are brought into contact with the gate pad, the drain pad, and the source pad, respectively.

次に、ゲートピン、ドレインピンに所定電圧を印加して、図４に示したソースピン１６ａに流れる電流を測定する。
このとき、ソースピン１６ａに流れる電流を、ソース配線１７、発振防止用コンデンサ１８、グラウンド配線１９、グラウンドピン１６ｂ、グラウンドパッド１５ｂ、グラウンド配線１４ｂ、バイアホール１２を経由して、裏面電極１３に流すことができる。 Next, a predetermined voltage is applied to the gate pin and the drain pin, and the current flowing through the source pin 16a shown in FIG. 4 is measured.
At this time, the current flowing through the source pin 16 a is passed through the source electrode 17, the oscillation prevention capacitor 18, the ground wiring 19, the ground pin 16 b, the ground pad 15 b, the ground wiring 14 b, and the via hole 12 to the back electrode 13. be able to.

以上のように測定を行うことにより、ソースピン１６ａに流れる電流を、裏面電極１３（グラウンド面）に流すことができる。
これにより、高周波用半導体装置のウェハの直流特性測定を行う際に、測定パッドに接触するプローブピンを流れる電流の発振を抑制することができる。 By performing the measurement as described above, the current flowing through the source pin 16a can be passed through the back electrode 13 (ground surface).
Thereby, when measuring the direct current characteristics of the wafer of the high-frequency semiconductor device, it is possible to suppress the oscillation of the current flowing through the probe pins contacting the measurement pad.

次に、図４（ａ）に示した構造の変形例を説明する。
図５（ａ）〜（ｄ）は、ウェハのダイシングラインＣの上にグラウンドパッド１５ｂを配置した例である。図５（ａ）は、バイアホール１２、ソースパッド１５ａをダイシングラインＣの上に配置した例である。図５（ｂ）はバイアホール１２をダイシングラインＣの上に配置し、ソースパッド１５ａを有効チップＢに配置した例である。図５（ｃ）は、バイアホール１２を有効チップＢに配置し、ソースパッド１５ａをダイシングラインＣの上に配置した例である。図５（ｄ）は、バイアホール１２、ソースパッド１５ａを有効チップＢに配置した例である。 Next, a modified example of the structure shown in FIG.
5A to 5D show an example in which the ground pad 15b is disposed on the dicing line C of the wafer. FIG. 5A shows an example in which the via hole 12 and the source pad 15a are arranged on the dicing line C. FIG. FIG. 5B shows an example in which the via hole 12 is arranged on the dicing line C and the source pad 15 a is arranged on the effective chip B. FIG. 5C shows an example in which the via hole 12 is arranged on the effective chip B and the source pad 15 a is arranged on the dicing line C. FIG. 5D shows an example in which the via hole 12 and the source pad 15a are arranged on the effective chip B.

半導体装置が高集積化されると、チップサイズの制約により、有効チップ内にグラウンドパッドを配置することが困難となる場合がある。このような場合であっても、図５（ａ）〜（ｄ）のような構造とすることにより、有効チップ以外の位置（ダイシングラインの上）にグラウンドパッドを配置し、かつ、図４に示したソースピン１６ａをグラウンド面に接続させることができる。   When a semiconductor device is highly integrated, it may be difficult to dispose a ground pad in an effective chip due to restrictions on the chip size. Even in such a case, a ground pad is disposed at a position other than the effective chip (on the dicing line) by using the structure as shown in FIGS. The illustrated source pin 16a can be connected to the ground plane.

実施の形態１に係るプローブカード、測定方法を示す断面図。Sectional drawing which shows the probe card which concerns on Embodiment 1, and a measuring method. 実施の形態２に係るプローブカード、測定方法を示す断面図。Sectional drawing which shows the probe card which concerns on Embodiment 2, and a measuring method. 実施の形態２に係るプローブカード、測定方法を示す断面図。Sectional drawing which shows the probe card which concerns on Embodiment 2, and a measuring method. 実施の形態３に係る半導体装置を示す断面図。FIG. 6 is a cross-sectional view illustrating a semiconductor device according to a third embodiment. 実施の形態３に係る半導体装置を示す断面図。FIG. 6 is a cross-sectional view illustrating a semiconductor device according to a third embodiment. 従来のプローブカード、測定方法を示す断面図。Sectional drawing which shows the conventional probe card and a measuring method.

符号の説明Explanation of symbols

１ ウェハ、２ ウェハチャック、３ａ、３ｂ プローブパッド、４ａ、４ｂ プローブピン、５ プローブカード、７ 発振防止用コンデンサ、９ グラウンド接触ピン、１０ 接地電極面、１１ 誘電体、１２ バイアホール、１３ 裏面電極、１５ａ ソースパッド、１５ｂ グラウンドパッド、１６ａ ソースピン、１６ｂ グラウンドピン、１８ 発振防止用コンデンサ。
DESCRIPTION OF SYMBOLS 1 Wafer, 2 Wafer chuck, 3a, 3b Probe pad, 4a, 4b Probe pin, 5 Probe card, 7 Oscillation prevention capacitor, 9 Ground contact pin, 10 Ground electrode surface, 11 Dielectric, 12 Via hole, 13 Back electrode 15a source pad, 15b ground pad, 16a source pin, 16b ground pin, 18 oscillation prevention capacitor.

Claims (9)

ウェハチャック上に固定されたウェハのプローブパッドにプローブピンを接触させて直流特性測定を行うためのプローブカードであって、
プローブピンと、
前記プローブピンと接続されたプローブ配線と、
前記プローブ配線と接続された発振防止コンデンサと、
前記発振防止コンデンサと接続されたグラウンド配線と、
前記グラウンド配線と接続され、前記プローブピンと同一の面に固定されたグラウンド接触手段と、
を備えたことを特徴とするプローブカード。 A probe card for measuring DC characteristics by bringing probe pins into contact with a probe pad of a wafer fixed on a wafer chuck,
A probe pin;
Probe wiring connected to the probe pins;
An oscillation preventing capacitor connected to the probe wiring;
A ground wiring connected to the oscillation prevention capacitor;
Ground contact means connected to the ground wiring and fixed to the same surface as the probe pin;
A probe card characterized by comprising: ウェハチャック上に固定されたウェハのプローブパッドにプローブピンを接触させて直流特性測定を行うためのプローブカードであって、
プローブピンと、
前記プローブピンと接続されたプローブ配線と、
前記プローブ配線と接続され、前記プローブピンと同一の面に前記ウェハチャックと対向して固定された接地電極面と、
を備えたことを特徴とするプローブカード。 A probe card for measuring DC characteristics by bringing probe pins into contact with a probe pad of a wafer fixed on a wafer chuck,
A probe pin;
Probe wiring connected to the probe pins;
A ground electrode surface connected to the probe wiring and fixed to the same surface as the probe pin so as to face the wafer chuck;
A probe card characterized by comprising: 前記接地電極面に誘電体を設けたことを特徴とする請求項２に記載のプローブカード。   The probe card according to claim 2, wherein a dielectric is provided on the ground electrode surface. プローブピンと、
前記プローブピンと接続されたプローブ配線と、
前記プローブ配線と接続された発振防止コンデンサと、
前記発振防止コンデンサと接続されたグラウンド配線と、
前記グラウンド配線と接続され、前記プローブピンと同一の面に固定されたグラウンド接触手段とを備えたプローブカードの前記プローブピンを、ウェハチャック上に固定されたウェハのプローブパッドに接触させ、前記グラウンド接触手段を前記ウェハチャックに接触させて行うことを特徴とする半導体装置の直流特性測定方法。 A probe pin;
Probe wiring connected to the probe pins;
An oscillation preventing capacitor connected to the probe wiring;
A ground wiring connected to the oscillation prevention capacitor;
The probe pin of a probe card having a ground contact means connected to the ground wiring and fixed to the same surface as the probe pin is brought into contact with a probe pad of a wafer fixed on a wafer chuck, and the ground contact A method for measuring direct current characteristics of a semiconductor device, characterized in that the means is brought into contact with the wafer chuck. プローブピンと、前記プローブピンと接続されたプローブ配線と、前記プローブ配線と接続され、前記プローブピンと同一の面に前記ウェハチャックと対向して固定された接地電極面とを備えたプローブカードの前記プローブピンを、ウェハチャック上に固定されたウェハのプローブパッドに接触させ、前記接地電極面を前記ウェハチャックと対向させて行うことを特徴とする半導体装置の直流特性測定方法。   The probe pin of the probe card comprising: a probe pin; a probe wiring connected to the probe pin; and a ground electrode surface connected to the probe wiring and fixed to the same surface as the probe pin so as to face the wafer chuck The method for measuring the direct current characteristics of a semiconductor device is performed by contacting the probe electrode of the wafer fixed on the wafer chuck with the ground electrode surface facing the wafer chuck. プローブピンと、前記プローブピンと接続されたプローブ配線と、前記プローブ配線と接続され、前記プローブピンと同一の面に前記ウェハチャックと対向して固定された接地電極面と、前記接地電極面に設けた誘電体とを備えたプローブカードの前記プローブピンを、ウェハチャック上に固定されたウェハのプローブパッドに接触させ、前記接地電極面を前記ウェハチャックと対向させて行うことを特徴とする半導体装置の直流特性測定方法。   A probe pin, a probe wire connected to the probe pin, a ground electrode surface connected to the probe wire and fixed to the same surface of the probe pin as opposed to the wafer chuck, and a dielectric provided on the ground electrode surface The probe pin of a probe card having a body is brought into contact with a probe pad of a wafer fixed on a wafer chuck, and the ground electrode surface is opposed to the wafer chuck. Characteristic measurement method. ウェハのダイシングライン上に配置されたパッドと、
前記パッドに接続されたグラウンド接続構造と、
を備えたことを特徴とする半導体装置。 Pads disposed on the wafer dicing line;
A ground connection structure connected to the pad;
A semiconductor device comprising: 前記グラウンド接続構造は、
前記グラウンドパッドと異なる位置で前記ウェハを貫通し、前記接続配線と接続されたバイアホールと、
前記バイアホールと接続され、接地面とみなせる電極と、
を備えたことを特徴とする請求項７に記載の半導体装置。 The ground connection structure is:
A via hole penetrating the wafer at a position different from the ground pad and connected to the connection wiring;
An electrode connected to the via hole and regarded as a ground plane;
The semiconductor device according to claim 7, comprising: プローブピンと、前記プローブピンと接続されたプローブ配線と、前記プローブ配線と接続された発振防止コンデンサと、前記発振防止コンデンサと接続されたグラウンド配線と、前記グラウンド配線と接続されたグラウンドピンとを備えたプローブカードの前記プローブピンを、ウェハのプローブパッドに接触させ、前記グラウンドピンを前記ウェハのダイシングライン上のグラウンドパッドに接触させて行うことを特徴とする半導体装置の直流特性測定方法。
A probe comprising: a probe pin; a probe wiring connected to the probe pin; an oscillation preventing capacitor connected to the probe wiring; a ground wiring connected to the oscillation preventing capacitor; and a ground pin connected to the ground wiring. A method for measuring DC characteristics of a semiconductor device, wherein the probe pins of a card are brought into contact with a probe pad of a wafer, and the ground pins are brought into contact with a ground pad on a dicing line of the wafer.
JP2005167003A 2005-06-07 2005-06-07 Probe card and DC characteristic measuring method using the same Active JP4784158B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005167003A JP4784158B2 (en) 2005-06-07 2005-06-07 Probe card and DC characteristic measuring method using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005167003A JP4784158B2 (en) 2005-06-07 2005-06-07 Probe card and DC characteristic measuring method using the same

Publications (2)

Publication Number Publication Date
JP2006344662A true JP2006344662A (en) 2006-12-21
JP4784158B2 JP4784158B2 (en) 2011-10-05

Family

ID=37641423

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005167003A Active JP4784158B2 (en) 2005-06-07 2005-06-07 Probe card and DC characteristic measuring method using the same

Country Status (1)

Country Link
JP (1) JP4784158B2 (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011111834A1 (en) * 2010-03-12 2011-09-15 東京エレクトロン株式会社 Probe apparatus
WO2013018910A1 (en) * 2011-08-01 2013-02-07 東京エレクトロン株式会社 Probe card for power device
JP2014110381A (en) * 2012-12-04 2014-06-12 Tokyo Seimitsu Co Ltd Prober
CN107765039A (en) * 2017-11-15 2018-03-06 上海华虹宏力半导体制造有限公司 Probe card circuitry and its method of testing
CN113539870A (en) * 2021-06-24 2021-10-22 浙江大学绍兴微电子研究中心 Method for testing electrical characteristics of a switching device on a wafer

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103869109B (en) * 2012-12-12 2017-10-10 华邦电子股份有限公司 Probe card and its welding method

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01288782A (en) * 1988-05-16 1989-11-21 Sumitomo Electric Ind Ltd Probe card
JPH0348842U (en) * 1989-09-19 1991-05-10
JPH0758132A (en) * 1993-08-17 1995-03-03 Nec Corp Method of manufacturing semiconductor device
JP2006317346A (en) * 2005-05-13 2006-11-24 Tokyo Seimitsu Co Ltd Probing system and prober

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01288782A (en) * 1988-05-16 1989-11-21 Sumitomo Electric Ind Ltd Probe card
JPH0348842U (en) * 1989-09-19 1991-05-10
JPH0758132A (en) * 1993-08-17 1995-03-03 Nec Corp Method of manufacturing semiconductor device
JP2006317346A (en) * 2005-05-13 2006-11-24 Tokyo Seimitsu Co Ltd Probing system and prober

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011111834A1 (en) * 2010-03-12 2011-09-15 東京エレクトロン株式会社 Probe apparatus
CN102713650A (en) * 2010-03-12 2012-10-03 东京毅力科创株式会社 Probe apparatus
KR101389251B1 (en) 2010-03-12 2014-04-25 도쿄엘렉트론가부시키가이샤 Probe apparatus
US9658285B2 (en) 2010-03-12 2017-05-23 Tokyo Electron Limited Probe apparatus
WO2013018910A1 (en) * 2011-08-01 2013-02-07 東京エレクトロン株式会社 Probe card for power device
JP2013032938A (en) * 2011-08-01 2013-02-14 Tokyo Electron Ltd Probe card for power device
CN103703381A (en) * 2011-08-01 2014-04-02 东京毅力科创株式会社 Probe card for power device
US9322844B2 (en) 2011-08-01 2016-04-26 Tokyo Electron Limited Probe card for power device
JP2014110381A (en) * 2012-12-04 2014-06-12 Tokyo Seimitsu Co Ltd Prober
CN107765039A (en) * 2017-11-15 2018-03-06 上海华虹宏力半导体制造有限公司 Probe card circuitry and its method of testing
CN107765039B (en) * 2017-11-15 2020-07-31 上海华虹宏力半导体制造有限公司 Probe card circuit and test method thereof
CN113539870A (en) * 2021-06-24 2021-10-22 浙江大学绍兴微电子研究中心 Method for testing electrical characteristics of a switching device on a wafer

Also Published As

Publication number Publication date
JP4784158B2 (en) 2011-10-05

Similar Documents

Publication Publication Date Title
US6727716B1 (en) Probe card and probe needle for high frequency testing
JP4784158B2 (en) Probe card and DC characteristic measuring method using the same
JP2007502429A (en) Probe for device testing
JP5067280B2 (en) Semiconductor wafer measuring device
JP2007517231A (en) Active wafer probe
US11828774B2 (en) Testing head with improved frequency property
WO2004109306A1 (en) Method and apparatus for testing electrical characteristics of object under test
KR101186915B1 (en) Contact structure for inspection
JP2007178163A (en) Inspection unit and outer sheath tube assembly for inspection probe used for it
JP2005049163A (en) Test jig and probe for test apparatus of device for high frequency and high speed
JPH11307601A (en) Semiconductor device
JP2007101455A (en) Probe card
JP2008311285A (en) Semiconductor device, and test circuit and evaluation method using same
US20160025776A1 (en) Probes and probe assemblies for wafer probing
JP2009130217A (en) Semiconductor device and method of manufacturing the same
JP2007081267A (en) Semiconductor device and manufacturing method therefor
JP2006170700A (en) Probe calibration jig, probe card with probe calibration jig and semiconductor wafer measurement device
JP4151790B2 (en) Device for connecting an IC terminal to a reference potential
JPH11352149A (en) Probing card
JPH08226934A (en) Probe
CN217605971U (en) Capacitance testing device and system
JP4661588B2 (en) Wiring board for millimeter wave mounting
JP2008205282A (en) Probe card
JPH10267963A (en) Probe card and semiconductor device
JPH08330369A (en) Interface card for prober

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080522

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110422

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110426

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110517

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110614

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110627

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 4784158

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140722

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250