JP2006343947A - メモリアクセス制御装置及びコンピュータプログラム - Google Patents
メモリアクセス制御装置及びコンピュータプログラム Download PDFInfo
- Publication number
- JP2006343947A JP2006343947A JP2005168335A JP2005168335A JP2006343947A JP 2006343947 A JP2006343947 A JP 2006343947A JP 2005168335 A JP2005168335 A JP 2005168335A JP 2005168335 A JP2005168335 A JP 2005168335A JP 2006343947 A JP2006343947 A JP 2006343947A
- Authority
- JP
- Japan
- Prior art keywords
- memory access
- memory
- page policy
- statistical data
- policy
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Abstract
【解決手段】 統計データ採取部3は、メモリトランザクションのメモリアクセス先の前後関係についての統計データを採取し、メモリアクセスが局所的であるか広域的であるかを判断する。コマンドディスパッチャ部6は、この判断結果に応じて基本的なページポリシーを決定する。また、統計データ採取部3は、現在キューイングされているメモリトランザクションのメモリアクセスが局所的であるか広域的であるかを判断し、これにより、コマンドディスパッチャ部6は、短期的なページポリシーを決定する。コマンドディスパッチャ部6は、基本的なページポリシーを短期的なページポリシーにより適応的に変更して、オープンページポリシーまたはクローズドページポリシーの指示を含むコマンド発行要求をコマンド発生部8へ発行する。
【選択図】 図1
Description
従来は、メモリアクセスの効率(実効帯域)を高めるために、メモリアクセスの局所性に着目してメモリシステムをオープンページポリシーで構成するかクローズドページポリシーで構成するかを設計段階などにおいて選択していた。なお、メモリアクセスが局所的であるとは、同じメモリデバイスの同じ行アドレスへアクセスされることをいう。また、同じメモリデバイスの異なる行にアクセスされるか、異なるメモリデバイスにアクセスされることをメモリアクセスが広域的であるという。
一方、特許文献1には、次のページがヒットするかどうかを予測することにより、アクセスしたバンクをクローズして終了するか、クローズせずに終了するかを決定し、メモリアクセス効率を向上させる技術について記載されている。ページがヒットする(ページヒット)とは、直前にバッファに読み出された行アドレスと同じ行アドレスにアクセスすることをいう。また、異なる行アドレスにアクセスすることをミスヒットという。
以上のようにメモリアクセスの局所性によって好適なページポリシーが異なるため、メモリアクセスの局所性が大きく変動するようなシステムではページポリシーをどちらかに決定することは非常に困難であった。また、特許文献1の技術においては、所定回数のメモリアクセスにおけるヒットの傾向のみを考慮して、クローズして終了するか、クローズせずに終了しているかを決定しており、ページヒットの確率が大きく変動する場合に、適切なポリシーを効率的に選択するのは困難であった。
図1は、本発明の一実施形態によるメモリアクセス制御装置の構成を示すブロック図である。このメモリアクセス制御装置は、例えば、複写機、プリンタ、ファクシミリ等の機能が使用可能なMFP(Multi Function Printer)などの画像データ処理装置に用いられる。メモリアクセス制御装置は、メモリデバイスであるSDRAM(Synchronous Dynamic Random Access Memory)とのインタフェース(I/F)を有し、リフレッシュ部1、ホストインタフェース部2、統計データ採取部3、メモリアクセス調停部4、キューイングバッファ5、コマンドディスパッチャ部6、デバイスマネージャ部7、コマンド発生部8、ストローブ発生部9、OPB(On-Chip Peripheral Bus)インタフェース部10、及び、メモリクロック生成部11を備える。
画像データ処理装置は、ホストインタフェース部2を介してホストからのメモリアクセス要求を受ける。例えば、印刷を初めることを想定する。SDRAM上には、スキャナで読み取った画像などのパターンがビットマップデータとして保持されている。印刷を始める場合、SDRAMにメモリにあるこのビットマップデータをリードするメモリトランザクションを発生させる。これにより、メモリアクセス調停部4によって、メモリトランザクションがキューイングバッファ5にキューイングされる。異なるマスタが、異なるメモリに対するアクセスを要求する場合、各マスタからのメモリアクセス要求は、メモリアクセス調停部4によって、例えばラウンドロビンなどにより調停される。
図2において、統計データ採取部3は、メモリトランザクションのメモリアクセス先の前後関係についての統計データを採取し、この統計データからメモリアクセスが局所的であるか、広域的であるかを判断する(ステップS110)。コマンドディスパッチャ部6は、メモリアクセスが局所的であるか広域的であるかにより、基本的なページポリシーをオープンページポリシーとするかクローズドポリシーとするかを決定する(ステップS120)。
2・・・ホストインタフェース部
3・・・統計データ採取部(統計データ採取手段、判断手段)
4・・・メモリアクセス調停部(メモリアクセス調停手段)
5・・・キューイングバッファ
6・・・コマンドディスパッチャ部(アクセス方法決定手段)
7・・・デバイスマネージャ部
8・・・コマンド発生部
9・・・ストローブ発生部
10・・・OPBインタフェース部
11・・・メモリクロック生成部
Claims (4)
- メモリアクセスの要求を調停するメモリアクセス調停手段を有するメモリアクセス制御装置であって、
メモリトランザクションのメモリアクセス先の前後関係についての統計データを採取する統計データ採取手段と、
上記統計データ採取手段によって採取された統計データにより、メモリアクセスが局所的であるか、広域的であるかを判断する判断手段と、
前記判断手段の判断結果に応じてメモリアクセスの方法をオープンページポリシーまたはクローズドページポリシーのいずれとするかを決定するアクセス方法決定手段と、
を備えることを特徴とするメモリアクセス制御装置。 - 前記メモリアクセス調停手段は、調停されたメモリトランザクションをキューイングバッファに格納し、
前記アクセス方法決定手段は、前記キューイングバッファに格納されている前記メモリトランザクションのメモリアクセス先の前後関係をもとに、メモリアクセスの方法をオープンページポリシーまたはクローズページポリシーのいずれとするかを決定する、
ことを特徴とする請求項1に記載のメモリアクセス制御装置。 - 前記アクセス方法決定手段は、前記メモリアクセスの方法を、メモリアクセスが局所的である場合はオープンページポリシーに、広域的である場合はクローズドページポリシーに決定する、
ことを特徴とする請求項1または請求項2に記載のメモリアクセス制御装置。 - メモリアクセス調停手段を有するメモリアクセス制御装置に用いられるコンピュータプログラムであって、
メモリトランザクションのメモリアクセス先の前後関係についての統計データを採取するステップと、
採取された統計データにより、メモリアクセスが局所的であるか、広域的であるかを判断するステップと、
判断結果に応じてメモリアクセスの方法をオープンページポリシーまたはクローズドページポリシーのいずれとするかを決定するステップと、
をコンピュータに実行させることを特徴とするコンピュータプログラム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005168335A JP4804803B2 (ja) | 2005-06-08 | 2005-06-08 | メモリアクセス制御装置及びコンピュータプログラム |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005168335A JP4804803B2 (ja) | 2005-06-08 | 2005-06-08 | メモリアクセス制御装置及びコンピュータプログラム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006343947A true JP2006343947A (ja) | 2006-12-21 |
JP4804803B2 JP4804803B2 (ja) | 2011-11-02 |
Family
ID=37640883
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005168335A Expired - Fee Related JP4804803B2 (ja) | 2005-06-08 | 2005-06-08 | メモリアクセス制御装置及びコンピュータプログラム |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4804803B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012520535A (ja) * | 2009-03-20 | 2012-09-06 | クアルコム,インコーポレイテッド | メモリアクセス時間を最適化するための、メモリアクセスコントローラ、システム、および方法 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05334175A (ja) * | 1992-05-29 | 1993-12-17 | Matsushita Electric Ind Co Ltd | メモリ制御装置 |
JP2001166985A (ja) * | 1999-12-10 | 2001-06-22 | Nec Gumma Ltd | メモリ制御装置 |
JP2002063069A (ja) * | 2000-08-21 | 2002-02-28 | Hitachi Ltd | メモリ制御装置、データ処理システム及び半導体装置 |
JP2006514385A (ja) * | 2003-02-10 | 2006-04-27 | インテル コーポレイション | バッファリングされたライト及びメモリページ制御 |
-
2005
- 2005-06-08 JP JP2005168335A patent/JP4804803B2/ja not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05334175A (ja) * | 1992-05-29 | 1993-12-17 | Matsushita Electric Ind Co Ltd | メモリ制御装置 |
JP2001166985A (ja) * | 1999-12-10 | 2001-06-22 | Nec Gumma Ltd | メモリ制御装置 |
JP2002063069A (ja) * | 2000-08-21 | 2002-02-28 | Hitachi Ltd | メモリ制御装置、データ処理システム及び半導体装置 |
JP2006514385A (ja) * | 2003-02-10 | 2006-04-27 | インテル コーポレイション | バッファリングされたライト及びメモリページ制御 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012520535A (ja) * | 2009-03-20 | 2012-09-06 | クアルコム,インコーポレイテッド | メモリアクセス時間を最適化するための、メモリアクセスコントローラ、システム、および方法 |
Also Published As
Publication number | Publication date |
---|---|
JP4804803B2 (ja) | 2011-11-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100724557B1 (ko) | 아웃 오브 오더 dram 시퀀서 | |
US10860494B2 (en) | Flushing pages from solid-state storage device | |
US20060248275A1 (en) | Selecting a command to send to memory | |
JPH10228417A (ja) | データ処理システムにおけるメモリリクエスト再順序付け法 | |
JP2005293205A (ja) | 記憶制御装置、制御方法、および制御プログラム。 | |
CN110858188A (zh) | 具有分布式信箱结构的多处理器系统及其沟通方法 | |
CN112948293A (zh) | 一种多用户接口的ddr仲裁器及ddr控制器芯片 | |
KR100914017B1 (ko) | 메모리 컨트롤러, 반도체 메모리의 액세스 제어 방법 및시스템 | |
US10515671B2 (en) | Method and apparatus for reducing memory access latency | |
CN113641603A (zh) | 一种基于axi协议的ddr仲裁与调度方法及系统 | |
JP4791714B2 (ja) | ダイナミック周波数スケーリングキャッシュメモリの休止時間を利用する方法、回路及びシステム | |
JP2008234059A (ja) | データ転送装置および情報処理システム | |
JPH11224221A (ja) | メモリ制御装置および方法 | |
JP6180398B2 (ja) | メモリーアクセス装置 | |
JP4804803B2 (ja) | メモリアクセス制御装置及びコンピュータプログラム | |
JP2006099569A (ja) | メモリインタフェース回路及びクロック制御方法 | |
JP2006343946A (ja) | メモリアクセス制御装置及びコンピュータプログラム | |
KR100328726B1 (ko) | 메모리 엑세스 시스템 및 그 제어방법 | |
JP2011197707A (ja) | メモリー制御装置、メモリー制御システム、記録装置及びメモリー制御方法 | |
JP5233541B2 (ja) | メモリ制御回路、電子機器制御装置、および、複合機 | |
CN112612424A (zh) | 一种NVMe提交队列控制装置及方法 | |
JP2007333892A (ja) | メモリ制御装置、バス制御装置及び表示デバイス制御システム | |
US7535792B2 (en) | Data transmission control device, and data transmission control method | |
CN117573043B (zh) | 分布式存储数据的传输方法、装置、系统、设备和介质 | |
CN116185310B (zh) | 一种存储器数据读写调度方法及装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080529 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110421 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110426 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110624 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110802 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110810 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140819 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140819 Year of fee payment: 3 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140819 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |