JP2006339672A - 強度変調光を用いた空間情報の検出装置 - Google Patents

Abstract

【課題】感光部で生成された電荷のうち信号電荷として使用されない残留電荷を廃棄することにより、空間情報を高ＳＮ比で検出する。
【解決手段】発光源２は所定の変調周波数の変調信号で強度変調された光を空間に照射する。イメージセンサ１に設けた感光部１１は、強度変調された光を受光し、受光強度に対応する量の電荷を生成する。制御電極１２ａに制御電圧を印加して感光部１１から電荷蓄積部１２への電荷の移動を可能としている状態において、変調信号の周期に同期するタイミングで廃棄電極１４ａに廃棄電圧を印加して電荷を廃棄することにより、感光部１１で生成した電荷のうち必要な電荷のみが電荷蓄積部１２に移動する。電荷蓄積部１２に蓄積された信号電荷は電荷取出部１３を通して評価部５に引き渡され、評価部５において物体Ｏｂまでの距離が求められる。
【選択図】図１

Description

本発明は、強度変調された光が照射されている空間からの光を受光することにより空間に関する各種情報を検出する強度変調光を用いた空間情報の検出装置に関するものである。

従来から、強度変調した光を発光源から空間に照射するとともに、この空間に存在する物体により反射された反射光を感光部で受光し、発光源から照射した光と感光部で受光した光との関係に基づいて空間に関する各種情報を検出する技術が知られている。空間に関する情報とは、空間に存在する物体までの距離や空間に存在する物体の反射による受光量の変化などを意味する。

強度変調した光を用いて物体までの距離を求めるには、変調周波数の逆数である変調周期に同期した特定の異なる位相で受光強度を複数回検出し、受光強度を検出した位相と受光強度との関係によって、発光源から照射した光と感光部で受光した光との位相差を求める。たとえば、発光源から照射される光の強度を正弦波で変調し、変調時の特定の異なる位相に対する感光部での受光強度を３回以上（望ましくは４回以上）検出すれば、位相差を求めることができる。

いま、発光源から照射する光が図２９の曲線イのように強度変調され、感光部での受光強度が図２９の曲線ロのように変化したとする。ここで、曲線イの位相が０度、９０度、１８０度、２７０度である４点において受光強度をサンプリングしたときの各受光強度に相当する検出値をそれぞれＡ０，Ａ１，Ａ２，Ａ３とする。ただし、各位相における検出値Ａ０，Ａ１，Ａ２，Ａ３は、各位相における瞬間の時刻の入射光に対応するのではなく、たとえば図に集積時間Ｔｗとして示す期間における入射光に対応する。ここで、検出値Ａ０，Ａ１，Ａ２，Ａ３をサンプリングする期間内では位相差ψが変化せず、かつ発光から受光までの光の減衰率（図では減衰を無視している）にも変化がないものとすれば、検出値Ａ０，Ａ１，Ａ２，Ａ３を９０度毎に求めていることから、各検出値Ａ０，Ａ１，Ａ２，Ａ３と位相差ψとの関係は、次式で表すことができる。
ψ＝ｔａｎ^−１｛（Ａ３−Ａ１）／（Ａ０−Ａ２）｝
上述のようにして複数個の検出値Ａ０，Ａ１，Ａ２，Ａ３から位相差ψを求めると、変調周期Ｔ〔ｓ〕と位相差ψ〔ｒａｄ〕と光の速度ｃ〔ｍ／ｓ〕とを用いて、物体までの距離Ｌ〔ｍ〕を次式のように求めることができる。
Ｌ≒ｃＴ（ψ／４π）
上述の技術思想を実現する装置としては、１画素について１個の感光部と４個のメモリセルとを設け、１画素内の各メモリセルと感光部との間にそれぞれ設けた電気スイッチを、上述した集積時間Ｔｗに相当する期間にそれぞれオンにすることによって、各メモリセルに各検出値Ａ０，Ａ１，Ａ２，Ａ３を振り分けて蓄積するものが提案されている（たとえば、特許文献１参照）。
特表平１０−５０８７３６号公報（第７−９頁、図１、図４）

ところで、特許文献１に記載された装置では、感光部とメモリセルとの間に設けたスイッチのオンオフのみによって、メモリセルに検出値Ａ０，Ａ１，Ａ２，Ａ３を蓄積するものであるから、感光部において生成した電荷のうちメモリセルに転送されなかった電荷は感光部に暫時残留する。このような残留電荷は、感光部の内部で再結合によって消滅するか、あるいはスイッチが次にオンになったときにメモリセルに転送されることになる。

ここで、測定可能な最大距離がたとえば７．５ｍになる装置を想定する。この場合、変調周波数は２０ＭＨｚになるから、集積時間Ｔｗは変調周期である５０ｎｓよりも短くしなければならない。一方、残留電荷が再結合によって消滅するのに要する時間は通常は１００μｓよりも長いから、メモリセルには集積期間Ｔｗに受光によって生成された電荷だけでなく残留電荷も転送される。つまり、メモリセルに蓄積される電荷には、検出値Ａ０，Ａ１，Ａ２，Ａ３に相当する信号電荷に加えて、残留電荷による雑音成分が混入することになる。感光部で受光する光は強度変調されているから、検出値Ａ０，Ａ１，Ａ２，Ａ３に応じて雑音成分も変化することになり、上述した演算によって位相差ψを求めようとすれば雑音成分による誤差を生じる可能性がある。

本発明は上記事由に鑑みて為されたものであり、その目的は、感光部で生成された電荷のうち信号電荷として使用されない残留電荷を廃棄することにより、信号電荷への雑音成分の混入を抑制し、空間情報を高ＳＮ比で検出することを可能とした強度変調光を用いた空間情報の検出装置を提供することにある。

請求項１の発明は、所定の変調周波数の変調信号で強度変調された光が照射されている空間からの光を受光し受光強度に対応する量の電荷を生成する感光部と、感光部で生成した電荷のうち信号電荷を蓄積する電荷蓄積部と、廃棄電極を備え感光部で生成した電荷のうち不要電荷として廃棄する電荷の割合が廃棄電極に印加する廃棄電圧に応じて増減する電荷廃棄部と、電荷蓄積部に蓄積した信号電荷を外部に取り出す電荷取出部と、廃棄電極に印加する廃棄電圧を変調信号の周期に同期するタイミングで変化させる制御回路部と、電荷取出部により取り出した電荷を用いて前記空間に関する情報を評価する評価部とを備えることを特徴とする。

請求項２の発明は、請求項１の発明において、前記電荷蓄積部が、感光部で生成した電荷のうち電荷蓄積部に移動する電荷の割合を印加される制御電圧に応じて増減させる制御電極を備え、前記制御回路部が、制御電極に印加する制御電圧を一定電圧に保つことを特徴とする。

請求項３の発明は、請求項１の発明において、前記電荷蓄積部が、感光部で生成した電荷のうち電荷蓄積部に移動する電荷の割合を印加される制御電圧に応じて増減させる制御電極を備え、前記制御回路部が、感光部で生成した電荷を電荷蓄積部に移動させる期間と電荷廃棄部に移動させる期間とが交互に生じるように制御電極への制御電圧と廃棄電極への廃棄電圧とを制御することを特徴とする。

請求項４の発明は、所定の変調周波数の変調信号で強度変調された光が照射されている空間からの光を受光し受光強度に対応する量の電荷を生成する感光部と、制御電極を備え感光部で生成した電荷のうち信号電荷として蓄積する電荷の割合が制御電極に印加する制御電圧に応じて増減する電荷蓄積部と、廃棄電極を備え感光部で生成した電荷のうち不要電荷として廃棄する電荷の割合が廃棄電極に印加する廃棄電圧に応じて増減する電荷廃棄部と、電荷蓄積部に蓄積した信号電荷を外部に取り出す電荷取出部と、廃棄電極に印加する廃棄電圧を一定電圧に保って電荷の廃棄を行う間に制御電極に印加する制御電圧を変調信号の周期に同期するタイミングで変化させることにより感光部で生成した電荷のうち電荷蓄積部に蓄積する信号電荷の割合を変化させる制御回路部と、電荷取出部により取り出した電荷を用いて前記空間に関する情報を評価する評価部とを備えることを特徴とする。

請求項５の発明では、請求項１ないし請求項４の発明において、半導体基板の主表面に前記感光部が複数個配列されるとともにＣＣＤからなる前記電荷蓄積部および前記電荷取出部が前記半導体基板に設けられたＣＣＤイメージセンサを用い、前記電荷廃棄部がＣＣＤイメージセンサに設けたオーバーフロードレインであることを特徴とする。

請求項６の発明では、請求項１ないし請求項５の発明において、前記感光部のうち隣接する規定の複数個ずつの感光部を組にし、前記制御回路部は、組である複数個の感光部においてそれぞれ生成された電荷を前記変調信号の周期に同期する異なる位相のタイミングで各別に電荷蓄積部に蓄積させ、前記電荷取出部は組である複数個の感光部に対応して得られた異なる位相に対応する各信号電荷を一度に取り出すことを特徴とする。

請求項７の発明では、請求項１ないし請求項６の発明において、前記電荷蓄積部において信号電荷を蓄積する領域付近に設けた前記制御電極に遮光膜を設けたことを特徴とする。

請求項８の発明では、請求項１ないし請求項７の発明において、前記評価部は前記空間に発光源から照射された光と前記感光部で受光した光との位相差を前記変調信号の異なる位相に対応する複数の信号電荷から求めることを特徴とする。

請求項９の発明では、請求項８の発明において、前記評価部は前記位相差を距離に換算することを特徴とする。

請求項１の発明の構成によれば、廃棄電極を備え感光部で生成した電荷のうち不要電荷として廃棄する電荷の割合が廃棄電極に印加する廃棄電圧に応じて増減する電荷廃棄部を備え、かつ廃棄電極に印加する廃棄電圧を変調信号の周期に同期するタイミングで変化させるから、感光部で生成された電荷のうち信号電荷として使用しない残留電荷は不要電荷として廃棄され、信号電荷への雑音成分の混入が抑制されるという利点がある。とくに、廃棄電圧を変調信号の周期に同期するタイミングで変化させるから、信号電荷への混入を防止したい不要電荷を的確に廃棄することができ、ＳＮ比の向上につながる。また、不要電荷となる残留電荷を迅速に除去しているから、残留電荷の再結合による自然消滅を待つまでもなく比較的短い時間間隔で信号電荷を取り出すことが可能になる。

請求項２の発明の構成によれば、制御電圧を一定電圧に保っているから、制御が容易である。

請求項３の発明の構成によれば、感光部で生成した電荷のうち電荷蓄積部に蓄積する信号電荷の割合を、制御電極に印加する制御電圧と廃棄電極に印加する廃棄電圧との両方により制御するから、感光部で生成された電荷のうち信号電荷として必要な電荷を電荷蓄積部に転送しながらも、感光部で生成された電荷のうち信号電荷として使用しない残留電荷は不要電荷として廃棄することができ、信号電荷への雑音成分の混入が抑制されるという利点がある。

請求項４の発明の構成によれば、感光部で生成した電荷のうち電荷蓄積部に蓄積する信号電荷の割合を制御電極に印加する制御電圧により制御するから、感光部で生成された電荷のうち信号電荷として必要な電荷を電荷蓄積部に転送することができ、しかも廃棄電極に印加する廃棄電圧は一定電圧に保っているから、感光部で生成された電荷のうち信号電荷として使用しない残留電荷は不要電荷として廃棄することができ、結果的に信号電荷への雑音成分の混入が抑制されるという利点がある。また、残留電荷を迅速に除去しているから、残留電荷の再結合による自然消滅を待つまでもなく比較的短い時間間隔で信号電荷を取り出すことが可能になる。

請求項５の発明の構成によれば、オーバーフロードレインを有した既製のＣＣＤイメージセンサを用いて実現することができる。

請求項６の発明の構成によれば、複数の位相に対応した信号電荷を１個の感光部を共用して検出する場合のように各位相の信号電荷を得るたびに電荷集積部に信号電荷を取り出す必要がなく、必要な個数の信号電荷が得られた後に電荷集積部に一括して信号電荷を取り出すことができる。つまり、感光部から電荷集積部への信号電荷の取出頻度を低減することができる。

請求項７の発明の構成によれば、電荷蓄積部の近傍では光の入射に伴う電荷の生成が少なく、信号電荷への雑音成分の混入が少ないという利点がある。

請求項８の発明の構成によれば、発光源から照射した光と感光部で受光した光との位相差を求めるから、空間情報として位相差によって表される情報、たとえば物体までの距離を求めることが可能になる。

請求項９の発明の構成によれば、上述した各請求項の効果を持つ測距装置を提供することができる。

以下の各実施形態では、強度変調された発光源からの光と感光部において受光した光との位相差を用いて距離を計測する測距装置に本発明の技術を用いる例を説明するが、本発明の技術思想は、距離の測定に限らず、強度変調された光の元の位相と感光部で受光した光の位相差を求める装置や、物体での反射光の変化を求める装置などにも適用可能である。

（第１実施形態）
本実施形態では、図１に示すように、空間に光を照射する発光源２を設けてあり、発光源２から照射される光は制御回路部３によって一定の変調周波数で強度変調される。発光源２には、たとえば多数個の発光ダイオードを一平面上に配列したものや半導体レーザと発散レンズとを組み合わせたものなどを用いる。制御回路部３は、たとえば２０ＭＨｚの正弦波で発光源２から照射する光を強度変調する。

一方、前記空間からの光は受光レンズ４を通してイメージセンサ１の感光部１１に入射する。感光部１１は受光強度に応じた量の電荷を生成するものであり、ここではフォトダイオードを想定している。ただし、感光部１１を構成するフォトダイオードの構造としてはｐｎ接合を有する構造のほか、ｐｉｎ構造、ＭＩＳ構造など種々構成を採用することが可能である。本実施形態では、複数個（たとえば、１００×１００個）の感光部１１を２次元平面にマトリクス状に配列したイメージセンサ１を想定しており、イメージセンサ１の受光面である２次元平面には発光源２から光を照射した３次元空間が受光レンズ４を通してマッピングされる。つまり、イメージセンサ１が受光レンズ４を通して見る視野内に存在する物体Ｏｂは感光部１１にマッピングされるから、発光源２から照射された光と各感光部１１で受光した光との位相差を検出すれば、各感光部１１にそれぞれ対応している物体Ｏｂの各部位までの距離を求めることができる。

イメージセンサ１には、感光部１１のほかに、感光部１１で生成された電荷のうち位相差を求めるための信号電荷を蓄積する電荷蓄積部１２と、電荷蓄積部１２に蓄積した信号電荷をイメージセンサ１の外部に取り出す電荷取出部１３と、感光部１１で生成された電荷のうち信号電荷として用いない不要電荷を廃棄する電荷廃棄部１４とが設けられる。電荷蓄積部１２は制御電極１２ａを備え、制御電極１２ａに印加する制御電圧を変化させると感光部１１から電荷蓄積部１２への電荷の移動が制御される。また、電荷廃棄部１４は廃棄電極１４ａを備え、廃棄電極１４ａに印加する廃棄電圧を変化させると感光部１１から電荷廃棄部１４への電荷の移動が制御される。ここにおいて、電荷蓄積部１２は感光部１１ごとに一対一に対応するように設けられ、電荷廃棄部１４は複数個の感光部１１に共通させて一対多に対応するように設けられる。本実施形態では、イメージセンサ１のすべての感光部１１に対して１個の電荷廃棄部１４を設けているものとする。電荷取出部１３を通してイメージセンサ１の出力として取り出される信号電荷は評価部５に入力され、評価部５は、発光源２から照射された光と各感光部１１で受光した光との位相差を求め、さらに位相差に基づいて物体Ｏｂまでの距離を求めて出力する。

従来構成において説明したように、物体Ｏｂまでの距離を求めるには、変調信号の周期に同期したタイミングで検出値Ａ０，Ａ１，Ａ２，Ａ３を求める必要があり、感光部１１で生成される電荷のうち変調信号の特定位相（たとえば、０度、９０度、１８０度、２７０度の４位相）に対応する一定の時間幅Ｔｗ（図２９参照）に対応した電荷を信号電荷として電荷蓄積部１２に蓄積することが必要である。つまり、感光部１１に入射する光の強度に対して電荷蓄積部１２に蓄積する信号電荷の割合を、上述した時間幅Ｔｗに相当する期間には多くし、他の期間には少なくする（理想的には０にする）ことが必要である。感光部１１への入射光量に対して信号電荷を生成する割合は感度に相当するから、イメージセンサ１を用いて物体Ｏｂまでの距離を求めるには、イメージセンサ１の感度を制御することが必要であると言える。

上述した構成のイメージセンサ１において感度を制御するためには、制御電極１２ａに印加する制御電圧の大きさを適宜タイミングで制御することが考えられるが、従来構成として説明したように、制御電圧の大きさを制御するだけでは、感光部１１で生成された電荷のうち不要である残留電荷が雑音成分として信号電荷に混入することになる。そこで、本実施形態では、制御電極１２ａに印加する制御電圧は一定電圧に保つことによって、各感光部１１で生成された電荷を各感光部１１に対応してそれぞれ設けた電荷蓄積部１２に常時取り込むようにし、一方、廃棄電極１４ａについては、受光部１１で生成された電荷のうち信号電荷として扱う電荷が生成される期間を除く期間に、受光部１１から電荷廃棄部１４に電荷が移動するように廃棄電圧を印加する。要するに、廃棄電圧を変調信号の周期に同期するタイミングで変化させることによってイメージセンサ１の感度を制御し、電荷蓄積部１２に信号電荷を蓄積するのである。

いま、図２（ａ）のような変調信号によって発光源２から空間に照射される光の強度が変調されているものとする。電荷蓄積部１２には変調信号の複数周期（数万〜数十万周期）において１種類の検出値Ａ０，Ａ１，Ａ２，Ａ３を蓄積し、各検出値Ａ０，Ａ１，Ａ２，Ａ３の蓄積毎に蓄積した信号電荷を取り出して次の検出値Ａ０，Ａ１，Ａ２，Ａ３を蓄積する。たとえば、検出値Ａ０を変調信号の数万周期について蓄積すると、この検出値Ａ０に相当する信号電荷を一旦外部に取り出し、その後、検出値Ａ１を変調信号の数万周期について蓄積するというように動作する。図２は検出値Ａ０に相当する信号電荷を蓄積している状態を示しており、図２（ｂ）に示すように制御電極１２ａに印加する制御電圧は一定電圧に保っている。また、検出値Ａ０としては、変調信号の位相が０〜９０度の期間（図２９に示した従来構成における時間幅Ｔｗに相当する）において感光部１１で生成された電荷を採用している。つまり、廃棄電極１４ａには、図２（ｃ）のように変調信号の位相が９０〜３６０度の期間において、感光部１１で生成される電荷を不要電荷とするように廃棄電圧を印加する。要するに、感光部１１から電荷蓄積部１２に電荷が移動している期間のうち信号電荷を蓄積する期間（０〜９０度の期間）に対応する期間以外において廃棄電圧を印加し、所望の検出値Ａ０を得るための信号電荷を蓄積する期間以外では感光部１１で生成した電荷を不要電荷として電荷廃棄部１４に廃棄する。このような制御によって、図２（ｄ）のように所望の検出値Ａ０に対応した信号電荷を取り出すことが可能になる。図２に示す処理は変調信号の数万〜数十万周期について行われ、この期間に電荷蓄積部１２に得られた信号電荷は検出値Ａ０として電荷取出部１３により評価部５に取り出され、評価部５では信号電荷に基づいて空間情報（本実施形態では物体Ｏｂまでの距離）を検出する。

なお、上述の制御では、廃棄電極１４ａに廃棄電圧を印加している期間において制御電極１２ａにも一定電圧である制御電圧を印加しているが、廃棄電圧と制御電圧との大小関係を適宜に設定することによって、不要電荷を廃棄している期間には信号電荷の蓄積がほとんど行われないようにすることができる。また、変調信号の数万〜数十万周期について電荷を蓄積しているのは、蓄積する電荷量を多くすることによって高感度化するためであり、本実施形態では変調信号をたとえば２０ＭＨｚと設定することによって、３０フレーム／秒で信号電荷を取り出すとしても、数十万周期以上の蓄積が可能になる。

上述したように、本実施形態では廃棄電極１４ａを備えた電荷廃棄部１４を設け、感光部１１に生じた電荷のうち信号電荷として利用しない不要電荷を電荷廃棄部１４に積極的に廃棄しているから、感光部１１において電荷蓄積部１２に信号電荷を与えていない期間に感光部１１で生成される電荷はほとんどが不要電荷として廃棄されることになり、信号電荷への雑音成分の混入が大幅に抑制されることになる。

上述した例では検出値Ａ０，Ａ１，Ａ２，Ａ３をサンプリングする期間を変調信号の１／４周期とし、変調信号の数万〜数十万周期において１種類の検出値Ａ０，Ａ１，Ａ２，Ａ３の信号電荷を蓄積しているが、感光部１１ごとに電荷蓄積部１２と電荷廃棄部１４とを設けている場合には、感光部１１ごとに各検出値Ａ０，Ａ１，Ａ２，Ａ３を振り分けて検出することが可能であるから、変調信号の１周期内で４個の検出値Ａ０，Ａ１，Ａ２，Ａ３を求めることも可能である。また検出値Ａ０，Ａ１，Ａ２，Ａ３のサンプリングのタイミングについても位相の間隔が既知であれば等間隔である必要はない。さらに、発光源２から照射される光の強度を正弦波で変調した例を示したが、三角波あるいは鋸歯状波などの他の波形で強度を変調してもよい。また発光源２から照射する光は可視光線に限らず赤外線などを用いることも可能である。本実施形態では各画素を物体Ｏｂまでの距離に対応付けた距離画像を得るためにイメージセンサ１としてＣＣＤイメージセンサあるいはＣＭＯＳイメージセンサなどであって感光部１１を２次元に配列したものを想定しているが、感光部１１を１次元に配列した構成であってもよい。また、空間において一方向だけの距離を測定する場合や発光源２から光ビームを空間に照射するとともに光ビームを走査するような場合であれば、感光部１１を４個だけ設けた構成を採用することも可能であり、感光部１１を電荷蓄積部１２などと一体に設けたイメージセンサ１ではなく、イメージセンサ１の機能を個別部品により実現してもよい。

（第２実施形態）
第１実施形態では、図２に示すように、制御電極１２ａに一定電圧である制御電圧を印加している期間に廃棄電極１４ａに廃棄電圧を印加することによって、廃棄電圧が印加されていない期間において感光部１１に生成された電荷を信号電荷として用いる例を示したが、本実施形態では、図３に示すように、制御電極１２ａに制御電圧を印加する期間と廃棄電極１４ａに廃棄電圧を印加する期間とが重複しないように制御する例を示す。

ここでは、第１実施形態と同様に、検出値Ａ０に対応する信号電荷を蓄積する場合を例として説明する。いま、図３（ａ）のような変調信号によって発光源２から空間に照射される光の強度が変調されている場合を想定する。図３に示す例では検出値Ａ０を抽出するから、図３（ｂ）のように、検出値Ａ０に対応するタイミングにおいて制御電極１２ａに制御電圧を印加する。制御電極１２ａに制御電圧を印加する期間は、変調信号の位相における０度から一定期間（図示例では０〜９０度）に設定され、この期間において感光部１１から電荷蓄積部１２への電荷の移動が可能になる。一方、廃棄電極１４ａには、図３（ｃ）のように、電荷蓄積部１２に検出値Ａ０に相当する信号電荷を蓄積する期間以外において廃棄電圧を印加し、信号電荷を蓄積する期間以外では感光部１１で生成した電荷を不要電荷として電荷廃棄部１４に廃棄する。このような制御によって、図３（ｄ）のように検出値Ａ０に相当する信号電荷を取り出すことが可能になる。

本実施形態の制御では、制御電極１２ａに制御電圧を印加している期間と廃棄電極１４ａに廃棄電圧を印加している期間とを分離しているから、第１実施形態のように制御電圧と廃棄電圧との大小関係を考慮しなくとも制御電圧と廃棄電圧との大きさを独立して制御することができ、結果的に制御電圧および廃棄電圧の制御が容易になり、感光部１１で受光した光量に対して信号電荷を取り込む割合である感度の制御が容易になるとともに、感光部１１で生成された電荷のうち不要電荷として廃棄する割合の制御が容易になる。

なお、本実施形態では電荷蓄積部１２に信号電荷を蓄積する期間は制御電極１２ａに印加する制御電圧により規定されるから、廃棄電極１４ａに廃棄電圧を印加する期間を短縮することが可能であり、たとえば、制御電極１２ａに制御電圧を印加する直前の所定期間にのみ廃棄電極１４ａに廃棄電圧を印加するようにしてもよい。

以上説明したように、本実施形態では廃棄電極１４ａを備えた電荷廃棄部１４を設け、感光部１１に生じた電荷のうち信号電荷として利用しない不要電荷を電荷廃棄部１４に積極的に廃棄しているから、感光部１１で生成した電荷を電荷蓄積部１２に信号電荷として蓄積していない期間において感光部１１で生成される電荷を不要電荷として廃棄することができ、信号電荷への雑音成分の混入が大幅に抑制されることになる。他の構成および動作は第１実施形態と同様であるから説明を省略する。

（第３実施形態）
第１実施形態では、図２に示すように、制御電極１２ａに制御電圧を印加している期間に重複させて廃棄電極１４ａに廃棄電圧を印加することによって、廃棄電圧が印加されていない期間において感光部１１に生成された電荷を信号電荷として用いる例を示したが、本実施形態では、図４に示すように、廃棄電極１４ａに印加する廃棄電圧を一定電圧に保って感光部１１で生成された電荷の廃棄をつねに行うようにし、この間において制御電極１２ａに制御電圧を印加する期間が電荷蓄積部１２に信号電荷を蓄積する期間となる例を示す。すなわち、従来構成に対しては、電荷廃棄部１４を設けるとともに、感光部１１から電荷廃棄部１４に対してつねに電荷を廃棄している点が相違する。

本実施形態においても、第１実施形態と同様に、検出値Ａ０に相当する信号電荷を蓄積する場合を例として説明する。いま、図４（ａ）のような変調信号によって発光源２から空間に照射される光の強度が変調されている場合を想定する。本実施形態では、感光部１１において生成された電荷を検出値Ａ０に相当する信号電荷として電荷蓄積部１２に蓄積するために、電荷蓄積部１２に設けた制御電極１２ａに対して、図４（ｂ）のように、検出値Ａ０に対応する期間で制御電圧を印加する。つまり、制御電極１２ａに制御電圧を印加する期間は、変調信号の位相における０度から一定期間（図示例では０〜９０度）に設定され、この期間において感光部１１から電荷蓄積部１２への電荷の移動が可能になる。一方、廃棄電極１４ａには、図４（ｃ）のように、直流電圧である一定電圧の廃棄電圧がつねに印加され、感光部１１で生成された電荷の一部をつねに不要電荷として電荷廃棄部１４に廃棄する。上述の制御では、信号電荷を電荷蓄積部１２に蓄積する期間にのみ制御電極１２ａに制御電圧を印加しているから、図４（ｄ）のように検出値Ａ０に相当する信号電荷を取り出すことが可能になる。

本実施形態の制御では、制御電極１２ａに制御電圧を印加しているか否かにかかわらず廃棄電極１４ａに一定電圧の廃棄電圧を印加しているから、感光部１１において生成された電荷のうち電荷蓄積部１２に信号電荷として蓄積されなかった不要電荷は、廃棄電荷として電荷廃棄部１４に廃棄されることになる。ここに、感光部１１で生成された電荷の一部を信号電荷として電荷蓄積部１２に蓄積する期間においても感光部１１から電荷廃棄部１４への電荷の廃棄が継続しているから、信号電荷を電荷蓄積部１２に適正に蓄積するために、制御電圧と廃棄電圧との大小関係を考慮する必要がある。ただし、廃棄電圧は一定電圧であって廃棄電極１４ａにつねに印加しているだけであるから、実際には制御電圧のみを制御すればよく、制御自体は容易である。

以上説明したように、本実施形態では廃棄電極１４ａを備えた電荷廃棄部１４を設け、感光部１１に生じた電荷のうち信号電荷として利用しない不要電荷を電荷廃棄部１４に積極的に廃棄しているから、信号電荷への雑音成分の混入が大幅に抑制される。他の構成および動作は第１実施形態と同様であるから説明を省略する。

（第４実施形態）
以下に説明する実施形態では、上述した第１実施形態ないし第３実施形態において説明したイメージセンサ１としてオーバーフロードレインを備えるＣＣＤイメージセンサを用いる例を説明する。

本実施形態では、イメージセンサ１として縦型オーバーフロードレインを備えるインターライン転送型ＣＣＤイメージセンサを用いる。この種のイメージセンサ１としては市場に供されているものを用いることができる。

イメージセンサ１は、図５に示すように、感光部１１となるフォトダイオード２１を水平方向と垂直方向とに複数個ずつ（図示例では３×４個）配列した２次元イメージセンサであって、垂直方向に配列したフォトダイオード２１の各列の右側方に垂直転送ＣＣＤからなる垂直転送部２２を備え、フォトダイオード２１および垂直転送部２２が配列された領域の下方に水平転送ＣＣＤからなる水平転送部２３を備える。垂直転送部２２は各フォトダイオード２１ごとに２個ずつの制御電極２２ａ，２２ｂを備え、水平転送部２３は各垂直転送部２２ごとに２個ずつの制御電極２３ａ，２３ｂを備える。本実施形態では、垂直転送部２２を４相駆動で制御し、水平転送部２３を２相駆動で制御する。つまり、垂直転送部２２の制御電極２２ａ，２２ｂには４相の制御電圧Ｖ１〜Ｖ４を印加し、水平転送部２３の制御電極２３ａ，２３ｂには２相の制御電圧ＶＨ１，ＶＨ２を印加する。この種の駆動技術はＣＣＤの分野において周知であるから、ここでは詳しく説明しない。

フォトダイオード２１と垂直転送部２２と水平転送部２３とは１枚の基板２０上に形成され、基板２０の主表面には、フォトダイオード２１と垂直転送部２２と水平転送部２３との全体を囲む形でアルミニウム電極であるオーバーフロー電極２４が、基板２０の全周に亘って絶縁膜を介さずに基板２０に直接接触するように設けられる。オーバーフロー電極２４に適宜大きさの正電圧Ｖｓを印加すればフォトダイオード２１で生成された電子（電荷）はオーバフロー電極２４を通して廃棄される。つまり、本実施形態ではオーバーフロードレインの一部として基板２０を用いている。オーバーフロードレインは、感光部１１であるフォトダイオード２１において生成した電荷のうち不要電荷を廃棄するから電荷廃棄部１４として機能し、オーバーフロードレインに廃棄する電荷の量はオーバーフロー電極２４に印加する電圧（廃棄電圧）により制御されるからオーバーフロー電極２４は廃棄電極１４ａとして機能する。基板２０の表面はフォトダイオード２１に対応する部位を除いて遮光膜２６（図６参照）により覆われる。

イメージセンサ１について、さらに具体的に説明するために、１個のフォトダイオード２１に関連する部分を切り出して図６に示す。本実施形態では、基板２０にはｎ形半導体を用い、基板２０の主表面にはフォトダイオード２１と垂直転送部２２とに跨る領域にｐ形半導体からなるｐウェル３１を形成している。ｐウェル３１は、フォトダイオード２１に対応する領域よりも垂直転送部２２に対応する領域の厚み寸法を大きく形成してある。ｐウェル３１のうちフォトダイオード２１に対応する領域にはｎ＋形半導体層３２を重ねて設けてあり、ｐウェル３１とｎ＋形半導体層３２とのｐｎ接合によってフォトダイオード２１が形成される。フォトダイオード２１の表面にはｐ＋形半導体からなる表面層３３を積層してある。表面層３３はフォトダイオード２１で生成された電荷を垂直転送部２２に移動させる際に、ｎ＋形半導体層３２の表面付近が電荷の通過経路にならないように制御する目的で設けてある。このような構造は、埋込フォトダイオードとして知られている。

ｐウェル３１のうち垂直転送部２２に対応する領域にはｎ形半導体からなる蓄積転送層３４を重ねて設けてある。蓄積転送層３４の表面と表面層３３の表面とは略同一平面であって、蓄積転送層３４の厚み寸法は表面層３３の厚み寸法よりも大きくしてある。蓄積転送層３４は、表面層３３とは接触しているが、ｎ＋形半導体層３２との間には、表面層３３と不純物濃度が等しいｐ＋形半導体からなる分離層３５が介在する。蓄積転送層３４の表面には、絶縁膜２５を介して制御電極２２ａ，２２ｂが配置される。制御電極２２ａ，２２ｂは１個のフォトダイオード２１に対して２個ずつ設けられ、垂直方向において２個の制御電極２２ａ，２２ｂのうちの一方は他方よりも広幅に形成される。具体的には、図７のように、１個のフォトダイオード２１に対応する２個の制御電極２２ａ，２２ｂのうち狭幅の制御電極２２ｂは平板状に形成されており、広幅の制御電極２２ａは、幅狭の制御電極２２ｂと同一平面上に配列され一対の制御電極２２ｂの間に配置される平板状の部分と、平板状の部分の垂直方向（図７の左右方向）における両端部からそれぞれ延長され制御電極２２ｂの上に重複する湾曲した部分とを備える。ここに、絶縁膜２５はＳｉＯ_２ により形成され、また制御電極２２ａ，２２ｂはポリシリコンにより形成され、各制御電極２２ａ，２２ｂは絶縁膜２５を介して互いに絶縁されている。さらに、フォトダイオード２１に光を入射させる部位を除いてイメージセンサ１の表面は遮光膜２６により覆われる。ｐウェル３１において垂直転送部２２に対応する領域および蓄積転送層３４は垂直転送部２２の全長に亘って形成され、したがって、蓄積転送層３４には広幅の制御電極２２ａと狭幅の制御電極２２ｂとが交互に配列されることになる。

次に、上述したイメージセンサ１を駆動する技術について説明する。上述したイメージセンサ１では、フォトダイオード２１に光が入射すれば感光部１１であるフォトダイオード２１において電荷が生成される。また、フォトダイオード２１で生成された電荷のうち垂直転送部２２に信号電荷として引き渡される電荷の割合は、制御電極２２ａに印加する制御電圧と廃棄電極１４ａであるオーバーフロー電極２４に印加する廃棄電圧との関係によって決めることができる。具体的には、制御電極２２ａに印加する制御電圧に応じて蓄積転送層３４に形成されるポテンシャル井戸の深さおよび制御電圧を印加する時間と、オーバーフロー電極２４に印加する廃棄電圧に応じて廃棄電極１４ａに応じて形成されるフォトダイオード２１と基板２０との間の電位勾配および廃棄電圧を印加する時間との関係によって、垂直転送部２２に引き渡される電荷の割合が決まる。制御電圧と廃棄電圧との制御は第１実施形態〜第３実施形態に記載したいずれかの技術を用いる。ただし、本実施形態では、第１実施形態と同様に、制御電極２２ａに制御電圧を印加する期間の一部が廃棄電極１４ａに廃棄電圧を印加する期間に重複するように制御する場合を想定する。

垂直転送部２２は、個々の制御電極２２ａ，２２ｂに印加する制御電圧を制御することによってフォトダイオード２１で生成された電荷が引き渡されるだけではなく、制御電圧に応じて各制御電極２２ａ，２２ｂに対応する部位にポテンシャル井戸を形成する。つまり、垂直転送部２２は蓄積転送層３４に絶縁膜２５を介して制御電極２２ａ，２２ｂを配置しているから、制御電極２２ａ，２２ｂに制御電圧を印加することによって蓄積転送部３４にポテンシャル井戸を形成するのであって、ポテンシャル井戸の深さおよび幅で決まる容量の範囲内で信号電荷の蓄積が可能になる。このように、ポテンシャル井戸は信号電荷を蓄積する電荷蓄積部として機能する。また、垂直転送部２２では、制御電圧の大きさおよびタイミングを変化させることによって、蓄積された信号電荷を水平転送部２３に送り出すことができる。垂直転送部２２から水平転送部２３に送り出された信号電荷は、水平転送部２３を転送されて外部に評価部５（図１参照）に取り出される。つまり、垂直転送部２２および水平転送部２３は電荷取出部として機能する。

いま、フォトダイオード２１で生成された電荷がどのように移動するかを説明するために、図６中の破線Ｌ１に沿った電子のポテンシャルを図８に示す。すなわち、図８における中央部はフォトダイオード２１に相当する領域、左部は基板２０（オーバーフロードレイン）に相当する領域、右部は垂直転送部２２に相当する領域をそれぞれ示す。また、オーバーフロー電極２４に電圧を印加していない状態では、フォトダイオード２１と基板２０との間にはｐウェル３１によるポテンシャル障壁Ｂ１が形成され、フォトダイオード２１と垂直転送部２２との間には分離層３５によるポテンシャル障壁Ｂ２が形成される。ポテンシャル障壁Ｂ１，Ｂ２を破線で示しているのは、これらのポテンシャル障壁Ｂ１，Ｂ２の高さが可変であるからである。つまり、制御電極２２ａ，２２ｂへの印加電圧によってポテンシャル障壁Ｂ２の高さを制御することができ、オーバーフロー電極２４への印加電圧によってポテンシャル障壁Ｂ１の高さを制御することができる。

制御電極２２ａへの制御電圧Ｖ１とオーバーフロー電極２４への廃棄電圧Ｖｓとの印加状態と、フォトダイオード２１で生成された電荷の移動との関係を図９に示す。図９（ａ）は制御電極２２ａに比較的高い正電圧の制御電圧Ｖ１を印加することにより分離層３５によるポテンシャル障壁Ｂ２を取り除き、蓄積転送部３４にポテンシャル井戸２７を形成した状態である。この期間には、ポテンシャル障壁Ｂ１が形成されるように、オーバーフロー電極２４に比較的低い廃棄電圧Ｖｓを印加する。つまり、ポテンシャル障壁Ｂ１が存在することによって、フォトダイオード２１で生成された電荷（電子ｅ）は基板２０に移動できない状態であって、この期間には、フォトダイオード２１で生成された電荷は、ポテンシャル井戸２７の容量が許す限り信号電荷として垂直転送部２２に移動する。

一方、図９（ｂ）は図９（ａ）のように制御電極２２ａに比較的高い正電圧の制御電圧Ｖ１を印加した状態で、オーバーフロー電極２４にも比較的高い正電圧の廃棄電圧Ｖｓを印加した状態であって、基板２０のポテンシャルを垂直転送部２２のポテンシャルよりも低くなるようにオーバーフロー電極２４に印加する廃棄電圧Ｖｓを設定してある。この状態では、ｐウェル３１によるポテンシャル障壁Ｂ１がほぼ除去され、フォトダイオード２１に対する基板２０の電位勾配が、フォトダイオード２１に対する垂直転送部２２の電位勾配よりも大きくなるから、フォトダイオード２１で生成された電荷の多くは、図９（ｂ）に矢印で示すように、不要電荷として基板２０に移動し廃棄されることになる。つまり、フォトダイオード２１で生成された電荷のうち信号電荷となる割合が図９（ａ）の状態よりも大幅に低減するから、感光部１１の感度が実質的に低下したことになる。ここに、信号電荷と不要電荷との割合つまり感度は、制御電極２２ａとオーバーフロー電極２４とに印加する電圧の大小関係によって決まるのであって、電子のポテンシャルのより低いほうにより多くの電荷（電子）が移動することになる。なお、図９（ａ）の状態で垂直転送部２２に移動した電荷はフォトダイオード２１よりもポテンシャルの低いポテンシャル井戸２７に蓄積されているから、図９（ｂ）の状態において基板２０には移動しない。

垂直転送部２２に蓄積された信号電荷を読み出すには、図９（ｃ）のように、ポテンシャル障壁Ｂ２が生じるように、制御電極２２ａへの制御電圧Ｖ１の印加を遮断する（比較的低い制御電圧Ｖ１を印加してもよい）。また、図示例ではこの期間においてポテンシャル障壁Ｂ１が形成されるように、オーバーフロー電極２４に比較的低い廃棄電圧Ｖｓを印加している。ただし、ポテンシャル障壁Ｂ１は必須ではなく、ポテンシャル障壁Ｂ２が形成されていればよい。ポテンシャル障壁Ｂ２を形成することによって、フォトダイオード２１から垂直転送部２２への電荷の流入を禁止し、かつ垂直転送部２２からフォトダイオード２１への電荷の流出を禁止する。この状態で、垂直転送部２２に蓄積された信号電荷を水平転送部２３を通して評価部５に読み出す。

垂直転送部２２に蓄積された信号電荷は、上述した４個の検出値Ａ０，Ａ１，Ａ２，Ａ３のうちの各１個の検出値Ａ０，Ａ１，Ａ２，Ａ３が求められるたびに読み出される。たとえば、検出値Ａ０に相当する信号電荷が各フォトダイオード２１に対応して形成されるポテンシャル井戸２７に蓄積されると信号電荷を読み出し、次に検出値Ａ１に相当する信号電荷がポテンシャル井戸２７に蓄積されると再び信号電荷を読み出すという動作を繰り返す。なお、各検出値Ａ０，Ａ１，Ａ２，Ａ３を蓄積する期間は等しく設定しておくのはもちろんのことである。また、各検出値Ａ０，Ａ１，Ａ２，Ａ３を読み出す順序は上述の例に限定されるものではなく、検出値Ａ０の次に検出値Ａ２を求めるなどとしてもよい。他の構成および動作は第１実施形態と同様である。

（第５実施形態）
本実施形態では、市場に供されている横型オーバーフロードレインを備えるインターライン転送型ＣＣＤをイメージセンサ１に用いる例を示す。

本実施形態に用いるイメージセンサ１は、図１０に示すように、垂直方向に配列したフォトダイオード２１の各列の左側方にｎ形半導体からなる電荷廃棄部１４としてのオーバーフロードレイン４１を設けてある。図示例ではフォトダイオード２１を水平方向に３個並べるとともに垂直方向に４個並べているから、オーバーフロードレイン４１は３列であり、各オーバーフロードレイン４１の上端同士は、左右方向に配置したアルミニウム電極であるオーバーフロー電極２４を介して接続してある。垂直転送部２２および水平転送部２３は第４実施形態において用いたイメージセンサ１と同様の機能を有する。

１個のフォトダイオード２１に関連する部分を切り出した図１１を用いてイメージセンサ１の構造を説明する。本実施形態ではｐ形半導体の基板４０を用いており、基板４０の主表面においてフォトダイオード２１に対応する領域には、基板４０とともにフォトダイオード２１を形成するｎ＋形半導体層４２が重ねて形成され、基板４０の主表面において垂直転送部２２に対応する領域にはｎ形半導体からなる蓄積転送層４４が重ねて形成されている。ｎ＋形半導体層４２と蓄積転送層４４との間にはｐ＋形半導体からなる分離層４５ａが形成され、ｎ＋形半導体層４２に対して蓄積転送層４４とは反対側にはｐ＋形半導体からなる分離層４５ｂを介してオーバーフロードレイン４１が設けられる。ｎ＋形半導体層４２と両分離層４５ａ，４５ｂとに跨る部位の表面には、フォトダイオード２１で生成された電荷を垂直転送部２２に移動させる際に、ｎ＋形半導体層４２の表面付近を電荷が通らないように制御する目的で、不純物濃度が分離層４５ａ，４５ｂと等しいｐ＋形半導体からなる表面層４３を積層してある。蓄積転送層４４の表面と表面層４３の表面とオーバフロードレイン４１の表面とは略同一平面になっている。また、オーバーフロードレイン４１はｎ＋形半導体層４２よりも深い位置まで基板４０内に入り込んでいる。

蓄積転送層４４の表面には、絶縁膜２５を介して制御電極２２ａ，２２ｂが配置される。制御電極２２ａ，２２ｂは１個のフォトダイオード２１に対して２個ずつ設けられ、垂直方向において２個の制御電極２２ａ，２２ｂのうちの一方は他方よりも広幅に形成される。さらに、フォトダイオード２１に光を入射させる部位を除いてイメージセンサ１の表面は遮光膜２６により覆われる。これらの構造については第４実施形態に用いたイメージセンサ１と同様である。

本実施形態の動作は基本的には第４実施形態と同様であって、図１１の破線Ｌ２に沿った電子のポテンシャルを示している図１２および図１３を図８および図９と比較すればわかるように、フォトダイオード２１において生成された廃棄電荷が、第４実施形態では基板２０を通っていたのに対して本実施形態では基板２０を通らずにオーバーフロードレイン４１を通る点で相違する。

本実施形態においてイメージセンサ１として用いた横型オーバーフロードレインを備えるインターライン転送型ＣＣＤのフォトダイオード２１に用いるｎ＋形半導体層４２は、第４実施形態において用いた縦型オーバーフロードレインを備えるインターライン転送型ＣＣＤのフォトダイオード２１を構成するｎ＋形半導体層３２に比較すると深さ寸法を大きくとることが可能になる。つまり、縦型オーバーフロードレインを設ける場合にはフォトダイオード２１を基板２０の上に形成する必要があったのに対して、横型オーバーフロードレインを設ける場合には基板４０がフォトダイオード２１を形成する一方の半導体層になるから、全体の厚み寸法に対して深さ方向におけるｎ＋形半導体層４２の割合を大きくとることが可能になるのである。このように、フォトダイオード２１を形成するｎ＋形半導体層４２の深さ寸法を大きくとることができるから、オーバーフロードレイン４１がフォトダイオード２１に並設されることによって受光面積が第４実施形態よりも減少するものの、第４実施形態に比較すると近赤外線に対する感度が比較的高くなるという利点が生じる。他の構成および機能は第４実施形態と同様である。

（第６実施形態）
本実施形態は、イメージセンサ１として、市場に供されている縦型オーバーフロードレインを備えるフレーム転送型ＣＣＤを用いるものである。

イメージセンサ１は、図１４に示すように、感光部１１であるフォトダイオード２１を水平方向と垂直方向とに複数個ずつ（図示例では４×４個）配列した２次元イメージセンサであって、垂直方向に配列したフォトダイオード２１を垂直転送ＣＣＤとして機能させる撮像部Ｄ１を備え、さらに光電変換機能を持たない垂直転送ＣＣＤをフォトダイオード２１の各列に垂直方向において連続して形成した蓄積部Ｄ２を備える。また、蓄積部Ｄ２における垂直転送ＣＣＤの各列の下端に電荷取出部となる水平転送ＣＣＤからなる水平転送部２３を設けてある。本実施形態では、フォトダイオード２１と垂直転送ＣＣＤとがともに電荷を蓄積しかつ電荷を垂直方向に転送する機能を有するのであって、撮像部Ｄ１と蓄積部Ｄ２とが電荷蓄積部１２および電荷取出部１３として機能する。

各フォトダイオード２１はそれぞれ垂直方向に配列された３個ずつの制御電極２１ａ〜２１ｃを受光面に備え、蓄積部Ｄ２における垂直転送ＣＣＤの各列は各フォトダイオード２１に設けた３個の制御電極２１ａ〜２１ｃと同様の配列を有する３個の制御電極２８ａ〜２８ｃを組にして備える。図示例では撮像部Ｄ１において垂直方向の１列について４個ずつのフォトダイオード２１を設け、蓄積部Ｄ２おいて２組６個の制御電極２８ａ〜２８ｃを設けてある。また、水平転送部２３は、第４実施形態と同様に、各列ごとに２個ずつの制御電極２３ａ，２３ｂを備える。フォトダイオード２１に設けた制御電極２１ａ〜２１ｃは６相の制御電圧Ｖ１〜Ｖ６により６相で駆動され、制御電極２８ａ〜２８ｅは３相の制御電圧ＶＶ１〜ＶＶ３により３相で駆動され、制御電極２３ａ，２３ｂは２相の制御電圧ＶＨ１，ＶＨ２により２相で駆動される。水平転送部２３では蓄積部Ｄ２から１水平ラインごとの信号電荷を取り出し、１水平ラインごとの信号電荷を外部に出力する。この種の駆動技術はＣＣＤの分野において周知であるから、ここでは詳しく説明しない。

撮像部Ｄ１と蓄積部Ｄ２と水平転送部２３とは１枚の基板５０上に形成され、基板５０にはアルミニウム電極であるオーバーフロー電極２４が絶縁膜を介さずに直接接触するように設けられる。つまり、基板５０はオーバーフロードレインとして機能する。オーバーフロー電極２４は、基板５０の表面において撮像部Ｄ１と蓄積部Ｄ２と水平転送部２３との全体を囲むように形成される。基板５０の表面はフォトダイオード２１に対応する部位を除いて遮光膜（図示せず）により覆われる。

図１５に基づいて１個のフォトダイオード２１に関連する部分の構造を説明する。本実施形態では、基板５０としてｎ形半導体を用いており、基板５０の主表面にはｐ形半導体層５１が形成され、ｐ形半導体層５１の主表面にはｎ形半導体からなるｎウェル５２が形成される。さらに、ｐ形半導体層５１とｎウェル５２とに跨る部位の表面にはＳｉＯ_２ からなる絶縁膜５３を介して３個の制御電極２１ａ〜２１ｃが重ねられる。つまり、本実施形態では、ｎウェル５２と絶縁膜５３と制御電極２１ａ〜２１ｃとによりＭＩＳ形のフォトダイオード２１を形成している。制御電極２１ａ〜２１ｃはポリシリコンにより形成される。ｎウェル５２は撮像部Ｄ１と蓄積部Ｄ２とに連続して形成されており、ｎウェル５２において電荷の蓄積と転送とを行うようにしている。つまり、撮像部Ｄ１ではｎウェル５２において電荷の生成と蓄積と転送とを行い、蓄積部Ｄ２ではｎウェル５２において電荷の蓄積と転送とを行う。

次に、上述したイメージセンサ１を駆動する技術について説明する。上述したイメージセンサ１では、フォトダイオード２１に光が入射すればフォトダイオード２１において電荷が生成される。ここで、制御電極２１ａ〜２１ｃに適宜の電圧を印加しておけば、ｎウェル５２に電荷蓄積部としてのポテンシャル井戸が形成され、生成された電荷をポテンシャル井戸に蓄積することができる。また、制御電極２１ａ〜２１ｃに印加する電圧を制御することによって、ポテンシャル井戸の深さを変化させて電荷を転送することができる。一方、オーバーフロー電極２４に適宜の廃棄電圧Ｖｓを印加すれば、フォトダイオード２１で生成された電荷は基板５０を通して廃棄されるから、オーバーフロー電極２４への印加電圧および電圧を印加する時間を制御することによって、フォトダイオード２１で生成された電荷のうちｎウェル５２のポテンシャル井戸に蓄積される信号電荷の割合を変化させることができる。

フォトダイオード２１で生成された電荷がどのように移動するかを説明するために、図１５中の破線Ｌ３に沿った電子のポテンシャルを図１６に示す。図１６における右部はフォトダイオード２１に相当する領域、左部は基板５０に相当する領域をそれぞれ示す。また、オーバーフロー電極２４に電圧を印加していない状態では、フォトダイオード２１（ｎウェル５２）と基板５０との間にはｐ形半導体層５１によるポテンシャル障壁Ｂ３が形成される。フォトダイオード２１（ｎウェル５２）において基板５０と対向していない部位にはｐ形半導体層５１によるポテンシャル障壁Ｂ４が形成され、フォトダイオード２１により形成された電荷（電子ｅ）が外部に漏れ出さないようになっている。ポテンシャル障壁Ｂ３はオーバーフロー電極２４への印加電圧に応じて高さを制御することができる。

一方、制御電極２１ａ〜２１ｃに電圧を印加することによりｎウェル５２に形成されるポテンシャル井戸に蓄積される電荷の量は、制御電極２１ａ〜２１ｃへの印加電圧によって決まるポテンシャル井戸の深さによって決まる。つまり、３個の制御電極２１ａ〜２１ｃのうち中央の制御電極２１ｂに印加する電圧を両側の制御電極２１ａ，２１ｃに印加する電圧よりも高くすると、図１７（ａ）のように中央部がもっとも深くなったポテンシャル井戸２７が形成される。ここで、オーバーフロー電極２４に適宜の電圧を印加することにより、基板５０のポテンシャルをｎウェル５２よりも引き下げ、さらに、図１８（ａ）〜（ｃ）のように、中央の制御電極２１ｂはポテンシャル障壁Ｂ３が残るように電圧を印加し、両側の制御電極２１ａ，２１ｃはポテンシャル障壁Ｂ３が取り除かれるように電圧を印加すれば、各制御電極２１ａ〜２１ｃに対応する領域のうち図１８（ｂ）に示す中央部で電子ｅがもっとも多く蓄積され、図１８（ａ）（ｃ）に示す両側部では電荷が基板５０を通して廃棄されることになる。

ここで、中央の制御電極２１ｂに対応するポテンシャル井戸２７には、フォトダイオード２１が電荷を生成している期間において、両側の制御電極２１ａ，２１ｃで生成された電荷の一部が流れ込むから、制御電極２１ａ，２１ｃで生成された一部の電荷が雑音成分として混ざり込むことになる。また、４個の検出値Ａ０，Ａ１，Ａ２，Ａ３のうちの１個が得られるたびに信号電荷を転送するから、信号電荷の転送中にフォトダイオード２１で生成される電荷が検出値Ａ０，Ａ１，Ａ２，Ａ３に雑音成分として混入することになる。ただし、これらの雑音成分は積分によって平均化され、位相差ψを求める際の減算によってほぼ除去されるから、雑音成分の影響は小さくなる。つまり、フレーム転送型ＣＣＤを用いながらも精度よく位相差ψを求めることが可能になる。

なお、上述の例では１個のフォトダイオード２１に対して３個の制御電極２１ａ〜２１ｃを対応させているが、１個のフォトダイオード２１に対応させる制御電極の個数にはとくに制限はない。他の構成および動作は第４実施形態と同様である。

（第７実施形態）
本実施形態は、第６実施形態と同様にフレーム転送型ＣＣＤを用いるものであるが、縦型オーバーフロードレインではなく横型オーバーフロードレインを設けている。

本実施形態に用いるイメージセンサ１は、図１９に示すように、垂直方向に配列したフォトダイオード２１の各列の右側方にｎ形半導体からなるオーバーフロードレイン６１を設けてある。図示例ではフォトダイオード２１を水平方向に４個並べるとともに垂直方向に４個並べているから、オーバーフロードレイン６１は４列であり、各オーバーフロードレイン６１の上端同士は、左右方向に配置したアルミニウム電極であるオーバーフロー電極２４を介して接続してある。撮像部Ｄ１と蓄積部Ｄ２と水平転送部２３とは第６実施形態において用いたイメージセンサ１と同様の機能を有する。

１個のフォトダイオード２１に関連する部分を切り出した図２０を用いてイメージセンサ１の構造を説明する。本実施形態ではｐ形半導体の基板６０を用いており、基板６０の主表面にはｐ形半導体層６２が形成され、このｐ形半導体層６２にｎ形半導体からなるｎウェル６３が形成され、ｐ形半導体層６２とｎウェル６３とによりフォトダイオード２１が形成される。ｐ形半導体層６２においてｎウェル６３に隣接する部位にはｐ＋半導体からなるｐ＋ウェル６４が形成され、ｐ＋ウェル６４の表面側にｎ形半導体からなるオーバーフロードレイン６１が形成される。このように基板６０の導電形が異なる点、オーバーフロードレイン６１を設けている点を除けば、イメージセンサ１の基本的な構造は第６実施形態と同様である。

本実施形態の動作は第６実施形態と同様であって、図２０の破線Ｌ４に沿った電子のポテンシャルを示している図２１を図１６と比較すればわかるように、フォトダイオード２１において生成された電荷を廃棄する電荷廃棄部が、第６実施形態では基板５０であったのに対して本実施形態ではオーバーフロードレイン６１である点のみ相違する。制御電極２１ａ〜２１ｃに電圧を印加することによりｎウェル６３に形成されるポテンシャル井戸に蓄積される電荷の量は、制御電極２１ａ〜２１ｃへの印加電圧によって決まるポテンシャル井戸の深さによって決まる。つまり、３個の制御電極２１ａ〜２１ｃのうち中央の制御電極２１ｂに印加する電圧を両側の制御電極２１ａ，２１ｃに印加する電圧よりも高くすると、中央の制御電極２１ｂに対応するポテンシャル井戸がもっとも深くなる。ここで、オーバーフロー電極２４に適宜の電圧が印加されてポテンシャル障壁Ｂ３が引き下げられているとすれば、図１８（ａ）〜（ｃ）のように、中央の制御電極２１ｂに対応するポテンシャル井戸に電荷を残し、両側の制御電極２１ａ，２１ｃに対応する領域で生成された電荷はオーバーフロードレイン６１に廃棄することが可能になる。他の構成および動作は第６実施形態と同様である。

（第８実施形態）
第６実施形態および第７実施形態において説明したフレーム転送型ＣＣＤをイメージセンサ１に用いる構成において、各フォトダイオード２１には３個の制御電極２１ａ〜２１ｃを設ける例を示したが、上述のように１個のフォトダイオード２１に設ける制御電極の個数は３個に制限されるものではない。

本実施形態では、１個のフォトダイオード２１に対して４個の制御電極を設ける場合について説明する。図２３において１〜４の数字は各制御電極に対応しており、繰り返して表記している１〜４の数字の１回の繰り返し周期が１個のフォトダイオード２１の領域に対応する。図２３（ａ）はフォトダイオード２１で生成した電荷を蓄積する期間、図２３（ｂ）は不要な電荷を廃棄する期間を示している。さらに、閾値Ｔｈ１はオーバーフロードレインのポテンシャルを示している。

図２３（ａ）に示すように、電荷を蓄積する期間においては、各フォトダイオード２１で生成された電荷が混合されないように、制御電極（１）には電圧を印加せずに隣合うフォトダイオード２１の間にポテンシャル障壁を形成する。また、制御電極（２）〜（４）に印加する電圧を段階的に低くし、階段状のポテンシャル井戸２７を形成する。ここで、制御電極（３）（４）に対応する部位のポテンシャルは閾値Ｔｈ１よりも高くしておく。制御電極（２）に対応する部位ではポテンシャル井戸２７がもっとも深くなり、ポテンシャルが閾値Ｔｈ１よりも低くなるから、フォトダイオード２１への光の照射により生成された電荷（電子ｅ）は、主として制御電極（２）に対応する部位に蓄積される。

図２３（ｂ）に示すように、電荷を廃棄する廃棄期間においては、蓄積期間においてポテンシャルがもっとも低い制御電極（２）に対応する部位に蓄積された電荷が外部に漏出しないように、制御電極（３）（４）に対応する部位のポテンシャルを引き上げる。この動作によって、蓄積期間において制御電極（１）（３）（４）に対応して生成された電荷は制御電極（２）に対応する部位とオーバーフロードレインとに分かれて流れる。したがって、電荷の蓄積期間と廃棄期間との比率を適宜に調節することにより、フォトダイオード２１で生成される電荷のうち不要電荷となる電荷の量を調節することができ、結果的に感度を調節することができる。他の構成および動作は第６実施形態または第７実施形態と同様である。

（第９実施形態）
本実施形態は、図２４に示すように、１個のフォトダイオード２１に対して６個の制御電極（１）〜（６）を設けた例である。図２４において１〜６の数字は各制御電極に対応している。図２３に示した例と同様に、図２４（ａ）は電荷を蓄積する期間、図２４（ｂ）は電荷を廃棄する期間を示している。

図２４（ａ）に示すように、電荷を蓄積する期間においては、各フォトダイオード２１で生成された電荷が混合されないように、制御電極（１）には電圧を印加せずに隣合うフォトダイオード２１の間にポテンシャル障壁を形成する。また、制御電極（２）〜（６）のうち制御電極（４）に対応する部位のポテンシャルをもっとも低くし、残りの制御電極（２）（３）（５）（６）に対応する部位のポテンシャルは段階的に高くする。さらに、制御電極（２）（３）（５）（６）に対応する部位のポテンシャルはオーバーフロードレインのポテンシャルである閾値Ｔｈ２よりも高くしておく。制御電極（４）に対応する部位ではポテンシャルがもっとも低くなり、このポテンシャルは閾値Ｔｈ２よりも低いから、フォトダイオード２１への光の照射により生成された電荷（電子ｅ）は、主として制御電極（４）に対応する部位に蓄積される。

図２４（ｂ）に示すように、電荷を廃棄する期間においては、蓄積期間においてポテンシャルがもっとも低い制御電極（４）に対応する部位に蓄積された電荷が外部に漏出しないように、制御電極（２）（３）（５）（６）に対応する部位のポテンシャルを引き上げる。この動作によって、蓄積期間において制御電極（１）（２）（３）（５）（６）に対応して生成された電荷は制御電極（４）に対応する部位とオーバーフロードレインとに分かれて流れる。したがって、本実施形態でも第８実施形態と同様に、電荷の蓄積期間と廃棄期間との比率を適宜に調節することにより、フォトダイオード２１で生成される電荷のうち不要電荷となる電荷の量を調節することができ、結果的に感度を調節することができる。他の構成および動作は第６実施形態または第７実施形態と同様である。

（第１０実施形態）
上述したように、フレーム転送型ＣＣＤを用いると、検出値Ａ０，Ａ１，Ａ２，Ａ３を求める期間以外にフォトダイオード２１で生成された電荷が雑音成分として信号電荷に混入する。このような雑音成分は略一定であり、かつ検出値Ａ０，Ａ１，Ａ２，Ａ３を求める期間において電荷を蓄積することによって平均化されるから、位相差を求めることができる程度には雑音成分を除去することが可能である。しかしながら、雑音成分があるとＳＮ比が低下するから、電荷の蓄積や転送に関連する部位ではダイナミックレンジを大きくとることが要求され、結果的に高コストになる。

そこで、本実施形態では、図２５に示すように、フォトダイオード２１のうち信号電荷を蓄積する領域付近と電荷の生成に関与しない領域とに遮光膜６５を設けている。図示例は第９実施形態のように１個のフォトダイオード２１に対して６個の制御電極を設けた場合の構成例であって、具体的には、制御電極（１）（４）に対応する部位に遮光膜６５を設けることによって、フォトダイオード２１のうち制御電極（２）（３）（５）（６）に対応する部位で電荷（電子ｅ）を生成するようにしている。この構成によって、主として制御電極（２）（３）（５）（６）に対応する部位で電荷の生成が行われ、制御電極（４）が電荷の生成にはほとんど寄与しなくなる。つまり、制御電極（４）において雑音成分が生成されず、遮光膜６５を形成していない場合に比較するとＳＮ比を向上させることが可能になる。他の構成および機能は第９実施形態と同様である。

なお、第４実施形態ないし第１０実施形態において、制御電圧と廃棄電圧との制御タイミングとして第１実施形態の技術を適用する例について説明したが、第２実施形態、第３実施形態の技術を適用してもよいのはもちろんのことである。

上述した各実施形態では、４個の検出値Ａ０，Ａ１，Ａ２，Ａ３のうちの１個を求めるたびに電荷を取り出す構成を採用していたが、以下に説明するイメージセンサ１では、複数個の検出値Ａ０，Ａ１，Ａ２，Ａ３を求めてから一括して取り出すことを可能にしたものである。

（第１１実施形態）
本実施形態は、図１９に示した横型オーバーフロードレインを備えるフレーム転送型ＣＣＤの一部構成を変更したイメージセンサ１を用いる。すなわち、図２６に示すように、各フォトダイオード２１ごとにオーバーフロードレイン６１ａ，６１ｂを設けた構成を採用し、各フォトダイオード２１で生成した電荷を個別に廃棄することを可能としている。この構成では、各オーバーフロードレイン６１ａ，６１ｂに変調信号の周期に同期した廃棄電圧を印加することによって、フォトダイオード２１で生成された電荷のうち電荷蓄積部であるポテンシャル井戸に移動する信号電荷の割合を調節する。ただし、本実施形態では、各オーバーフロードレイン６１ａ，６１ｂのうち、信号電荷を転送する方向において隣接する各一対のオーバーフロードレイン６１ａ，６１ｂに廃棄電圧φ１，φ２を印加するタイミングは、変調信号において位相が１８０度異なるタイミングとする。２個の感光部１１に対して位相が１８０度異なるタイミングで廃棄電圧φ１，φ２を印加することによって、変調信号において位相が１８０度異なるタイミングに対応した信号電荷を各感光部１１に対応して形成されるポテンシャル井戸に蓄積することができる。つまり、隣接した２個の感光部１１にそれぞれ形成されるポテンシャル井戸に変調信号における異なる位相に対応した信号電荷を蓄積することができ、位相差ψを求めるのに必要な４個の検出値Ａ０，Ａ１，Ａ２，Ａ３のうちの２個を一括して取り出すことが可能になる。このようにして、検出値Ａ０と検出値Ａ２とを一括して取り出し、検出値Ａ１と検出値Ａ３とを一括して取り出すことが可能になる。

本実施形態の構成では、信号電荷に対して目的外の電荷が混在するから雑音成分が生じるものの、雑音成分は信号電荷の量に比較すると少なく、また信号電荷に対して略一定の割合で混在するから、位相差ψを求める際には雑音成分の影響は低減される。他の構成および動作は第７実施形態と同様である。

（第１２実施形態）
第１１実施形態では、フレーム転送型ＣＣＤを用いているが、図２７に示すように、横型オーバーフロードレインを用いたインターライン転送型ＣＣＤを用いることによっても同様の動作が可能である。つまり、図１０に示した第５実施形態の構成において、各フォトダイオード２１ごとにオーバーフロードレイン４１ａ，４１ｂを分割して設けた構成のイメージセンサ１を用い、さらに垂直転送部２２においては、各フォトダイオード２１ごとに３個ずつの制御電極２２ａ〜２２ｃを設ければよい。この構成のイメージセンサ１において、垂直方向に隣接するオーバフロードレイン４１ａ，４１ｂに対して変調信号における異なる位相の廃棄電圧を与え、また各制御電極２２ａ〜２２ｂについては、第１１実施形態における制御電極（１）〜（６）と同様に６相の制御電圧で駆動すれば、検出値Ａ０，Ａ１，Ａ２，Ａ３を２個ずつ求めることが可能になる。他の構成および動作は第１１実施形態と同様である。

第１１実施形態ではオーバーフロードレイン６１ａ，６１ｂごとに３個ずつの制御電極２１ａ〜２１ｃを対応付け、第１２実施形態ではオーバフロードレイン４１ａ，４１ｂごとに３個ずつの制御電極２２ａ〜２２ｃを対応付けているが、それぞれ４個以上設けるようにしてもよい。また、変調信号の位相において１８０度異なるタイミングの廃棄電圧φ１，φ２を異なるオーバフロードレインに与える構成を採用しているが、たとえば変調信号において９０度ずつ位相の異なるタイミングで廃棄電圧を互いに異なるオーバフロードレインに与える構成とすれば、４個の検出値Ａ０，Ａ１，Ａ２，Ａ３を一括して取り出すことも可能である。さらに、廃棄電圧を印加するタイミングは、変調信号の周期に同期した特定の位相であればよく、間隔は適宜に設定可能である。

上述した各実施形態では、インターライン転送型ＣＣＤあるいはフレーム転送型ＣＣＤを用いる例を示したが、図２８に示すように、図１４に示したフレーム転送型ＣＣＤの撮像部Ｄ１をインターライン転送型ＣＣＤのフォトダイオード２１と垂直転送部２２とに置換した構成のフレームインターライン転送ＣＣＤを用いることも可能である。この構成のイメージセンサ１は、フレーム転送型ＣＣＤに比較するとスミアの発生を抑制することができる。

第１実施形態を示すブロック図である。 同上の動作説明図である。 第２実施形態を示す動作説明図である。 第３実施形態を示す動作説明図である。 第４実施形態に用いるイメージセンサを示す平面図である。 同上の要部分解斜視図である。 図６のＡ−Ａ線断面図である。 同上の動作説明図である。 同上の動作説明図である。 第５実施形態に用いるイメージセンサを示す平面図である。 同上の要部分解斜視図である。 同上の動作説明図である。 同上の動作説明図である。 第６実施形態に用いるイメージセンサを示す平面図である。 同上の要部斜視図である。 同上の動作説明図である。 同上の動作説明図である。 同上の動作説明図である。 第７実施形態に用いるイメージセンサを示す平面図である。 同上の要部斜視図である。 同上の動作説明図である。 同上の動作説明図である。 第８実施形態を示す動作説明図である。 第９実施形態を示す動作説明図である。 第１０実施形態を示す動作説明図である。 第１１実施形態を示す要部斜視図である。 第１２実施形態に用いるイメージセンサを示す平面図である。 本発明の他の構成例に用いるイメージセンサを示す平面図である。 従来例を示す動作説明図である。

符号の説明

１ イメージセンタ
２ 発光源
３ 制御回路部
４ 受光レンズ
５ 評価部
１１ 感光部
１２ 電荷蓄積部
１２ａ 制御電極
１３ 電荷取出部
１４ 電荷廃棄部
１４ａ 廃棄電極
２１ フォトダイオード
２１ａ〜２１ｃ 制御電極
２２ 垂直転送部
２２ａ〜２２ｃ 制御電極
２３ 水平転送部
２４ オーバーフロー電極
４０ 基板
４１ オーバーフロードレイン
５０ 基板
６０ 基板
６１ オーバーフロードレイン

Claims (9)

1. 所定の変調周波数の変調信号で強度変調された光が照射されている空間からの光を受光し受光強度に対応する量の電荷を生成する感光部と、感光部で生成した電荷のうち信号電荷を蓄積する電荷蓄積部と、廃棄電極を備え感光部で生成した電荷のうち不要電荷として廃棄する電荷の割合が廃棄電極に印加する廃棄電圧に応じて増減する電荷廃棄部と、電荷蓄積部に蓄積した信号電荷を外部に取り出す電荷取出部と、廃棄電極に印加する廃棄電圧を変調信号の周期に同期するタイミングで変化させる制御回路部と、電荷取出部により取り出した電荷を用いて前記空間に関する情報を評価する評価部とを備えることを特徴とする強度変調光を用いた空間情報の検出装置。
2. 前記電荷蓄積部は、感光部で生成した電荷のうち電荷蓄積部に移動する電荷の割合を印加される制御電圧に応じて増減させる制御電極を備え、前記制御回路部は、制御電極に印加する制御電圧を一定電圧に保つことを特徴とする請求項１記載の強度変調光を用いた空間情報の検出装置。
3. 前記電荷蓄積部は、感光部で生成した電荷のうち電荷蓄積部に移動する電荷の割合を印加される制御電圧に応じて増減させる制御電極を備え、前記制御回路部は、感光部で生成した電荷を電荷蓄積部に移動させる期間と電荷廃棄部に移動させる期間とが交互に生じるように制御電極への制御電圧と廃棄電極への廃棄電圧とを制御することを特徴とする請求項１記載の強度変調光を用いた空間情報の検出装置。
4. 所定の変調周波数の変調信号で強度変調された光が照射されている空間からの光を受光し受光強度に対応する量の電荷を生成する感光部と、制御電極を備え感光部で生成した電荷のうち信号電荷として蓄積する電荷の割合が制御電極に印加する制御電圧に応じて増減する電荷蓄積部と、廃棄電極を備え感光部で生成した電荷のうち不要電荷として廃棄する電荷の割合が廃棄電極に印加する廃棄電圧に応じて増減する電荷廃棄部と、電荷蓄積部に蓄積した信号電荷を外部に取り出す電荷取出部と、廃棄電極に印加する廃棄電圧を一定電圧に保って電荷の廃棄を行う間に制御電極に印加する制御電圧を変調信号の周期に同期するタイミングで変化させることにより感光部で生成した電荷のうち電荷蓄積部に蓄積する信号電荷の割合を変化させる制御回路部と、電荷取出部により取り出した電荷を用いて前記空間に関する情報を評価する評価部とを備えることを特徴とする強度変調光を用いた空間情報の検出装置。
5. 半導体基板の主表面に前記感光部が複数個配列されるとともにＣＣＤからなる前記電荷蓄積部および前記電荷取出部が前記半導体基板に設けられたＣＣＤイメージセンサを用い、前記電荷廃棄部がＣＣＤイメージセンサに設けたオーバーフロードレインであることを特徴とする請求項１ないし請求項４のいずれか１項に記載の強度変調光を用いた空間情報の検出装置。
6. 前記感光部のうち隣接する規定の複数個ずつの感光部を組にし、前記制御回路部は、組である複数個の感光部においてそれぞれ生成された電荷を前記変調信号の周期に同期する異なる位相のタイミングで各別に電荷蓄積部に蓄積させ、前記電荷取出部は組である複数個の感光部に対応して得られた異なる位相に対応する各信号電荷を一度に取り出すことを特徴とする請求項１ないし請求項５のいずれか１項に記載の強度変調光を用いた空間情報の検出装置。
7. 前記電荷蓄積部において信号電荷を蓄積する領域付近に設けた前記制御電極に遮光膜を設けたことを特徴とする請求項１ないし請求項６のいずれか１項に記載の強度変調光を用いた空間情報の検出装置。
8. 前記評価部は前記空間に発光源から照射された光と前記感光部で受光した光との位相差を前記変調信号の異なる位相に対応する複数の信号電荷から求めることを特徴とする請求項１ないし請求項７のいずれか１項に記載の強度変調光を用いた空間情報の検出装置。
9. 前記評価部は前記位相差を距離に換算することを特徴とする請求項８記載の強度変調光を用いた空間情報の検出装置。

Images