JP2006339540A - チップ型ｌｅｄ - Google Patents

チップ型ｌｅｄ Download PDF

Info

Publication number
JP2006339540A
JP2006339540A JP2005164898A JP2005164898A JP2006339540A JP 2006339540 A JP2006339540 A JP 2006339540A JP 2005164898 A JP2005164898 A JP 2005164898A JP 2005164898 A JP2005164898 A JP 2005164898A JP 2006339540 A JP2006339540 A JP 2006339540A
Authority
JP
Japan
Prior art keywords
led
led elements
chip
small substrate
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005164898A
Other languages
English (en)
Other versions
JP4726204B2 (ja
Inventor
Satoru Kikuchi
悟 菊池
Koichi Fukazawa
孝一 深澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Citizen Electronics Co Ltd
Original Assignee
Citizen Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Citizen Electronics Co Ltd filed Critical Citizen Electronics Co Ltd
Priority to JP2005164898A priority Critical patent/JP4726204B2/ja
Publication of JP2006339540A publication Critical patent/JP2006339540A/ja
Application granted granted Critical
Publication of JP4726204B2 publication Critical patent/JP4726204B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/43—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48092—Helix
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Device Packages (AREA)

Abstract

【課題】 同一パッケージ内に複数のＬＥＤ素子を並列接続封止するチップ型ＬＥＤにおいて、各ＬＥＤ素子間の電流不均衡を生じないチップ型ＬＥＤを提供する。
【解決手段】 複数個のＬＥＤ素子を同一小型基板上に搭載するチップ型ＬＥＤにおいて、前記ＬＥＤ素子のアノードあるいはカソードの各電極と前記小型基板の電極間との電気的接続に抵抗成分を有するボンディングワイヤを使用して前記複数個のＬＥＤ素子を並列接続したことを特徴とする。
【選択図】 図６

Description

本発明は発光ダイオード、すなわちＬＥＤ（Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ）に係り、一般照明用、携帯電話機搭載カメラのフラッシュ照明用、あるいは携帯電話機、携帯機器等の操作キーの照明等に用いる小型チップ型発光ダイオード（以下チップ型ＬＥＤ）の構造に関する。
ＬＥＤは集積回路と同様にウェーハー状で多数個を同時に作製し、個々にスクライブしたベアチップ、すなわちＬＥＤ素子を取扱が容易な小型パッケージに封止して使用に供することが多いが、そのパッケージ形状のひとつがチップ型ＬＥＤであり、前記チップ型ＬＥＤは小型基板に前記ＬＥＤ素子を搭載し、ワイヤボンデングで前記ＬＥＤ素子のアノードあるいはカソードの電極と前記小型基板の電極間との電極配線を行った後に樹脂モールド形成したものである。あるいは、ＬＥＤを更に微細実装する場合は、直接プリント基板等にＬＥＤ素子を搭載し、ワイヤボンデングで前記プリント基板に電極配線を行った後に樹脂モールド形成する場合もある。
ＬＥＤは発光電力効率に優れ、信号表示用のほか、近年は高輝度ＬＥＤによる照明装置としての用途も多い。しかし、高輝度ＬＥＤとはいえ単体のＬＥＤでは使用目的によっては光量不足もあり、複数個のＬＥＤ素子を直列あるいは並列接続して光量の増強を計っている。特にハイパワーが要求される一般照明やフラッシュ照明用には、同一パッケージ内に４個以上の素子を封止することが多い。
ＬＥＤはアノードに正、カソードに負の電圧をかけ、約２Ｖの電圧で電流が流れはじめて発光するが、指数的な電圧電流特性であり、並列接続により駆動する場合はそれぞれの順方向電圧（Ｖｆ）値に依存した電流が流れる。従って、同一パッケージ内での複数のＬＥＤの順方向電圧値ＶｆのばらつきによりそれぞれのＬＥＤに流れる順方向電流値（Ｉｆ）もばらつくため、それぞれのＬＥＤ素子に直列に外部抵抗を接続し、各ＬＥＤの順方向電流値Ｉｆのばらつきを抑える必要がある。また、発光色の異なる赤色（Ｒ）緑色（Ｇ）黄色（Ｙ）等のＬＥＤ素子を同一パッケージに封止する場合は、各ＬＥＤ素子の順方向電圧値Ｖｆが大きく異なるため、各々のＬＥＤ素子に対して整流、すなわち電流制限のための直列抵抗付加が不可欠になる。
以下図面にもとづいて従来技術におけるＬＥＤの並列接続について説明する。図９は一般的なＬＥＤの電圧電流特性図であって発光色の異なる赤色（Ｒ）緑色（Ｇ）黄色（Ｙ）のＬＥＤ素子の電圧電流特性例を符号Ｒ、Ｇ、Ｙで示す。各ＬＥＤはそれぞれ異なる電圧電流特性であるが、２Ｖ付近から急峻な立ち上がり特性を示している。
さらに同一色調のＬＥＤであっても、個々のＬＥＤ素子毎に電圧電流特性は僅かながら差異があり、ＬＥＤの電圧電流特性が急峻な立ち上がり特性であることから、僅かな特性の違いであってもＬＥＤ素子を並列接続すると電流の不均衡を生ずる。従って、従来技術においては以下に説明する方法で並列接続したＬＥＤの電流均衡を実現していた。
すなわち、図１０は従来技術のＬＥＤ素子の並列接続回路図であって、同一パッケージのそれぞれのＬＥＤ素子に対応した抵抗を付加する方法であって、符号Ｄ１、Ｄ２、Ｄ３、Ｄｎに示す各ＬＥＤ素子に符号Ｒ１、Ｒ２、Ｒ３、Ｒｎの各電流制限抵抗を各々のＬＥＤ素子に対応して直列接続してある。あるいは、ＬＥＤ素子Ｄ１、Ｄ２、Ｄ３、Ｄｎのパッケージは小型に形成するためこの電流制限抵抗Ｒ１、Ｒ２、Ｒ３、ＲｎはＬＥＤ素子Ｄ１、Ｄ２、Ｄ３、Ｄｎのパケージ外のプリント基板等に実装することもあり、プリント基板に印刷抵抗を形成する場合もある。
図１１は従来技術のＬＥＤ素子のもうひとつの並列接続回路図であって、同一パッケージ内のＬＥＤ素子の電圧電流特性を厳密に揃える方法である。符号Ｄ１、Ｄ２、Ｄ３、Ｄｎに示す各ＬＥＤ素子はあらかじめ点灯に適した一定の順方向電流Ｉｆを流し、このときの順方向電圧値Ｖｆを測定して分類するのであるが、この順方向電圧値Ｖｆの分類幅を細分化して、同一分類したＬＥＤを同一パッケージに並列接続するのである。従って、この場合はＬＥＤ素子の順方向電圧特性が揃っているので電流制限抵抗は符号Ｒで示す１個で良いため電流制限抵抗の実装面積の縮小化を計ることができる。
図１２は図１１により説明した従来技術における複数のＬＥＤ素子を並列接続したチップ型ＬＥＤの実装例を示す斜視図であって、ここでは３個のＬＥＤ素子を並列接続した例である。符号２２２は小型基板であり、２２１ａ、２２１ｂ、２２１ｃは電圧電流特性を揃えたＬＥＤ素子、２２３は小型基板２２２のアノード電極、２２４は前記小型基板２２２のカソード電極、２２５および２２６はボンディングワイヤである。ＬＥＤ素子２２１ｂ、２２１ｃのボンディングワイヤの符号は省いてあるが、前記小型基板２２２上に３個の電圧電流特性を揃えたＬＥＤ素子２２１ａ、２２１ｂ、２２１ｃを搭載後ボンディングワイヤにより各ＬＥＤ素子のアノードあるいはカソードの電極と前記小型基板２２２の電極間との電極配線を行い各ＬＥＤ素子を並列接続してチップ型ＬＥＤを形成している。
特開２００２−３４４０２３号公報 特開２００４−１７９３７２号公報
しかしながら、図１０により説明した従来技術における複数のＬＥＤ素子を並列接続する方法にあっては、ＬＥＤ素子Ｄ１、Ｄ２、Ｄ３、Ｄｎそれぞれに対応した電流制限抵抗を付加する必要があるため、実装面積やコスト増大の要因となる。さらに、電流制限抵抗Ｒ１、Ｒ２、Ｒ３、ＲｎをＬＥＤ素子Ｄ１、Ｄ２、Ｄ３、Ｄｎのパケージ外のプリント基板等に実装する場合はチップ型ＬＥＤのパッケージ内の各Ｄ１、Ｄ２、Ｄ３、Ｄｎ毎にカソード端子配線を外部に引き出す必要があり、パッケージ形状の増大とコスト増大を招く結果となる。
また、図１１により説明した従来技術における複数個のＬＥＤ素子を並列接続する方法にあっては、同一パッケージに封止するＬＥＤ素子Ｄ１、Ｄ２、Ｄ３、Ｄｎの順方向電圧電流特性の分類幅の細分化を強いられ、工程増とコスト増大を招くという問題があった。
（発明の目的）
すなわち、本発明の目的は、前記図１１により説明した同一パッケージ内に複数のＬＥＤ素子Ｄ１、Ｄ２、Ｄ３、Ｄｎを並列接続して封止するチップ型ＬＥＤにおいて、各ＬＥＤ素子Ｄ１、Ｄ２、Ｄ３、Ｄｎの順方向電圧電流特性の分類精度を緩和し、かつ、前記複数個のＬＥＤ素子を同一パッケージ内に並列接続形成しても各ＬＥＤ素子間の電流不均衡を生じないチップ型ＬＥＤを提供することにある。
上記目的を達成するために本発明は、複数個のＬＥＤ素子を同一小型基板上に搭載するチップ型ＬＥＤにおいて、前記ＬＥＤ素子のアノードあるいはカソードの各電極と前記小型基板の電極間との電気的接続に抵抗成分を有するワイヤ材を使用して前記複数個のＬＥＤ素子を並列接続したことを特徴とする。
すなわち、前記抵抗成分を有するワイヤ材は前記複数個の個々のＬＥＤ素子に対して各々の直列抵抗成分とすることで、前記複数個のＬＥＤ素子の電圧電流特性の勾配を個々に緩和し、前記複数個のＬＥＤ素子を並列接続しても各ＬＥＤ素子間の電流不均衡を少なくするのである。
また、前記複数個のＬＥＤ素子の電極と前記小型基板の電極間との電気的接続を行う前記抵抗成分を有するワイヤ材は前記ワイヤ材の長さを変えることでワイヤ材の抵抗値を制御することを特徴とする。
すなわち、前記抵抗成分を有するワイヤ材の長さを変えて前記複数個のＬＥＤ素子の個々の電圧電流特性に対して各ＬＥＤ素子の直列抵抗成分を個々に調整を可能とするのである。
また、前記小型基板に搭載する前記複数個のＬＥＤ素子は発光色が異なることを特徴とする。
すなわち、前記抵抗成分を有するワイヤ材の長さを十分に確保することで抵抗成分の調整幅を大きくできるので電圧電流特性が大幅に異なる発光色のＬＥＤ素子に対しても個々の電圧電流特性の勾配を大きく緩和し、前記発光色が異なる複数個のＬＥＤ素子であっても並列接続が可能となるのである。
以上のように本発明によれば、複数個のＬＥＤ素子を同一小型基板上に搭載するチップ型ＬＥＤにおいて、前記ＬＥＤ素子の各電極と前記小型基板の電極間との電気的接続を行う抵抗成分を有するワイヤ材は前記複数個の各ＬＥＤ素子の各々の直列抵抗成分となるため、前記複数個のＬＥＤ素子の個々の電圧電流特性勾配を緩和し、同一パッケージに封止するＬＥＤ素子の順方向電圧電流特性分類もおおまかで良く、前記複数個のＬＥＤ素子を並列接続しても各ＬＥＤ間の電流不均衡が少なく、複数個のＬＥＤ素子の並列接続による発光強度の大きな照明用チップ型ＬＥＤを提供できる。
また、前記抵抗成分を有するワイヤ材の長さを変えて前記複数個のＬＥＤ素子の個々の電圧電流特性に対して調整可能であることから、前記複数個のＬＥＤ素子の個々の電圧電流特性の整合性は更に改善し、前記抵抗成分を有するワイヤ材の長さを十分に確保することで電圧電流特性が大幅に違う発光色の異なるＬＥＤ素子の並列接続と同一パッケージ内への封止もできる。
以下、本発明の実施形態について図面を用いて説明する。図１ａは本発明の実施形態におけるチップ形ＬＥＤの断面図を示す。図１ｂは本発明の実施形態におけるチップ型ＬＥＤの斜視図である。
図１ａおよび図１ｂにおいて、１００はＬＥＤ素子を１個搭載したチップ型ＬＥＤであって、本発明の基本的な構造を示す。１０１はＬＥＤ素子、１０２は小型基板、１０３は小型基板１０２上に形成したアノード電極、１０４は小型基板１０２上に形成したカソード電極、１０５は前記ＬＥＤ素子１０１のアノードと前記小型基板１０２上に形成したアノード電極１０３を接続する抵抗成分を有するアノードボンディングワイヤ、１０６は前記ＬＥＤ素子１０１のカソードと前記小型基板１０２上に形成したカソード電極１０４を接続する抵抗成分を有するカソードボンディングワイヤ、１０７は前記小型基板１０２上に前記ＬＥＤ素子１０１を固着する接着層、１０８は前記小型基板１０２上に搭載した前記ＬＥＤ素子１０１およびアノードボンディングワイヤ１０５およびカソードボンディングワイヤ１０６を保護し、かつ前記ＬＥＤ素子１０１の発光を妨げないスモークあるいはクリア樹脂である。
すなわち、本発明は図１ａおよび図１ｂにおけるアノードボンディングワイヤ１０５およびカソードボンディングワイヤ１０６が抵抗成分を有することが特徴的なのである。従って、本発明においてはボンディングワイヤ１０５および１０６には比抵抗が大きな素材、例えばアルミニウム（Ａｌ）にシリコン（Ｓｉ）、モリブデン（Ｍｏ）、クロム（Ｃｒ）などを加えた合金を連続鋳造圧延により成形したボンディングワイヤ、あるいは、タングステン（Ｗ）を熱間引抜で成形したボンディングワイヤを使用する方法、あるいは、一般のボンディングワイヤの長さを十分に確保することでボンディングワイヤの抵抗成分を積極的に使用することを特徴としている。
図２は本発明の実施形態におけるチップ型ＬＥＤの電圧電流特性図であって、Ｘ軸がＬＥＤへの印加電圧、Ｙ軸がＬＥＤの電流を示す。ここで、１２１は従来のＬＥＤの電圧電流特性を示し、印加電圧範囲１２３における電流変化は１２４に示すように急峻で大きく変化する。１２２は本発明のチップ型ＬＥＤの電圧電流特性を示し、印加電圧範囲１２３における電流変化は１２５に示すように前記従来のＬＥＤの電圧電流特性に比較して電圧電流特性の勾配が大幅に緩和される。
その理由は、従来のＬＥＤはチップ内のボンディングワイヤの配線の長さが短く、抵抗が極めて小さくて、かつ、発光領域におけるＬＥＤの電圧電流特性が急峻であることから、前記発光領域における動作抵抗値が極めて小さいことに起因する。この従来のＬＥＤに対して本発明はボンディングワイヤによる抵抗成分を付加してあるため前記発光領域における動作抵抗値は大凡前記ボンディングワイヤにより付加した抵抗値となる。ボンディングワイヤは金属細線であり、付加できる抵抗値は数１０オームと低いが、素のＬＥＤの動作抵抗値に比較すれば本発明のチップ型ＬＥＤの発光領域における動作抵抗値は充分大きな値である。従って、前述のように複数個のＬＥＤ素子を同一パッケージに封止する場合のＬＥＤ素子の順方向電圧電流特性分類を粗くしても並列接続の各ＬＥＤ素子間の電流不均衡は少ない。
図３は本発明の第２の実施形態におけるチップ型ＬＥＤの斜視図であって、１３０はＬＥＤ素子１０１を１個搭載したチップ型ＬＥＤである。１３３は小型基板１０２上に形成したアノード電極、１３４は小型基板１０２上に形成したカソード電極、１３５は前記ＬＥＤ素子１０１のアノードと前記小型基板１０２上に形成したアノード電極１３３を接続する抵抗成分を有するアノードボンディングワイヤ、１３６は前記ＬＥＤ素子１０１のカソードと前記小型基板１０２上に形成したカソード電極１３４を接続する抵抗成分を有するカソードボンディングワイヤである。
すなわち、ＬＥＤ素子１０１のアノードおよびカソードがアノード電極１３３およびカソード電極１３４と反対方向に前記ＬＥＤ素子１０１を小型基板１０２上にマウントするのである。この結果、ボンディングワイヤ１３５および１３６は前記ＬＥＤ素子１０１の上を引き回すことになり、ほぼＬＥＤ素子の幅だけボンディングワイヤが長くなり前記ボンディングワイヤ１３５および１３６の抵抗値が増加して、チップ型ＬＥＤ１３０の電圧電流特性の勾配を緩和することができる。
図４は本発明の第３の実施形態におけるチップ型ＬＥＤの斜視図であって、１４０はＬＥＤ素子１０１を１個搭載したチップ型ＬＥＤである。１４３は小型基板１０２上に形成したアノード電極、１４４は小型基板１０２上に形成したカソード電極、１４５は前記ＬＥＤ素子１０１のアノードと前記小型基板１０２上に形成したアノード電極１４３を接続する抵抗成分を有するアノードボンディングワイヤ、１４６は前記ＬＥＤ素子１０１のカソードと前記小型基板１０２上に形成したカソード電極１４４を接続する抵抗成分を有するカソードボンディングワイヤである。
すなわち、ＬＥＤ素子１０１のアノードおよびカソードがアノード電極１４３およびカソード電極１４４と反対方向に前記ＬＥＤ素子１０１を小型基板１０２上にマウントし、さらに、ボンディングワイヤ１４５および１４６は前記ＬＥＤ素子１０１の上でループを描いて引き回すことでボンディングワイヤを長くしてある。この結果、前記ボンディングワイヤ１４５および１４６の抵抗値が増加して、チップ型ＬＥＤ１４０の電圧電流特性の勾配を緩和することができる。
図５は本発明の第４の実施形態におけるチップ型ＬＥＤの斜視図であって、１５０はＬＥＤ素子１０１を１個搭載したチップ型ＬＥＤである。１５３は小型基板１０２上に形成したアノード電極、１５４は小型基板１０２上に形成したカソード電極、１５３ａは小型基板１０２上に形成したアノード用ダミー電極、１５４ａは小型基板１０２上に形成したカソード用ダミー電極であって、１５５は前記ＬＥＤ素子１０１のアノードと前記小型基板１０２上に形成したアノード電極１５３を接続する抵抗成分を有するアノードボンディングワイヤであるが、このアノードボンディングワイヤ１５５は前記ＬＥＤ素子１０１のアノードからダミー電極１５３ａを経由してアノード電極１５３に配線してある。カソード側も同様に抵抗成分を有するカソードボンディングワイヤ１５６は前記ＬＥＤ素子１０１のカソードからダミー電極１５４ａを経由してカソード電極１５４に配線してある。
すなわち、アノードボンディングワイヤ１５５あるいはカソードボンディングワイヤ１５６はダミー電極１５３ａあるいは１５４ａを経由することで配線用ボンディングワイヤを長くすることができるので前記ボンディングワイヤ１５５および１５６の抵抗値が増加して、チップ型ＬＥＤ１５０の電圧電流特性の勾配を緩和することができる。
図６は図５に示し説明した本発明の第４の実施形態を複数のＬＥＤ素子の並列接続に適用したチップ型ＬＥＤの斜視図であって、１６０はＬＥＤ素子１０１を３個搭載したチップ型ＬＥＤの実施例である。１０１ａ、１０１ｂ、１０１ｃはＬＥＤ素子であって、１６２は前記ＬＥＤ素子１０１ａ、１０１ｂ、１０１ｃを搭載する小型基板である。１６３は小型基板１６２上に形成したアノード電極、１６４は小型基板１６２上に形成したカソード電極であって、前記アノード電極１６３あるいはカソード電極１６４から前記ＬＥＤ素子１０１ａ、１０１ｂ、１０１ｃのアノードあるいはカソードに対して図５に示したと同様なダミー電極を経由して抵抗成分を有するボンディングワイヤにより配線を行ってある。
以上述べたように、本発明の基本的な要件はＬＥＤ素子と前記ＬＥＤ素子を搭載する小型基板の電極間を配線するボンディングワイヤには抵抗成分を有するボンディングワイヤを使用することであり、かつ、前記配線の長さを確保する構造により前記ＬＥＤ素子に直列な抵抗成分を積極的に付加することで、前記ＬＥＤ素子の急峻な電圧電流特性を個々に緩和することができる。この結果、同一パッケージに封止するＬＥＤ素子の順方向電圧電流特性分類も緩和できて、前記複数個のＬＥＤ素子を並列接続しても電流不均衡を生じにくく、複数のＬＥＤ素子並列接続による発光強度の大きな照明用チップ型ＬＥＤを提供できる。
また、前記抵抗成分を有するワイヤ材の長さを変えて前記複数個のＬＥＤ素子の個々の電圧電流特性に対して調整可能であることから、前記複数個のＬＥＤ素子の個々の電圧電流特性の整合性は更に改善し、前記複数個のＬＥＤ素子を並列接続することによる各ＬＥＤ間の電流不均衡が少なくなることから、ワイヤ材の長さを十分に確保することで電圧電流特性が大幅に違う発光色の異なるＬＥＤ素子を同一パッケージ内へ並列接続して封止ができる。
図７は本発明の実施形態を円形基板に適用したチップ型ＬＥＤの平面図である。１７１はＬＥＤ素子、１７３は円形基板の周辺に設けたアノード電極、１７４は円形基板の周辺に設けたカソード電極、１７５および１７６はＬＥＤ素子１７１と電極１７３および１７４を接続するための抵抗成分を有するボンディングワイヤである。
図８は本発明の実施形態を円形基板に適用したもうひとつのチップ型ＬＥＤの平面図である。１８１はＬＥＤ素子、１８４は円形基板の周辺に設けたカソード電極、１８６はＬＥＤ素子１８１と電極１８４接続するための抵抗成分を有するボンディングワイヤである。アノードはＬＥＤ素子の下面に形成してあり、直接導電接着層で円形基板の導電部に接続する構造のため省略してある。
本発明の第１の実施形態におけるチップ形ＬＥＤの断面図を示す。 本発明の第１の実施形態におけるチップ型ＬＥＤの斜視図である。 本発明の第１の実施形態におけるチップ型ＬＥＤの電圧電流特性図である。 本発明の第２の実施形態におけるチップ型ＬＥＤの斜視図である。 本発明の第３の実施形態におけるチップ型ＬＥＤの斜視図である。 本発明の第４の実施形態におけるチップ型ＬＥＤの斜視図である。 本発明の第４の実施形態を複数のＬＥＤ素子に適用したチップ型ＬＥＤの斜視図である。 本発明の実施形態を円形基板に適用したチップ型ＬＥＤの平面図である。 本発明の実施形態を円形基板に適用したもうひとつのチップ型ＬＥＤの平面図である。 一般的なＬＥＤの電圧電流特性図である。 従来技術のＬＥＤ素子並列接続回路図である。 従来技術のＬＥＤ素子のもうひとつの並列接続回路図である。 図１１により説明した従来技術における複数のＬＥＤ素子を並列接続したＬＥＤチップの実装例を示す斜視図である。
符号の説明
１００、１３０、１４０、１５０、１６０ チップ型ＬＥＤ
１０１、１０１ａ、１０１ｂ、１０１ｃ、１７１、１８１、２２１ａ、２２１ｂ、２２１ｃ、Ｄ１、Ｄ２、Ｄ３、Ｄｎ ＬＥＤ素子
１０２、１６２、２２２ 小型基板
１０３、１３３、１４３、１５３、１６３、２２３ アノード電極
１０４、１３４、１４４、１５４、１６４、２２４ カソード電極
１０５、１０６、１３５、１３６、１４５、１４６、１５５、１５６、２２５、２２６ ボンディングワイヤ
１５３ａ、１５４ａ ダミー電極
Ｒ１、Ｒ２、Ｒ３、Ｒｎ、Ｒ 電流制限抵抗

Claims (3)

  1. 複数個のＬＥＤ素子を同一小型基板上に搭載するチップ型ＬＥＤにおいて、前記ＬＥＤ素子のアノードあるいはカソードの各電極と前記小型基板の電極間との電気的接続に抵抗成分を有するワイヤ材を使用して前記複数個のＬＥＤ素子を並列接続したことを特徴とするチップ型ＬＥＤ。
  2. 前記複数個のＬＥＤ素子のアノードあるいはカソードの電極と前記小型基板の電極間との電気的接続を行う前記抵抗成分を有するワイヤ材は前記ワイヤ材の長さを変えることでワイヤ材の抵抗値を制御することを特徴とする請求項１記載のチップ型ＬＥＤ。
  3. 前記小型基板に搭載する前記複数個のＬＥＤ素子は発光色が異なることを特徴とする請求項１乃至２項のいずれか１項に記載のチップ型ＬＥＤ。
JP2005164898A 2005-06-03 2005-06-03 チップ型ｌｅｄ Expired - Fee Related JP4726204B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005164898A JP4726204B2 (ja) 2005-06-03 2005-06-03 チップ型ｌｅｄ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005164898A JP4726204B2 (ja) 2005-06-03 2005-06-03 チップ型ｌｅｄ

Publications (2)

Publication Number Publication Date
JP2006339540A true JP2006339540A (ja) 2006-12-14
JP4726204B2 JP4726204B2 (ja) 2011-07-20

Family

ID=37559802

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005164898A Expired - Fee Related JP4726204B2 (ja) 2005-06-03 2005-06-03 チップ型ｌｅｄ

Country Status (1)

Country Link
JP (1) JP4726204B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7982317B2 (en) 2008-05-23 2011-07-19 Stanley Electric Co., Ltd. Semiconductor device, semiconductor device module, and method for manufacturing the semiconductor device module
CN102403306A (zh) * 2010-09-10 2012-04-04 展晶科技(深圳)有限公司 发光二极管封装结构

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62152187A (ja) * 1985-12-26 1987-07-07 Toshiba Corp 発光ダイオ−ド装置
JPH11162233A (ja) * 1997-11-25 1999-06-18 Matsushita Electric Works Ltd 光源装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62152187A (ja) * 1985-12-26 1987-07-07 Toshiba Corp 発光ダイオ−ド装置
JPH11162233A (ja) * 1997-11-25 1999-06-18 Matsushita Electric Works Ltd 光源装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7982317B2 (en) 2008-05-23 2011-07-19 Stanley Electric Co., Ltd. Semiconductor device, semiconductor device module, and method for manufacturing the semiconductor device module
CN102403306A (zh) * 2010-09-10 2012-04-04 展晶科技(深圳)有限公司 发光二极管封装结构

Also Published As

Publication number Publication date
JP4726204B2 (ja) 2011-07-20

Similar Documents

Publication Publication Date Title
KR101134752B1 (ko) Ｌｅｄ 패키지
EP3220427B1 (en) Light emitting diode module
US7997760B2 (en) Enamel substrate for mounting light emitting elements, light emitting element module, illumination apparatus, display apparatus, and traffic signal
JP4863432B2 (ja) 発光ダイオード及びその製造方法
US10573779B2 (en) Method for manufacturing light emitting unit
WO2016014357A1 (en) Solder pads, methods, and systems for circuitry components
US20080017880A1 (en) Si-substrate and structure of opto-electronic package having the same
JP4733434B2 (ja) チップ型ｌｅｄ
US10784429B2 (en) Light emitting element package with thin film pad and manufacturing method thereof
KR100989579B1 (ko) 칩온보드형 발광 다이오드 패키지 및 그것의 제조 방법
KR100586734B1 (ko) 발광반도체소자
JP4822499B2 (ja) チップ型ｌｅｄ
JP4726204B2 (ja) チップ型ｌｅｄ
KR20090062422A (ko) 알루미늄 금속 기판을 이용한 ｌｅｄ 어레이 모듈
JP2007110113A (ja) Ｌｅｄパッケージ
JP5113329B2 (ja) 発光装置
JPH06310763A (ja) 発光ダイオードランプ
JPH0870141A (ja) Ｌｅｄランプ
KR101848851B1 (ko) 전자소자 조립체 및 전자소자 장치의 사용방법
JP2007524256A (ja) 発光素子構造
US20060012988A1 (en) Fine-tunable mixing light for light emitting diode
JP2006054336A (ja) 発光素子
JP2013125783A (ja) Ｌｅｄ実装基板およびｌｅｄ照明装置
KR100638870B1 (ko) 온도 보상 기능을 갖는 발광 다이오드 패키지
JP5759241B2 (ja) 発光ダイオード装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080520

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101019

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101029

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101207

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110408

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110411

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140422

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees