JP2006339417A - 光素子及びその製造方法 - Google Patents

光素子及びその製造方法 Download PDF

Info

Publication number
JP2006339417A
JP2006339417A JP2005162539A JP2005162539A JP2006339417A JP 2006339417 A JP2006339417 A JP 2006339417A JP 2005162539 A JP2005162539 A JP 2005162539A JP 2005162539 A JP2005162539 A JP 2005162539A JP 2006339417 A JP2006339417 A JP 2006339417A
Authority
JP
Japan
Prior art keywords
conductive layer
optical element
columnar
layer
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005162539A
Other languages
English (en)
Other versions
JP4412237B2 (ja
Inventor
Takeshi Kaneko
剛 金子
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2005162539A priority Critical patent/JP4412237B2/ja
Priority to US11/419,084 priority patent/US7450625B2/en
Publication of JP2006339417A publication Critical patent/JP2006339417A/ja
Application granted granted Critical
Publication of JP4412237B2 publication Critical patent/JP4412237B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y20/00—Nanooptics, e.g. quantum optics or photonic crystals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/04—Processes or apparatus for excitation, e.g. pumping, e.g. by electron beams
    • H01S5/042—Electrical excitation ; Circuits therefor
    • H01S5/0425—Electrodes, e.g. characterised by the structure
    • H01S5/04254—Electrodes, e.g. characterised by the structure characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S2301/00—Functional characteristics
    • H01S2301/17—Semiconductor lasers comprising special layers
    • H01S2301/176—Specific passivation layers on surfaces other than the emission facet
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/10—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
    • H01S5/18—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities
    • H01S5/183—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL]
    • H01S5/18308—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL] having a special structure for lateral current or light confinement
    • H01S5/18311—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL] having a special structure for lateral current or light confinement using selective oxidation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/34—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers
    • H01S5/343—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
    • H01S5/34313—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser with a well layer having only As as V-compound, e.g. AlGaAs, InGaAs
    • H01S5/3432—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser with a well layer having only As as V-compound, e.g. AlGaAs, InGaAs the whole junction comprising only (AI)GaAs

Landscapes

  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Nanotechnology (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Biophysics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Semiconductor Lasers (AREA)

Abstract

【課題】 本発明の目的は、信頼性の向上及び製造プロセスの容易化が図れる、光素子及びその製造方法を提供することにある。
【解決手段】 光素子は、光が出射又は入射する上面１３２を有する柱状部１３０と、少なくとも第１の導電層１６０及び該第１の導電層１６０の上方に積層された第２の導電層１７０を含む複数層からなり、柱状部１３０の上面１３２と電気的に接続された電極１５０と、を含む。第１の導電層１６０は、柱状部１３０の上面１３２の中央部から外方向に開口する第１の開口部１６２を避けて該中央部を囲むように形成されている。第２の導電層１７０は、柱状部１３０の上面１３２の中央部から外方向に開口する第２の開口部１７２を避けて該中央部を囲むように形成され、かつ柱状部１３０の上方において第１の導電層１６０の平面面積の半分以上とオーバーラップして形成されている。
【選択図】 図１

Description

本発明は、光素子及びその製造方法に関する。
面発光型半導体レーザなどの光素子の構造では、電流注入の均一化を図るため、電極を、柱状部の上面の中央部を閉じたリング形状に形成することが多い（特開１０−２４２５６０号公報参照）。電極のパターニング方法としては、例えばリフトオフ法が知られている。この方法によれば、基板表面にレジストを反転形状に形成し、レジスト及びその開口領域に導電材料を成膜し、その後レジストを溶剤により剥離し、レジスト上に堆積した導電材料の部分を除去する。この場合、電極をリング形状に形成しようとすると、リングの中央部ではレジストが孤立パターンとなる。この孤立パターンは、除去されにくく、あるいは除去できたとしてもリフトオフされた導電材料の再付着を招くことがあり、信頼性を損なう原因となる可能性がある。
特開１０−２４２５６０号公報
本発明の目的は、信頼性の向上及び製造プロセスの容易化が図れる、光素子及びその製造方法を提供することにある。
（１）本発明に係る光素子は、
光が出射又は入射する上面を有する柱状部と、
少なくとも第１の導電層及び該第１の導電層の上方に積層された第２の導電層を含む複数層からなり、前記柱状部の上面と電気的に接続された電極と、
を含み、
前記第１の導電層は、前記柱状部の上面の中央部から外方向に開口する第１の開口部を避けて該中央部を囲むように形成され、
前記第２の導電層は、前記柱状部の上面の中央部から外方向に開口する第２の開口部を避けて該中央部を囲むように形成され、かつ前記柱状部の上方において前記第１の導電層の平面面積の半分以上とオーバーラップして形成されている。
本発明によれば、それぞれの導電層に開口部が形成されているので、例えばリフトオフ法でいうところのレジストの孤立パターンを形成する必要がなくなり、レジストの剥離が容易となる。また、リフトオフ法に限らず、例えばエッチングによる場合であっても、レジストにより閉じた微小な開口領域を形成する必要がないので、レジストの露光及びエッチングの容易化を図ることができる。さらに、第２の導電層が第１の導電層の平面面積の半分以上とオーバーラップしており、電極を容易に厚く形成することができるため、柱状部の上面の放熱性を向上させることができる。したがって、信頼性の高い光素子を提供することができる。
なお、本発明において、特定のＡ層の上方にＢ層が設けられているとは、Ａ層上に直接Ｂ層が設けられている場合と、Ａ層上に他の層を介してＢ層が設けられている場合と、を含むものとする。このことは、以下の発明においても同様である。
（２）この光素子において、
前記第１及び第２の導電層の少なくとも一方は、前記柱状部の外方向に延出する配線部を有し、
前記第１及び第２の開口部は、前記配線部が延出する方向と異なる外方向に開口していてもよい。
これによれば、電極を配線部付近において厚くすることができるので、放熱性の向上及び断線防止を図ることができる。
（３）この光素子において、
前記第１及び第２の開口部は、それぞれ異なる外方向に開口しており、
前記電極は、前記柱状部の上面の中央部を閉じたリング形状をなしていてもよい。
これによれば、リング形状を有する電極が容易に得られ、これにより柱状部に対する電流の均一化を図ることができる。
（４）この光素子において、
前記電極は、前記第２の導電層の上方に積層された前記第３の導電層をさらに含み、
前記第３の導電層は、前記柱状部の上面の中央部から外方向に開口する第３の開口部を避けて該中央部を囲むように形成されていてもよい。
（５）本発明に係る光素子の製造方法は、
基板の上方に、光が出射又は入射する上面を有する柱状部を形成する工程と、
前記基板の上面と電気的に接続する電極を、少なくとも第１の導電層及び該第１の導電層の上方に積層された第２の導電層を含む複数層により形成する工程と、
を含み、
前記第１の導電層を、前記柱状部の上面の中央部から外方向に開口する第１の開口部を避けて該中央部を囲むように形成し、
前記第２の導電層を、前記柱状部の上面の中央部から外方向に開口する第２の開口部を避けて該中央部を囲むように形成し、かつ前記柱状部の上方において前記第１の導電層の平面面積の半分以上にオーバーラップさせて形成する。
本発明によれば、それぞれの導電層に開口部を形成するので、例えばリフトオフ法でいうところのレジストの孤立パターンを形成する必要がなくなり、レジストの剥離が容易となる。また、リフトオフ法に限らず、例えばエッチングによる場合であっても、レジストにより閉じた微小な開口領域を形成する必要がないので、レジストの露光及びエッチングの容易化を図ることができる。したがって、製造プロセスの容易化及び歩留まりの向上を図ることができる。
（６）この光素子の製造方法において、
前記電極を、前記第２の導電層の上方に積層された第３の導電層をさらに含むように形成し、
前記第３の導電層を、前記柱状部の上面の中央部から外方向に開口する第３の開口部を避けて該中央部を囲むように形成してもよい。
（７）この光素子の製造方法において、
前記第１、第２及び第３の導電層を、リフトオフ法又はエッチング法を適用して形成してもよい。
以下、本発明の実施の形態について図面を参照して説明する。
Ａ．光素子
図１は、本発明の実施の形態に係る光素子の平面図であり、図２は、図１のII−II線断面図である。
光素子１００は、基板１１０と、素子部１２０（柱状部１３０）と、樹脂層１４０と、電極１５０と、他の電極１９０と、を含む。本実施の形態では、光素子１００が面発光型装置（面発光型半導体レーザ）である場合を例として説明する。
（Ａ−１）まず、基板１１０及び素子部１２０について説明する。
基板１１０は、半導体基板（例えばｎ型ＧａＡｓ基板）である。素子部１２０は、基板１１０上に形成されている。基板１１０及び素子部１２０の両者の平面形状は、同一（例えば矩形）であってもよい。面発光型半導体レーザの場合、素子部１２０は共振器（垂直共振器）と呼ばれる。
素子部１２０は、柱状部１３０を含む。図２に示すように、素子部１２０の断面形状が凸型をなし、その凸型の突起部が柱状部１３０となっていてもよい。柱状部１３０の側面は、基板面に垂直又は順テーパが付されていてもよい。柱状部１３０の平面形状は、円形であってもよいし、矩形（正方形又は長方形）又はその他の多角形であってもよい。図１に示す例では、１つの基板１１０に１つの柱状部１３０が形成されているが、複数の柱状部１３０が形成されていてもよい。柱状部１３０の上面１３２の中央部は、光（レーザ光）が出射又は入射する光学面（面発光型半導体レーザであれば出射面）１２８となっている。光学面１２８は、樹脂層１４０及び電極１５０から露出している。
あるいは、柱状部１３０は、外形上、完全に柱状でない構造も含み、例えば直方体形状の素子部１２０の一部であってもよい。その場合、面発光型半導体レーザであれば、柱状部１３０の平面領域（すなわち上面１３２）は、電流の経路を規制する電流狭搾層（絶縁層）及び該電流狭搾層により囲まれた領域と重なる領域とすることができる。
素子部１２０は、例えば、ｎ型Ａｌ０．９Ｇａ０．１Ａｓ層とｎ型Ａｌ０．１５Ｇａ０．８５Ａｓ層とを交互に積層した４０ペアの分布反射型多層膜ミラーである第１のミラー（広義には第１の半導体層）１２２と、ＧａＡｓウエル層とＡｌ０．３Ｇａ０．７Ａｓバリア層からなり、ウエル層が３層で構成される量子井戸構造を含む活性層（広義には機能層）１２４と、ｐ型Ａｌ０．９Ｇａ０．１Ａｓ層とｐ型Ａｌ０．１５Ｇａ０．８５Ａｓ層とを交互に積層した２５ペアの分布反射型多層膜ミラーである第２のミラー（広義には第２の半導体層）１２６と、が順次積層して構成されている。なお、第１のミラー１２２、活性層１２４、及び第２のミラー１２６を構成する各層の組成及び層数はこれに限定されるわけではない。また、活性層１２４は、キャリアの再結合が生じる層を含み、単一量子井戸構造又は多重量子井戸構造のいずれを適用してもよい。
第２のミラー１２６は、例えばＣ，Ｚｎ，Ｍｇなどがドーピングされることによりｐ型にされ、第１のミラー１２２は、例えばＳｉ，Ｓｅなどがドーピングされることによりｎ型にされている。したがって、第２のミラー１２６、不純物がドーピングされていない活性層１２４、及び第１のミラー１２２により、ｐｉｎダイオードが形成される。
第２のミラー１２６を構成する層のうち活性層１２４に近い領域に、酸化アルミニウムを主成分とする電流狭窄層１２５が形成されている。この電流狭窄層１２５は、リング形状に形成されている。すなわち、この電流狭窄層１２５は、光学面１２８に平行な面で切断した場合における断面が同心円状である。
柱状部１３０は、少なくとも第２のミラー１２６を含む（図２に示す例では、第２のミラー１２６、活性層１２４及び第１のミラー１２２の一部を含む）半導体積層体をいう。柱状部１３０は、基板１１０上に支持されている。
（Ａ−２）次に、樹脂層１４０について説明する。
樹脂層１４０は、基板１１０（素子部１２０）上に形成されている。図１に示すように、樹脂層１４０は、少なくとも柱状部１３０の周囲を含む領域に形成されている。また、樹脂層１４０は、電極１５０（特にパッド部１５８）の下地として形成されている。これにより、表面の平坦化を可能にして電極のパターニングの容易化を図ることができる。また、素子部１２０と電極１５０の間に、低誘電率の樹脂を介在させることにより、寄生容量の低減を図ることができる。なお、樹脂層１４０は、例えば柱状部１３０とほぼ同じ厚さに形成することができる。
樹脂層１４０が光透過性を有しない場合には、樹脂層１４０は、少なくとも光学面１２８を避ける領域に形成されている。図２に示す例では、樹脂層１４０は、柱状部１３０の側面を被覆し、柱状部１３０の上面１３２及び側面の間の境界（角部）を被覆し、さらに柱状部１３０の上面１３２の端部に至るように設けられている。
あるいは、変形例として樹脂層１４０は、柱状部１３０の上面１３２の全部の領域を避けて形成されていてもよい。その場合、柱状部１３０と樹脂層１４０の境界において段差が生じないように、樹脂層１４０の上面を柱状部１３０の上面１３２とほぼ面一とすることができる。
また、樹脂層１４０は、柱状部１３０の上面１３２の周縁に沿って（すなわち全周にわたって）連続して形成されていてもよい。また、樹脂層１４０が柱状部１３０の周縁から中央の方向に従って薄くなるように滑らかに傾斜していれば、電極１５０の効果的な断線防止を図ることができる。
樹脂層１４０は、例えば、ポリイミド樹脂、フッ素系樹脂、アクリル樹脂、又はエポキシ樹脂などから形成することができる。
（Ａ−３）次に、電極１５０、及び他の電極１９０の全体構造の概要について説明する。
電極１５０は、柱状部１３０の上面１３２と電気的に接続されている。例えば、電極１５０は、柱状部１３０の上面１３２の端部（すなわち光学面１２８を避ける領域）において第２のミラー１２６と電気的に接続されている。また、図１に示す例では、電極１５０は柱状部１３０の上面１３２の周縁に沿って（すなわち全周にわたって）連続して設けられ、第２のミラー１２６との接続領域は閉じたリング形状をなしている。言い換えれば、電極１５０は、柱状部１３０の上面１３２の中央部を囲むように形成されている。そして、電極１５０の開口から露出する部分が光学面１２８となっている。電極１５０は、例えばＡｕ，Ｐｔ，Ｔｉ，Ｚｎ，Ｃｒ，Ｎｉ及びこれらの合金から選択される少なくとも１層からなる。
電極１５０は、柱状部１３０の上面１３２から樹脂層１４０上に延出して形成され、樹脂層１４０上にパッド部１５８を有する。パッド部１５８は外部電気的接続部であり、ワイヤやバンプなどの導電部材（図示しない）のボンディング領域を含む。パッド部１５８から柱状部１３０上を結ぶ部分を配線部１５６とした場合、パッド部１５８の幅は、配線部１５６の幅よりも大きくすることができる。
他の電極１９０は、第１のミラー１２２側に電気的に接続されるもので、基板１１０の裏面に形成してもよいし、あるいは基板１１０（素子部１２０）の一部を樹脂層１４０から露出させ該露出領域に形成してもよい。電極１９０は、Ａｕ，Ｇｅ，Ｎｉ，Ｉｎ，Ｗ，Ｃｒ及びこれらの合金から選択される少なくとも１層からなる。
電極１５０，１９０によって、第１及び第２のミラー１２２，１２６の間の活性層１２４に電流を流すことができる。なお、電極１５０，１９０の材料は、上述に限定されるものではない。
（Ａ−４）電極１５０は、少なくとも２層以上の導電層を含む複数層からなる。以下の説明では、電極１５０が第１、第２及び第３の導電層１６０，１７０，１８０を含む場合を例として説明するが、その層数は限定されるものではない。なお、図３〜図５は導電層の平面図である。
図３に示すように、第１の導電層１６０は、柱状部１３０の上面１３２及びその周囲（のみ）に形成されている。第１の導電層１６０は、柱状部１３０の上面１３２とオーミックコンタクトが図れるように形成されている。例えば、第２のミラー１２６がｐ型の場合、第１の導電層１６０は、Ｃｒ，Ｔｉ，Ｐｔ，Ａｕの積層構造により形成することができる。
第１の導電層１６０は、柱状部１３０の上面１３２の中央部から外方向に開口する第１の開口部１６２を避けて該中央部を囲むように形成されている。すなわち、第１の導電層１６０は、柱状部１３０の上面１３２の中央部を完全に囲むのではなく、第１の開口部１６２により開放した状態としている。言い換えれば、柱状部１３０の上面１３２の中央部上には第１の穴１６４が設けられ、さらに第１の開口部１６２が第１の穴１６４と連通するように外方向に延出している。第１の開口部１６２からは、柱状部１３０の上面１３２及び樹脂層１４０が露出している。また、第１の穴１６４から露出する部分は、光学面１２８となっており、例えばその平面形状は略円形状をなしている。また、第１の開口部１６２の幅（柱状部１３０の上面１３２の中央部から外方向と直交方向の幅）は、第１の穴１６４の幅（円形であれば直径）よりも小さくてもよいし、あるいは略同一であってもよい。なお、平面視において、第１の導電層１６０は、所定の幅をもったＣ字形状をなすということもできる。
図４に示すように、第２の導電層１７０は、第１の導電層１６０上に積層されている。第２の導電層１７０は、第１の導電層１６０よりも厚く形成することができる。第２の導電層１７０は、第１の導電層１６０と電気的接続が図れるように形成されており、その材質は特に限定されないが、例えばＡｕを含む層により形成されている。
第２の導電層１７０は、柱状部１３０の上面１３２の中央部から外方向に開口する第２の開口部１７２を避けて該中央部を囲むように形成されている。すなわち、第２の導電層１７０は、柱状部１３０の上面１３２の中央部を完全に囲むのではなく、第２の開口部１７２により開放した状態としている。言い換えれば、柱状部１３０の上面１３２の中央部上には第２の穴１７４が設けられ、さらに第２の開口部１７２が第２の穴１７４と連通するように外方向に延出している。
第２の開口部１７２からは、第１の導電層１６０（のみ）が露出している。すなわち、第１及び第２の開口部１６２，１７２は、それぞれ異なる外方向に開口している。これによれば、第１及び第２の開口部１６２，１７２が連通せず、上述したように、電極１５０が柱状部１３０の上面１３２の中央部をリング形状に囲むように形成されるため、柱状部１３０に対する電流注入の均一化を図ることができる。
図４に示す例では、第２の導電層１７０の外周縁は、第１の導電層１６０の外周縁と（後述する配線部１７６を除き）一致し、第２の導電層１７０の内周縁は、第１の導電層１６０の内周縁よりも広がっている。すなわち、第２の穴１７４の内側に第１の穴１６４が設けられている。こうすることにより、電極１５０の膜厚を光学面１２８の直近を薄肉に形成し、それよりもさらに外側を厚肉に形成することができる。そのため、例えば面発光型半導体レーザにおいて、電極１５０のうち、レーザ光の放射角に依存する光学面１２８の直近の膜厚が制御しやすくなり、設計自由度の向上を図ることができる。
なお、第２の穴１７４は、第１の穴１６４の相似形状（例えば略円形状）とすることができる。また、第１の導電層１６０と同様に、第２の開口部１７２の幅は、第２の穴１７４の幅よりも小さくてもよいし、あるいは略同一であってもよい。また、平面視において、第２の導電層１７０は、所定の幅をもったＣ字形状を含むということもできる。
第２の導電層１７０は、柱状部１３０上において（詳しくは図４で示す破線により囲まれた範囲において）第１の導電層１６０の平面面積の半分以上とオーバーラップして形成されている。これにより、柱状部１３０上において電極１５０を厚く形成することができるため、柱状部１３０の上面１３２の放熱性を向上させることができる。
第２の導電層１７０は、配線部１７６を含む。配線部１７６は、パッド部１５８と接続するための配線部１５６の少なくとも一部を構成するものであり、柱状部１３０の外方向に延出して形成されている。第２の導電層１７０は、配線部１７６のみならず、さらに、パッド部１５８の一部を構成する部分を有していてもよい。また、第２の導電層１７０が配線部１７６を有する場合、第１及び第２の開口部１６２，１７２は、配線部１７６が延出する方向と異なる外方向に開口して設けられている。こうすることにより、電極１５０を配線部１５６付近において厚く形成することができるので、放熱性の向上及び断線防止を図ることができる。
図５に示すように、必要があれば、第２の導電層１７０上に、さらに第３の導電層１８０が積層されていてもよい。第３の導電層１８０は、第１の導電層１６０よりも厚く形成することができる。第３の導電層１８０は、第１及び第２の導電層１６０，１７０と電気的接続が図れるように形成されており、その材質は特に限定されないが、例えばＡｕを含む層により形成されている。
第３の導電層１８０は、柱状部１３０の上面１３２の中央部から外方向に開口する第３の開口部１８２を避けて該中央部を囲むように形成されている。すなわち、第３の導電層１８０は、柱状部１３０の上面１３２の中央部を完全に囲むのではなく、第３の開口部１８２により開放した状態としている。言い換えれば、柱状部１３０の上面１３２の中央部上には第３の穴１８４が設けられ、さらに第３の開口部１８２が第３の穴１８４と連通するように外方向に延出している。
第３の開口部１８２からは、第２の導電層１７０（のみ）が露出している。すなわち、第２及び第３の開口部１７２，１８２は、それぞれ異なる外方向に開口している。これによれば、第２及び第３の開口部１７２，１８２が連通せず、上述したように、電極１５０が柱状部１３０の上面１３２の中央部をリング形状に囲むように形成されるため、柱状部１３０に対する電流注入の均一化を図ることができる。
図５に示す例では、第３の導電層１８０の外周縁は、第２の導電層１７０の外周縁と（後述する配線部１８６を含み）一致し、第３の導電層１８０の内周縁は、第２の導電層１７０の内周縁と一致している。すなわち、第２及び第３の穴１７４，１８４のそれぞれの外形は一致している。なお、第３の穴１８４は、第１の穴１６４の相似形状（例えば略円形状）とすることができる。また、第１の導電層１６０と同様に、第３の開口部１８２の幅は、第３の穴１８４の幅よりも小さくてもよいし、あるいは略同一であってもよい。また、平面視において、第３の導電層１８０は、所定の幅をもったＣ字形状を含むということもできる。
第３の導電層１８０は、柱状部１３０上において（詳しくは図５で示す破線により囲まれた範囲において）第２の導電層１７０の平面面積の半分以上とオーバーラップして形成されている。これにより、柱状部１３０上において電極１５０を厚く形成することができるため、柱状部１３０の上面１３２の放熱性を向上させることができる。
第３の導電層１８０は、配線部１８６を含む。配線部１８６は、パッド部１５８と接続するための配線部１５６の少なくとも一部を構成するものであり、柱状部１３０の外方向に延出して形成されている。第３の導電層１８０は、配線部１８６のみならず、さらに、パッド部１５８の一部を構成する部分を有していてもよい。また、第３の導電層１８０が配線部１８６を有する場合、第１、第２及び第３の開口部１６２，１７２，１８２は、配線部１８６が延出する方向と異なる外方向に開口して設けられている。こうすることにより、電極１５０を配線部１５６付近において厚く形成することができるので、放熱性の向上及び断線防止を図ることができる。
図５に示す例では、柱状部１３０の上面１３２の中心からみて配線部１７６の延出方向を１２時の方向とした場合、第１、第２及び第３の開口部１６２，１７２，１８２は、それぞれ２時、１０時、６時の方向に開口している。これによれば、第１、第２及び第３の開口部１６２，１７２，１８２が均等に配置されているので、電極１５０の膜厚のばらつきを抑えることができる。なお、各導電層の各開口部の方向又は大きさは限定されるものではなく、設計上自由に決めることができる。
本実施の形態に係る光素子によれば、それぞれの導電層（第１、第２及び第３の導電層１６０，１７０，１８０）に開口部（第１、第２及び第３の開口部１６２，１７２，１８２）が形成されているので、例えばリフトオフ法でいうところのレジストの孤立パターンを形成する必要がなくなり、レジストの剥離が容易となる。詳しくは、レジストの除去が良好となり、除去したレジストあるいは導電材料が他の領域に再付着することもない。また、リフトオフ法に限らず、例えばエッチングによる場合であっても、レジストにより微小な閉じた開口領域を形成する必要がないので、レジストの露光及びエッチングの容易化を図ることができる。また、第２の導電層１７０が第１の導電層１６０の平面面積の半分以上とオーバーラップしており、電極１５０を容易に厚く形成することができるため、柱状部１３０の上面１３２の放熱性を向上させることができる。したがって、信頼性の高い光素子を提供することができる。
（Ａ−５）なお、本実施の形態に係る光素子は、面発光型半導体レーザに限定されるわけではなく、他の発光素子（例えば、半導体発光ダイオードや、有機ＬＥＤ）であってもよく、あるいは受光素子（例えばフォトダイオード）であってもよい。受光素子であれば、柱状部１３０の光学面１２８は光の入射面となる。受光素子の場合、少なくとも光吸収層（広義には機能層）を有する。また、その場合、光吸収層の上下には、それぞれ半導体層（コンタクト層ともいう）が設けられることが多い。
また、上述の各半導体において、ｐ型とｎ型を入れ替えてもよい。また、上述の例では、ＡｌＧａＡｓ系のものについて説明したが、発振波長に応じてその他の材料系、例えば、ＧａＩｎＰ系、ＺｎＳＳｅ系、ＩｎＧａＮ系、ＡｌＧａＮ系、ＩｎＧａＡｓ系、ＧａＩｎＮＡｓ系、ＧａＡｓＳｂ系の半導体材料を用いることも可能である。
また、上述の形態において基板１１０を省略することもできる。詳しくは、基板１１０上に素子部１２０を形成した後、最終的に素子部１２０を基板１１０から剥がす方法（エピタキシャルリフトオフ法）により、光素子を製造することもできる。
また、上述した第１、第２及び第３の導電層１６０，１７０，１８０の説明は、各層間において入れ替えて適用することもできる。例えば、第１の導電層１６０が配線部１５６（及びパッド部１５８）の一部を構成する部分を有していてもよい。
Ｂ．光素子の製造方法
図６〜図８は、本発明の実施の形態に係る光素子の製造方法の一部を示す図である。
（Ｂ−１）まず、図６〜図８に示すように、基板１１０上に柱状部１３０を含む素子部１２０を形成する。
図６に示すように、ｎ型ＧａＡｓからなる基板１１０の表面に、組成を変調させながらエピタキシャル成長させることにより、半導体多層膜を形成する。ここで、半導体多層膜は、例えば、ｎ型Ａｌ０．９Ｇａ０．１Ａｓ層とｎ型Ａｌ０．１５Ｇａ０．８５Ａｓ層とを交互に積層した４０ペアの第１のミラー１２２、ＧａＡｓウエル層とＡｌ０．３Ｇａ０．７Ａｓバリア層からなり、ウエル層が３層で構成される量子井戸構造を含む活性層１２４、及びｐ型Ａｌ０．９Ｇａ０．１Ａｓ層とｐ型Ａｌ０．１５Ｇａ０．８５Ａｓ層とを交互に積層した２５ペアの第２のミラー１２６からなる。
なお、第２のミラー１２６を成長させる際に、活性層１２４近傍の少なくとも１層を、ＡｌＡｓ層又はＡｌ組成が０．９５以上のＡｌＧａＡｓ層に形成する。この層は後に酸化され、電流狭窄層１２５となる（図８参照）。また、第２のミラー１２６の最表面の層は、キャリア密度を高くし、電極１５０とのオーミックコンタクトをとりやすくしておくことができる。
エピタキシャル成長を行う際の温度は、成長方法や原料、基板１１０の種類、あるいは形成する半導体多層膜の種類、厚さ、及びキャリア密度によって適宜決定されるが、一般に、４５０℃〜８００℃であることができる。また、エピタキシャル成長を行う際の所要時間も、温度と同様に適宜決定される。また、エピタキシャル成長させる方法としては、有機金属気相成長（MOVPE：Metal-Organic Vapor Phase Epitaxy）法や、ＭＢＥ（Molecular Beam Epitaxy）法、あるいはＬＰＥ（Liquid Phase Epitaxy）法などを用いることができる。
次に、半導体多層膜上に、所定形状にパターニングされたレジスト（図示しない）を形成し、該レジストをマスクとして、例えばドライエッチング法により、第２のミラー１２６、活性層１２４、及び第１のミラー１２２の一部をエッチングして、図７に示すように、柱状部１３０を形成する。
次に、図８に示すように、例えば４００℃程度の水蒸気雰囲気中に、柱状部１３０が形成された基板１１０を投入することにより、上述した第２のミラー１２６中のＡｌ組成が高い層（Ａｌ組成が０．９５以上の層）を側面から酸化して、電流狭窄層１２５を形成する。酸化レートは、炉の温度、水蒸気の供給量、酸化すべき層のＡｌ組成及び膜厚に依存する。上述した電流狭窄層１２５を備えた面発光型半導体レーザでは、駆動する際に、電流狭窄層１２５が形成されていない部分（酸化されていない部分）のみに電流が流れる。したがって、酸化によって電流狭窄層１２５を形成する工程において、電流狭窄層１２５の形成領域を制御することにより、電流密度の制御が可能となる。
（Ｂ−２）次に、樹脂層１４０を形成する（図２参照）。
樹脂層１４０は、まず、前駆体層（図示しない）を素子部１２０の全面を被覆するように設け、該前駆体層をパターニングすることにより形成することができる。前駆体層は、例えばスピンコート法、ディッピング法、スプレーコート法などにより設けることができる。あるいは、前駆体層を液滴吐出方式などにより所定のパターン形状に直接形成することもできる。その後、前駆体層を例えば３５０℃程度に加熱し硬化収縮させることにより、樹脂層１４０を形成することができる。
（Ｂ−３）次に、電極１５０を形成する。例えば、第１、第２及び第３の導電層１６０，１７０，１８０をそれぞれ積層することにより、複数層からなる電極１５０を形成する（図２〜図５参照）。
第１、第２及び第３の導電層１６０，１７０，１８０は、例えばリフトオフ法により形成することができる。
図３の平面図を参照して説明すると、まず、レジスト（図示しない）を所定形状にパターニングして形成する。リフトオフ法によれば、レジストが設けられる領域では、最終的に導電材料は除去される。したがって、パターニング後のレジストの平面形状は、第１の導電層１６０の形成領域の反転形状となる。すなわち、レジストは、第１の穴１６４、該第１の穴１６４から連続する第１の開口部１６２、及び該第１の開口部１６２から連続する第１の導電層１６０の外周縁よりも外側の領域に一体的に設けられる。
次に、導電材料をレジスト上及びその開口領域上に成膜する。その成膜方法としては、例えば真空蒸着法、スパッタ法などが挙げられる。導電材料は、単層又は複数層から形成することができ、複数層の場合はそれぞれを異なる材質から形成することができる。なお、導電材料を成膜する前に、必要があればプラズマ処理等により被成膜領域を洗浄してもよい。
その後、レジストを剥離することにより、レジスト上の導電材料の部分を除去する。これにより、導電材料はレジストが形成されていない開口領域のみに残り、その部分が第１の導電層１６０となる。これによれば、すでに説明したように、第１の穴１６４及び第１の開口部１６２が連通しており、レジストの孤立パターンが形成されないので、レジストの除去が容易となる。したがって、レジストの取り扱いに優れるので、製造プロセスの容易化及び歩留まりの向上を図ることができる。
第１の導電層１６０を形成した後、第２及び第３の導電層１７０，１８０も同様にリフトオフ法により形成することができる。それらの詳細は、第１の導電層１６０の内容から導くことができるので省略する。
また、第２の導電層１７０を形成する前に、第１の導電層１６０の合金化処理を行ってもよい。合金化処理は、高温（例えば４００℃程度）のアニール処理により行うことができる。これにより、第１の導電層１６０についてオーミックコンタクトを得ることができる。第２及び第３の導電層１７０，１８０の形成工程前に合金化処理を行うことにより、第１の導電層が酸化されやすい金属を含む場合、その金属により形成される酸化層を第１の導電層１６０の最表面に留めることができる。すなわち、第１の導電層１６０の合金化処理後に第２及び第３の導電層１７０，１８０を形成することにより、電極１５０の最表面の酸化を防止することができる。なお、この合金化処理は、電極１９０と一括して行うこともできる。電極１９０は、例えば基板１１０の裏面に形成することができ、例えばリフトオフ法により所定形状にパターニングすることができる。
（Ｂ−４）変形例として、第１、第２及び第３の導電層１６０，１７０，１８０をエッチング法（ドライエッチング法又はウエットエッチング法）により形成することもできる。
図３の平面図を参照して説明すると、まず、導電材料を全面に成膜し、その後、導電材料上にレジスト（図示しない）を所定形状にパターニングして形成する。導電材料は、レジストからの開口領域がエッチングにより除去される。したがって、パターニング後のレジストの平面形状は、第１の導電層１６０の形成領域と一致する。
その後、例えばドライエッチングにより、レジストが形成されていない開口領域に設けられている導電材料の部分を除去する。これにより、導電材料は、レジストにより覆われた部分のみに残り、その部分が第１の導電層１６０となる。これによれば、すでに説明したように、レジストにより閉じた微小な開口領域を形成する必要がないので、レジストの露光及びエッチングの容易化を図ることができる。すなわち、エッチングの解像度が緩和され、製造プロセスの容易化を図ることができる。
本発明は、上述した実施の形態に限定されるものではなく、種々の変形が可能である。例えば、本発明は、実施の形態で説明した構成と実質的に同一の構成（例えば、機能、方法及び結果が同一の構成、あるいは目的及び結果が同一の構成）を含む。また、本発明は、実施の形態で説明した構成の本質的でない部分を置き換えた構成を含む。また、本発明は、実施の形態で説明した構成と同一の作用効果を奏する構成又は同一の目的を達成することができる構成を含む。また、本発明は、実施の形態で説明した構成に公知技術を付加した構成を含む。
本発明の実施の形態に係る光素子の平面図。 本発明の実施の形態に係る光素子の断面図。 本発明の実施の形態に係る光素子の部分拡大図。 本発明の実施の形態に係る光素子の部分拡大図。 本発明の実施の形態に係る光素子の部分拡大図。 本発明の実施の形態に係る光素子の製造方法を示す図。 本発明の実施の形態に係る光素子の製造方法を示す図。 本発明の実施の形態に係る光素子の製造方法を示す図。
符号の説明
１１０…基板 １２０…素子部 １２８…光学面 １３０…柱状部
１３２…上面 １４０…樹脂層 １５０…電極 １５６…配線部
１５８…パッド部 １６０…第１の導電層 １６２…第１の開口部
１７０…第２の導電層 １７２…第２の開口部 １７６…配線部
１８０…第３の導電層 １８２…第３の開口部 １８６…配線部
１９０…電極

Claims (7)

  1. 光が出射又は入射する上面を有する柱状部と、
    少なくとも第１の導電層及び該第１の導電層の上方に積層された第２の導電層を含む複数層からなり、前記柱状部の上面と電気的に接続された電極と、
    を含み、
    前記第１の導電層は、前記柱状部の上面の中央部から外方向に開口する第１の開口部を避けて該中央部を囲むように形成され、
    前記第２の導電層は、前記柱状部の上面の中央部から外方向に開口する第２の開口部を避けて該中央部を囲むように形成され、かつ前記柱状部の上方において前記第１の導電層の平面面積の半分以上とオーバーラップして形成されている、光素子。
  2. 請求項１記載の光素子において、
    前記第１及び第２の導電層の少なくとも一方は、前記柱状部の外方向に延出する配線部を有し、
    前記第１及び第２の開口部は、前記配線部が延出する方向と異なる外方向に開口している、光素子。
  3. 請求項１又は請求項２記載の光素子において、
    前記第１及び第２の開口部は、それぞれ異なる外方向に開口しており、
    前記電極は、前記柱状部の上面の中央部を閉じたリング形状をなしている、光素子。
  4. 請求項１から請求項３のいずれかに記載の光素子において、
    前記電極は、前記第２の導電層の上方に積層された前記第３の導電層をさらに含み、
    前記第３の導電層は、前記柱状部の上面の中央部から外方向に開口する第３の開口部を避けて該中央部を囲むように形成されている、光素子。
  5. 基板の上方に、光が出射又は入射する上面を有する柱状部を形成する工程と、
    前記基板の上面と電気的に接続する電極を、少なくとも第１の導電層及び該第１の導電層の上方に積層された第２の導電層を含む複数層により形成する工程と、
    を含み、
    前記第１の導電層を、前記柱状部の上面の中央部から外方向に開口する第１の開口部を避けて該中央部を囲むように形成し、
    前記第２の導電層を、前記柱状部の上面の中央部から外方向に開口する第２の開口部を避けて該中央部を囲むように形成し、かつ前記柱状部の上方において前記第１の導電層の平面面積の半分以上にオーバーラップさせて形成する、光素子の製造方法。
  6. 請求項５記載の光素子の製造方法において、
    前記電極を、前記第２の導電層の上方に積層された第３の導電層をさらに含むように形成し、
    前記第３の導電層を、前記柱状部の上面の中央部から外方向に開口する第３の開口部を避けて該中央部を囲むように形成する、光素子の製造方法。
  7. 請求項６記載の光素子の製造方法において、
    前記第１、第２及び第３の導電層を、リフトオフ法又はエッチング法を適用して形成する、光素子の製造方法。
JP2005162539A 2005-06-02 2005-06-02 光素子及びその製造方法 Expired - Fee Related JP4412237B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2005162539A JP4412237B2 (ja) 2005-06-02 2005-06-02 光素子及びその製造方法
US11/419,084 US7450625B2 (en) 2005-06-02 2006-05-18 Optical element and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005162539A JP4412237B2 (ja) 2005-06-02 2005-06-02 光素子及びその製造方法

Publications (2)

Publication Number Publication Date
JP2006339417A true JP2006339417A (ja) 2006-12-14
JP4412237B2 JP4412237B2 (ja) 2010-02-10

Family

ID=37494051

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005162539A Expired - Fee Related JP4412237B2 (ja) 2005-06-02 2005-06-02 光素子及びその製造方法

Country Status (2)

Country Link
US (1) US7450625B2 (ja)
JP (1) JP4412237B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010003750A (ja) * 2008-06-18 2010-01-07 Ricoh Co Ltd 面発光レーザアレイ、光走査装置及び画像形成装置
JP2011210866A (ja) * 2010-03-29 2011-10-20 Opnext Japan Inc 半導体受光素子及びその製造方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7687295B2 (en) * 2007-02-27 2010-03-30 Opnext Japan, Inc. Method for manufacturing optical semiconductor device
JP6323650B2 (ja) * 2013-12-20 2018-05-16 セイコーエプソン株式会社 面発光レーザーおよび原子発振器
US9735120B2 (en) * 2013-12-23 2017-08-15 Intel Corporation Low z-height package assembly

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5434426A (en) * 1992-09-10 1995-07-18 Kabushiki Kaisha Toshiba Optical interconnection device
JPH07176787A (ja) 1993-10-25 1995-07-14 Omron Corp 半導体発光素子、発光装置、光結合装置、光学検知装置、光学的情報処理装置、投光器及び光ファイバモジュール
JPH10242560A (ja) 1997-02-24 1998-09-11 Seiko Epson Corp 面発光型半導体レーザ
US20040232429A1 (en) * 1997-05-08 2004-11-25 Showa Denko K.K. Electrode for light-emitting semiconductor devices and method of producing the electrode
US6364541B1 (en) * 1999-12-22 2002-04-02 New Focus, Inc. Method and apparatus for optical reception
JP3681942B2 (ja) * 1999-12-28 2005-08-10 松下電器産業株式会社 バイポーラトランジスタの製造方法
JP2002164621A (ja) * 2000-11-28 2002-06-07 Furukawa Electric Co Ltd:The 面発光半導体レーザ素子
JP4050028B2 (ja) 2001-09-28 2008-02-20 株式会社東芝 面発光型半導体発光素子
JP4092570B2 (ja) 2003-07-23 2008-05-28 セイコーエプソン株式会社 光素子およびその製造方法、光モジュール、ならびに光モジュールの駆動方法
JP4138629B2 (ja) * 2003-11-06 2008-08-27 株式会社東芝 面発光型半導体素子及びその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010003750A (ja) * 2008-06-18 2010-01-07 Ricoh Co Ltd 面発光レーザアレイ、光走査装置及び画像形成装置
JP2011210866A (ja) * 2010-03-29 2011-10-20 Opnext Japan Inc 半導体受光素子及びその製造方法

Also Published As

Publication number Publication date
US7450625B2 (en) 2008-11-11
US20060274800A1 (en) 2006-12-07
JP4412237B2 (ja) 2010-02-10

Similar Documents

Publication Publication Date Title
JP4581848B2 (ja) 光素子
JP5228363B2 (ja) 発光素子
US10128633B2 (en) Surface emitting semiconductor laser
US7245646B2 (en) Surface-emitting type semiconductor laser and its manufacturing method, and optical module
US20090279580A1 (en) Surface-emitting type semiconductor laser and method for manufacturing the same
JP4412237B2 (ja) 光素子及びその製造方法
KR20070075337A (ko) 면발광형 반도체 레이저
US20090098675A1 (en) Method for manufacturing semiconductor light-emitting device
JP4232034B2 (ja) 面発光型半導体レーザの製造方法
JP4924796B2 (ja) 半導体レーザおよび光素子の製造方法
JP4470819B2 (ja) 光素子
JP2006024622A (ja) 光素子及びその製造方法
JP2007165501A (ja) 面発光型半導体レーザ及びその製造方法
JP2006324582A (ja) 面発光型半導体レーザおよびその製造方法
US11539188B2 (en) Surface emitting laser and method of manufacturing the same
JP2007311616A (ja) 面発光レーザおよびその製造方法
JP4867495B2 (ja) 電極構造及び光半導体素子
JP2007129010A (ja) 面発光型半導体レーザ及びその製造方法
JP2022043575A (ja) 面発光半導体レーザ
JP2004063969A (ja) 面発光レーザ
KR100808228B1 (ko) 광 소자 및 그 제조 방법
JP2007123476A (ja) 電極構造及び面発光型半導体レーザ
JP2023131998A (ja) 半導体装置およびその製造方法
JP2006339419A (ja) 面発光型半導体レーザおよびその製造方法
JP2005243918A (ja) 面発光型半導体レーザ

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20080626

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090828

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090902

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20090910

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20090910

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090930

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20090930

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20091027

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20091109

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121127

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121127

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131127

Year of fee payment: 4

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees