JP2006332548A - Wiring circuit board - Google Patents

Wiring circuit board Download PDF

Info

Publication number
JP2006332548A
JP2006332548A JP2005157754A JP2005157754A JP2006332548A JP 2006332548 A JP2006332548 A JP 2006332548A JP 2005157754 A JP2005157754 A JP 2005157754A JP 2005157754 A JP2005157754 A JP 2005157754A JP 2006332548 A JP2006332548 A JP 2006332548A
Authority
JP
Japan
Prior art keywords
layer
cover
resin
base layer
cover layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005157754A
Other languages
Japanese (ja)
Other versions
JP4668688B2 (en
Inventor
Kazutaka Uwada
一貴 宇和田
Atsushi Ishii
淳 石井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nitto Denko Corp
Original Assignee
Nitto Denko Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nitto Denko Corp filed Critical Nitto Denko Corp
Priority to JP2005157754A priority Critical patent/JP4668688B2/en
Publication of JP2006332548A publication Critical patent/JP2006332548A/en
Application granted granted Critical
Publication of JP4668688B2 publication Critical patent/JP4668688B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Abstract

<P>PROBLEM TO BE SOLVED: To provide a wiring circuit board that can efficiently eliminate electrostatic charges, effectively prevent the mounted electronic parts from electrostatic discharges, and reduce the production cost, and moreover, can prevent desorption of conductive particles contained in a semiconductor layer forming a resin layer, thus improving its durability. <P>SOLUTION: In a suspension substrate 1 with a circuit, a conductor pattern 4 that is exposed, from an opening 9 of a cover layer 5 is treated as a terminal 6, has a metal support substrate 2, a base layer 3 formed on the metal support substrate 2, a conductor pattern 4 formed on the base layer 3, and the cover layer 5 formed on the base layer 3, such that it covers the conductor pattern 4. Both the base layer 3 and the cover layer 5, or only the cover layer 5 is formed from a semiconducting layer including conductive particles, and a protective layer 15 is formed on the surface of the terminal section 6 and the surface of the cover layer 5, except on the surface of the metal support substrate 2. <P>COPYRIGHT: (C)2007,JPO&INPIT

Description

本発明は、配線回路基板、詳しくは、電気機器や電子機器に装備される配線回路基板に関する。   The present invention relates to a printed circuit board, and more particularly to a printed circuit board equipped in an electric device or an electronic device.

フレキシブル配線回路基板や回路付サスペンション基板などの配線回路基板は、通常、ポリイミドからなるベース層と、そのベース層の上に形成された銅箔からなる導体回路と、ベース層の上および導体回路の上に形成されたポリイミドからなるカバー層とを備えており、電子部品を実装して、各種の電気機器や電子機器に搭載されている。
このような配線回路基板において、実装された電子部品の静電破壊を防止するために、カバー層の上に、導電ポリマー層を形成して、その導電ポリマー層によって静電気の帯電を除去することが提案されている(例えば、特許文献1参照)。
A wired circuit board such as a flexible printed circuit board or a suspension board with circuit is usually a base layer made of polyimide, a conductor circuit made of copper foil formed on the base layer, and a base layer and conductor circuit. And a cover layer made of polyimide formed thereon, mounted with various electronic devices and electronic devices by mounting electronic components.
In such a printed circuit board, in order to prevent electrostatic breakdown of the mounted electronic component, it is possible to form a conductive polymer layer on the cover layer and remove the static charge by the conductive polymer layer. It has been proposed (see, for example, Patent Document 1).

また、静電気防止特性を付与するために、ポリイミドフィルムに、導電性粒子を含有させることが知られている(例えば、特許文献2参照)。
特開2004−158480号公報 特開平10−77406号公報
Moreover, in order to provide an antistatic property, it is known to make a polyimide film contain electroconductive particle (for example, refer patent document 2).
JP 2004-158480 A Japanese Patent Laid-Open No. 10-77406

しかし、上記の配線回路基板では、導体回路の上にカバー層および導電ポリマー層の2層を形成するので、導体回路の上に層を形成する工程が2回必要となり、製造コストがかかるという不具合がある。
また、上記の配線回路基板では、端子部における電荷を完全に除去できないという不具合もある。
However, in the above-described wired circuit board, since the cover layer and the conductive polymer layer are formed on the conductor circuit, the process of forming the layer on the conductor circuit is required twice, which increases the manufacturing cost. There is.
In addition, the above-described wired circuit board has a problem that electric charges in the terminal portion cannot be completely removed.

一方、配線回路基板において、例えば、カバー層を、導電性粒子を含有するポリイミドフィルムからなる半導電性層として形成すると、その半導電性層から、導電性粒子が脱離する可能性がある。
例えば、そのような配線回路基板が、ハードディスクドライブに搭載される回路付サスペンション基板である場合には、導電性粒子が脱離すると、ハードディスクドライブが破損するおそれがある。
On the other hand, in the printed circuit board, for example, when the cover layer is formed as a semiconductive layer made of a polyimide film containing conductive particles, the conductive particles may be detached from the semiconductive layer.
For example, when such a wired circuit board is a suspension board with circuit mounted on a hard disk drive, the hard disk drive may be damaged if the conductive particles are detached.

本発明の目的は、静電気の帯電を効率的に除去して、実装される電子部品の静電破壊を有効に防止しつつ、製造コストを低減することができ、しかも、樹脂層を形成する半導電性層に含まれる導電性粒子の脱離を防止して、配線回路基板の耐久性の向上を図ることのできる、配線回路基板を提供することにある。   An object of the present invention is to efficiently remove static charges and effectively prevent electrostatic breakdown of electronic components to be mounted, while reducing the manufacturing cost, and to form a resin layer. An object of the present invention is to provide a printed circuit board capable of preventing the detachment of conductive particles contained in the conductive layer and improving the durability of the printed circuit board.

上記目的を達成するために、本発明の配線回路基板は、導体層と、前記導体層に隣接する樹脂層と、前記樹脂層が開口されることにより露出される導体層からなる端子部とを備える配線回路基板において、前記樹脂層が、導電性粒子を含む半導電性層からなり、前記樹脂層に隣接する保護層を、さらに備えていることを特徴としている。
また、本発明の配線回路基板は、金属支持基板と、前記金属支持基板の上に形成されるベース層と、前記ベース層の上に形成される導体層と、前記導体層の上に形成されるカバー層と、前記カバー層が開口されることにより露出される導体層からなる端子部とを備える配線回路基板において、少なくとも前記カバー層が、導電性粒子を含む半導電性層からなり、前記カバー層の上に形成される保護層を、さらに備えていることを特徴としている。
In order to achieve the above object, a printed circuit board according to the present invention comprises a conductor layer, a resin layer adjacent to the conductor layer, and a terminal portion comprising a conductor layer exposed by opening the resin layer. In the printed circuit board provided, the resin layer is made of a semiconductive layer containing conductive particles, and further includes a protective layer adjacent to the resin layer.
The wired circuit board of the present invention is formed on a metal support substrate, a base layer formed on the metal support substrate, a conductor layer formed on the base layer, and the conductor layer. A printed circuit board comprising a cover layer and a terminal portion made of a conductor layer exposed by opening the cover layer, wherein at least the cover layer is made of a semiconductive layer containing conductive particles, A protective layer formed on the cover layer is further provided.

また、本発明の配線回路基板では、前記半導電性層は、導電性粒子が樹脂中に分散されてなり、前記導電性粒子が、前記導電性粒子および前記樹脂の総量100重量部に対して10〜50重量部の割合で含まれていることが好適である。
また、本発明の配線回路基板では、前記導電性粒子が、カーボンブラックであることが好適である。
In the wired circuit board of the present invention, the semiconductive layer is formed by dispersing conductive particles in a resin, and the conductive particles are in a total amount of 100 parts by weight of the conductive particles and the resin. It is preferable that it is contained at a ratio of 10 to 50 parts by weight.
In the wired circuit board of the present invention, it is preferable that the conductive particles are carbon black.

本発明の配線回路基板では、樹脂層、具体的には、少なくともカバー層が、導電性粒子を含む半導電性層からなるので、その半導電性層によって、静電気の帯電を除去して、実装される電子部品の静電破壊を防止することができる。また、この配線回路基板では、樹脂層が半導電性層であるため、樹脂層の上に、さらに半導電性層を形成する必要がなく、製造コストの低減を図ることができる。しかも、この配線回路基板では、樹脂層に隣接して保護層が設けられているので、その保護層によって、樹脂層を形成する半導電性層に含まれる導電性粒子の脱離を防止することができる。その結果、配線回路基板の耐久性の向上を図ることができる。   In the printed circuit board of the present invention, since the resin layer, specifically, at least the cover layer is composed of a semiconductive layer containing conductive particles, the semiconductive layer is used to remove static electricity and mount It is possible to prevent electrostatic breakdown of the electronic components. Moreover, in this wired circuit board, since the resin layer is a semiconductive layer, it is not necessary to form a semiconductive layer on the resin layer, and the manufacturing cost can be reduced. Moreover, in this wired circuit board, since a protective layer is provided adjacent to the resin layer, the protective layer prevents the detachment of the conductive particles contained in the semiconductive layer forming the resin layer. Can do. As a result, the durability of the printed circuit board can be improved.

図1は、本発明の配線回路基板の一実施形態である回路付サスペンション基板を示す概略平面図、図2は、図1に示す回路付サスペンション基板の長手方向に沿う部分断面図である。
図1において、この回路付サスペンション基板1は、ハードディスクドライブに搭載され、磁気ヘッド(図示せず)を実装して、その磁気ヘッドを、磁気ディスクとの間で相対的に走行させるときの空気流に抗して、磁気ディスクとの間に微小間隔を保持しながら支持する金属支持基板2に、磁気ヘッドとリード・ライト基板とを接続するための導体層としての導体パターン4が一体的に形成されている。
FIG. 1 is a schematic plan view showing a suspension board with circuit as an embodiment of the wired circuit board of the present invention, and FIG. 2 is a partial sectional view along the longitudinal direction of the suspension board with circuit shown in FIG.
In FIG. 1, this suspension board with circuit 1 is mounted on a hard disk drive, mounted with a magnetic head (not shown), and the air flow when the magnetic head travels relative to the magnetic disk. The conductor pattern 4 as a conductor layer for connecting the magnetic head and the read / write substrate is integrally formed on the metal support substrate 2 that supports the magnetic disk while maintaining a small distance from the magnetic disk. Has been.

なお、図1では、金属支持基板2に対する導体パターン4の相対配置を明確に示すために、後述するベース層3およびカバー層5を省略して示している。
導体パターン4は、磁気ヘッド側接続端子部6Aと、外部側接続端子部6Bと、これら磁気ヘッド側接続端子部6Aおよび外部側接続端子部6Bを接続するための配線7とを、一体的に連続して備えている。
In FIG. 1, in order to clearly show the relative arrangement of the conductor pattern 4 with respect to the metal support substrate 2, a base layer 3 and a cover layer 5 described later are omitted.
The conductor pattern 4 integrally includes a magnetic head side connection terminal portion 6A, an external side connection terminal portion 6B, and a wiring 7 for connecting the magnetic head side connection terminal portion 6A and the external side connection terminal portion 6B. It is prepared continuously.

配線7は、金属支持基板2の長手方向に沿って複数設けられ、幅方向(長手方向に直交する方向)において互いに間隔を隔てて並列配置されている。
磁気ヘッド側接続端子部6Aは、金属支持基板2の先端部に配置され、各配線7の先端部がそれぞれ接続されるように、複数設けられている。この磁気ヘッド側接続端子部6Aには、磁気ヘッドの端子部(図示せず)が接続される。
A plurality of wirings 7 are provided along the longitudinal direction of the metal support substrate 2, and are arranged in parallel at intervals in the width direction (direction perpendicular to the longitudinal direction).
A plurality of magnetic head side connection terminal portions 6 </ b> A are arranged at the distal end portion of the metal support substrate 2, and a plurality of magnetic head side connection terminal portions 6 </ b> A are provided so that the distal end portions of the respective wirings 7 are respectively connected. A magnetic head terminal portion (not shown) is connected to the magnetic head side connection terminal portion 6A.

外部側接続端子部6Bは、金属支持基板2の後端部に配置され、各配線7の後端部がそれぞれ接続されるように、複数設けられている。この外部側接続端子部6Bには、リード・ライト基板の端子部(図示せず)が接続される。
また、金属支持基板2の先端部には、磁気ヘッドを実装するためのジンバル8が設けられている。ジンバル8は、磁気ヘッド側接続端子部6Aを長手方向において挟むように、金属支持基板2を切り抜くことによって形成されている。
A plurality of external connection terminal portions 6 </ b> B are arranged at the rear end portion of the metal support substrate 2, and a plurality of external connection terminal portions 6 </ b> B are provided so that the rear end portions of the respective wires 7 are respectively connected. A terminal portion (not shown) of a read / write board is connected to the external connection terminal portion 6B.
A gimbal 8 for mounting a magnetic head is provided at the tip of the metal support substrate 2. The gimbal 8 is formed by cutting out the metal support substrate 2 so as to sandwich the magnetic head side connection terminal portion 6A in the longitudinal direction.

この回路付サスペンション基板1は、図2に示すように、金属支持基板2と、金属支持基板2の上に形成されたベース層3と、ベース層3の上に形成された導体パターン4と、導体パターン4を被覆するように、ベース層3の上に形成されたカバー層5とを備えている。
また、カバー層5には、磁気ヘッド側接続端子部6Aまたは外部側接続端子部6Bが配置される部分に対応して、厚さ方向を貫通する開口部9が形成されており、この開口部9から露出する導体パターン4が、磁気ヘッド側接続端子部6Aまたは外部側接続端子部6B(以下、総称して端子部6とする。)として設けられている。なお、図2では、磁気ヘッド側接続端子部6Aおよび外部側接続端子部6Bのいずれか一方のみが示されている。
As shown in FIG. 2, the suspension board with circuit 1 includes a metal support board 2, a base layer 3 formed on the metal support board 2, a conductor pattern 4 formed on the base layer 3, A cover layer 5 formed on the base layer 3 is provided so as to cover the conductor pattern 4.
The cover layer 5 is formed with an opening 9 penetrating in the thickness direction corresponding to a portion where the magnetic head side connection terminal portion 6A or the external side connection terminal portion 6B is disposed. 9 is provided as a magnetic head side connection terminal portion 6A or an external side connection terminal portion 6B (hereinafter collectively referred to as a terminal portion 6). In FIG. 2, only one of the magnetic head side connection terminal portion 6A and the external side connection terminal portion 6B is shown.

そして、この回路付サスペンション基板1では、カバー層5を被覆するように、保護層15が形成されている。この保護層15は、端子部6の表面および金属支持基板2の表面を除くカバー層5の表面に形成されている(但し、カバー層5の表面には、カバー層5の外周側面および端子部6を囲む内周側面が含まれており、また、ベース層3の外周側面と、端子部6および金属支持基板2の表面の周縁部とには、保護層15が形成されている。以下同様)。   In the suspension board with circuit 1, a protective layer 15 is formed so as to cover the cover layer 5. The protective layer 15 is formed on the surface of the cover layer 5 excluding the surface of the terminal portion 6 and the surface of the metal supporting board 2 (however, the outer surface of the cover layer 5 and the terminal portion are formed on the surface of the cover layer 5). 6 is included, and a protective layer 15 is formed on the outer peripheral side surface of the base layer 3 and the peripheral portion of the surface of the terminal portion 6 and the metal support substrate 2. The same applies to the following. ).

次に、この回路付サスペンション基板1の製造方法について、図3を参照して説明する。
この方法では、図3(a)に示すように、まず、金属支持基板2を用意する。金属支持基板2としては、例えば、ステンレス箔、42アロイ箔、アルミニウム箔、銅−ベリリウム箔、りん青銅箔などが用いられる。好ましくは、ステンレス箔が用いられる。また、その厚みは、例えば、15〜30μm、好ましくは、20〜25μmである。
Next, a method for manufacturing the suspension board with circuit 1 will be described with reference to FIG.
In this method, as shown in FIG. 3A, first, a metal supporting board 2 is prepared. As the metal support substrate 2, for example, stainless steel foil, 42 alloy foil, aluminum foil, copper-beryllium foil, phosphor bronze foil or the like is used. Preferably, a stainless steel foil is used. Moreover, the thickness is 15-30 micrometers, for example, Preferably, it is 20-25 micrometers.

次に、この方法では、図3(b)に示すように、金属支持基板2の上に、ベース層3を、導体パターン4を積層可能な所望のパターンとして、形成する。
ベース層3は、半導電性層または樹脂層から、その目的および用途により適宜選択して形成する。
ベース層3を半導電性層から形成する場合には、例えば、まず、図4(a)に示すように、半導電性層形成用樹脂組成物を、金属支持基板2の表面に均一に塗布し、乾燥後、必要により加熱硬化させて、半導電性層からなるベース層3を形成する。
Next, in this method, as shown in FIG. 3B, the base layer 3 is formed on the metal support substrate 2 as a desired pattern on which the conductor pattern 4 can be laminated.
The base layer 3 is formed by appropriately selecting from a semiconductive layer or a resin layer according to its purpose and use.
When the base layer 3 is formed from a semiconductive layer, for example, first, as shown in FIG. 4A, the semiconductive layer forming resin composition is uniformly applied to the surface of the metal support substrate 2. After drying, the base layer 3 made of a semiconductive layer is formed by heating and curing as necessary.

半導電性層形成用樹脂組成物は、樹脂として、イミド樹脂またはイミド樹脂前駆体と、導電性粒子と、溶媒とを含有している。
イミド樹脂としては、例えば、ポリイミド、ポリエーテルイミド、ポリアミドイミドなどが挙げられる。これらは、市販品として入手でき、そのような市販品として、ポリイミドとして、例えば、PI−113、PI−117、PI−213B(以上、丸善石油化学社製)、リカコート−20(新日本理化社製)が挙げられる。また、ポリエーテルイミドとして、ウルテム1000、ウルテムXH6050(以上、日本イージープラスチック社製)が挙げられる。また、ポリアミドイミドとして、例えば、HR16NN、HR11NN(東洋紡績社製)が挙げられる。
The resin composition for forming a semiconductive layer contains an imide resin or an imide resin precursor, conductive particles, and a solvent as a resin.
Examples of the imide resin include polyimide, polyether imide, and polyamide imide. These are available as commercial products, and as such commercial products, for example, PI-113, PI-117, PI-213B (manufactured by Maruzen Petrochemical Co., Ltd.), Rika Coat-20 (Shin Nihon Rika Co., Ltd.) as polyimide. Manufactured). Examples of the polyetherimide include Ultem 1000 and Ultem XH6050 (manufactured by Nippon Easy Plastic Co., Ltd.). Examples of the polyamideimide include HR16NN and HR11NN (manufactured by Toyobo Co., Ltd.).

また、イミド樹脂前駆体としては、例えば、ポリアミック酸が挙げられる。ポリアミック酸は、通常、有機テトラカルボン酸二無水物とジアミンとを反応させることによって得ることができる。
有機テトラカルボン酸二無水物としては、例えば、ピロメリット酸二無水物、3,3',4,4'−ビフェニルテトラカルボン酸二無水物、2,2−ビス(2,3−ジカルボキシフェニル)−1,1,1,3,3,3−ヘキサフルオロプロパン二無水物、2,2−ビス(3,4−ジカルボキシフェニル)−1,1,1,3,3,3−ヘキサフルオロプロパン二無水物、3,3',4,4'−ベンゾフェノンテトラカルボン酸二無水物、ビス(3,4−ジカルボキシフェニル)エーテル二無水物、ビス(3,4−ジカルボキシフェニル)スルホン酸二無水物などが挙げられる。また、これら有機テトラカルボン酸二無水物は、単独使用または2種以上併用することができる。
Moreover, as an imide resin precursor, a polyamic acid is mentioned, for example. The polyamic acid can be usually obtained by reacting an organic tetracarboxylic dianhydride with a diamine.
Examples of the organic tetracarboxylic dianhydride include pyromellitic dianhydride, 3,3 ′, 4,4′-biphenyltetracarboxylic dianhydride, and 2,2-bis (2,3-dicarboxyphenyl). ) -1,1,1,3,3,3-hexafluoropropane dianhydride, 2,2-bis (3,4-dicarboxyphenyl) -1,1,1,3,3,3-hexafluoro Propane dianhydride, 3,3 ′, 4,4′-benzophenone tetracarboxylic dianhydride, bis (3,4-dicarboxyphenyl) ether dianhydride, bis (3,4-dicarboxyphenyl) sulfonic acid And dianhydrides. Moreover, these organic tetracarboxylic dianhydrides can be used alone or in combination of two or more.

また、ジアミンとしては、例えば、m−フェニレンジアミン、p−フェニレンジアミン、3,4'−ジアミノジフェニルエーテル、4,4'−ジアミノジフェニルエーテル、4,4'−ジアミノジフェニルスルホン、3,3'−ジアミノジフェニルスルホン、2,2−ビス(4−アミノフェノキシフェニル)プロパン、2,2−ビス(4−アミノフェノキシフェニル)ヘキサフルオロプロパン、1,3−ビス(4−アミノフェノキシ)ベンゼン、1,4−ビス(4−アミノフェノキシ)ベンゼン、2,4−ジアミノトルエン、2,6−ジアミノトルエン、ジアミノジフェニルメタン、4,4'−ジアミノ−2,2−ジメチルビフェニル、2,2−ビス(トリフルオロメチル)−4,4'−ジアミノビフェニルなどが挙げられる。また、これらジアミンは、単独使用または2種以上併用することができる。   Examples of the diamine include m-phenylenediamine, p-phenylenediamine, 3,4'-diaminodiphenyl ether, 4,4'-diaminodiphenyl ether, 4,4'-diaminodiphenyl sulfone, and 3,3'-diaminodiphenyl. Sulfone, 2,2-bis (4-aminophenoxyphenyl) propane, 2,2-bis (4-aminophenoxyphenyl) hexafluoropropane, 1,3-bis (4-aminophenoxy) benzene, 1,4-bis (4-aminophenoxy) benzene, 2,4-diaminotoluene, 2,6-diaminotoluene, diaminodiphenylmethane, 4,4′-diamino-2,2-dimethylbiphenyl, 2,2-bis (trifluoromethyl)- 4,4′-diaminobiphenyl and the like can be mentioned. These diamines can be used alone or in combination of two or more.

そして、ポリアミック酸は、これら有機テトラカルボン酸二無水物とジアミンとを、実質的に等モル比となるような割合で、適宜の有機溶媒、例えば、N−メチル−2−ピロリドン、N,N−ジメチルアセトアミド、N,N−ジメチルホルムアミド、ジメチルスルホキシドなどの非プロトン性極性溶媒中で、通常、0〜90℃で1〜24時間反応させることよって、ポリアミック酸の溶液として得ることができる。なお、ポリアミック酸の重量平均分子量は、例えば、5000〜200000程度、好ましくは、10000〜100000程度である。   The polyamic acid is an appropriate organic solvent such as N-methyl-2-pyrrolidone, N, N, in such a ratio that the organic tetracarboxylic dianhydride and diamine are substantially equimolar. -It can obtain as a solution of a polyamic acid by making it react normally at 0-90 degreeC in aprotic polar solvents, such as a dimethylacetamide, N, N- dimethylformamide, and dimethylsulfoxide. In addition, the weight average molecular weight of polyamic acid is about 5000-200000, for example, Preferably, it is about 10000-100000.

導電性粒子としては、例えば、カーボンブラック粒子、例えば、カーボンナノファイバー、例えば、酸化インジウムと酸化スズとの複合酸化物の粒子(ITO粒子)、酸化スズと酸化リンとの複合酸化物の粒子(PTO粒子)などの金属酸化物粒子が挙げられる。また、これら導電性粒子は、単独使用または2種以上併用することができる。好ましくは、カーボンブラックが挙げられる。   Examples of the conductive particles include carbon black particles, for example, carbon nanofibers, for example, composite oxide particles of indium oxide and tin oxide (ITO particles), composite oxide particles of tin oxide and phosphorus oxide ( Metal oxide particles such as PTO particles). These conductive particles can be used alone or in combination of two or more. Preferably, carbon black is used.

また、導電性粒子は、その平均粒子径が、例えば、10nm〜1μm、好ましくは、10nm〜400nm、さらに好ましくは、10nm〜100nmである。なお、導電性粒子がカーボンナノファイバーである場合には、例えば、その直径が100〜200nmであり、その長さが、5〜20μmである。
平均粒子径(直径)がこれより小さいと、平均粒子径(直径)の調整が困難となる場合があり、また、これより大きいと、塗布に不向きとなる場合がある。
The average particle diameter of the conductive particles is, for example, 10 nm to 1 μm, preferably 10 nm to 400 nm, and more preferably 10 nm to 100 nm. In addition, when electroconductive particle is carbon nanofiber, the diameter is 100-200 nm, and the length is 5-20 micrometers, for example.
If the average particle diameter (diameter) is smaller than this, it may be difficult to adjust the average particle diameter (diameter), and if it is larger than this, it may be unsuitable for coating.

溶媒は、樹脂(イミド樹脂またはイミド樹脂前駆体)を溶解でき、導電性粒子を分散できれば、特に制限されないが、例えば、N−メチル−2ピロリドン(NMP)、N,N−ジメチルアセトアミド、N,N−ジメチルホルムアミド、ジメチルスルホキシドなどの非プロトン性極性溶媒が挙げられる。また、これら溶媒は、単独使用または2種以上併用することができる。なお、樹脂として、ポリアミック酸が用いられる場合には、ポリアミック酸を溶解する反応溶媒を、そのまま溶媒として用いることができる。   The solvent is not particularly limited as long as the resin (imide resin or imide resin precursor) can be dissolved and the conductive particles can be dispersed. For example, N-methyl-2pyrrolidone (NMP), N, N-dimethylacetamide, N, Examples include aprotic polar solvents such as N-dimethylformamide and dimethyl sulfoxide. These solvents can be used alone or in combination of two or more. In addition, when a polyamic acid is used as the resin, a reaction solvent that dissolves the polyamic acid can be used as it is.

そして、半導電性層形成用樹脂組成物は、樹脂(イミド樹脂またはイミド樹脂前駆体)、導電性粒子および溶媒を配合することによって、調製することができる。
導電性粒子の配合割合は、例えば、導電性粒子および樹脂(イミド樹脂またはイミド樹脂前駆体)の総量100重量部に対して、導電性粒子が、例えば、10〜50重量部、好ましくは、20〜40重量部である。導電性粒子の配合割合が、これより少ないと、表面抵抗値が1011Ω/□より大きくなる場合がある。また、これより多いと、表面抵抗値が105Ω/□より小さくなる場合がある。また、溶媒は、樹脂および導電性粒子が、半導電性層形成用樹脂組成物に対して、5〜40重量%(固形分濃度)、好ましくは、10〜30重量%(固形分濃度)となるように、配合する。固形分濃度がこれより小さいと、半導電性層形成用樹脂組成物の均一な塗布が困難となる場合がある。また、固形分濃度がこれより大きいと、溶媒に対する導電性粒子の分散性が不良となる場合がある。
And the resin composition for semiconductive layer formation can be prepared by mix | blending resin (imide resin or imide resin precursor), electroconductive particle, and a solvent.
The blending ratio of the conductive particles is, for example, 10 to 50 parts by weight, preferably 20 parts by weight with respect to 100 parts by weight of the total amount of the conductive particles and the resin (imide resin or imide resin precursor). ~ 40 parts by weight. When the blending ratio of the conductive particles is less than this, the surface resistance value may be larger than 10 11 Ω / □. On the other hand, the surface resistance value may be smaller than 10 5 Ω / □ when the amount is larger than this. The solvent is such that the resin and the conductive particles are 5 to 40% by weight (solid content concentration), preferably 10 to 30% by weight (solid content concentration) with respect to the resin composition for forming a semiconductive layer. It mix | blends so that it may become. If the solid content concentration is smaller than this, it may be difficult to uniformly apply the resin composition for forming a semiconductive layer. Moreover, when solid content concentration is larger than this, the dispersibility of the electroconductive particle with respect to a solvent may become bad.

また、半導電性層形成用樹脂組成物の調製は、特に制限されず、例えば、樹脂(イミド樹脂またはイミド樹脂前駆体)および導電性粒子を、溶媒に配合して、樹脂が溶媒に対して均一に溶解し、導電性粒子が溶媒に対して均一に分散するまで、攪拌混合する。また、予め樹脂を溶媒に溶解した樹脂溶液と、予め導電性粒子を溶媒に分散させた粒子分散液とを、混合することもできる。これによって、溶媒中において、樹脂が溶解され、導電性粒子が分散する半導電性層形成用樹脂組成物が調製される。   Moreover, the preparation of the resin composition for forming a semiconductive layer is not particularly limited. For example, a resin (imide resin or imide resin precursor) and conductive particles are blended in a solvent, and the resin is used with respect to the solvent. Stir and mix until it is uniformly dissolved and the conductive particles are uniformly dispersed in the solvent. In addition, a resin solution in which a resin is previously dissolved in a solvent and a particle dispersion in which conductive particles are previously dispersed in a solvent can be mixed. Thus, a resin composition for forming a semiconductive layer in which the resin is dissolved in the solvent and the conductive particles are dispersed is prepared.

そして、このようにして得られた半導電性層形成用樹脂組成物を、金属支持基板2の表面に均一に塗布するには、特に制限されず、例えば、ロールコート法、グラビアコート法、スピンコート法、バーコート法など公知の塗布方法が用いられる。
次いで、塗布された半導電性層形成用樹脂組成物の乾燥は、溶媒の種類によって適宜決定されるが、例えば、60〜250℃、好ましくは、80〜200℃で、例えば、1〜30分間、好ましくは、3〜15分間加熱する。乾燥時間が、これより短いと、溶媒の除去が不十分となり、半導電性層の表面抵抗値が大きく変化する場合がある。また、これより長いと、生産効率が低下する場合がある。
And in order to apply | coat uniformly the resin composition for semiconductive layer formation obtained in this way on the surface of the metal support substrate 2, it does not restrict | limit, For example, a roll coat method, a gravure coat method, spin A known coating method such as a coating method or a bar coating method is used.
Next, the drying of the applied resin composition for forming a semiconductive layer is appropriately determined depending on the type of the solvent, and is, for example, 60 to 250 ° C., preferably 80 to 200 ° C., for example, 1 to 30 minutes. Preferably, heating is performed for 3 to 15 minutes. If the drying time is shorter than this, the removal of the solvent becomes insufficient, and the surface resistance value of the semiconductive layer may change greatly. On the other hand, if it is longer than this, the production efficiency may decrease.

なお、半導電性層形成用樹脂組成物が、イミド樹脂前駆体を含有する場合には、乾燥後、そのイミド樹脂前駆体を、例えば、減圧下、250℃以上で加熱することにより、硬化(イミド化)させる。
これによって、半導電性層からなるベース層3が形成される。また、この半導電性層の表面抵抗値は、例えば、105〜1011Ω/□、好ましくは、106〜1010Ω/□である。半導電性層の表面抵抗値が、これより小さいと、実装された電子部品(磁気ヘッドやリード・ライト基板の端子部、以下同様。)の誤動作を生じる場合があり、また、これより大きいと、静電気の帯電を有効に除去できない場合がある。
In addition, when the resin composition for forming a semiconductive layer contains an imide resin precursor, after drying, the imide resin precursor is cured (for example, by heating at 250 ° C. or higher under reduced pressure). Imidization).
Thereby, the base layer 3 made of a semiconductive layer is formed. Moreover, the surface resistance value of this semiconductive layer is, for example, 10 5 to 10 11 Ω / □, preferably 10 6 to 10 10 Ω / □. If the surface resistance value of the semiconductive layer is smaller than this, the mounted electronic component (the terminal portion of the magnetic head or the read / write board, the same shall apply hereinafter) may occur, and if it is larger than this, In some cases, static electricity cannot be effectively removed.

なお、表面抵抗値は、例えば、MITSUBISHI PETROCHEMICAL社製のHiresta IP MCP−HT260(プローブ:HRS)を用いて測定することができる。
次いで、上記のようにして形成されたベース層3を、所望のパターンに形成するには、図4(b)に示すように、ベース層3の表面を、所望のパターンに対応してエッチングレジスト10で被覆し、図4(c)に示すように、エッチングレジスト10から露出するベース層3をエッチングにより除去した後、図4(d)に示すように、エッチングレジスト10を、エッチングまたは剥離により除去する。
The surface resistance value can be measured using, for example, Hiresta IP MCP-HT260 (probe: HRS) manufactured by MITSUBISHI PETROCHEMICAL.
Next, in order to form the base layer 3 formed as described above into a desired pattern, as shown in FIG. 4B, the surface of the base layer 3 is etched resist corresponding to the desired pattern. 4, after removing the base layer 3 exposed from the etching resist 10 by etching as shown in FIG. 4C, the etching resist 10 is etched or peeled off as shown in FIG. Remove.

エッチングレジスト10は、例えば、ドライフィルムフォトレジストをベース層3の表面に積層し、露光および現像する公知の方法により形成する。
ベース層3のエッチングは、例えば、エッチング液として水酸化カリウム水溶液などのアルカリ現像液を用いて、浸漬法またはスプレー法によって、ウエットエッチングする。
これによって、金属支持基板2の上に、半導電性層からなるベース層3が、導体パターン4を積層可能な所望のパターンとして形成される。
The etching resist 10 is formed by, for example, a known method of laminating a dry film photoresist on the surface of the base layer 3, exposing and developing.
The base layer 3 is etched by, for example, wet etching by an immersion method or a spray method using an alkali developer such as an aqueous potassium hydroxide solution as an etchant.
Thereby, the base layer 3 made of a semiconductive layer is formed on the metal support substrate 2 as a desired pattern on which the conductor pattern 4 can be laminated.

また、上記した半導電性層形成用樹脂組成物に、感光剤を含有させれば、ベース層3をエッチングせずとも、ベース層3を所望のパターンとして形成することができる。
半導電性層形成用樹脂組成物に含有させる感光剤としては、例えば、4−o−ニトロフェニル−3,5−ジメトキシカルボニル−2,6−ジメチル−1,4−ジヒドロピリジン(ニフェジピン)、4−o−ニトロフェニル−3,5−ジメトキシカルボニル−2,6−ジメチル−1−メチル−4−ヒドロピリジン(N−メチル体)、4−o−ニトロフェニル−3,5−ジアセチル−1,4−ジヒドロピリジン(アセチル体)などのジヒドロピリジン誘導体が挙げられる。また、これら感光剤は、単独使用または2種以上併用することができる。なお、感光剤は、例えば、ポリエチレングリコールなどの溶媒に溶解して、溶液として調製することもできる。
Moreover, if a photosensitive agent is contained in the above-described resin composition for forming a semiconductive layer, the base layer 3 can be formed as a desired pattern without etching the base layer 3.
Examples of the photosensitive agent contained in the resin composition for forming a semiconductive layer include 4-o-nitrophenyl-3,5-dimethoxycarbonyl-2,6-dimethyl-1,4-dihydropyridine (nifedipine), 4- o-nitrophenyl-3,5-dimethoxycarbonyl-2,6-dimethyl-1-methyl-4-hydropyridine (N-methyl), 4-o-nitrophenyl-3,5-diacetyl-1,4- And dihydropyridine derivatives such as dihydropyridine (acetyl). These photosensitizers can be used alone or in combination of two or more. The photosensitizer can also be prepared as a solution by dissolving it in a solvent such as polyethylene glycol.

感光剤は、上記した樹脂(イミド樹脂またはイミド樹脂前駆体)、および、導電性粒子とともに、溶媒に配合する。感光剤の配合割合は、樹脂100重量部に対して、例えば、0.1〜100重量部、好ましくは、0.5〜75重量部である。感光剤の樹脂に対する配合割合が、これより多くても少なくても、露光部と未露光部との適切な溶解速度差が得られず、パターンニングが困難な場合がある。なお、感光剤が配合される場合でも、溶媒は、樹脂、導電性粒子および感光剤が、半導電性層形成用樹脂組成物に対して、5〜30重量%(固形分濃度)、好ましくは、5〜20重量%(固形分濃度)となるように、配合する。   A photosensitive agent is mix | blended with a solvent with above-described resin (imide resin or imide resin precursor), and electroconductive particle. The blending ratio of the photosensitive agent is, for example, 0.1 to 100 parts by weight, preferably 0.5 to 75 parts by weight with respect to 100 parts by weight of the resin. Even if the blending ratio of the photosensitive agent to the resin is larger or smaller than this, an appropriate difference in dissolution rate between the exposed portion and the unexposed portion cannot be obtained, and patterning may be difficult. Even when a photosensitizer is blended, the solvent is a resin, conductive particles, and photosensitizer in an amount of 5 to 30% by weight (solid content concentration), preferably with respect to the resin composition for forming a semiconductive layer. 5 to 20% by weight (solid content concentration).

なお、感光剤を配合する場合には、上記した樹脂として、好ましくは、イミド樹脂前駆体が用いられる。
そして、このように調製された感光剤を含む半導電性層形成用樹脂組成物(以下、感光性半導電性層形成用樹脂組成物という。)から、所望のパターンでベース層3を形成するには、図5(a)に示すように、まず、感光性半導電性層形成用樹脂組成物を、金属支持基板2の表面に、上記と同様の方法により、均一に塗布し、次いで、塗布された感光性半導電性層形成用樹脂組成物を、上記と同様に、乾燥して、ベース皮膜11を形成する。
In addition, when mix | blending a photosensitive agent, Preferably, an imide resin precursor is used as above-mentioned resin.
Then, the base layer 3 is formed in a desired pattern from the thus prepared resin composition for forming a semiconductive layer (hereinafter referred to as a photosensitive resin composition for forming a semiconductive layer). First, as shown in FIG. 5 (a), the photosensitive semiconductive layer-forming resin composition is uniformly applied to the surface of the metal support substrate 2 by the same method as described above, and then, The applied resin composition for forming a photosensitive semiconductive layer is dried in the same manner as described above to form the base film 11.

次いで、図5(b)に示すように、ベース皮膜11を、フォトマスク12を介して露光する。フォトマスク12は、光を透過しない遮光部分12aと、光を透過する光透過部分12bとを所定のパターンで備えており、ネガ画像でパターンニングする場合には、図5(b)に示すように、ベース層3を形成しない部分には、遮光部分12aが対向し、それ以外のベース層3を形成する部分には、光透過部分12bが対向するように、フォトマスク12を配置して、露光する。   Next, as shown in FIG. 5B, the base film 11 is exposed through a photomask 12. The photomask 12 includes a light shielding portion 12a that does not transmit light and a light transmitting portion 12b that transmits light in a predetermined pattern. When patterning with a negative image, as shown in FIG. Further, a photomask 12 is arranged so that the light shielding portion 12a faces the portion where the base layer 3 is not formed and the light transmitting portion 12b faces the other portion where the base layer 3 is formed. Exposure.

次いで、必要によりネガ画像を形成するために所定温度で加熱後、図5(c)に示すように、ベース皮膜11における遮光部分12aが対向していた未露光部分を、現像により除去する。現像は、例えば、現像液としてアルカリ現像液などを用いて、浸漬法またはスプレー法などが用いられる。これによって、ベース皮膜11が、所望のパターンに形成される。   Next, if necessary, after heating at a predetermined temperature to form a negative image, as shown in FIG. 5 (c), the unexposed portion of the base film 11 which is opposed to the light shielding portion 12a is removed by development. For the development, for example, an alkaline developer or the like is used as a developer, and an immersion method or a spray method is used. Thereby, the base film 11 is formed in a desired pattern.

なお、ポジ画像でパターンニングする場合には、上記した逆、すなわち、ベース層3を形成しない部分には、光透過部分10bが対向し、それ以外のベース層3を形成する部分には、遮光部分12aが対向するように、フォトマスク12を配置して、露光した後、必要によりポジ画像を形成するために所定温度で加熱後、現像する。
その後、図5(d)に示すように、感光性半導電性層形成用樹脂組成物が、イミド樹脂前駆体を含有する場合には、ベース皮膜11を、例えば、減圧下、250℃以上で加熱することにより、硬化(イミド化)させて、ベース層3を形成する。
In the case of patterning with a positive image, the light transmission portion 10b is opposite to the above-described portion, that is, the portion where the base layer 3 is not formed, and the portion where the base layer 3 is formed is shielded against light. The photomask 12 is arranged so that the portions 12a face each other, and after exposure, if necessary, heated at a predetermined temperature and developed to form a positive image.
Then, as shown in FIG.5 (d), when the resin composition for photosensitive semiconductive layer formation contains an imide resin precursor, the base membrane | film | coat 11 is 250 degreeC or more under pressure reduction, for example. The base layer 3 is formed by heating (imidization) by heating.

これによって、上記と同様に、ベース層3が、所望のパターンとして形成される。
また、ベース層3を樹脂層から形成する場合には、公知の方法に準拠すればよく、例えば、まず、図4(a)に示すように、ポリイミド(上記したイミド樹脂前駆体を含む。)、ポリアミドイミド、アクリル、ポリエーテルニトリル、ポリエーテルスルホン、ポリエチレンテレフタレート、ポリエチレンナフタレート、ポリ塩化ビニルなどの合成樹脂のワニスを調製して、そのワニスを、例えば、ロールコート法、グラビアコート法、スピンコート法、バーコート法など公知の塗布方法により、金属支持基板2の表面に均一に塗布し、乾燥後、必要により加熱硬化させて、樹脂層からなるベース層3を形成する。
Thereby, the base layer 3 is formed as a desired pattern in the same manner as described above.
Moreover, when forming the base layer 3 from a resin layer, what is necessary is just to follow a well-known method, for example, first, as shown to Fig.4 (a), a polyimide (including the above-mentioned imide resin precursor). Synthetic resin varnish such as polyamide imide, acrylic, polyether nitrile, polyether sulfone, polyethylene terephthalate, polyethylene naphthalate, polyvinyl chloride, etc., and the varnish can be used, for example, roll coating method, gravure coating method, spin A base layer 3 made of a resin layer is formed by uniformly coating the surface of the metal supporting substrate 2 by a known coating method such as a coating method or a bar coating method, drying and then curing by heating as necessary.

そして、上記と同様の方法により、図4(b)に示すように、ベース層3の表面を、所望のパターンに対応してエッチングレジスト10で被覆し、図4(c)に示すように、エッチングレジスト10から露出するベース層3をエッチングにより除去した後、図4(d)に示すように、エッチングレジスト10を、エッチングまたは剥離により除去する。
これによって、金属支持基板2の上に、樹脂層からなるベース層3が、導体パターン4を積層可能な所望のパターンとして形成される。
Then, by the same method as described above, the surface of the base layer 3 is covered with an etching resist 10 corresponding to a desired pattern as shown in FIG. 4B, and as shown in FIG. After the base layer 3 exposed from the etching resist 10 is removed by etching, the etching resist 10 is removed by etching or peeling as shown in FIG.
Thereby, the base layer 3 made of a resin layer is formed on the metal support substrate 2 as a desired pattern on which the conductor pattern 4 can be laminated.

また、上記したワニスに、感光剤を含有させれば、ベース層3をエッチングせずとも、ベース層3を所望のパターンとして形成することができる。なお、感光剤としては、上記と同様の感光剤が挙げられる。
例えば、感光剤を含むポリイミド前駆体(感光性ポリアミック酸樹脂)のワニスを用いる場合には、図5(a)に示すように、まず、感光性ポリアミック酸樹脂のワニスを、金属支持基板2の表面に、上記と同様の方法により、均一に塗布し、次いで、塗布されたワニスを、上記と同様に、乾燥して、ベース皮膜11を形成する。
Further, if the above varnish contains a photosensitizer, the base layer 3 can be formed as a desired pattern without etching the base layer 3. Examples of the photosensitive agent include the same photosensitive agents as described above.
For example, when using a varnish of a polyimide precursor (photosensitive polyamic acid resin) containing a photosensitizer, first, as shown in FIG. The base film 11 is formed by uniformly coating the surface by the same method as described above, and then drying the applied varnish in the same manner as described above.

次いで、図5(b)に示すように、上記と同様の方法により、ベース皮膜11を、フォトマスク12を介して露光した後、必要により所定温度で加熱後、図5(c)に示すように、上記と同様の方法により、現像により除去する。
その後、図5(d)に示すように、ベース皮膜11を、例えば、減圧下、250℃以上で加熱することにより、硬化(イミド化)させて、ベース層3を形成する。
Next, as shown in FIG. 5 (b), the base film 11 is exposed through the photomask 12 by the same method as described above, and then heated at a predetermined temperature as necessary, as shown in FIG. 5 (c). Then, it is removed by development in the same manner as described above.
Thereafter, as shown in FIG. 5 (d), the base film 11 is cured (imidized), for example, by heating at 250 ° C. or higher under reduced pressure to form the base layer 3.

これによって、上記と同様に、ベース層3が、所望のパターンとして形成される。
また、このようにして形成されるベース層3の厚みは、例えば、8〜15μm、好ましくは、9〜12μmである。
次いで、この方法では、図3(c)に示すように、ベース層3の上に、導体パターン4を形成する。導体パターン4は、例えば、銅、ニッケル、金、はんだ、またはこれらの合金などの導体からなり、好ましくは、銅からなる。また、導体パターン4を形成するには、ベース層3の表面に、例えば、サブトラクティブ法、アディティブ法などの公知のパターンニング法によって、導体パターン4を、上記した端子部6および配線7が一体的に形成される配線回路パターンとして形成する。
Thereby, the base layer 3 is formed as a desired pattern in the same manner as described above.
Moreover, the thickness of the base layer 3 formed in this way is 8-15 micrometers, for example, Preferably, it is 9-12 micrometers.
Next, in this method, a conductor pattern 4 is formed on the base layer 3 as shown in FIG. The conductor pattern 4 consists of conductors, such as copper, nickel, gold | metal | money, solder, or these alloys, for example, Preferably, it consists of copper. In order to form the conductor pattern 4, the above-described terminal portion 6 and the wiring 7 are integrally formed on the surface of the base layer 3 by a known patterning method such as a subtractive method or an additive method. It is formed as a wiring circuit pattern formed automatically.

サブトラクティブ法では、まず、ベース層3の全面に、必要により接着剤層を介して導体層を積層し、次いで、この導体層の上に、配線回路パターンと同一パターンのエッチングレジストを形成し、このエッチングレジストをレジストとして、導体層をエッチングして、その後に、エッチングレジストを除去する。
また、アディティブ法では、まず、ベース層3の全面に、導体薄膜からなる種膜を形成し、次いで、この種膜の表面に、配線回路パターンと逆パターンでめっきレジストを形成した後、めっきレジストから露出する種膜の表面に、電解めっきにより、配線回路パターンとして導体パターン4を形成し、その後に、めっきレジストおよびそのめっきレジストが積層されていた部分の種膜を除去する。
In the subtractive method, first, a conductor layer is laminated on the entire surface of the base layer 3 through an adhesive layer as necessary, and then an etching resist having the same pattern as the wiring circuit pattern is formed on the conductor layer. Using this etching resist as a resist, the conductor layer is etched, and thereafter the etching resist is removed.
In the additive method, first, a seed film made of a conductive thin film is formed on the entire surface of the base layer 3, and then a plating resist is formed on the surface of the seed film in a pattern opposite to the wiring circuit pattern. A conductive pattern 4 is formed as a wiring circuit pattern by electrolytic plating on the surface of the seed film exposed from the above, and thereafter, the plating resist and the seed film where the plating resist was laminated are removed.

このようにして形成される導体パターン3では、その厚みが、5〜20μm、好ましくは、10〜15μmであり、各配線7の幅は、例えば、1〜1000μm、各配線7間の間隔は、例えば、1〜1000μmである。
次に、この方法では、図3(d)に示すように、カバー層5を、ベース層3の上に、導体パターン4を被覆し、かつ、開口部9が形成される所望のパターンとして、形成する。
In the conductor pattern 3 formed in this manner, the thickness is 5 to 20 μm, preferably 10 to 15 μm, the width of each wiring 7 is, for example, 1 to 1000 μm, and the interval between the wirings 7 is For example, it is 1-1000 micrometers.
Next, in this method, as shown in FIG. 3 (d), the cover layer 5 is covered with the conductor pattern 4 on the base layer 3, and the desired pattern in which the opening 9 is formed is as follows. Form.

カバー層5は、半導電性層から形成する。半導電性層からカバー層5を形成するには、例えば、まず、図6(a)に示すように、上記した半導電性層形成用樹脂組成物を、導体パターン4を被覆するように、ベース層3および金属支持基板2の表面に、上記と同様の方法で、均一に塗布し、乾燥後、必要により加熱硬化させて、半導電性層からなるカバー層5を形成する。   The cover layer 5 is formed from a semiconductive layer. In order to form the cover layer 5 from the semiconductive layer, for example, as shown in FIG. 6A, first, the resin composition for forming the semiconductive layer is coated with the conductor pattern 4 as shown in FIG. A cover layer 5 made of a semiconductive layer is formed by uniformly applying to the surface of the base layer 3 and the metal supporting substrate 2 by the same method as described above, drying and then heat-curing as necessary.

この半導電性層の表面抵抗値は、上記と同様に、例えば、105〜1011Ω/□、好ましくは、106〜1010Ω/□である。半導電性層の表面抵抗値が、これより小さいと、実装された電子部品の誤動作を生じる場合があり、また、これより大きいと、静電気の帯電を有効に除去できない場合がある。
そして、上記と同様の方法により、図6(b)に示すように、カバー層5の表面を、所望のパターンに対応してエッチングレジスト10で被覆し、図6(c)に示すように、エッチングレジスト10から露出するカバー層5をエッチングにより除去した後、図6(d)に示すように、エッチングレジスト10を、エッチングまたは剥離により除去する。
The surface resistance value of this semiconductive layer is, for example, 10 5 to 10 11 Ω / □, preferably 10 6 to 10 10 Ω / □, as described above. When the surface resistance value of the semiconductive layer is smaller than this, the mounted electronic component may malfunction, and when larger than this, the electrostatic charge may not be effectively removed.
Then, by the same method as described above, the surface of the cover layer 5 is covered with an etching resist 10 corresponding to a desired pattern as shown in FIG. 6B, and as shown in FIG. After the cover layer 5 exposed from the etching resist 10 is removed by etching, as shown in FIG. 6D, the etching resist 10 is removed by etching or peeling.

これによって、ベース層3の上に、半導電性層からなるカバー層5が、導体パターン4を被覆し、かつ、開口部9が形成される所望のパターンとして形成される。
また、上記と同様に、感光性半導電性層形成用樹脂組成物を用いれば、カバー層5をエッチングせずとも、カバー層5を所望のパターンとして形成することができる。
感光性半導電性層形成用樹脂組成物から、所望のパターンでカバー層5を形成するには、図7(a)に示すように、まず、感光性半導電性層形成用樹脂組成物を、導体パターン4を被覆するように、ベース層3および金属支持基板2の表面に、上記と同様の方法により、均一に塗布し、次いで、塗布された感光性半導電性層形成用樹脂組成物を、上記と同様に、乾燥して、カバー皮膜13を形成する。
As a result, the cover layer 5 made of a semiconductive layer is formed on the base layer 3 as a desired pattern that covers the conductor pattern 4 and in which the opening 9 is formed.
Similarly to the above, if the resin composition for forming a photosensitive semiconductive layer is used, the cover layer 5 can be formed as a desired pattern without etching the cover layer 5.
In order to form the cover layer 5 with a desired pattern from the photosensitive semiconductive layer forming resin composition, as shown in FIG. 7A, first, the photosensitive semiconductive layer forming resin composition is used. The resin composition for forming a photosensitive semiconductive layer is coated uniformly on the surface of the base layer 3 and the metal supporting substrate 2 by the same method as described above so as to cover the conductor pattern 4. Is dried to form the cover film 13 in the same manner as described above.

次いで、図7(b)に示すように、カバー皮膜13を、フォトマスク12を介して露光する。例えば、ネガ画像でパターンニングする場合には、図7(b)に示すように、カバー層5を形成しない部分(すなわち、開口部9を形成する部分、および、金属支持基板2におけるベース層3が形成されていない部分)には、遮光部分12aが対向し、それ以外のカバー層5を形成する部分には、光透過部分12bが対向するように、フォトマスク12を配置して、露光する。   Next, as shown in FIG. 7B, the cover film 13 is exposed through the photomask 12. For example, in the case of patterning with a negative image, as shown in FIG. 7B, a portion where the cover layer 5 is not formed (that is, a portion where the opening 9 is formed, and the base layer 3 in the metal support substrate 2). The photomask 12 is arranged and exposed so that the light shielding portion 12a faces the portion where the light shielding portion 12a is not formed and the light transmitting portion 12b faces the other portion where the cover layer 5 is formed. .

次いで、必要によりネガ画像を形成するために所定温度で加熱後、図7(c)に示すように、カバー皮膜13における遮光部分12aが対向していた未露光部分を、上記と同様の方法で、現像により除去する。
なお、ポジ画像でパターンニングする場合には、上記した逆、すなわち、カバー層5を形成しない部分には、光透過部分10bが対向し、それ以外のカバー層5を形成する部分には、遮光部分12aが対向するように、フォトマスク12を配置して、露光した後、必要によりポジ画像を形成するために所定温度で加熱後、現像する。
Next, if necessary, after heating at a predetermined temperature to form a negative image, as shown in FIG. 7C, the unexposed part of the cover film 13 where the light-shielding part 12a is opposed is treated in the same manner as described above. And removed by development.
In the case of patterning with a positive image, the light transmission portion 10b faces the reverse of the above, that is, the portion where the cover layer 5 is not formed, and the portion where the other cover layer 5 is formed is shielded from light. The photomask 12 is arranged so that the portions 12a face each other, and after exposure, if necessary, heated at a predetermined temperature and developed to form a positive image.

その後、図7(d)に示すように、感光性半導電性層形成用樹脂組成物が、イミド樹脂前駆体を含有する場合には、カバー皮膜13を、例えば、減圧下、250℃以上で加熱することにより、硬化(イミド化)させて、カバー層5を形成する。
これによって、上記と同様に、ベース層3の上に、半導電性層からなるカバー層5が、導体パターン4を被覆し、かつ、開口部9が形成される所望のパターンとして形成される。
Then, as shown in FIG.7 (d), when the resin composition for photosensitive semiconductive layer formation contains an imide resin precursor, the cover membrane | film | coat 13 is 250 degreeC or more under pressure reduction, for example. The cover layer 5 is formed by being cured (imidized) by heating.
As a result, similarly to the above, the cover layer 5 made of a semiconductive layer is formed on the base layer 3 as a desired pattern that covers the conductor pattern 4 and in which the opening 9 is formed.

また、このようにして形成されるカバー層5の厚みは、例えば、3〜5μmである。
次いで、この方法では、図3(e)に示すように、カバー層5を被覆するように、保護層15を形成する。
保護層15を形成するには、図8(a)に示すように、まず、保護層形成用樹脂組成物を、カバー層5の表面、端子部6の表面および金属支持基板2の表面に、上記と同様の方法で、均一に塗布し、乾燥後、必要により(イミド樹脂前駆体を含有する場合)加熱硬化させて、保護層15を形成する。
Moreover, the thickness of the cover layer 5 formed in this way is, for example, 3 to 5 μm.
Next, in this method, as shown in FIG. 3 (e), the protective layer 15 is formed so as to cover the cover layer 5.
In order to form the protective layer 15, first, as shown in FIG. 8A, first, the protective layer forming resin composition is applied to the surface of the cover layer 5, the surface of the terminal portion 6, and the surface of the metal supporting substrate 2. In the same manner as described above, the protective layer 15 is formed by uniformly applying, drying and then heat-curing (when containing an imide resin precursor) as necessary.

保護層形成用樹脂組成物は、例えば、ポリイミド(上記したイミド樹脂前駆体を含む。)、ポリアミドイミド、アクリル、ポリエーテルニトリル、ポリエーテルスルホン、ポリエチレンテレフタレート、ポリエチレンナフタレート、ポリ塩化ビニルなどの合成樹脂を、上記した溶媒に溶解したワニスとして調製することができる。
また、保護層形成用樹脂組成物は、半導電性層形成用樹脂組成物と同様に、樹脂(イミド樹脂またはイミド樹脂前駆体)、必要により導電性粒子および溶媒を配合することによって、調製することもできる。但し、保護層形成用樹脂組成物では、導電性粒子は、含まないか、あるいは、含んでいても、半導電性層形成用樹脂組成物に含まれている導電性粒子よりも少ない割合で含むように、調製する。導電性粒子を含む場合、導電性粒子の配合割合は、例えば、導電性粒子および樹脂(イミド樹脂またはイミド樹脂前駆体)の総量100重量部に対して、導電性粒子が、例えば、10重量部未満である。
Examples of the resin composition for forming a protective layer include synthesis of polyimide (including the imide resin precursor described above), polyamideimide, acrylic, polyether nitrile, polyether sulfone, polyethylene terephthalate, polyethylene naphthalate, polyvinyl chloride, and the like. The resin can be prepared as a varnish dissolved in the solvent described above.
Moreover, the resin composition for forming a protective layer is prepared by blending a resin (imide resin or imide resin precursor), if necessary, conductive particles and a solvent, similarly to the resin composition for forming a semiconductive layer. You can also However, in the resin composition for forming a protective layer, the conductive particles are not included, or even if included, the conductive particles are included in a smaller proportion than the conductive particles included in the resin composition for forming a semiconductive layer. Prepare as follows. When conductive particles are included, the blending ratio of the conductive particles is, for example, 10 parts by weight of conductive particles with respect to 100 parts by weight of the total amount of conductive particles and resin (imide resin or imide resin precursor). Is less than.

次いで、図8(b)に示すように、保護層15の表面を、端子部6の表面および金属支持基板2の表面に対応する部分を除いて、上記と同様の方法により、エッチングレジスト10で被覆する。
その後、図8(c)に示すように、エッチングレジスト10から露出する端子部6の表面および金属支持基板2の表面に形成されている保護層15を、上記と同様の方法により、エッチングにより除去する。
Next, as shown in FIG. 8B, the surface of the protective layer 15 is etched with the etching resist 10 by the same method as described above except for the portions corresponding to the surfaces of the terminal portions 6 and the surface of the metal support substrate 2. Cover.
Thereafter, as shown in FIG. 8C, the protective layer 15 formed on the surface of the terminal portion 6 exposed from the etching resist 10 and the surface of the metal support substrate 2 is removed by etching in the same manner as described above. To do.

次いで、図8(d)に示すように、エッチングレジスト10を、エッチングまたは剥離により除去する。
これによって、保護層15は、端子部6の表面および金属支持基板2の表面を除くカバー層5の表面に形成される。
また、上記した保護層形成用樹脂組成物に、感光剤を含有させれば、図9に示すように、保護層15をエッチングせずとも、端子部6の表面および金属支持基板2の表面を、保護層15から露出させることができる。
Next, as shown in FIG. 8D, the etching resist 10 is removed by etching or peeling.
Thus, the protective layer 15 is formed on the surface of the cover layer 5 excluding the surface of the terminal portion 6 and the surface of the metal support substrate 2.
Further, if the above-described resin composition for forming a protective layer contains a photosensitive agent, the surface of the terminal portion 6 and the surface of the metal support substrate 2 can be formed without etching the protective layer 15 as shown in FIG. It can be exposed from the protective layer 15.

保護層形成用樹脂組成物に含有させる感光剤としては、上記と同様の感光剤が挙げられ、上記と同様の調製方法によって、感光剤を含む保護層形成用樹脂組成物(以下、感光性保護層形成用樹脂組成物という。)調製することができる。
そして、まず、図9(a)に示すように、感光性保護層形成用樹脂組成物を、端子部6の表面、カバー層5の表面および金属支持基板2の表面に、上記と同様の方法で、均一に塗布する。次いで、塗布された感光性保護層形成用樹脂組成物を、上記と同様に、乾燥させて保護皮膜16を形成する。
Examples of the photosensitive agent to be contained in the protective layer-forming resin composition include the same photosensitive agents as described above, and the protective layer-forming resin composition containing the photosensitive agent (hereinafter referred to as photosensitive protection) by the same preparation method as described above. It is referred to as a layer-forming resin composition.)
First, as shown in FIG. 9 (a), the photosensitive protective layer-forming resin composition is applied to the surface of the terminal portion 6, the surface of the cover layer 5, and the surface of the metal supporting substrate 2 in the same manner as described above. Apply evenly. Subsequently, the applied resin composition for forming a photosensitive protective layer is dried to form a protective film 16 in the same manner as described above.

その後、図9(b)に示すように、保護皮膜16を、フォトマスク12を介して露光する。フォトマスク12は、光を透過しない遮光部分12aと、光を透過する光透過部分12bとを所定のパターンで備えており、ネガ画像でパターンニングする場合には、図9(b)に示すように、保護層15を形成しない部分、すなわち、端子部6の表面および金属支持基板2の表面(これらの周縁部を除く。以下同様。)には、遮光部分12aが対向し、それ以外の保護層15を形成する部分には、光透過部分12bが対向するように、フォトマスク12を配置して、露光する。   Thereafter, as shown in FIG. 9B, the protective film 16 is exposed through the photomask 12. The photomask 12 includes a light shielding portion 12a that does not transmit light and a light transmitting portion 12b that transmits light in a predetermined pattern. When patterning with a negative image, as shown in FIG. 9B. In addition, a portion where the protective layer 15 is not formed, that is, the surface of the terminal portion 6 and the surface of the metal supporting substrate 2 (excluding these peripheral portions; the same applies hereinafter) is opposed to the light shielding portion 12a, and the other protection. In the portion where the layer 15 is to be formed, the photomask 12 is disposed so that the light transmitting portion 12b faces, and exposure is performed.

次いで、必要によりネガ画像を形成するために所定温度で加熱後、図9(c)に示すように、保護皮膜16における遮光部分12aが対向していた未露光部分、すなわち、保護皮膜16における端子部6の表面および金属支持基板2の表面に対応する部分を、上記と同様の方法によって、現像により除去する。これによって、保護皮膜16が、端子部6の表面および金属支持基板2の表面を除くカバー層5の表面に形成される。   Next, if necessary, after heating at a predetermined temperature to form a negative image, as shown in FIG. 9C, the unexposed portion where the light-shielding portion 12a of the protective coating 16 is opposed, that is, the terminal in the protective coating 16 The part corresponding to the surface of the part 6 and the surface of the metal supporting board 2 is removed by development in the same manner as described above. Thereby, the protective film 16 is formed on the surface of the cover layer 5 excluding the surface of the terminal portion 6 and the surface of the metal support substrate 2.

なお、ポジ画像でパターンニングする場合には、上記した逆、すなわち、端子部6の表面および金属支持基板2の表面には、光透過部分12bが対向し、それ以外の保護層15を形成する部分には、遮光部分12aが対向するように、フォトマスク12を配置して、露光した後、必要によりポジ画像を形成するために所定温度で加熱後、現像する。
その後、図9(d)に示すように、感光性保護層形成用樹脂組成物が、イミド樹脂前駆体を含有する場合には、保護皮膜16を、例えば、減圧下、250℃以上で加熱することにより、硬化(イミド化)させて、保護層15を形成する。
In the case of patterning with a positive image, the light transmission portion 12b is opposed to the reverse, that is, the surface of the terminal portion 6 and the surface of the metal support substrate 2, and the other protective layer 15 is formed. The portion is exposed to a photomask 12 so that the light-shielding portion 12a faces the surface, and after exposure, if necessary, heated at a predetermined temperature to develop a positive image and then developed.
Thereafter, as shown in FIG. 9D, when the photosensitive protective layer-forming resin composition contains an imide resin precursor, the protective film 16 is heated at, for example, 250 ° C. or higher under reduced pressure. Thus, the protective layer 15 is formed by curing (imidization).

これによって、上記と同様に、保護層15が、端子部6の表面および金属支持基板2の表面を除くカバー層5の表面に形成される。
また、このようにして形成される保護層15の厚みは、例えば、1.0μm以下、好ましくは、0.3〜1.0μmである。
また、保護層15は、導電性粒子を含有しない場合には、絶縁層からなり、また、導電性粒子を含有する場合でも、その表面抵抗値が、カバー層5の表面抵抗値よりも、大きくなるように設定される。
As a result, the protective layer 15 is formed on the surface of the cover layer 5 excluding the surface of the terminal portion 6 and the surface of the metal support substrate 2 in the same manner as described above.
Moreover, the thickness of the protective layer 15 formed in this way is 1.0 micrometer or less, for example, Preferably, it is 0.3-1.0 micrometer.
Further, the protective layer 15 is made of an insulating layer when it does not contain conductive particles, and even when it contains conductive particles, its surface resistance value is larger than the surface resistance value of the cover layer 5. Is set to be

そして、この回路付サスペンション基板1は、その後、金属支持基板2を、化学エッチングによって切り抜いて、ジンバル8を形成するとともに、外形加工することにより、形成される。なお、端子部6には、その表面に、図示しないが、必要に応じて、金やニッケルからなるめっき層を形成する。
そして、この回路付サスペンション基板1では、ベース層3およびカバー層5の両方、または、カバー層の片方が、導電性粒子を含む半導電性層からなるので、その半導電性層によって、静電気の帯電を除去して、実装される電子部品の静電破壊を防止することができる。また、この回路付サスペンション基板1では、ベース層3およびカバー層5の両方、または、カバー層の片方が、半導電性層であるため、カバー層の上に、さらに半導電性層を形成する必要がなく、製造コストの低減を図ることができる。
Then, the suspension board with circuit 1 is formed by cutting out the metal supporting board 2 by chemical etching to form the gimbal 8 and processing the outer shape. In addition, although not illustrated in the surface, the terminal part 6 forms the plating layer which consists of gold | metal | money and nickel as needed.
In the suspension board with circuit 1, both the base layer 3 and the cover layer 5, or one of the cover layers is made of a semiconductive layer containing conductive particles. It is possible to remove electrostatic charges and prevent electrostatic breakdown of mounted electronic components. In the suspension board with circuit 1, both the base layer 3 and the cover layer 5, or one of the cover layers is a semiconductive layer. Therefore, a semiconductive layer is further formed on the cover layer. There is no need, and the manufacturing cost can be reduced.

しかも、この回路付サスペンション基板1では、半導電性層からなるカバー層5の上に保護層15が形成されているので、その保護層15によって、カバー層5を形成する半導電性層に含まれる導電性粒子の脱離を防止することができる。その結果、回路付サスペンション基板1の耐久性の向上を図ることができる。
なお、上記の回路付サスペンション基板1では、少なくともカバー層5が半導電性層から形成されていれば、ベース層3は、半導電性層または絶縁層から、その目的および用途によって、適宜選択して形成することができる。
Moreover, in the suspension board with circuit 1, since the protective layer 15 is formed on the cover layer 5 made of the semiconductive layer, the protective layer 15 includes the semiconductive layer that forms the cover layer 5. The detachment of the conductive particles can be prevented. As a result, the durability of the suspension board with circuit 1 can be improved.
In the suspension board with circuit 1 described above, if at least the cover layer 5 is formed of a semiconductive layer, the base layer 3 is appropriately selected from the semiconductive layer or the insulating layer according to its purpose and application. Can be formed.

また、上記の説明では、本発明の配線回路基板を、回路付サスペンション基板1を例示して説明したが、本発明の配線回路基板には、片面フレキシブル配線回路基板、両面フレキシブル配線回路基板、さらには、多層フレキシブル配線回路基板などが含まれる。例えば、図10に示すように、片面フレキシブル配線回路基板20では、ベース層3、導体パターン4およびカバー層5が順次積層されており、カバー層5が開口されることにより、導体パターン4の露出部分として端子部6が形成されている。   In the above description, the wired circuit board of the present invention has been described by exemplifying the suspension board with circuit 1. However, the wired circuit board of the present invention includes a single-sided flexible wired circuit board, a double-sided flexible wired circuit board, Includes a multilayer flexible printed circuit board. For example, as shown in FIG. 10, in the single-sided flexible printed circuit board 20, the base layer 3, the conductor pattern 4, and the cover layer 5 are sequentially laminated, and the conductor layer 4 is exposed by opening the cover layer 5. A terminal portion 6 is formed as a portion.

そして、この片面フレキシブル配線回路基板20では、ベース層3が絶縁層から形成されており、カバー層5が半導電性層から形成されており、そのカバー層5の表面に保護層15が形成されている。
また、図11に示す片面フレキシブル配線回路基板21では、ベース層3、導体パターン4およびカバー層5が順次積層されており、カバー層5が開口されることにより、導体パターン4の露出部分として端子部6が形成されており、ベース層3が半導電性層から形成されており、カバー層5が絶縁層から形成されており、そのベース層3の表面に保護層15が形成されている。
In this single-sided flexible printed circuit board 20, the base layer 3 is formed of an insulating layer, the cover layer 5 is formed of a semiconductive layer, and a protective layer 15 is formed on the surface of the cover layer 5. ing.
Moreover, in the single-sided flexible printed circuit board 21 shown in FIG. 11, the base layer 3, the conductor pattern 4, and the cover layer 5 are laminated | stacked one by one, and a terminal is used as an exposed part of the conductor pattern 4 by opening the cover layer 5. A portion 6 is formed, the base layer 3 is formed of a semiconductive layer, the cover layer 5 is formed of an insulating layer, and a protective layer 15 is formed on the surface of the base layer 3.

また、図12に示す片面フレキシブル配線回路基板22では、ベース層3、導体パターン4およびカバー層5が順次積層されており、カバー層5が開口されることにより、導体パターン4の露出部分として端子部6が形成されており、ベース層3およびカバー層5の両方が、共に半導電性層から形成されており、これらベース層3およびカバー層5の両方に保護層15が形成されている。   Further, in the single-sided flexible printed circuit board 22 shown in FIG. 12, the base layer 3, the conductor pattern 4, and the cover layer 5 are sequentially laminated, and the cover layer 5 is opened so that a terminal is provided as an exposed portion of the conductor pattern 4. The part 6 is formed, and both the base layer 3 and the cover layer 5 are both formed of a semiconductive layer, and the protective layer 15 is formed on both the base layer 3 and the cover layer 5.

以下に実施例を示し、本発明をさらに具体的に説明するが、本発明は、何ら実施例に限定されることはない。
製造例1(ポリアミック酸樹脂Aの製造)
1Lのセパラブルフラスコに、p−フェニレンジアミン27.6g(0.25mol)と4,4’−ジアミノジフェニルエーテル9.0g(0.05mol)を入れ、N−メチル−2−ピロリドン(NMP)767gを加えて攪拌し、p−フェニレンジアミンと4,4’−ジアミノジフェニルエーテルを溶解させた。
EXAMPLES Hereinafter, the present invention will be described more specifically with reference to examples. However, the present invention is not limited to the examples.
Production Example 1 (Production of polyamic acid resin A)
A 1 L separable flask was charged with 27.6 g (0.25 mol) of p-phenylenediamine and 9.0 g (0.05 mol) of 4,4′-diaminodiphenyl ether, and 767 g of N-methyl-2-pyrrolidone (NMP) was added. In addition, the mixture was stirred to dissolve p-phenylenediamine and 4,4′-diaminodiphenyl ether.

これに、3,3’,4.4’−ビフェニルテトラカルボン酸二無水物88.3g(0.3mol)を徐々に加え、30℃以下の温度で2時間攪拌を続け、濃度14重量%のポリアミック酸樹脂Aの溶液を得た。なお、この溶液の30℃での粘度は500Pa・sであった。
製造例2(感光性半導電性層形成用樹脂組成物Aの調製)
合成例1で得られたポリアミック酸樹脂Aの溶液に、感光剤(ニフェジピン37.5gとアセチル体25.0g)を添加し、さらに、カーボンブラックの10重量%NMP分散液(デグサ社製、Special Black4)374.7gを添加し、攪拌して、カーボンブラックが均一に分散した感光性半導電性層形成用樹脂組成物Aを得た。
To this, 88.3 g (0.3 mol) of 3,3 ′, 4.4′-biphenyltetracarboxylic dianhydride was gradually added, and stirring was continued for 2 hours at a temperature of 30 ° C. or less. A solution of polyamic acid resin A was obtained. The viscosity of this solution at 30 ° C. was 500 Pa · s.
Production Example 2 (Preparation of Photosensitive Semiconductive Layer-Forming Resin Composition A)
A photosensitizer (37.5 g of nifedipine and 25.0 g of acetyl) was added to the polyamic acid resin A solution obtained in Synthesis Example 1, and a 10 wt% NMP dispersion of carbon black (Degussa, Special, Inc.). Black 4) 374.7 g was added and stirred to obtain a resin composition A for forming a photosensitive semiconductive layer in which carbon black was uniformly dispersed.

実施例1(ベース層:絶縁層/カバー層:半導電性層)
厚み20μmのステンレス箔からなる金属支持基板を用意して(図3(a)参照)、その金属支持基板の上に、感光性ポリアミック酸樹脂のワニスを均一に塗布し、次いで、塗布されたワニスを、90℃で15分加熱することにより、ベース皮膜を形成した(図5(a)参照)。
Example 1 (base layer: insulating layer / cover layer: semiconductive layer)
A metal support substrate made of a stainless steel foil having a thickness of 20 μm was prepared (see FIG. 3A), and a varnish of photosensitive polyamic acid resin was uniformly applied on the metal support substrate, and then the applied varnish Was heated at 90 ° C. for 15 minutes to form a base film (see FIG. 5A).

その後、そのベース皮膜を、フォトマスクを介して、700mJ/cm2で露光させ(図5(b)参照)、190℃で10分加熱した後、アルカリ現像液を用いて現像した(図5(c)参照)。その後、1.33Paに減圧した状態で、385℃で硬化させることにより、絶縁層からなる厚み10μmのベース層を、所望のパターンで形成した(図5(d)、図3(b)参照)。 Thereafter, the base film was exposed at 700 mJ / cm 2 through a photomask (see FIG. 5B), heated at 190 ° C. for 10 minutes, and then developed using an alkali developer (FIG. 5 ( c)). Thereafter, the base layer having a thickness of 10 μm made of an insulating layer was formed in a desired pattern by curing at 385 ° C. in a state where the pressure was reduced to 1.33 Pa (see FIGS. 5D and 3B). .

次いで、磁気ヘッド側接続端子部と、外部側接続端子部と、これらを接続する複数の配線とを一体的に連続して備える配線回路パターンからなる、厚み10μmの導体パターンを、アディティブ法により形成した(図3(c)参照)。
次いで、感光性半導電性層形成用樹脂組成物Aを、導体パターンを被覆するように、ベース層および金属支持基板の表面に、均一に塗布し、次いで、塗布された感光性半導電性層形成用樹脂組成物を、90℃で15分加熱することにより、カバー皮膜を形成した(図7(a)参照)。
Next, a conductive pattern having a thickness of 10 μm is formed by an additive method, which is composed of a wiring circuit pattern integrally including a magnetic head side connection terminal portion, an external side connection terminal portion, and a plurality of wirings for connecting them. (See FIG. 3C).
Next, the photosensitive semiconductive layer-forming resin composition A is uniformly applied to the surface of the base layer and the metal supporting substrate so as to cover the conductor pattern, and then the applied photosensitive semiconductive layer is coated. The cover resin film was formed by heating the forming resin composition at 90 ° C. for 15 minutes (see FIG. 7A).

その後、そのカバー皮膜を、フォトマスクを介して、700mJ/cm2で露光させ(図7(b)参照)、190℃で10分加熱した後、アルカリ現像液を用いて現像した(図7(c)参照)。その後、1.33Paに減圧した状態で、385℃で硬化させることにより、半導電性層からなる厚み3μmのカバー層を、磁気ヘッド側接続端子部および外部側接続端子部において開口部が形成される所望のパターンで形成した(図7(d)、図3(d)参照)。 Thereafter, the cover film was exposed through a photomask at 700 mJ / cm 2 (see FIG. 7B), heated at 190 ° C. for 10 minutes, and then developed using an alkali developer (FIG. 7 ( c)). Thereafter, by curing at 385 ° C. under a reduced pressure of 1.33 Pa, an opening is formed in the 3 μm thick cover layer made of a semiconductive layer in the magnetic head side connection terminal portion and the external side connection terminal portion. (See FIGS. 7 (d) and 3 (d)).

次いで、感光性ポリアミック酸樹脂のワニスとして調製された感光性保護層形成用樹脂組成物を、磁気ヘッド側接続端子部および外部側接続端子部の表面、カバー層の表面および金属支持基板の表面に、均一に塗布し、次いで、塗布された感光性保護層形成用樹脂組成物を、90℃で15分加熱することにより、保護皮膜を形成した(図9(a)参照)。
その後、その保護皮膜を、フォトマスクを介して、700mJ/cm2で露光させ(図9(b)参照)、190℃で10分加熱した後、アルカリ現像液を用いて現像した(図9(c)参照)。その後、1.33Paに減圧した状態で、385℃で硬化させることにより、厚み1μmの保護層を、磁気ヘッド側接続端子部および外部側接続端子部の表面および金属支持基板の表面を除くカバー層の表面に形成される所望のパターンで形成した(図9(d)、図3(e)参照)。
Next, the photosensitive protective layer-forming resin composition prepared as a varnish for the photosensitive polyamic acid resin is applied to the surfaces of the magnetic head side connecting terminal portion and the external side connecting terminal portion, the surface of the cover layer, and the surface of the metal support substrate. Then, it was uniformly applied, and then the applied resin composition for forming a photosensitive protective layer was heated at 90 ° C. for 15 minutes to form a protective film (see FIG. 9A).
Thereafter, the protective film was exposed through a photomask at 700 mJ / cm 2 (see FIG. 9B), heated at 190 ° C. for 10 minutes, and then developed using an alkali developer (FIG. 9 ( c)). Thereafter, the protective layer having a thickness of 1 μm is cured at 385 ° C. in a state where the pressure is reduced to 1.33 Pa, thereby removing the surface of the magnetic head side connection terminal portion and the external connection terminal portion and the surface of the metal support substrate. It was formed in a desired pattern formed on the surface (see FIGS. 9D and 3E).

その後、化学エッチングにより、金属支持基板を、化学エッチングによって切り抜いて、ジンバルを形成するとともに、外形加工することにより、ベース層が絶縁層からなり、カバー層が半導電性層からなり、カバー層が保護層で被覆された回路付サスペンション基板を得た。
実施例2(ベース層:半導電性層/カバー層:半導電性層)
厚み20μmのステンレス箔からなる金属支持基板を用意して(図3(a)参照)、その金属支持基板の上に、感光性半導電性層形成用樹脂組成物Aを均一に塗布し、次いで、塗布された感光性半導電性層形成用樹脂組成物Aを、90℃で15分加熱することにより、ベース皮膜を形成した(図5(a)参照)。
Thereafter, the metal support substrate is cut out by chemical etching to form a gimbal, and the outer shape is processed, whereby the base layer is made of an insulating layer, the cover layer is made of a semiconductive layer, and the cover layer is made of A suspension board with circuit coated with a protective layer was obtained.
Example 2 (base layer: semiconductive layer / cover layer: semiconductive layer)
A metal support substrate made of a stainless steel foil having a thickness of 20 μm was prepared (see FIG. 3A), and the photosensitive semiconductive layer forming resin composition A was uniformly applied on the metal support substrate, The coated resin composition A for forming a photosensitive semiconductive layer was heated at 90 ° C. for 15 minutes to form a base film (see FIG. 5A).

その後、そのベース皮膜を、フォトマスクを介して、700mJ/cm2で露光させ(図5(b)参照)、190℃で10分加熱した後、アルカリ現像液を用いて現像した(図5(c)参照)。その後、1.33Paに減圧した状態で、385℃で硬化させることにより、半導電性層からなる厚み10μmのベース層を、所望のパターンで形成した(図5(d)、図3(b)参照)。 Thereafter, the base film was exposed at 700 mJ / cm 2 through a photomask (see FIG. 5B), heated at 190 ° C. for 10 minutes, and then developed using an alkali developer (FIG. 5 ( c)). Thereafter, the base layer having a thickness of 10 μm made of a semiconductive layer was formed in a desired pattern by curing at 385 ° C. under a reduced pressure of 1.33 Pa (FIGS. 5D and 3B). reference).

次いで、磁気ヘッド側接続端子部と、外部側接続端子部と、これらを接続する複数の配線とを一体的に連続して備える配線回路パターンからなる、厚み10μmの導体パターンを、アディティブ法により形成した(図3(c)参照)。
次いで、感光性半導電性層形成用樹脂組成物Aを、導体パターンを被覆するように、ベース層および金属支持基板の表面に、均一に塗布し、次いで、塗布された感光性半導電性層形成用樹脂組成物を、90℃で15分加熱することにより、カバー皮膜を形成した(図7(a)参照)。
Next, a conductive pattern having a thickness of 10 μm is formed by an additive method, which is composed of a wiring circuit pattern integrally including a magnetic head side connection terminal portion, an external side connection terminal portion, and a plurality of wirings for connecting them. (See FIG. 3C).
Next, the photosensitive semiconductive layer-forming resin composition A is uniformly applied to the surface of the base layer and the metal supporting substrate so as to cover the conductor pattern, and then the applied photosensitive semiconductive layer is coated. The cover resin film was formed by heating the forming resin composition at 90 ° C. for 15 minutes (see FIG. 7A).

その後、そのカバー皮膜を、フォトマスクを介して、700mJ/cm2で露光させ(図7(b)参照)、190℃で10分加熱した後、アルカリ現像液を用いて現像した(図7(c)参照)。その後、1.33Paに減圧した状態で、385℃で硬化させることにより、半導電性層からなる厚み3μmのカバー層を、磁気ヘッド側接続端子部および外部側接続端子部において開口部が形成される所望のパターンで形成した(図7(d)、図3(d)参照)。 Thereafter, the cover film was exposed through a photomask at 700 mJ / cm 2 (see FIG. 7B), heated at 190 ° C. for 10 minutes, and then developed using an alkali developer (FIG. 7 ( c)). Thereafter, by curing at 385 ° C. under a reduced pressure of 1.33 Pa, an opening is formed in the 3 μm thick cover layer made of a semiconductive layer in the magnetic head side connection terminal portion and the external side connection terminal portion. (See FIGS. 7 (d) and 3 (d)).

次いで、感光性ポリアミック酸樹脂のワニスとして調製された感光性保護層形成用樹脂組成物を、磁気ヘッド側接続端子部および外部側接続端子部の表面、カバー層の表面および金属支持基板の表面に、均一に塗布し、次いで、塗布された感光性保護層形成用樹脂組成物を、90℃で15分加熱することにより、保護皮膜を形成した(図9(a)参照)。
その後、その保護皮膜を、フォトマスクを介して、700mJ/cm2で露光させ(図9(b)参照)、190℃で10分加熱した後、アルカリ現像液を用いて現像した(図9(c)参照)。その後、1.33Paに減圧した状態で、385℃で硬化させることにより、厚み1μmの保護層を、磁気ヘッド側接続端子部および外部側接続端子部の表面および金属支持基板の表面を除くカバー層の表面に形成される所望のパターンで形成した(図9(d)、図3(e)参照)。
Next, the photosensitive protective layer-forming resin composition prepared as a varnish for the photosensitive polyamic acid resin is applied to the surfaces of the magnetic head side connecting terminal portion and the external side connecting terminal portion, the surface of the cover layer, and the surface of the metal support substrate. Then, it was uniformly applied, and then the applied resin composition for forming a photosensitive protective layer was heated at 90 ° C. for 15 minutes to form a protective film (see FIG. 9A).
Thereafter, the protective film was exposed through a photomask at 700 mJ / cm 2 (see FIG. 9B), heated at 190 ° C. for 10 minutes, and then developed using an alkali developer (FIG. 9 ( c)). Thereafter, the protective layer having a thickness of 1 μm is cured at 385 ° C. in a state where the pressure is reduced to 1.33 Pa, thereby removing the surface of the magnetic head side connection terminal portion and the external connection terminal portion and the surface of the metal support substrate. It was formed in a desired pattern formed on the surface (see FIGS. 9D and 3E).

その後、化学エッチングにより、金属支持基板を、化学エッチングによって切り抜いて、ジンバルを形成するとともに、外形加工することにより、ベース層およびカバー層が、共に半導電性層からなり、カバー層が保護層で被覆された回路付サスペンション基板を得た。
評価
1)帯電圧測定
各実施例の回路付サスペンション基板について、シシド静電気社製スタチロンDS3を用いて、カバー層の表面とセンサとの間の距離を1mmとして、カバー層の表面の帯電圧(V)を測定した。その結果を表1に示す。
2)電荷量測定
各実施例の回路付サスペンション基板について、春日電機社製NK−1001を用いて、プローブを磁気ヘッド側接続端子部に接触させて、磁気ヘッド側接続端子部の電荷量(nQ)を測定した。その結果を表1に示す。
Thereafter, the metal support substrate is cut out by chemical etching to form a gimbal, and the outer shape is processed so that the base layer and the cover layer are both semiconductive layers, and the cover layer is a protective layer. A coated suspension board with circuit was obtained.
Evaluation 1) Voltage measurement With respect to the suspension board with circuit of each example, the distance between the surface of the cover layer and the sensor was set to 1 mm by using a Staticon DS3 manufactured by Sicid Electrostatic Co., Ltd. ) Was measured. The results are shown in Table 1.
2) Measurement of charge amount With respect to the suspension board with circuit of each example, the probe was brought into contact with the magnetic head side connection terminal portion using NK-1001 manufactured by Kasuga Electric Co., Ltd., and the charge amount of the magnetic head side connection terminal portion (nQ ) Was measured. The results are shown in Table 1.

なお、各実施例の回路付サスペンション基板をハードディスクに搭載して長期使用したが、カーボンブラックの脱離はなく、耐久性に優れていることが確認された。   In addition, although the suspension board | substrate with a circuit of each Example was mounted in the hard disk and used for a long time, it was confirmed that there is no detachment | desorption of carbon black and it is excellent in durability.

Figure 2006332548
Figure 2006332548

本発明の配線回路基板の一実施形態である回路付サスペンション基板を示す概略平面図である。It is a schematic plan view showing a suspension board with circuit which is an embodiment of the wired circuit board of the present invention. 図1に示す回路付サスペンション基板の長手方向に沿う部分断面図である。It is a fragmentary sectional view which follows the longitudinal direction of the suspension board with circuit shown in FIG. 図1に示す回路付サスペンション基板の製造方法を説明するための工程図であって、(a)は、金属支持基板を用意する工程、(b)は、金属支持基板の上にベース層を所望のパターンとして形成する工程、(c)は、ベース層の上に導体パターンを形成する工程、(d)は、ベース層の上にカバー層を所望のパターンとして形成する工程(e)は、カバー層を被覆するように保護層を形成する工程を示す。FIGS. 2A and 2B are process diagrams for explaining a manufacturing method of the suspension board with circuit shown in FIG. 1, in which FIG. 1A is a process for preparing a metal support board, and FIG. (C) is a step of forming a conductor pattern on the base layer, (d) is a step of forming a cover layer as a desired pattern on the base layer (e) is a cover The process of forming a protective layer so that a layer may be covered is shown. 図3に示す回路付サスペンション基板の製造方法において、(b)金属支持基板の上にベース層を所望のパターンとして形成する工程、を説明するための工程図であって、(a)は、金属支持基板の表面にベース層を形成する工程、(b)は、ベース層の表面をエッチングレジストで被覆する工程、(c)は、エッチングレジストから露出するベース層をエッチングする工程、(d)は、エッチングレジストを除去する工程を示す。FIG. 4 is a process diagram for explaining (b) a step of forming a base layer as a desired pattern on a metal support substrate in the method of manufacturing the suspension board with circuit shown in FIG. Forming a base layer on the surface of the support substrate, (b) covering the surface of the base layer with an etching resist, (c) etching the base layer exposed from the etching resist, and (d) The process of removing the etching resist is shown. 図3に示す回路付サスペンション基板の製造方法において、(b)金属支持基板の上にベース層を所望のパターンとして形成する工程、を説明するための他の工程図であって、(a)は、金属支持基板2の表面にベース皮膜を形成する工程、(b)は、ベース皮膜をフォトマスクを介して露光する工程、(c)は、ベース皮膜の未露光部分を現像により除去する工程、(d)は、ベース皮膜を硬化させてベース層を形成する工程を示す。FIG. 4 is another process diagram for explaining (b) a step of forming a base layer as a desired pattern on the metal support substrate in the method of manufacturing the suspension board with circuit shown in FIG. A step of forming a base film on the surface of the metal support substrate 2, (b) a step of exposing the base film through a photomask, (c) a step of removing an unexposed portion of the base film by development, (D) shows the process of hardening a base membrane | film | coat and forming a base layer. 図3に示す回路付サスペンション基板の製造方法において、(d)ベース層の上にカバー層を所望のパターンとして形成する工程、を説明するための工程図であって、(a)は、ベース層および金属支持基板の表面にカバー層を形成する工程、(b)は、カバー層の表面をエッチングレジストで被覆する工程、(c)は、エッチングレジストから露出するカバー層をエッチングする工程、(d)は、エッチングレジストを除去する工程を示す。FIG. 4 is a process diagram for explaining (d) a step of forming a cover layer as a desired pattern on the base layer in the method of manufacturing the suspension board with circuit shown in FIG. And (b) covering the surface of the cover layer with an etching resist, (c) etching the cover layer exposed from the etching resist, (d) ) Shows a step of removing the etching resist. 図3に示す回路付サスペンション基板の製造方法において、(d)ベース層の上にカバー層を所望のパターンとして形成する工程、を説明するための他の工程図であって、(a)は、ベース層および金属支持基板の表面にカバー皮膜を形成する工程、(b)は、カバー皮膜をフォトマスクを介して露光する工程、(c)は、カバー皮膜の未露光部分を現像により除去する工程、(d)は、カバー皮膜を硬化させてカバー層を形成する工程を示す。In the method for manufacturing the suspension board with circuit shown in FIG. 3, (d) is another process diagram for explaining the process of forming the cover layer as a desired pattern on the base layer, (a) A step of forming a cover film on the surface of the base layer and the metal support substrate, (b) a step of exposing the cover film through a photomask, and (c) a step of removing an unexposed portion of the cover film by development. (D) shows the process of forming a cover layer by curing the cover film. 図3に示す回路付サスペンション基板の製造方法において、(e)カバー層を被覆するように保護層を形成する工程、を説明するための工程図であって、(a)は、カバー層の表面、端子部の表面および金属支持基板の表面に、保護層を形成する工程、(b)は、保護層の表面をエッチングレジストで被覆する工程、(c)は、エッチングレジストから露出する保護層をエッチングする工程、(d)は、エッチングレジストを除去する工程を示す。FIG. 4 is a process diagram for explaining (e) a step of forming a protective layer so as to cover the cover layer in the method of manufacturing the suspension board with circuit shown in FIG. 3, wherein (a) shows the surface of the cover layer; A step of forming a protective layer on the surface of the terminal portion and the surface of the metal supporting substrate, (b) a step of covering the surface of the protective layer with an etching resist, and (c) a protective layer exposed from the etching resist. Etching step (d) shows a step of removing the etching resist. 図3に示す回路付サスペンション基板の製造方法において、(e)カバー層を被覆するように保護層を形成する工程、を説明するための他の工程図であって、(a)は、カバー層の表面、端子部の表面および金属支持基板の表面に、保護皮膜を形成する工程、(b)は、保護皮膜をフォトマスクを介して露光する工程、(c)は、保護皮膜の未露光部分を現像により除去する工程、(d)は、保護皮膜を硬化させて保護層を形成する工程を示す。FIG. 4 is another process diagram for explaining (e) a process of forming a protective layer so as to cover the cover layer in the method of manufacturing the suspension board with circuit shown in FIG. The step of forming a protective film on the surface of the substrate, the surface of the terminal portion and the surface of the metal support substrate, (b) is a step of exposing the protective film through a photomask, and (c) is an unexposed portion of the protective film. (D) shows the process of hardening a protective film and forming a protective layer. 本発明の配線回路基板の他の実施形態である片面フレキシブル配線回路基板(ベース層が絶縁層から形成されており、カバー層が半導電性層から形成されており、そのカバー層の表面に保護層が形成されている態様)を示す断面図である。A single-sided flexible printed circuit board according to another embodiment of the wired circuit board of the present invention (the base layer is formed of an insulating layer, the cover layer is formed of a semiconductive layer, and the surface of the cover layer is protected) It is sectional drawing which shows the aspect in which the layer is formed. 本発明の配線回路基板の他の実施形態である片面フレキシブル配線回路基板(ベース層が半導電性層から形成されており、カバー層が絶縁層から形成されており、そのベース層の表面に保護層が形成されている態様)を示す断面図である。A single-sided flexible printed circuit board according to another embodiment of the wired circuit board of the present invention (the base layer is formed of a semiconductive layer, the cover layer is formed of an insulating layer, and the surface of the base layer is protected) It is sectional drawing which shows the aspect in which the layer is formed. 本発明の配線回路基板の他の実施形態である片面フレキシブル配線回路基板(ベース層およびカバー層の両方が、共に半導電性層から形成されており、これらベース層およびカバー層の両方に保護層が形成されている態様)を示す断面図である。A single-sided flexible printed circuit board according to another embodiment of the wired circuit board of the present invention (both the base layer and the cover layer are both formed of a semiconductive layer, and a protective layer is formed on both of the base layer and the cover layer. It is sectional drawing which shows the aspect in which is formed.

符号の説明Explanation of symbols

1 回路付サスペンション基板
2 金属支持基板
3 ベース層
4 導体パターン
5 カバー層
6 端子部
15 保護層
DESCRIPTION OF SYMBOLS 1 Suspension board with a circuit 2 Metal support board 3 Base layer 4 Conductor pattern 5 Cover layer 6 Terminal part 15 Protective layer

Claims (4)

導体層と、前記導体層に隣接する樹脂層と、前記樹脂層が開口されることにより露出される導体層からなる端子部とを備える配線回路基板において、
前記樹脂層が、導電性粒子を含む半導電性層からなり、
前記樹脂層に隣接する保護層を、さらに備えていることを特徴とする、配線回路基板。
In a printed circuit board comprising a conductor layer, a resin layer adjacent to the conductor layer, and a terminal portion made of a conductor layer exposed by opening the resin layer,
The resin layer is composed of a semiconductive layer containing conductive particles,
A printed circuit board, further comprising a protective layer adjacent to the resin layer.
金属支持基板と、前記金属支持基板の上に形成されるベース層と、前記ベース層の上に形成される導体層と、前記導体層の上に形成されるカバー層と、前記カバー層が開口されることにより露出される導体層からなる端子部とを備える配線回路基板において、
少なくとも前記カバー層が、導電性粒子を含む半導電性層からなり、
前記カバー層の上に形成される保護層を、さらに備えていることを特徴とする、配線回路基板。
A metal support substrate, a base layer formed on the metal support substrate, a conductor layer formed on the base layer, a cover layer formed on the conductor layer, and the cover layer being open In a printed circuit board comprising a terminal portion made of a conductor layer exposed by being,
At least the cover layer comprises a semiconductive layer containing conductive particles;
A printed circuit board, further comprising a protective layer formed on the cover layer.
前記半導電性層は、導電性粒子が樹脂中に分散されてなり、
前記導電性粒子が、前記導電性粒子および前記樹脂の総量100重量部に対して10〜50重量部の割合で含まれていることを特徴とする、請求項1または2に記載の配線回路基板。
The semiconductive layer is formed by dispersing conductive particles in a resin,
3. The printed circuit board according to claim 1, wherein the conductive particles are contained in a ratio of 10 to 50 parts by weight with respect to 100 parts by weight of the total amount of the conductive particles and the resin. .
前記導電性粒子が、カーボンブラックであることを特徴とする、請求項1〜3のいずれかに記載の配線回路基板。 The printed circuit board according to claim 1, wherein the conductive particles are carbon black.
JP2005157754A 2005-05-30 2005-05-30 Wiring circuit board and manufacturing method thereof Expired - Fee Related JP4668688B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005157754A JP4668688B2 (en) 2005-05-30 2005-05-30 Wiring circuit board and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005157754A JP4668688B2 (en) 2005-05-30 2005-05-30 Wiring circuit board and manufacturing method thereof

Publications (2)

Publication Number Publication Date
JP2006332548A true JP2006332548A (en) 2006-12-07
JP4668688B2 JP4668688B2 (en) 2011-04-13

Family

ID=37553885

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005157754A Expired - Fee Related JP4668688B2 (en) 2005-05-30 2005-05-30 Wiring circuit board and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP4668688B2 (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009088156A (en) * 2007-09-28 2009-04-23 Dainippon Printing Co Ltd Electronic circuit component and suspension for hard disk drive
JP2009088209A (en) * 2007-09-28 2009-04-23 Dainippon Printing Co Ltd Electronic circuit component and suspension for hard disk drive
US8164002B2 (en) 2006-12-25 2012-04-24 Nitto Denko Corporation Wired circuit board and producing method thereof
JP2012519960A (en) * 2009-03-06 2012-08-30 イー・アイ・デュポン・ドウ・ヌムール・アンド・カンパニー Multilayer films for electronic circuit applications and related methods

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0817027A (en) * 1994-06-27 1996-01-19 Matsushita Electric Ind Co Ltd Magnetic recording and reproducing device
JPH1077406A (en) * 1996-07-29 1998-03-24 E I Du Pont De Nemours & Co Antistatic aromatic polyimide film
JPH11250434A (en) * 1998-02-27 1999-09-17 Toshiba Corp Magnetic disk device and head suspension assembly
JP2001202731A (en) * 1999-11-10 2001-07-27 Toppan Printing Co Ltd Flexure and method for manufacturing the same as well as substrate for flexure used for the same
JP2003204130A (en) * 2002-01-07 2003-07-18 Achilles Corp Flexible printed circuit board
JP2004115788A (en) * 2002-09-04 2004-04-15 Du Pont Toray Co Ltd Polyimide film and method for producing the same
JP2004158480A (en) * 2002-11-01 2004-06-03 Achilles Corp Flexible printed circuit board

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0817027A (en) * 1994-06-27 1996-01-19 Matsushita Electric Ind Co Ltd Magnetic recording and reproducing device
JPH1077406A (en) * 1996-07-29 1998-03-24 E I Du Pont De Nemours & Co Antistatic aromatic polyimide film
JPH11250434A (en) * 1998-02-27 1999-09-17 Toshiba Corp Magnetic disk device and head suspension assembly
JP2001202731A (en) * 1999-11-10 2001-07-27 Toppan Printing Co Ltd Flexure and method for manufacturing the same as well as substrate for flexure used for the same
JP2003204130A (en) * 2002-01-07 2003-07-18 Achilles Corp Flexible printed circuit board
JP2004115788A (en) * 2002-09-04 2004-04-15 Du Pont Toray Co Ltd Polyimide film and method for producing the same
JP2004158480A (en) * 2002-11-01 2004-06-03 Achilles Corp Flexible printed circuit board

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8164002B2 (en) 2006-12-25 2012-04-24 Nitto Denko Corporation Wired circuit board and producing method thereof
JP2009088156A (en) * 2007-09-28 2009-04-23 Dainippon Printing Co Ltd Electronic circuit component and suspension for hard disk drive
JP2009088209A (en) * 2007-09-28 2009-04-23 Dainippon Printing Co Ltd Electronic circuit component and suspension for hard disk drive
JP2012519960A (en) * 2009-03-06 2012-08-30 イー・アイ・デュポン・ドウ・ヌムール・アンド・カンパニー Multilayer films for electronic circuit applications and related methods

Also Published As

Publication number Publication date
JP4668688B2 (en) 2011-04-13

Similar Documents

Publication Publication Date Title
JP4919727B2 (en) Printed circuit board
JP4749221B2 (en) Printed circuit board
JP2006225625A (en) Semiconducting resin composition and wired circuit board
JP2008010646A (en) Wired circuit board
JP4668688B2 (en) Wiring circuit board and manufacturing method thereof
JP5131519B2 (en) Coverlay
KR20030016409A (en) Heat-resistant resin film with metal layer and wiring board, and method for manufacturing them
JP4031756B2 (en) Printed circuit board
JP4448610B2 (en) Circuit board manufacturing method
JP2006332547A (en) Wiring circuit board
JP2009021350A (en) Cover lay
JP4178166B2 (en) Printed circuit board
JP4571013B2 (en) Printed circuit board
JP2007002135A (en) Semiconductive resin composition and wiring circuit substrate
JP2002158411A (en) Wiring circuit board
JP2007099867A (en) Semiconductive resin composition and wiring circuit board
JP4128998B2 (en) Wiring circuit board and manufacturing method thereof
JP4749166B2 (en) Printed circuit board
JP4799922B2 (en) Semiconductive resin composition and printed circuit board
JP2008166556A (en) Flexible printed wiring board
JP2006332004A (en) Wiring circuit board
JP2007099866A (en) Semiconductive resin composition and wiring circuit board
JP2007208191A (en) Wiring circuit board
JP4295312B2 (en) Wiring circuit board and manufacturing method thereof
JP5126735B2 (en) Flexible printed wiring board

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20071113

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100518

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100708

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101124

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101203

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110111

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110113

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140121

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees