JP4749166B2

JP4749166B2 - Printed circuit board

Info

Publication number: JP4749166B2
Application number: JP2006020927A
Authority: JP
Inventors: 恭也大薮; 淳石井; 靖人船田
Original assignee: Nitto Denko Corp
Current assignee: Nitto Denko Corp
Priority date: 2006-01-30
Filing date: 2006-01-30
Publication date: 2011-08-17
Anticipated expiration: 2026-01-30
Also published as: JP2007201359A

Abstract

<P>PROBLEM TO BE SOLVED: To provide a wiring circuit board capable of sufficiently securing the contact area of a semiconductive layer and a metal support substrate, surely removing the static electricity of a conductor pattern and preventing electrostatic breakdown of an electronic component mounted on the wiring circuit board. <P>SOLUTION: The wiring circuit board successively laminates a base insulating layer 3 having a first base insulating layer 3a and a second base insulating layer 3b; the conductor pattern 4 having a pair of wiring 9a and 9b provided on the first base insulating layer 3a, and the other pair of wiring 9c and 9d provided on the second base insulating layer 3b; and the semiconductive layer 7 continuously formed along the width direction on the surface of the metal support substrate 2, the surface of the base insulating layer 3, and the surface of the conductor pattern 4. A groove 6 is formed where the metal support substrate 2 is exposed on the metal support substrate 2 in the wiring forming region 19 of a suspension substrate 1 with a circuit. At the groove 6, the semiconductive layer 7 is brought into contact with the metal support substrate 2. <P>COPYRIGHT: (C)2007,JPO&INPIT

Description

本発明は、配線回路基板、詳しくは、電気機器や電子機器に装備される配線回路基板に関する。 The present invention relates to a printed circuit board, and more particularly to a printed circuit board equipped in an electric device or an electronic device.

フレキシブル配線回路基板や回路付サスペンション基板などの配線回路基板は、通常、ポリイミドからなるベース層と、そのベース層の上に形成された銅箔からなる導体回路と、ベース層の上および導体回路の上に形成されたポリイミドからなるカバー層とを備えており、電子部品を実装して、各種の電気機器や電子機器に搭載されている。
このような配線回路基板において、実装された電子部品の静電破壊を防止するために、半導電性層を、カバー層の上に形成することが知られている。例えば、カバー層の上に、導電ポリマー層を形成して、その導電ポリマー層によってカバー層の静電気の帯電を除去することが提案されている（例えば、特許文献１参照。）。
特開２００４−１５８４８０号公報 A wired circuit board such as a flexible printed circuit board or a suspension board with circuit is usually a base layer made of polyimide, a conductor circuit made of copper foil formed on the base layer, and a base layer and conductor circuit. And a cover layer made of polyimide formed thereon, mounted with various electronic devices and electronic devices by mounting electronic components.
In such a printed circuit board, it is known to form a semiconductive layer on the cover layer in order to prevent electrostatic breakdown of the mounted electronic component. For example, it has been proposed to form a conductive polymer layer on a cover layer and remove the electrostatic charge of the cover layer with the conductive polymer layer (see, for example, Patent Document 1).
JP 2004-158480 A

また、実装された電子部品の静電破壊を防止するために、半導電性層を、導体回路の上に形成することも検討されている。
図６は、回路付サスペンション基板の長手方向に直交する幅方向の断面図であって、例えば、この図６に示すように、金属支持基板２２と、金属支持基板２２の上に形成されるベース絶縁層２３と、ベース絶縁層２３の上に形成され、並列配置される複数の配線２７を有する導体パターン２４と、導体パターン２４を被覆するように、ベース絶縁層２３の上に形成されるカバー絶縁層２５とを備える回路付サスペンション基板２１において、半導電性層３０を、ベース絶縁層２３の幅方向両外側における金属支持基板２２の表面、導体パターン２４から露出するベース絶縁層２３の表面、および、導体パターン２４の表面に、幅方向に沿って連続して形成して、その半導電性層３０によって導体パターン２４の静電気の帯電を除去することが試案される。 In addition, in order to prevent electrostatic breakdown of mounted electronic components, it has been studied to form a semiconductive layer on a conductor circuit.
6 is a cross-sectional view in the width direction orthogonal to the longitudinal direction of the suspension board with circuit. For example, as shown in FIG. 6, a metal support board 22 and a base formed on the metal support board 22 An insulating layer 23, a conductor pattern 24 formed on the insulating base layer 23 and having a plurality of wirings 27 arranged in parallel, and a cover formed on the insulating base layer 23 so as to cover the conductive pattern 24 In the suspension board with circuit 21 including the insulating layer 25, the semiconductive layer 30 is formed on the surface of the metal supporting board 22 on both outer sides in the width direction of the base insulating layer 23, the surface of the base insulating layer 23 exposed from the conductor pattern 24, Further, the conductive pattern 24 is continuously formed along the width direction on the surface of the conductive pattern 24, and the electrostatic charge of the conductive pattern 24 can be removed by the semiconductive layer 30. The draft.

しかし、上記した回路付サスペンション基板２１では、半導電性層３０が、金属支持基板２２に接地しているものの、その接地部分が、ベース絶縁層２３の幅方向両外側のみであるため、半導電性層３０と金属支持基板２２との接触面積が狭く、静電気の除去が不十分となる場合がある。
しかも、半導電性層３０が、エッチングによってパターンに形成される場合には、そのエッチングの精度によって、上記した接触面積が変動しやすく、電荷の安定した減衰性能を得ることができず、導体パターン２４における静電気の帯電の除去が不安定となる場合がある。 However, in the suspension board with circuit 21 described above, although the semiconductive layer 30 is grounded to the metal supporting board 22, the grounded portions are only on both outer sides in the width direction of the base insulating layer 23. In some cases, the contact area between the conductive layer 30 and the metal support substrate 22 is narrow, and the removal of static electricity may be insufficient.
In addition, when the semiconductive layer 30 is formed into a pattern by etching, the contact area is likely to fluctuate due to the accuracy of the etching, and stable charge attenuation performance cannot be obtained. The removal of static electricity in 24 may become unstable.

本発明の目的は、半導電性層と金属支持基板との接触面積を十分に確保して、確実に導体パターンの静電気を除去して、配線回路基板に実装される電子部品の静電破壊を防止することのできる、配線回路基板を提供することにある。 The object of the present invention is to ensure a sufficient contact area between the semiconductive layer and the metal support substrate, to reliably remove static electricity from the conductor pattern, and to prevent electrostatic breakdown of electronic components mounted on the printed circuit board. An object of the present invention is to provide a printed circuit board that can be prevented.

上記目的を達成するため、本発明の配線回路基板は、金属支持基板と、前記金属支持基板の上に形成される絶縁層と、前記絶縁層の上に形成され、複数の配線を有する導体パターンと、前記金属支持基板の表面、前記絶縁層の表面、および、前記導体パターンの表面に連続して形成される半導電性層とを備え、隣接する少なくとも２つの前記配線間において、前記絶縁層には、前記金属支持基が露出する溝部が形成されており、前記溝部において、前記半導電性層が、前記金属支持基板に接触していることを特徴としている。 In order to achieve the above object, a wired circuit board according to the present invention includes a metal supporting board, an insulating layer formed on the metal supporting board, and a conductor pattern formed on the insulating layer and having a plurality of wirings. And a semiconductive layer formed continuously on the surface of the metal support substrate, the surface of the insulating layer, and the surface of the conductor pattern, and the insulating layer between at least two adjacent wirings A groove portion exposing the metal support group is formed, and the semiconductive layer is in contact with the metal support substrate in the groove portion.

また、本発明の配線回路基板では、前記半導電性層は、前記溝部において、互いに隣接する前記絶縁層間に連続するように、形成されていることが好適である。
また、本発明の配線回路基板では、複数の前記配線は、前記溝部を隔てて設けられる各前記絶縁層に、１対毎に設けられていることが好適である。 In the wired circuit board of the present invention, it is preferable that the semiconductive layer is formed so as to be continuous between the insulating layers adjacent to each other in the groove.
In the wired circuit board of the present invention, it is preferable that the plurality of wirings are provided for each pair in each of the insulating layers provided with the groove portion therebetween.

本発明の配線回路基板によれば、少なくとも２つの配線間に形成される絶縁層の溝部において、半導電性層が、金属支持基板に接触しているので、半導電性層と金属支持基板との接触面積を十分に確保することができる。そのため、電荷の安定した減衰性能を得ることができ、導体パターンに帯電する静電気を確実かつ安定して除去することができる。その結果、配線回路基板に実装される電子部品の静電破壊を防止することができ、配線回路基板の接続信頼性の向上を図ることができる。 According to the wired circuit board of the present invention, since the semiconductive layer is in contact with the metal support substrate in the groove portion of the insulating layer formed between at least two wires, the semiconductive layer, the metal support substrate, A sufficient contact area can be secured. Therefore, stable charge attenuation performance can be obtained, and static electricity charged on the conductor pattern can be reliably and stably removed. As a result, electrostatic breakdown of electronic components mounted on the printed circuit board can be prevented, and connection reliability of the printed circuit board can be improved.

図１は、本発明の配線回路基板の一実施形態である回路付サスペンション基板を示す概略平面図、図２は、図１におけるＡ−Ａ線の断面図である。なお、図１において、金属支持基板２に対する導体パターン４の相対配置を明確に示すために、後述するベース絶縁層３、半導電性層７およびカバー絶縁層５は省略されている。
図１において、この回路付サスペンション基板１は、ハードディスクドライブの磁気ヘッド（図示せず）を実装して、その磁気ヘッドを、磁気ヘッドと磁気ディスク（図示せず）とが相対的に走行するときの空気流に抗して、磁気ディスクとの間に微小な間隔を保持しながら支持する金属支持基板２に、磁気ヘッドと、リード・ライト基板（図示せず）とを接続するための導体パターン４が一体的に形成されている。 FIG. 1 is a schematic plan view showing a suspension board with circuit as an embodiment of the wired circuit board of the present invention, and FIG. 2 is a cross-sectional view taken along line AA in FIG. In FIG. 1, in order to clearly show the relative arrangement of the conductor pattern 4 with respect to the metal support substrate 2, a base insulating layer 3, a semiconductive layer 7 and a cover insulating layer 5 described later are omitted.
In FIG. 1, the suspension board with circuit 1 has a magnetic head (not shown) of a hard disk drive mounted thereon, and the magnetic head and the magnetic disk (not shown) travel relatively with each other. Conductor pattern for connecting a magnetic head and a read / write substrate (not shown) to a metal support substrate 2 that supports the air flow against the magnetic disk while maintaining a small distance from the magnetic disk. 4 is integrally formed.

なお、導体パターン４は、後述するが、磁気ヘッドの接続端子に接続するための磁気ヘッド側接続端子１５と、リード・ライト基板の接続端子に接続するための外部側接続端子１６と、磁気ヘッド側接続端子１５および外部側接続端子１６（以下、単に「端子部１０」と総称する場合がある。）を接続するための複数の配線９とを一体的に備えている。
この回路付サスペンション基板１は、磁気ヘッド側接続端子形成領域１７と、外部側接続端子形成領域１８と、磁気ヘッド側接続端子形成領域１７と外部側接続端子形成領域１８との間に配置される配線形成領域１９とを一体的に備えている。 As will be described later, the conductor pattern 4 includes a magnetic head side connection terminal 15 for connection to the connection terminal of the magnetic head, an external side connection terminal 16 for connection to the connection terminal of the read / write board, and a magnetic head. A plurality of wirings 9 for connecting the side connection terminals 15 and the external side connection terminals 16 (hereinafter sometimes simply referred to as “terminal portions 10”) are integrally provided.
The suspension board with circuit 1 is disposed between the magnetic head side connection terminal formation region 17, the external connection terminal formation region 18, and the magnetic head side connection terminal formation region 17 and the external connection terminal formation region 18. A wiring forming region 19 is integrally provided.

磁気ヘッド側接続端子形成領域１７は、回路付サスペンション基板１の先端部に配置され、平面視略矩形状に形成されている。また、磁気ヘッド側接続端子形成領域１７には、複数の配線９の先端部から連続して、幅広のランドとして並列配置される磁気ヘッド側接続端子１５と、磁気ヘッド側接続端子１５を挟んで、金属支持基板２を切り抜くことによって形成される、磁気ヘッドを実装するためのジンバル８とが設けられている。 The magnetic head side connection terminal forming region 17 is disposed at the tip of the suspension board with circuit 1 and is formed in a substantially rectangular shape in plan view. Further, the magnetic head side connection terminal forming region 17 is sandwiched between the magnetic head side connection terminal 15 and the magnetic head side connection terminal 15 that are arranged in parallel as wide lands continuously from the tips of the plurality of wirings 9. A gimbal 8 for mounting a magnetic head, which is formed by cutting out the metal support substrate 2, is provided.

外部側接続端子形成領域１８は、回路付サスペンション基板１の後端部に配置され、平面視略矩形状に形成されている。また、外部側接続端子形成領域１８には、複数の配線９の後端部から連続して、幅広のランドとして並列配置される外部側接続端子１６が設けられている。
配線形成領域１９は、磁気ヘッド側接続端子形成領域１７と外部ヘッド側接続端子領域１８との間において、これらと連続するように、回路付サスペンション基板１の長手方向に配置され、平面視略矩形平帯形状に形成されている。また、配線形成領域１９には、長手方向に沿って延びる複数の配線９が幅方向において互いに間隔を隔てて並列配置されている。 The external connection terminal forming region 18 is disposed at the rear end portion of the suspension board with circuit 1 and is formed in a substantially rectangular shape in plan view. The external connection terminal forming region 18 is provided with external connection terminals 16 arranged in parallel as wide lands continuously from the rear ends of the plurality of wirings 9.
The wiring formation region 19 is arranged in the longitudinal direction of the suspension board with circuit 1 between the magnetic head side connection terminal formation region 17 and the external head side connection terminal region 18 so as to be continuous with these, and is substantially rectangular in plan view. It is formed in a flat belt shape. In the wiring forming region 19, a plurality of wirings 9 extending in the longitudinal direction are arranged in parallel at intervals in the width direction.

複数の配線９は、幅方向一方側に並列配置される一方の１対の配線９ａおよび９ｂと、幅方向他方側に並列配置される他方の１対の配線９ｃおよび９ｄとから形成されている。なお、一方の１対の配線９ａおよび９ｂのうち、一方の配線９ａは、幅方向外側の配線であり、他方の配線９ｂは、幅方向内側の配線である。また、他方の１対の配線９ｃおよび９ｄのうち、一方の配線９ｃは、幅方向内側の配線であり、他方の配線９ｄは、幅方向外側の配線である。 The plurality of wirings 9 are formed of one pair of wirings 9a and 9b arranged in parallel on one side in the width direction and the other pair of wirings 9c and 9d arranged in parallel on the other side in the width direction. . Of the pair of wirings 9a and 9b, one wiring 9a is a wiring on the outer side in the width direction, and the other wiring 9b is a wiring on the inner side in the width direction. Of the other pair of wirings 9c and 9d, one wiring 9c is a wiring on the inner side in the width direction, and the other wiring 9d is a wiring on the outer side in the width direction.

これら一方の１対の配線９ａおよび９ｂと、他方の１対の配線９ｃおよび９ｄとは、幅方向に間隔を隔てて配置されている。
これら複数の配線９は、磁気ディスクのデータを読み込むためのリード配線と、磁気ディスクにデータを書き込むためのライト配線とのいずれかであって、その組合せにおいて、例えば、一方の１対の配線９ａおよび９ｂはともにリード配線、他方の１対の配線９ｃおよび９ｄはともにライト配線である組合せ、例えば、一方の１対の配線９ａおよび９ｂはともにライト配線、他方の１対の配線９ｃおよび９ｄはともにリード配線である組合せ、例えば、一方の１対の配線９ａおよび９ｂにおいて、一方の配線がリード配線で他方の配線がライト配線であるかまたはその逆であり、他方の１対の配線９ｃおよび９ｄにおいて、一方の配線がリード配線で他方の配線がライト配線であるかまたはその逆である組合せのうちの、いずれかの組合せが選択される。 The one pair of wirings 9a and 9b and the other pair of wirings 9c and 9d are arranged at an interval in the width direction.
The plurality of wirings 9 are either a read wiring for reading data on the magnetic disk or a write wiring for writing data to the magnetic disk. In the combination, for example, one pair of wirings 9a. And 9b are read wirings, and the other pair of wirings 9c and 9d are both write wirings. For example, one pair of wirings 9a and 9b are both write wirings, and the other pair of wirings 9c and 9d are In a combination in which both are lead wires, for example, in one pair of wires 9a and 9b, one wire is a lead wire and the other wire is a write wire or vice versa, and the other pair of wires 9c and 9b In 9d, one of the combinations in which one wiring is a lead wiring and the other wiring is a write wiring or vice versa It is selected.

この回路付サスペンション基板１は、図２に示すように、配線形成領域１９においては、金属支持基板２と、金属支持基板２の上に形成される絶縁層としてのベース絶縁層３と、ベース絶縁層３の上に形成される導体パターン４と、金属支持基板２の表面、ベース絶縁層３の表面、および、導体パターン４の表面に、連続して形成される半導電性層７とを備えている。また、この回路付サスペンション基板１は、配線形成領域１９においては、半導電性層７の上に形成されるカバー絶縁層５を備えている。 As shown in FIG. 2, the suspension board with circuit 1 includes a metal supporting board 2, a base insulating layer 3 as an insulating layer formed on the metal supporting board 2, and a base insulation in a wiring forming region 19. The conductive pattern 4 formed on the layer 3, the surface of the metal supporting substrate 2, the surface of the base insulating layer 3, and the semiconductive layer 7 formed continuously on the surface of the conductive pattern 4 are provided. ing. The suspension board with circuit 1 includes a cover insulating layer 5 formed on the semiconductive layer 7 in the wiring formation region 19.

また、この回路付サスペンション基板１は、図示しないが、磁気ヘッド側接続端子形成領域１７と外部ヘッド側接続端子領域１８においては、金属支持基板２と、金属支持基板２の上に形成されるベース絶縁層３と、ベース絶縁層３の上に形成され、配線９および端子部１０が一体的に形成される導体パターン４と、配線９を被覆し、かつ、端子部１０を開口するように、ベース絶縁層３の上に形成されるカバー絶縁層５と備えている。 The suspension board with circuit 1 is not shown, but in the magnetic head side connection terminal forming region 17 and the external head side connection terminal region 18, the base formed on the metal support substrate 2 and the metal support substrate 2. A conductive pattern 4 formed on the insulating layer 3 and the base insulating layer 3, in which the wiring 9 and the terminal portion 10 are integrally formed, covers the wiring 9, and opens the terminal portion 10. And a cover insulating layer 5 formed on the base insulating layer 3.

金属支持基板２は、上記した回路付サスペンション基板１の外形形状に対応する長手方向に延びる平板状の薄板から形成されている。
金属支持基板２は、その幅が、通常、０．２〜２．０ｍｍであり、配線形成領域１９においては、例えば、０．４３〜１．２８ｍｍ、好ましくは、０．５〜１．０ｍｍである。金属支持基板２の厚みは、例えば、１０〜５０μｍ、好ましくは、１８〜２５μｍである。 The metal support board 2 is formed of a flat plate extending in the longitudinal direction corresponding to the outer shape of the suspension board with circuit 1 described above.
The width of the metal supporting board 2 is usually 0.2 to 2.0 mm, and in the wiring formation region 19, for example, 0.43 to 1.28 mm, preferably 0.5 to 1.0 mm. is there. The thickness of the metal supporting board 2 is 10-50 micrometers, for example, Preferably, it is 18-25 micrometers.

ベース絶縁層３は、金属支持基板２の上に、導体パターン４が形成される部分に対応するパターンとして形成されている。ベース絶縁層３は、配線形成領域１９においては、一方の１対の配線９ａおよび９ｂに対応する第１ベース絶縁層３ａと、他方の１対の配線９ｃおよび９ｄに対応する第２ベース絶縁層３ｂとを備えている。これによって、ベース絶縁層３には、配線形成領域１９において、第１ベース絶縁層３ａと第２ベース絶縁層３ｂとの間には、金属支持基板２が露出する溝部６が、形成されている。また、ベース絶縁層３は、配線形成領域１９において、金属支持基板２の外周縁部１１の上面を、露出させている。 The base insulating layer 3 is formed on the metal support substrate 2 as a pattern corresponding to a portion where the conductor pattern 4 is formed. In the wiring formation region 19, the base insulating layer 3 includes a first base insulating layer 3a corresponding to one pair of wirings 9a and 9b and a second base insulating layer corresponding to the other pair of wirings 9c and 9d. 3b. As a result, in the base insulating layer 3, in the wiring forming region 19, a groove 6 is formed between the first base insulating layer 3a and the second base insulating layer 3b so that the metal support substrate 2 is exposed. . The insulating base layer 3 exposes the upper surface of the outer peripheral edge 11 of the metal support substrate 2 in the wiring formation region 19.

ベース絶縁層３は、配線形成領域１９において、第１ベース絶縁層３ａの幅が、例えば、１００〜１０００μｍ、好ましくは、２１０〜６３０μｍであり、第２ベース絶縁層３ｂの幅が、例えば、１００〜１０００μｍ、好ましくは、２１０〜６３０μｍである。
溝部６の幅は、例えば、３０〜５００μｍ、好ましくは、３０〜２００μｍ、さらに好ましくは、３０〜７０μｍである。 In the base insulating layer 3, the width of the first insulating base layer 3 a is, for example, 100 to 1000 μm, preferably 210 to 630 μm, and the second insulating base layer 3 b is, for example, 100 in the wiring forming region 19. ˜1000 μm, preferably 210˜630 μm.
The width | variety of the groove part 6 is 30-500 micrometers, for example, Preferably, it is 30-200 micrometers, More preferably, it is 30-70 micrometers.

ベース絶縁層３の厚みは、例えば、１〜３５μｍ、好ましくは、５〜１２μｍである。
導体パターン４は、上記したように互いに間隔を隔てて並列配置される複数の配線９と、各配線９の先端部および後端部にそれぞれ接続される各端子部１０とを一体的に備える配線回路パターンとして形成されている。
この導体パターン４では、配線形成領域１９においては、一方の１対の配線９ａおよび９ｂと、他方の１対の配線９ｃおよび９ｄとが、それぞれ、溝部６を隔てて設けられる第１ベース絶縁層３ａの上と第２ベース絶縁層３ｂの上とに、１対毎に設けられている。また、各端子部１０の表面には、必要に応じて、図示しない金属めっき層が形成されている。 The insulating base layer 3 has a thickness of, for example, 1 to 35 μm, or preferably 5 to 12 μm.
As described above, the conductor pattern 4 is a wiring that integrally includes a plurality of wirings 9 that are arranged in parallel at intervals, and terminal portions 10 that are respectively connected to the front end portion and the rear end portion of each wiring 9. It is formed as a circuit pattern.
In this conductor pattern 4, in the wiring formation region 19, one pair of wirings 9a and 9b and the other pair of wirings 9c and 9d are provided with a groove 6 therebetween, respectively. Each pair is provided on 3a and the second insulating base layer 3b. A metal plating layer (not shown) is formed on the surface of each terminal portion 10 as necessary.

導体パターン４において、各配線９の幅は、例えば、１０〜２００μｍ、好ましくは、２０〜７０μｍである。
一方の１対の配線９ａおよび９ｂ間の間隔と、他方の１対の配線９ｃおよび９ｄ間の間隔とは、それぞれ、例えば、１０〜２００μｍ、好ましくは、２０〜４０μｍである。また、一方の１対の配線９ａおよび９ｂのうちの、幅方向内側の配線９ｂと、他方の１対の配線９ｃおよび９ｄのうちの、幅方向内側の配線９ｃとの間の間隔は、例えば、５０〜５４０μｍ、好ましくは、７０〜２４０μｍである。 In the conductor pattern 4, the width of each wiring 9 is, for example, 10 to 200 μm, preferably 20 to 70 μm.
The distance between one pair of wirings 9a and 9b and the distance between the other pair of wirings 9c and 9d are, for example, 10 to 200 μm, preferably 20 to 40 μm. The distance between the inner wiring 9b in the width direction of one pair of wirings 9a and 9b and the inner wiring 9c in the width direction of the other pair of wirings 9c and 9d is, for example, 50 to 540 μm, preferably 70 to 240 μm.

導体パターン４の厚みは、例えば、３〜２０μｍ、好ましくは、３〜１７μｍである。
半導電性層７は、配線形成領域１９において、金属支持基板２の外周縁部１１、すなわち、ベース絶縁層３の幅方向両外側における金属支持基板２の上面、および、溝部６における金属支持基板２の上面と、導体パターン４から露出するベース絶縁層３の上面および側面と、導体パターン４の上面および側面とに幅方向に沿って連続するように、形成されている。また、半導電性層７は、溝部６において、金属支持基板２と接触され、互いに隣接するベース絶縁層３間、すなわち、第１ベース絶縁層３ａと第２ベース絶縁層３ｂとの間に、連続するように形成されている。 The thickness of the conductor pattern 4 is 3-20 micrometers, for example, Preferably, it is 3-17 micrometers.
In the wiring forming region 19, the semiconductive layer 7 includes the outer peripheral edge portion 11 of the metal support substrate 2, that is, the upper surface of the metal support substrate 2 on both outer sides in the width direction of the base insulating layer 3, and 2, the upper surface and the side surface of the base insulating layer 3 exposed from the conductor pattern 4, and the upper surface and the side surface of the conductor pattern 4 are formed to be continuous along the width direction. In addition, the semiconductive layer 7 is in contact with the metal supporting substrate 2 in the groove 6 and between the base insulating layers 3 adjacent to each other, that is, between the first base insulating layer 3a and the second base insulating layer 3b. It is formed to be continuous.

半導電性層７は、外周縁部１１において、ベース絶縁層３の幅方向両外側における金属支持基板２の上面に形成されている部分の幅が、例えば、１５〜５００μｍ、好ましくは、２５〜２５０μｍである。
半導電性層７の厚みは、例えば、４０μｍ以下、好ましくは、１μｍ以下、さらに好ましくは、０．００１〜０．０１μｍである。 In the semiconductive layer 7, the width of the portion formed on the upper surface of the metal support substrate 2 on both outer sides in the width direction of the base insulating layer 3 in the outer peripheral edge portion 11 is, for example, 15 to 500 μm, preferably 25 to 25 μm. 250 μm.
The thickness of the semiconductive layer 7 is, for example, 40 μm or less, preferably 1 μm or less, and more preferably 0.001 to 0.01 μm.

カバー絶縁層５は、配線形成領域１９においては、半導電性層７の上に、パターンとして形成されている。また、カバー絶縁層５は、磁気ヘッド側接続端子領域１７および外部側接続端子領域１８においては、図示しないが、配線９を被覆し、かつ、端子部１０を開口するように、ベース絶縁層３の上に、パターンとして形成されている。
カバー絶縁層５の幅は、配線形成領域１９において、例えば、０．１５〜１．９５ｍｍ、好ましくは、０．３８〜１．２３ｍｍである。また、カバー絶縁層５の厚みは、例えば、１〜４０μｍ、好ましくは、１〜７μｍである。 The insulating cover layer 5 is formed as a pattern on the semiconductive layer 7 in the wiring forming region 19. The insulating cover layer 5 is not shown in the magnetic head side connecting terminal region 17 and the external connecting terminal region 18, but covers the wiring 9 and opens the terminal portion 10. It is formed as a pattern on top.
The width of the insulating cover layer 5 is, for example, 0.15 to 1.95 mm, preferably 0.38 to 1.23 mm in the wiring formation region 19. Moreover, the thickness of the cover insulating layer 5 is 1-40 micrometers, for example, Preferably, it is 1-7 micrometers.

図３および図４は、回路付サスペンション基板の製造工程を示す、工程図である。
次に、この回路付サスペンション基板１の製造方法について、図３および図４を参照して、説明する。
この方法では、まず、図３（ａ）に示すように、金属支持基板２を用意する。
金属支持基板２を形成する金属としては、例えば、ステンレス、４２アロイ、アルミニウム、銅−ベリリウム、りん青銅などの金属箔が用いられる。好ましくは、ステンレス箔が用いられる。 3 and 4 are process diagrams showing the manufacturing process of the suspension board with circuit.
Next, a method for manufacturing the suspension board with circuit 1 will be described with reference to FIGS.
In this method, first, as shown in FIG. 3A, a metal support substrate 2 is prepared.
As a metal which forms the metal support substrate 2, metal foils, such as stainless steel, 42 alloy, aluminum, copper-beryllium, phosphor bronze, are used, for example. Preferably, a stainless steel foil is used.

この方法では、次いで、図３（ｂ）〜（ｅ）に示すように、ベース絶縁層３を、金属支持基板２の上に、導体パターン４が形成される部分に対応するパターンとして形成する。
ベース絶縁層５を形成する絶縁体としては、例えば、ポリイミド、アクリル、ポリエーテルニトリル、ポリエーテルスルホン、ポリエチレンテレフタレート、ポリエチレンナフタレート、ポリ塩化ビニルなどの合成樹脂が用いられる。これらのうち、パターンでベース絶縁層５を形成するためには、好ましくは、感光性の合成樹脂が用いられ、さらに好ましくは、感光性ポリイミドが用いられる。 In this method, next, as shown in FIGS. 3B to 3E, the base insulating layer 3 is formed on the metal support substrate 2 as a pattern corresponding to a portion where the conductor pattern 4 is formed.
As the insulator forming the base insulating layer 5, for example, a synthetic resin such as polyimide, acrylic, polyether nitrile, polyether sulfone, polyethylene terephthalate, polyethylene naphthalate, or polyvinyl chloride is used. Among these, in order to form the base insulating layer 5 with a pattern, a photosensitive synthetic resin is preferably used, and more preferably, a photosensitive polyimide is used.

ベース絶縁層３を、感光性ポリイミドから形成する部分には、例えば、まず、図３（ｂ）に示すように、感光剤を含むポリイミド前駆体（以下、感光性ポリアミック酸樹脂という。）のワニスを調製して、そのワニスを、例えば、ロールコート法、グラビアコート法、スピンコート法、バーコート法など公知の塗布方法により、金属支持基板２の表面に均一に塗布し、乾燥して、ベース皮膜３３を形成する。 In the portion where the base insulating layer 3 is formed from photosensitive polyimide, for example, as shown in FIG. 3B, first, a varnish of a polyimide precursor containing a photosensitive agent (hereinafter referred to as photosensitive polyamic acid resin) is used. The varnish is uniformly coated on the surface of the metal supporting substrate 2 by a known coating method such as a roll coating method, a gravure coating method, a spin coating method, or a bar coating method, dried, and then dried. A film 33 is formed.

次いで、図３（ｃ）に示すように、ベース皮膜３３を、フォトマスク３４を介して露光する。ネガ画像でパターンニングする場合には、ベース絶縁層３を形成しない部分には、遮光部分３４ａが対向し、ベース絶縁層３を形成する部分には、光透過部分３４ｂが対向するように、フォトマスク３４を配置して、露光する。
次いで、必要によりネガ画像を形成するために所定温度で加熱後、図３（ｄ）に示すように、ベース皮膜３３における遮光部分３４ａが対向していた未露光部分を、現像により除去する。現像は、例えば、現像液としてアルカリ現像液などを用いて、浸漬法またはスプレー法などが用いられる。これによって、ベース皮膜３３が、上記したパターンに形成される。 Next, as shown in FIG. 3C, the base film 33 is exposed through a photomask 34. In the case of patterning with a negative image, the photo-shielding portion 34a is opposed to the portion where the base insulating layer 3 is not formed, and the light transmission portion 34b is opposed to the portion where the base insulating layer 3 is formed. A mask 34 is arranged and exposed.
Next, if necessary, after heating at a predetermined temperature to form a negative image, as shown in FIG. 3 (d), the unexposed portion of the base film 33 that is opposed to the light-shielding portion 34a is removed by development. For the development, for example, an alkaline developer or the like is used as a developer, and an immersion method or a spray method is used. As a result, the base film 33 is formed in the pattern described above.

なお、ポジ画像でパターンニングする場合には、図示しないが、上記した逆、すなわち、ベース絶縁層３を形成しない部分には、光透過部分３４ｂが対向し、ベース絶縁層３を形成する部分には、遮光部分３４ａが対向するように、フォトマスク３４を配置して、露光した後、必要によりポジ画像を形成するために所定温度で加熱後、現像する。
その後、図３（ｅ）に示すように、ベース皮膜３３を、例えば、減圧下、２５０℃以上で加熱することにより、硬化（イミド化）させて、ベース絶縁層３を形成する。 In the case of patterning with a positive image, although not shown, the light transmission portion 34b is opposed to the above-described portion, that is, the portion where the base insulating layer 3 is not formed, and the portion where the base insulating layer 3 is formed. The photomask 34 is arranged so that the light-shielding portion 34a faces, and after exposure, if necessary, it is heated at a predetermined temperature and then developed in order to form a positive image.
Thereafter, as shown in FIG. 3E, the base coating 33 is cured (imidized), for example, by heating at 250 ° C. or higher under reduced pressure to form the base insulating layer 3.

これによって、ベース絶縁層３を、金属支持基板２の上に、導体パターン４が形成される部分に対応するパターンとして形成する。
この方法では、次いで、図４（ｆ）に示すように、導体パターン４を、ベース絶縁層３の上に、形成する。
導体パターン４を形成するための導体としては、例えば、銅、ニッケル、金、はんだまたはこれらの合金などの金属箔が用いられ、導電性、廉価性および加工性の観点から、好ましくは、銅箔が用いられる。 As a result, the base insulating layer 3 is formed on the metal support substrate 2 as a pattern corresponding to a portion where the conductor pattern 4 is formed.
In this method, the conductor pattern 4 is then formed on the base insulating layer 3 as shown in FIG.
As a conductor for forming the conductor pattern 4, for example, a metal foil such as copper, nickel, gold, solder, or an alloy thereof is used. From the viewpoint of conductivity, inexpensiveness, and workability, preferably a copper foil. Is used.

導体パターン４を形成するには、ベース絶縁層３の表面に、例えば、サブトラクティブ法、アディティブ法などの公知のパターンニング法によって、導体パターン４を、上記した端子部１０および配線９が一体的に形成される配線回路パターンとして形成する。
サブトラクティブ法では、まず、ベース絶縁層３の全面に、必要により接着剤層を介して導体を積層し、次いで、この導体の上に、配線回路パターンと同一パターンのエッチングレジストを形成し、このエッチングレジストをレジストとして、導体をエッチングして導体パターン４を形成し、その後に、エッチングレジストを除去する。 In order to form the conductor pattern 4, the terminal portion 10 and the wiring 9 are integrally formed on the surface of the base insulating layer 3 by a known patterning method such as a subtractive method or an additive method. The wiring circuit pattern is formed as follows.
In the subtractive method, first, a conductor is laminated on the entire surface of the base insulating layer 3 through an adhesive layer as necessary, and then an etching resist having the same pattern as the wiring circuit pattern is formed on the conductor. Using the etching resist as a resist, the conductor is etched to form the conductor pattern 4, and then the etching resist is removed.

アディティブ法では、まず、ベース絶縁層３の全面に、導体薄膜からなる種膜を形成し、次いで、この種膜の表面に、配線回路パターンと逆パターンでめっきレジストを形成した後、めっきレジストから露出する種膜の表面に、電解めっきにより、配線回路パターンとして導体パターン４を形成し、その後に、めっきレジストおよびそのめっきレジストが積層されていた部分の種膜を除去する。 In the additive method, first, a seed film made of a conductive thin film is formed on the entire surface of the base insulating layer 3, and then a plating resist is formed on the surface of the seed film in a pattern opposite to the wiring circuit pattern. A conductor pattern 4 is formed as a wiring circuit pattern by electrolytic plating on the exposed seed film surface, and then the plating resist and the seed film where the plating resist was laminated are removed.

次いで、この方法では、図４（ｇ）に示すように、半導電性層７を、配線形成領域１９において、金属支持基板２の表面、ベース絶縁層３の表面、および、導体パターン４の表面に、連続するように、形成する。
半導電性層７を形成する半導体は、例えば、１０⁵〜１０¹¹Ω／□の表面抵抗値を有する金属または樹脂が用いられる。 Next, in this method, as shown in FIG. 4G, the semiconductive layer 7 is formed on the surface of the metal support substrate 2, the surface of the base insulating layer 3, and the surface of the conductor pattern 4 in the wiring formation region 19. And are formed so as to be continuous.
As the semiconductor forming the semiconductive layer 7, for example, a metal or a resin having a surface resistance value of 10 ⁵ to 10 ¹¹ Ω / □ is used.

金属は、例えば、酸化金属などが用いられ、酸化金属としては、例えば、酸化クロム、酸化ニッケル、酸化銅、酸化チタン、酸化ジルコニウム、酸化インジウム、酸化アルミニウム、酸化亜鉛などの金属酸化物が用いられる。好ましくは、酸化クロムが用いられる。
酸化金属からなる半導電性層７の形成は、特に制限されないが、例えば、金属をターゲットとしてスパッタリングした後、必要に応じて、加熱により酸化する方法、反応性スパッタリングする方法、酸化金属をターゲットとしてスパッタリングする方法などが用いられる。このような半導電性層７は、例えば、特開２００４−３３５７００号公報の記載に準拠して形成することができる。 As the metal, for example, a metal oxide is used, and as the metal oxide, for example, a metal oxide such as chromium oxide, nickel oxide, copper oxide, titanium oxide, zirconium oxide, indium oxide, aluminum oxide, and zinc oxide is used. . Preferably, chromium oxide is used.
The formation of the semiconductive layer 7 made of metal oxide is not particularly limited. For example, after sputtering using a metal as a target, if necessary, a method of oxidizing by heating, a method of reactive sputtering, a metal oxide as a target A sputtering method or the like is used. Such a semiconductive layer 7 can be formed in accordance with, for example, the description of JP-A-2004-335700.

樹脂としては、例えば、導電性粒子が分散される半導電性樹脂組成物などが用いられる。
半導電性樹脂組成物は、例えば、イミド樹脂またはイミド樹脂前駆体、導電性粒子および溶媒を含有している。
イミド樹脂としては、公知のイミド樹脂を用いることができ、例えば、ポリイミド、ポリエーテルイミド、ポリアミドイミドなどが用いられる。 As the resin, for example, a semiconductive resin composition in which conductive particles are dispersed is used.
The semiconductive resin composition contains, for example, an imide resin or an imide resin precursor, conductive particles, and a solvent.
As the imide resin, a known imide resin can be used. For example, polyimide, polyetherimide, polyamideimide and the like are used.

イミド樹脂前駆体としては、例えば、特開２００４−３５８２５号公報に記載されるイミド樹脂前駆体を用いることができ、例えば、ポリアミック酸樹脂が用いられる。
導電性粒子としては、例えば、導電性ポリマー粒子、カーボン粒子、金属粒子、酸化金属粒子などが用いられる。
導電性ポリマー粒子としては、例えば、ポリアニリン、ポリピロール、ポリチオフェンなどの粒子、またはこれらの誘導体の粒子が用いられる。好ましくは、ポリアニリン粒子が用いられる。なお、導電性ポリマー粒子は、ドーピング剤によるドーピングによって、導電性が付与される。 As the imide resin precursor, for example, an imide resin precursor described in JP-A-2004-35825 can be used, and for example, a polyamic acid resin is used.
As the conductive particles, for example, conductive polymer particles, carbon particles, metal particles, metal oxide particles and the like are used.
As the conductive polymer particles, for example, particles of polyaniline, polypyrrole, polythiophene or the like, or particles of these derivatives are used. Preferably, polyaniline particles are used. Note that the conductive polymer particles are given conductivity by doping with a doping agent.

ドーピング剤としては、例えば、ｐ−トルエンスルホン酸、ドデシルベンゼンスルホン酸、アルキルナフタレンスルホン酸、ポリスチレンスルホン酸、ｐ−トルエンスルホン酸ノボラック樹脂、ｐ−フェノールスルホン酸ノボラック樹脂、β−ナフタレンスルホン酸ホルマリン縮合物などが用いられる。
ドーピングは、予め導電性ポリマー粒子を分散（溶解）する溶媒中に配合させておいてもよく、また、半導電性層７を形成した後、半導電性層７が形成された製造途中の回路付サスペンション基板１をドーピング剤の溶液に浸漬してもよい。 Examples of the doping agent include p-toluenesulfonic acid, dodecylbenzenesulfonic acid, alkylnaphthalenesulfonic acid, polystyrene sulfonic acid, p-toluenesulfonic acid novolak resin, p-phenolsulfonic acid novolak resin, and β-naphthalenesulfonic acid formalin condensation. Things are used.
Doping may be carried out in advance in a solvent in which conductive polymer particles are dispersed (dissolved). In addition, after the semiconductive layer 7 is formed, a circuit in the process of forming the semiconductive layer 7 is formed. The attached suspension board 1 may be immersed in a solution of a doping agent.

カーボン粒子としては、例えば、カーボンブラック粒子、例えば、カーボンナノファイバーなどが用いられる。
金属粒子としては、例えば、クロム、ニッケル、銅、チタン、ジルコニウム、インジウム、アルミニウム、亜鉛などの粒子が用いられる。
酸化金属粒子としては、例えば、酸化クロム、酸化ニッケル、酸化銅、酸化チタン、酸化ジルコニウム、酸化インジウム、酸化アルミニウム、酸化亜鉛などの粒子、または、これらの複合酸化物の粒子、より具体的には、酸化インジウムと酸化スズとの複合酸化物の粒子（ＩＴＯ粒子）、酸化スズと酸化リンとの複合酸化物の粒子（ＰＴＯ粒子）などの粒子が用いられる。 As the carbon particles, for example, carbon black particles such as carbon nanofibers are used.
As the metal particles, for example, particles of chromium, nickel, copper, titanium, zirconium, indium, aluminum, zinc and the like are used.
As the metal oxide particles, for example, particles of chromium oxide, nickel oxide, copper oxide, titanium oxide, zirconium oxide, indium oxide, aluminum oxide, zinc oxide, etc., or particles of these composite oxides, more specifically, Particles such as composite oxide particles of indium oxide and tin oxide (ITO particles) and composite oxide particles of tin oxide and phosphorus oxide (PTO particles) are used.

これら導電性粒子は、単独使用または２種以上併用することができる。好ましくは、ＩＴＯ粒子が用いられる。
導電性粒子は、その平均粒子径が、例えば、１０ｎｍ〜１μｍ、好ましくは、１０ｎｍ〜４００ｎｍ、さらに好ましくは、１０ｎｍ〜１００ｎｍである。なお、導電性粒子がカーボンナノファイバーである場合には、例えば、その直径が１００〜２００ｎｍであり、その長さが、５〜２０μｍである。平均粒子径（直径）がこれより小さいと、平均粒子径（直径）の調整が困難となる場合があり、また、これより大きいと、塗布に不向きとなる場合がある。 These conductive particles can be used alone or in combination of two or more. Preferably, ITO particles are used.
The average particle diameter of the conductive particles is, for example, 10 nm to 1 μm, preferably 10 nm to 400 nm, and more preferably 10 nm to 100 nm. In addition, when electroconductive particle is carbon nanofiber, the diameter is 100-200 nm, and the length is 5-20 micrometers, for example. If the average particle diameter (diameter) is smaller than this, it may be difficult to adjust the average particle diameter (diameter), and if it is larger than this, it may be unsuitable for coating.

溶媒は、イミド樹脂またはイミド樹脂前駆体、および、導電性粒子を分散（溶解）できれば、特に制限されないが、例えば、Ｎ−メチル−２−ピロリドン（ＮＭＰ）、Ｎ，Ｎ−ジメチルアセトアミド、Ｎ，Ｎ−ジメチルホルムアミド、ジメチルスルホキシドなどの非プロトン性極性溶媒が用いられる。また、これら溶媒は、単独使用または２種以上併用することができる。 The solvent is not particularly limited as long as it can disperse (dissolve) the imide resin or the imide resin precursor and the conductive particles. For example, N-methyl-2-pyrrolidone (NMP), N, N-dimethylacetamide, N, Aprotic polar solvents such as N-dimethylformamide and dimethyl sulfoxide are used. These solvents can be used alone or in combination of two or more.

そして、半導電性樹脂組成物は、上記したイミド樹脂またはイミド樹脂前駆体、導電性粒子、および、溶媒を配合することによって、調製することができる。
導電性粒子の配合割合は、イミド樹脂またはイミド樹脂前駆体１００重量部に対して、例えば、１〜３００重量部、好ましくは、５〜１００重量部である。導電性粒子の配合割合が、これより少ないと、導電性が十分でない場合がある。また、これより多いと、イミド樹脂またはイミド樹脂前駆体の良好な膜特性が損なわれる場合がある。 And a semiconductive resin composition can be prepared by mix | blending an above-described imide resin or an imide resin precursor, electroconductive particle, and a solvent.
The blending ratio of the conductive particles is, for example, 1 to 300 parts by weight, preferably 5 to 100 parts by weight with respect to 100 parts by weight of the imide resin or imide resin precursor. If the blending ratio of the conductive particles is less than this, the conductivity may not be sufficient. Moreover, when more than this, the favorable film | membrane characteristic of imide resin or an imide resin precursor may be impaired.

また、溶媒は、これらイミド樹脂またはイミド樹脂前駆体、および、導電性粒子の総量が、半導電性樹脂組成物に対して、例えば、１〜４０重量％（固形分濃度）、好ましくは、５〜３０重量％（固形分濃度）となるように、配合する。固形分濃度がこれより少なくても多くても、目的の膜厚に制御することが困難となる場合がある。
上記調製した半導電性樹脂組成物を、配線形成領域１９における、金属支持基板２の表面、ベース絶縁層３の表面、および、導体パターン４の表面に、幅方向に沿って連続するように、例えば、ロールコート法、グラビアコート法、スピンコート法、バーコート法など公知の塗布方法により、均一に塗布する。その後、例えば、６０〜２５０℃、好ましくは、８０〜２００℃で、例えば、１〜３０分間、好ましくは、３〜１５分間加熱して乾燥する。 The solvent is such that the total amount of the imide resin or imide resin precursor and conductive particles is, for example, 1 to 40% by weight (solid content concentration), preferably 5%, based on the semiconductive resin composition. It mix | blends so that it may become -30weight% (solid content concentration). Even if the solid content concentration is lower or higher than this, it may be difficult to control to the target film thickness.
The semiconductive resin composition prepared above is continuous along the width direction on the surface of the metal support substrate 2, the surface of the base insulating layer 3, and the surface of the conductor pattern 4 in the wiring formation region 19. For example, the coating is uniformly performed by a known coating method such as a roll coating method, a gravure coating method, a spin coating method, or a bar coating method. Then, for example, it is heated at 60 to 250 ° C., preferably 80 to 200 ° C., for example, for 1 to 30 minutes, and preferably 3 to 15 minutes for drying.

また、半導電性樹脂組成物が、イミド樹脂前駆体を含有する場合には、乾燥後、そのイミド樹脂前駆体を、例えば、減圧下、２５０℃以上で加熱することにより、硬化（イミド化）させる。
これにより、半導電性層７を、配線形成領域１９において、金属支持基板２の表面、ベース絶縁層３の表面、および、導体パターン４の表面に、連続するように、形成する。 Further, when the semiconductive resin composition contains an imide resin precursor, after drying, the imide resin precursor is cured (imidized) by, for example, heating at 250 ° C. or higher under reduced pressure. Let
Thereby, the semiconductive layer 7 is formed in the wiring formation region 19 so as to be continuous with the surface of the metal support substrate 2, the surface of the base insulating layer 3, and the surface of the conductor pattern 4.

このようにして形成された半導電性層７の表面抵抗値は、例えば、１０⁵〜１０¹¹Ω／□、好ましくは、１０⁶〜１０⁹Ω／□の範囲に設定される。半導電性層７の表面抵抗値がこれより小さいと、実装される電子部品の誤作動を生じる場合がある。また、半導電性層７の表面抵抗値がこれより大きいと、静電破壊を防止することができない場合がある。
次いで、この方法では、図４（ｈ）に示すように、カバー絶縁層５を、配線形成領域１９においては、半導電性層７の上に、かつ、磁気ヘッド側接続端子領域１７および外部側接続端子領域１８においては、配線９を被覆し、かつ、端子部１０を開口するように、ベース絶縁層３の上に、形成する。 The surface resistance value of the semiconductive layer 7 formed in this way is set in the range of, for example, 10 ⁵ to 10 ¹¹ Ω / □, preferably 10 ⁶ to 10 ⁹ Ω / □. If the surface resistance value of the semiconductive layer 7 is smaller than this, malfunction of the mounted electronic component may occur. If the surface resistance value of the semiconductive layer 7 is larger than this, electrostatic breakdown may not be prevented.
Next, in this method, as shown in FIG. 4H, the insulating cover layer 5 is formed on the semiconductive layer 7 in the wiring formation region 19 and on the magnetic head side connection terminal region 17 and the external side. In the connection terminal area | region 18, it forms on the base insulating layer 3 so that the wiring 9 may be covered and the terminal part 10 may be opened.

カバー絶縁層５を形成する絶縁体としては、ベース絶縁層３と同様の絶縁体を用いられ、好ましくは、感光性の合成樹脂が用いられ、さらに好ましくは、感光性ポリイミドが用いられる。
カバー絶縁層５を、配線形成領域１９においては、半導電性層７の上に、かつ、磁気ヘッド側接続端子領域１７および外部側接続端子領域１８においては、配線９を被覆し、かつ、端子部１０を開口するように、ベース絶縁層３の上に、形成するには、まず、感光性ポリアミック酸樹脂のワニスを、配線形成領域１９においては、半導電性層７の上に、かつ、磁気ヘッド側接続端子形成領域１７および外部ヘッド側接続端子領域１８においては、配線９を被覆するように、ベース絶縁層３の上に、上記と同様の方法により、均一に塗布する。次いで、塗布されたワニスを、上記と同様に、乾燥して、カバー皮膜を形成する。 As an insulator for forming the insulating cover layer 5, the same insulator as that of the insulating base layer 3 is used, preferably a photosensitive synthetic resin, more preferably a photosensitive polyimide.
The insulating cover layer 5 is coated on the semiconductive layer 7 in the wiring formation region 19, and covers the wiring 9 in the magnetic head side connection terminal region 17 and the external side connection terminal region 18. In order to form the insulating layer 3 on the base insulating layer 3 so as to open the portion 10, first, a varnish of a photosensitive polyamic acid resin is formed on the semiconductive layer 7 in the wiring forming region 19, and In the magnetic head side connection terminal forming region 17 and the external head side connection terminal region 18, uniform coating is performed on the base insulating layer 3 by the same method as described above so as to cover the wiring 9. Next, the coated varnish is dried in the same manner as described above to form a cover film.

その後、上記と同様の方法により、カバー皮膜を、フォトマスクを介して露光した後、必要により所定温度で加熱後、上記と同様の方法により、カバー絶縁層５を形成しない部分を、現像により除去する。その後、カバー皮膜を、例えば、減圧下、２５０℃以上で加熱することにより、硬化（イミド化）させて、カバー絶縁層５を形成する。
これにより、カバー絶縁層５を、配線形成領域１９においては、半導電性層７の上に、かつ、磁気ヘッド側接続端子領域１７および外部側接続端子領域１８においては、配線９を被覆し、かつ、端子部１０を開口するように、ベース絶縁層３の上に、形成する。 Thereafter, the cover film is exposed through a photomask by the same method as described above, and after heating at a predetermined temperature as necessary, a portion where the cover insulating layer 5 is not formed is removed by development by the same method as described above. To do. Thereafter, the cover film is cured (imidized), for example, by heating at 250 ° C. or higher under reduced pressure to form the cover insulating layer 5.
Thus, the insulating cover layer 5 is coated on the semiconductive layer 7 in the wiring formation region 19 and the wiring 9 in the magnetic head side connection terminal region 17 and the external side connection terminal region 18. And it forms on the base insulating layer 3 so that the terminal part 10 may be opened.

次いで、この方法では、図４（ｉ）に示すように、カバー絶縁層５から露出する半導電性層７をエッチングにより除去する。エッチングは、例えば、エッチング液として水酸化カリウム水溶液などのアルカリ水溶液を用いて、浸漬法またはスプレー法によって、カバー絶縁層５をエッチングレジストとして、ウエットエッチングする。
これにより、半導電性層７を、配線形成領域１９において、カバー絶縁層５から露出させることなく、外周縁部１１におけるベース絶縁層３の幅方向両外側における金属支持基板２の上面、および、溝部６における金属支持基板２の上面と、導体パターン４から露出するベース絶縁層３の上面および側面と、導体パターン４の上面および側面とに幅方向に沿って連続するように、形成することができる。 Next, in this method, as shown in FIG. 4I, the semiconductive layer 7 exposed from the insulating cover layer 5 is removed by etching. For example, the etching is performed by wet etching using an alkaline aqueous solution such as an aqueous potassium hydroxide solution as an etchant and the cover insulating layer 5 as an etching resist by an immersion method or a spray method.
Thus, the semiconductive layer 7 is not exposed from the cover insulating layer 5 in the wiring formation region 19, and the upper surface of the metal support substrate 2 on both outer sides in the width direction of the base insulating layer 3 at the outer peripheral edge portion 11, and The groove 6 may be formed so as to be continuous in the width direction with the upper surface of the metal support substrate 2, the upper surface and side surfaces of the base insulating layer 3 exposed from the conductor pattern 4, and the upper surface and side surfaces of the conductor pattern 4. it can.

その後、この方法では、端子部１０の表面に、必要に応じて、図示しない金属めっき層を形成した後、図１に示すように、金属支持基板２を、化学エッチングによって切り抜いて、ジンバル８を形成するとともに、外形加工することにより、回路付サスペンション基板１を得る。
そして、この回路付サスペンション基板１によれば、第１ベース絶縁層３ａと第２ベース絶縁層３ｂとの間に形成されている溝部６において、半導電性層７が、金属支持基板２に接触しているので、半導電性層７と金属支持基板２との接触面積を十分に確保することができる。 Thereafter, in this method, a metal plating layer (not shown) is formed on the surface of the terminal portion 10 as necessary, and then the metal support substrate 2 is cut out by chemical etching as shown in FIG. The suspension board with circuit 1 is obtained by forming and processing the outer shape.
According to the suspension board with circuit 1, the semiconductive layer 7 is in contact with the metal support substrate 2 in the groove 6 formed between the first base insulating layer 3 a and the second base insulating layer 3 b. Therefore, a sufficient contact area between the semiconductive layer 7 and the metal support substrate 2 can be ensured.

また、溝部６における半導電性層７と金属支持基板２との接触面積は、一定となる。つまり、外周縁部１１では、ベース絶縁層３の幅方向両外側における半導電性層７がエッチングにより形成されるのに対し、この溝部６における半導電性層７は、エッチングされず、そのため、半導電性層７は、金属支持基板２との接触面積がエッチングにより変動することなく、形成されている。 Further, the contact area between the semiconductive layer 7 and the metal support substrate 2 in the groove 6 is constant. That is, in the outer peripheral edge portion 11, the semiconductive layer 7 on both outer sides in the width direction of the base insulating layer 3 is formed by etching, whereas the semiconductive layer 7 in the groove portion 6 is not etched. The semiconductive layer 7 is formed without the contact area with the metal supporting substrate 2 being changed by etching.

そのため、この回路付サスペンション基板１では、電荷の安定した減衰性能を得ることができるとともに、導体パターン４に帯電する静電気を確実かつ安定して除去することができる。その結果、回路付サスペンション基板１に実装される電子部品の静電破壊を防止することができ、回路付サスペンション基板１の接続信頼性の向上を図ることができる。
また、この回路付サスペンション基板１では、半導電性層７は、溝部６において、第１ベース絶縁層３ａと第２ベース絶縁層３ｂとの間に、連続するように、形成されている。そのため、第１ベース絶縁層３ａと第２ベース絶縁層３ｂとの間における、半導電性層７と金属支持基板２との接触面積をより一層十分に確保することができる。とりわけ、一方の１対の配線９ａおよび９ｂのうちの、幅方向内側の配線９ｂと、他方の１対の配線９ｃおよび９ｄのうちの、幅方向内側の配線９ｃとの間隔が大きく、溝部６の幅が大きい場合には、特に上記した接触面積を十分に確保することができる。その結果、回路付サスペンション基板１に実装される電子部品の静電破壊を確実に防止することができ、回路付サスペンション基板１の接続信頼性の向上を確実に図ることができる。 Therefore, in this suspension board with circuit 1, stable charge attenuation performance can be obtained, and static electricity charged on the conductor pattern 4 can be reliably and stably removed. As a result, it is possible to prevent electrostatic breakdown of the electronic component mounted on the suspension board with circuit 1 and to improve the connection reliability of the suspension board with circuit 1.
In the suspension board with circuit 1, the semiconductive layer 7 is formed in the groove 6 so as to be continuous between the first insulating base layer 3 a and the insulating second base layer 3 b. Therefore, the contact area between the semiconductive layer 7 and the metal support substrate 2 between the first base insulating layer 3a and the second base insulating layer 3b can be more sufficiently secured. In particular, the distance between the inner wiring 9b in the width direction of one pair of wirings 9a and 9b and the inner wiring 9c in the width direction of the other pair of wirings 9c and 9d is large, and the groove 6 In the case where the width is large, the above-described contact area can be sufficiently secured. As a result, electrostatic breakdown of the electronic components mounted on the suspension board with circuit 1 can be reliably prevented, and the connection reliability of the suspension board with circuit 1 can be reliably improved.

さらにまた、この回路付サスペンション基板１では、配線形成領域１９においては、一方の１対の配線９ａおよび９ｂと、他方の１対の配線９ｃおよび９ｄとが、それぞれ、第１ベース絶縁層３ａと第２ベース絶縁層３ｂとに、１対毎に設けられている。そのため、一方の１対の配線９ａおよび９ｂに帯電する静電気と、他方の１対の配線９ｃおよび９ｄに帯電する静電気とを、バランスよく除去することができる。その結果、回路付サスペンション基板１に実装される電子部品の静電破壊を確実に防止することができ、回路付サスペンション基板１の接続信頼性の向上を確実に図ることができる。 Furthermore, in the suspension board with circuit 1, in the wiring formation region 19, one pair of wirings 9 a and 9 b and the other pair of wirings 9 c and 9 d are respectively connected to the first base insulating layer 3 a and the first base insulating layer 3 a. Each pair is provided on the second insulating base layer 3b. Therefore, static electricity charged on one pair of wirings 9a and 9b and static electricity charged on the other pair of wirings 9c and 9d can be removed in a balanced manner. As a result, electrostatic breakdown of the electronic components mounted on the suspension board with circuit 1 can be reliably prevented, and the connection reliability of the suspension board with circuit 1 can be reliably improved.

なお、上記の説明において、半導電性層７は、第１ベース絶縁層３ａと第２ベース絶縁層３ｂとの間に、連続するように、形成されているが、図５に示すように、半導電性層７は、第１ベース絶縁層３ａと第２ベース絶縁層３ｂとの間で、幅方向において分離するように、形成されていてもよい。また、この場合には、半導電性層７に対応してカバー絶縁層５も、幅方向において分離されている。 In the above description, the semiconductive layer 7 is formed so as to be continuous between the first base insulating layer 3a and the second base insulating layer 3b, but as shown in FIG. The semiconductive layer 7 may be formed so as to be separated in the width direction between the first base insulating layer 3a and the second base insulating layer 3b. In this case, the cover insulating layer 5 is also separated in the width direction corresponding to the semiconductive layer 7.

以下に実施例および比較例を示し、本発明をさらに具体的に説明するが、本発明は、何ら実施例および比較例に限定されることはない。
実施例１
厚み２０μｍのステンレス箔からなる金属支持基板を用意した（図３（ａ）参照）。
次いで、その金属支持基板の表面に、感光性ポリアミック酸樹脂のワニスを、スピンコーターを用いて均一に塗布し、次いで、塗布されたワニスを、９０℃で１５分加熱することにより、ベース皮膜を形成した（図３（ｂ）参照）。その後、そのベース皮膜を、フォトマスクを介して、７００ｍＪ／ｃｍ²で露光させ（図３（ｃ）参照）、１９０℃で１０分加熱した後、アルカリ現像液を用いて現像した（図３（ｄ）参照）。その後、１．３３Ｐａに減圧した状態で、３８５℃で硬化させることにより、感光性ポリイミドからなるベース絶縁層を、配線形成領域に、第１ベース絶縁層と第２ベース絶縁層とを備え、導体パターンが形成される部分に対応するパターンで形成した（図３（ｅ）参照）。第１ベース絶縁層の幅は２４０μｍ、第２ベース絶縁層の幅は５２０μｍ、溝部の幅は５０μｍであった。ベース絶縁層の厚みは、１０μｍであった。 Hereinafter, the present invention will be described more specifically with reference to examples and comparative examples. However, the present invention is not limited to the examples and comparative examples.
Example 1
A metal support substrate made of a stainless steel foil having a thickness of 20 μm was prepared (see FIG. 3A).
Next, a varnish of photosensitive polyamic acid resin is uniformly applied to the surface of the metal supporting substrate using a spin coater, and then the applied varnish is heated at 90 ° C. for 15 minutes to form a base film. It formed (refer FIG.3 (b)). Thereafter, the base film was exposed through a photomask at 700 mJ / cm ² (see FIG. 3C), heated at 190 ° C. for 10 minutes, and then developed using an alkali developer (FIG. 3 ( d)). Thereafter, the base insulating layer made of photosensitive polyimide is provided with a first insulating base layer and a second insulating base layer in the wiring formation region by curing at 385 ° C. under a reduced pressure of 1.33 Pa. It formed with the pattern corresponding to the part in which a pattern is formed (refer FIG.3 (e)). The width of the first base insulating layer was 240 μm, the width of the second base insulating layer was 520 μm, and the width of the groove was 50 μm. The thickness of the base insulating layer was 10 μm.

次いで、銅箔からなる厚み１０μｍの導体パターンを、アディティブ法により、互いに間隔を隔てて並列配置される複数の配線と、各配線の先端部および後端部からそれぞれ接続される各端子部とを備える配線回路パターンとして形成した（図４（ｆ）参照）。配線形成領域においては、各配線の幅は４０μｍであった。一方の１対の配線間の間隔と、他方の１対の配線間の間隔とは、それぞれ、２５μｍ、一方の１対の配線のうちの、幅方向内側の配線と、他方の１対の配線のうちの、幅方向内側の配線との間隔は１５０μｍであった。 Next, a conductive pattern made of copper foil having a thickness of 10 μm is formed by an additive method, with a plurality of wirings arranged in parallel at intervals from each other, and terminal portions connected respectively from the front end portion and the rear end portion of each wiring. The wiring circuit pattern is provided (see FIG. 4F). In the wiring formation region, the width of each wiring was 40 μm. The distance between one pair of wirings and the distance between the other pair of wirings are 25 μm, respectively. Of the one pair of wirings, the inner wiring in the width direction and the other pair of wirings Among them, the distance from the inner wiring in the width direction was 150 μm.

次いで、配線形成領域において、金属支持基板の表面、ベース絶縁層の表面、および、導体パターンの表面に、幅方向に沿って連続するように、クロムをターゲットとするスパッタリングによって、クロム薄膜からなるスパッタリング皮膜を形成した（図４（ｇ）参照）。
なお、スパッタリングは、特開２００４−３３５７００号公報の記載に準拠する方法で、下記の条件で実施した。
ターゲット：Ｃｒ
到達真空度：１．３３×１０^-3Ｐａ
導入ガス流量（アルゴン）：２．０×１０^-3ｍ³／ｈ
動作圧：０．１６Ｐａ
アース電極温度：２０℃
電力：ＤＣ１８０Ｗ
スパッタリング時間：４秒
スパッタリング皮膜の厚み：０．１μｍ
次いで、１２５℃、１２時間、大気中で加熱することにより、クロム薄膜からなるスパッタリング皮膜の表面を酸化して、酸化クロム層からなる酸化金属層（半導電性層）を形成した。酸化金属層の厚みは、０．１μｍであった。 Next, in the wiring formation region, sputtering comprising a chromium thin film is performed by sputtering using chromium as a target so as to be continuous along the width direction on the surface of the metal supporting substrate, the surface of the base insulating layer, and the surface of the conductor pattern. A film was formed (see FIG. 4G).
In addition, sputtering was performed by the method based on description of Unexamined-Japanese-Patent No. 2004-335700 on the following conditions.
Target: Cr
Ultimate vacuum: 1.33 × 10 ⁻³ Pa
Introduction gas flow rate (argon): 2.0 × 10 ⁻³ m ³ / h
Operating pressure: 0.16Pa
Earth electrode temperature: 20 ° C
Power: DC180W
Sputtering time: 4 seconds Sputtering film thickness: 0.1 μm
Next, the surface of the sputtering film made of a chromium thin film was oxidized by heating in the atmosphere at 125 ° C. for 12 hours to form a metal oxide layer (semiconductive layer) made of a chromium oxide layer. The thickness of the metal oxide layer was 0.1 μm.

なお、酸化金属層が形成されていることはＥＳＣＡにて確認した。また、この酸化金属層の表面抵抗値を、表面抵抗測定装置（三菱化学（株）製、Ｈｉｒｅｓｔａ−ｕｐＭＣＰ−ＨＴ４５０）を用いて、温度２５℃、湿度１５％で測定したところ、１０⁷Ω／□であった。
次いで、上記した感光性ポリアミック酸樹脂のワニスを、配線形成領域においては、半導電性層の上に、かつ、磁気ヘッド側接続端子形成領域および外部ヘッド側接続端子領域においては、配線を被覆するように、ベース絶縁層の上に、スピンコーターを用いて均一に塗布し、９０℃で１０分加熱することにより、厚み７μｍのカバー皮膜を形成した。その後、そのカバー皮膜を、フォトマスクを介して、７００ｍＪ／ｃｍ²で露光させ、１８０℃で１０分加熱した後、アルカリ現像液を用いて現像することにより、カバー皮膜をネガ画像でパターンニングした。その後、１．３３Ｐａに減圧した状態で、３８５℃で硬化させることにより、感光性ポリイミドからなるカバー絶縁層を、配線形成領域においては、半導電性層の上に、かつ、磁気ヘッド側接続端子領域および外部側接続端子領域においては、配線を被覆し、かつ、端子部を開口するように、ベース絶縁層の上に、パターンとして形成した。（図４（ｉ）参照）。カバー絶縁層の厚みは、５μｍであった。 The formation of the metal oxide layer was confirmed by ESCA. Further, when the surface resistance value of the metal oxide layer was measured at a temperature of 25 ° C. and a humidity of 15% using a surface resistance measuring device (manufactured by Mitsubishi Chemical Corporation, Hiresta-up MCP-HT450), 10 ⁷ Ω / □.
Next, the above-described photosensitive polyamic acid resin varnish is coated on the semiconductive layer in the wiring formation region, and in the magnetic head side connection terminal formation region and the external head side connection terminal region. As described above, a cover film having a thickness of 7 μm was formed by uniformly coating the insulating base layer using a spin coater and heating at 90 ° C. for 10 minutes. Thereafter, the cover film was exposed through a photomask at 700 mJ / cm ² , heated at 180 ° C. for 10 minutes, and then developed using an alkali developer, whereby the cover film was patterned with a negative image. . Thereafter, the cover insulating layer made of photosensitive polyimide is cured on the semiconductive layer in the wiring forming region by curing at 385 ° C. in a state where the pressure is reduced to 1.33 Pa. In the region and the external connection terminal region, a pattern was formed on the base insulating layer so as to cover the wiring and open the terminal portion. (See FIG. 4 (i)). The cover insulating layer had a thickness of 5 μm.

その後、金属支持基板を、化学エッチングによって切り抜いて、ジンバルを形成するとともに、外形加工することにより、回路付サスペンション基板を得た（図１参照）。
比較例１
実施例１において、ベース絶縁層の形成において、溝部を形成しなかった以外は、実施例１と同様にして、回路付サスペンション基板を得た（図６参照。）。 Thereafter, the metal supporting board was cut out by chemical etching to form a gimbal and to form an outer shape, thereby obtaining a suspension board with circuit (see FIG. 1).
Comparative Example 1
In Example 1, a suspension board with circuit was obtained in the same manner as in Example 1 except that no groove was formed in the formation of the base insulating layer (see FIG. 6).

（評価）
帯電減衰性能
実施例１および比較例１により得られた回路付サスペンション基板を、ナノクーロンメータ（春日電機（株）製）により、帯電減衰性能を評価した。その結果、０．１ｎＣ（ナノクーロン）の電荷が減衰するのに、実施例１の回路付サスペンション基板では、減衰時間が０．５秒で、その標準偏差が０．２であった。一方、比較例１の回路付サスペンション基板では、減衰時間が１．４秒で、その標準偏差が１．９であった。 (Evaluation)
Charge attenuation performance The charge attenuation performance of the suspension board with circuit obtained in Example 1 and Comparative Example 1 was evaluated using a nano coulomb meter (manufactured by Kasuga Electric Co., Ltd.). As a result, although the charge of 0.1 nC (nanocoulomb) attenuated, in the suspension board with circuit of Example 1, the decay time was 0.5 seconds and the standard deviation was 0.2. On the other hand, in the suspension board with circuit of Comparative Example 1, the decay time was 1.4 seconds and its standard deviation was 1.9.

実施例１の回路付サスペンション基板は、比較例１の回路付サスペンション基板に比べて、安定した減衰性能を得ることができた。 The suspension board with circuit of Example 1 was able to obtain stable damping performance as compared with the suspension board with circuit of Comparative Example 1.

本発明の配線回路基板の一実施形態である回路付サスペンション基板を示す概略平面図である。It is a schematic plan view showing a suspension board with circuit which is an embodiment of the wired circuit board of the present invention. 図１におけるＡ−Ａ線の断面図である。It is sectional drawing of the AA in FIG. 回路付サスペンション基板の製造工程を示す、工程図であって、（ａ）は、金属支持基板を用意する工程、（ｂ）は、金属支持基板の上にベース皮膜を形成する工程、（ｃ）は、ベース皮膜を、フォトマスクを介して露光する工程（ｄ）は、ベース皮膜の未露光部分を現像により除去する工程（ｅ）は、ベース皮膜を硬化させてベース絶縁層を形成する工程を示す。It is process drawing which shows the manufacturing process of the suspension board | substrate with a circuit, (a) is the process of preparing a metal supporting board, (b) is the process of forming a base membrane | film | coat on a metal supporting board, (c). In the step (d) of exposing the base film through a photomask, the step (e) of removing the unexposed portion of the base film by development includes the step of curing the base film to form a base insulating layer. Show. 図３に続いて、回路付サスペンション基板の製造工程を示す、工程図であって、（ｆ）は、ベース絶縁層の上に導体パターンを形成する工程、（ｇ）は、配線形成領域において、金属支持基板の表面、ベース絶縁層の表面、および、導体パターンの表面に、半導電性層を幅方向に沿って連続して形成する工程、（ｈ）は、配線形成領域において、半導電性層の上にカバー絶縁層を形成する工程、（ｉ）は、カバー絶縁層から露出する半導電性層を除去する工程を示す。FIG. 4 is a process diagram showing a manufacturing process of the suspension board with circuit following FIG. 3, wherein (f) is a process of forming a conductor pattern on the base insulating layer, and (g) is a wiring formation region. A step of continuously forming a semiconductive layer in the width direction on the surface of the metal support substrate, the surface of the base insulating layer, and the surface of the conductor pattern; (I) shows the process of removing the semiconductive layer exposed from a cover insulating layer, the process of forming a cover insulating layer on a layer. 本発明の配線回路基板の他の実施形態である回路付サスペンション基板の長手方向に直交する幅方向の断面図である。It is sectional drawing of the width direction orthogonal to the longitudinal direction of the suspension board | substrate with a circuit which is other embodiment of the wired circuit board of this invention. 回路付サスペンション基板（溝部のない態様）の長手方向に直交する幅方向の断面図である。It is sectional drawing of the width direction orthogonal to the longitudinal direction of a suspension board with a circuit (a mode without a groove part).

Explanation of symbols

１回路付サスペンション基板
２金属支持基板
３ベース絶縁層
３ａ第１ベース絶縁層
３ｂ第２ベース絶縁層
４導体パターン
６溝部
７半導電性層
９配線
９ａ、９ｂ一方の１対の配線
９ｃ、９ｄ他方の１対の配線 DESCRIPTION OF SYMBOLS 1 Suspension board with a circuit 2 Metal support board 3 Base insulating layer 3a 1st base insulating layer 3b 2nd base insulating layer 4 Conductor pattern 6 Groove part 7 Semiconductive layer 9 Wiring 9a, 9b One pair of wiring 9c, 9d The other A pair of wires

Claims

A metal support substrate;
An insulating layer formed on the metal support substrate;
A conductor pattern formed on the insulating layer and having a plurality of wirings;
A surface of the metal support substrate, a surface of the insulating layer, and a semiconductive layer formed continuously on the surface of the conductor pattern,
Between the at least two adjacent wirings, the insulating layer is formed with a groove portion where the metal support substrate is exposed,
The printed circuit board according to claim 1, wherein the semiconductive layer is in contact with the metal supporting board in the groove.

The printed circuit board according to claim 1, wherein the semiconductive layer is formed so as to be continuous between the insulating layers adjacent to each other in the groove.

3. The printed circuit board according to claim 1, wherein a plurality of the wirings are provided for each pair in each of the insulating layers provided with the groove portion therebetween.