JP2006324381A - Semiconductor device, manufacturing method thereof, and equipment - Google Patents
Semiconductor device, manufacturing method thereof, and equipment Download PDFInfo
- Publication number
- JP2006324381A JP2006324381A JP2005145054A JP2005145054A JP2006324381A JP 2006324381 A JP2006324381 A JP 2006324381A JP 2005145054 A JP2005145054 A JP 2005145054A JP 2005145054 A JP2005145054 A JP 2005145054A JP 2006324381 A JP2006324381 A JP 2006324381A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- substrate
- light
- detection light
- mark
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Abstract
Description
本発明は、半導体装置の製造方法及び製造装置、並びに半導体装置に関するものである。 The present invention relates to a method and apparatus for manufacturing a semiconductor device, and a semiconductor device.
半導体チップ(半導体素子)を、例えばプリント配線板(基板)等の実装対象に実装する際、半導体チップと実装対象とを位置決め(アライメント)する必要がある。下記特許文献には、第1の半導体チップの接合面に設けられたターゲット(接続端子)と第2の半導体チップの接合面に設けられたターゲット(接続端子)とを位置決めするときに、赤外光を用いて、第1及び第2の半導体チップのそれぞれの接合面を一方では正面側から捉え、他方では背面側から透過的に捉える技術が開示されている。
ところで、基板に対して半導体チップを所謂フェースアップ実装する際には、基板の所定位置に所定の位置精度(マウント精度)で半導体チップを搭載した後、半導体チップに設けられた接続端子と、基板に設けられた基板側端子とをワイヤボンディングの手法によって接続する場合が多い。この場合、マウント精度が比較的低くても、ワイヤボンディングするときのアライメント精度を高くすることにより、基板に対して半導体チップを所望状態で実装することができる。ところが、近年における半導体チップの配線の微細化、接続端子の高密度化、基板側端子の高密度化、基板側の配線の微細化等によって、基板の所定位置に半導体チップをフェースアップ実装によって搭載するときのマウント精度も高精度化が要求されるようになってきている。 By the way, when so-called face-up mounting of a semiconductor chip on a substrate, after mounting the semiconductor chip at a predetermined position on the substrate with a predetermined positional accuracy (mounting accuracy), a connection terminal provided on the semiconductor chip and the substrate In many cases, the board side terminals provided on the board are connected by a wire bonding technique. In this case, even if the mounting accuracy is relatively low, the semiconductor chip can be mounted on the substrate in a desired state by increasing the alignment accuracy during wire bonding. However, in recent years, semiconductor chips are mounted at predetermined positions on the substrate by face-up mounting, due to miniaturization of semiconductor chip wiring, high density of connection terminals, high density of board side terminals, miniaturization of board side wiring, etc. The mounting accuracy when doing so is also required to be high.
本発明は上記事情を鑑みてなされたものであって、半導体素子を基板の所定位置にフェースアップ実装する際、基板の所定位置に対して半導体素子を良好に位置決めすることができる半導体装置の製造方法及び製造装置を提供することを目的とする。また、良好に位置決めされた状態で基板に実装される半導体素子を有する半導体装置を提供することを目的とする。 The present invention has been made in view of the above circumstances, and manufacture of a semiconductor device capable of satisfactorily positioning a semiconductor element with respect to a predetermined position of the substrate when the semiconductor element is face-up mounted on the predetermined position of the substrate. An object is to provide a method and a manufacturing apparatus. It is another object of the present invention to provide a semiconductor device having a semiconductor element mounted on a substrate in a well-positioned state.
上記課題を解決するため、本発明は、半導体素子の回路面に検出光を照射し、前記半導体素子を通過した前記検出光を前記回路面とは反対側の所定面側で受光する工程と、前記受光結果に基づいて前記半導体素子の位置情報を検出する工程と、前記検出した位置情報に基づいて前記半導体素子と基板とを位置決めし、前記半導体素子の所定面と前記基板の表面とを接続する工程とを有する半導体装置の製造方法を提供する。 In order to solve the above problems, the present invention irradiates a circuit surface of a semiconductor element with detection light, and receives the detection light that has passed through the semiconductor element on a predetermined surface side opposite to the circuit surface; Detecting the position information of the semiconductor element based on the light reception result, positioning the semiconductor element and the substrate based on the detected position information, and connecting the predetermined surface of the semiconductor element and the surface of the substrate A method for manufacturing a semiconductor device is provided.
本発明によれば、半導体素子の回路面に照射され、その半導体素子を通過した検出光を回路面とは反対側の所定面で受光し、その受光結果に基づいて半導体素子の位置情報を検出するようにしたので、基板の表面に対して半導体素子の所定面を接続する所謂フェースアップ実装する際においても、基板の所定位置に対して半導体素子を良好に位置決めすることができる。 According to the present invention, the detection light irradiated on the circuit surface of the semiconductor element and passed through the semiconductor element is received by the predetermined surface opposite to the circuit surface, and the position information of the semiconductor element is detected based on the light reception result. Thus, even when so-called face-up mounting is performed in which a predetermined surface of the semiconductor element is connected to the surface of the substrate, the semiconductor element can be satisfactorily positioned with respect to the predetermined position of the substrate.
前記検出光として可視光を用い、前記可視光が通過可能な程度に前記半導体素子を薄くし、前記検出光を前記回路面に照射し、前記半導体素子を通過した前記検出光を前記所定面側で検出する構成を採用することができる。これにより、検出光は半導体素子の薄くした領域を良好に通過(透過)することができる。また、検出光として可視光を用いることにより、回路面に検出光を照射する照射装置を比較的安価なものにすることができる。 Visible light is used as the detection light, the semiconductor element is thinned to such an extent that the visible light can pass, the circuit surface is irradiated with the detection light, and the detection light that has passed through the semiconductor element is on the predetermined surface side. It is possible to adopt a configuration for detecting with. Thereby, the detection light can pass (transmit) favorably through the thinned region of the semiconductor element. In addition, by using visible light as detection light, an irradiation device that irradiates the circuit surface with detection light can be made relatively inexpensive.
前記半導体素子の位置情報を検出するための第1マークを前記半導体素子の回路面に設け、前記第1マークに前記検出光を照射する構成を採用することができる。これにより、回路面に設けられた第1マークを用いて半導体素子の位置情報を良好に検出することができる。 A configuration may be employed in which a first mark for detecting position information of the semiconductor element is provided on a circuit surface of the semiconductor element, and the first mark is irradiated with the detection light. As a result, the position information of the semiconductor element can be satisfactorily detected using the first mark provided on the circuit surface.
前記半導体素子の回路面に導電パターンを設け、前記第1マークとして前記導電パターンの一部を用いる構成を採用することができる。これにより、回路面に設けられた導電パターンと同等の精度(位置精度、形状精度等を含む)を有する第1マークを用いて半導体素子の位置情報を高精度に検出することができる。 A configuration in which a conductive pattern is provided on a circuit surface of the semiconductor element and a part of the conductive pattern is used as the first mark can be employed. Thereby, the position information of the semiconductor element can be detected with high accuracy using the first mark having the same accuracy (including the position accuracy, the shape accuracy, etc.) as the conductive pattern provided on the circuit surface.
前記半導体素子の位置情報を検出するための第1マークを前記半導体素子の回路面に設け、前記検出光として可視光を用い、前記可視光が通過可能な程度に前記半導体素子のうち前記第1マークが設けられた領域を含む所定領域を薄くし、前記検出光を前記半導体素子の回路面に照射し、前記半導体素子を通過した前記検出光を前記所定面側で検出する構成を採用することができる。これにより、検出光は半導体素子の薄くした所定領域を良好に通過(透過)することができ、その薄くした所定領域の回路面に設けられた第1マークを用いて半導体素子の位置情報を良好に検出することができる。また、検出光として可視光を用いることにより、回路面に検出光を照射する照射装置を比較的安価なものにすることができる。 A first mark for detecting position information of the semiconductor element is provided on a circuit surface of the semiconductor element, visible light is used as the detection light, and the first of the semiconductor elements is allowed to pass the visible light. A configuration is adopted in which a predetermined region including a region provided with a mark is thinned, the detection light is irradiated onto the circuit surface of the semiconductor element, and the detection light that has passed through the semiconductor element is detected on the predetermined surface side. Can do. As a result, the detection light can pass (transmit) favorably through the thinned predetermined region of the semiconductor element, and the position information of the semiconductor element is excellent using the first mark provided on the circuit surface of the thinned predetermined region. Can be detected. In addition, by using visible light as detection light, an irradiation device that irradiates the circuit surface with detection light can be made relatively inexpensive.
前記半導体素子の位置情報を検出するための前記半導体素子の前記回路面と前記所定面とを貫通するスルーホールを設け、前記検出光を前記半導体素子の回路面に照射し、前記スルーホールを通過した前記検出光を前記所定面側で検出する構成を採用することができる。これにより、スルーホールを通過した検出光を用いて半導体素子の位置情報を良好に検出することができる。 A through hole that penetrates the circuit surface of the semiconductor element and the predetermined surface for detecting position information of the semiconductor element is provided, and the circuit surface of the semiconductor element is irradiated with the detection light and passes through the through hole. It is possible to adopt a configuration in which the detected light is detected on the predetermined surface side. As a result, the position information of the semiconductor element can be favorably detected using the detection light that has passed through the through hole.
前記基板の位置情報を検出するための第2マークを前記基板の表面に設け、前記半導体素子を通過した前記検出光を受光する工程と前記第2マークから発生した光を受光する工程との一方を行った後、他方を行う構成を採用することができる。これにより、第2マークを用いて基板の位置情報を検出することができ、半導体素子と基板との位置決めを良好に行うことができる。 One of a step of providing a second mark for detecting position information of the substrate on the surface of the substrate and receiving the detection light that has passed through the semiconductor element and a step of receiving light generated from the second mark After performing, the structure which performs the other can be employ | adopted. Thereby, the positional information on a board | substrate can be detected using a 2nd mark, and a semiconductor element and a board | substrate can be positioned favorably.
前記基板の位置情報を検出するための第2マークを前記基板の表面に設け、前記半導体素子を通過した検出光を受光する工程と前記第2マークから発生した光を検出する工程とを略同時に行う構成を採用することができる。これにより、第2マークを用いて基板の位置情報を検出することができ、半導体素子と基板との位置決めを良好に行うことができる。 A step of providing a second mark for detecting positional information of the substrate on the surface of the substrate and receiving the detection light that has passed through the semiconductor element and a step of detecting light generated from the second mark substantially simultaneously. The configuration to be performed can be adopted. Thereby, the positional information on a board | substrate can be detected using a 2nd mark, and a semiconductor element and a board | substrate can be positioned favorably.
また本発明は、回路面を有する半導体素子を基板の表面に実装する半導体装置の製造装置において、前記半導体素子を保持して移動可能な第1保持部と、前記基板を保持して移動可能な第2保持部と、前記回路面と対向する位置に設けられ、前記回路面に検出光を照射する照射装置と、前記半導体素子の前記回路面とは反対側の所定面と対向する位置に設けられ、前記半導体素子を通過した前記検出光を受光可能な受光装置と、前記受光装置の受光結果に基づいて前記半導体素子の位置情報を検出し、前記検出した位置情報に基づいて、前記第1保持部及び前記第2保持部の少なくとも一方を駆動して前記半導体素子と前記基板とを位置決めし、前記半導体素子の所定面と前記基板の表面とを接続する制御装置とを備えた半導体装置の製造装置を提供する。 According to another aspect of the present invention, there is provided a semiconductor device manufacturing apparatus for mounting a semiconductor element having a circuit surface on a surface of a substrate, a first holding portion that is movable while holding the semiconductor element, and is movable while holding the substrate. Provided at a position facing the second holding portion, an irradiation device that irradiates the circuit surface with detection light, and a predetermined surface opposite to the circuit surface of the semiconductor element. A light receiving device capable of receiving the detection light that has passed through the semiconductor element; detecting position information of the semiconductor element based on a light reception result of the light receiving device; and detecting the first information based on the detected position information. A semiconductor device comprising: a controller that drives at least one of a holding unit and the second holding unit to position the semiconductor element and the substrate, and connects a predetermined surface of the semiconductor element and the surface of the substrate. Manufacturing equipment To provide.
本発明によれば、半導体素子の回路面に検出光を照射する照射装置を設けるとともに、その半導体素子を通過した検出光を回路面とは反対側の所定面と対向する位置で受光する受光装置を設け、その受光結果に基づいて半導体素子の位置情報を検出するようにしたので、基板の表面に対して半導体素子の所定面を接続する所謂フェースアップ実装する際においても、基板の所定位置に対して半導体素子を良好に位置決めすることができる。 According to the present invention, a light receiving device that irradiates detection light onto a circuit surface of a semiconductor element and receives the detection light that has passed through the semiconductor element at a position facing a predetermined surface opposite to the circuit surface. Since the position information of the semiconductor element is detected based on the light reception result, even when so-called face-up mounting is performed in which the predetermined surface of the semiconductor element is connected to the surface of the substrate, In contrast, the semiconductor element can be positioned satisfactorily.
前記照射装置は検出光として可視光を照射する構成を採用することができる。これにより、例えば赤外光を照射する装置に比べて照射装置を安価なものにすることができ、装置コストを抑えることができる。 The irradiation apparatus may employ a configuration that irradiates visible light as detection light. Thereby, for example, the irradiation apparatus can be made cheaper than the apparatus that irradiates infrared light, and the apparatus cost can be suppressed.
前記受光装置は、前記半導体素子の回路面のうち前記半導体素子の位置情報を検出するための第1マークが設けられた領域を含む所定領域を通過した前記検出光を受光する構成を採用することができる。これにより、第1マークを用いて半導体素子の位置情報を良好に検出することができる。 The light receiving device adopts a configuration for receiving the detection light that has passed through a predetermined region including a region provided with a first mark for detecting position information of the semiconductor element on a circuit surface of the semiconductor element. Can do. Thereby, the position information of the semiconductor element can be detected satisfactorily using the first mark.
前記受光装置は、前記半導体素子の位置情報を検出するための前記半導体素子の前記回路面と前記所定面とを貫通するスルーホールを通過した前記検出光を受光する構成を採用することができる。これにより、スルーホールを通過した検出光を用いて半導体素子の位置情報を良好に検出することができる。 The light receiving device may employ a configuration for receiving the detection light that has passed through a through hole penetrating the circuit surface and the predetermined surface of the semiconductor element for detecting positional information of the semiconductor element. As a result, the position information of the semiconductor element can be favorably detected using the detection light that has passed through the through hole.
前記受光装置は、前記基板の位置情報を検出するために前記基板の表面に設けられた第2マークから発生した光を受光可能であり、前記半導体素子の所定面と前記基板の表面との間に配置されている構成を採用することができる。これにより、第2マークを用いて基板の位置情報を検出することができ、半導体素子と基板との位置決めを良好に行うことができる。 The light receiving device is capable of receiving light generated from a second mark provided on the surface of the substrate in order to detect positional information of the substrate, and between the predetermined surface of the semiconductor element and the surface of the substrate. The structure arrange | positioned can be employ | adopted. Thereby, the positional information on a board | substrate can be detected using a 2nd mark, and a semiconductor element and a board | substrate can be positioned favorably.
前記受光装置は、前記半導体素子を通過した検出光と前記第2マークから発生した光との一方を受光した後、他方を受光する構成を採用することができる。これにより、第2マークを用いて基板の位置情報を検出することができ、半導体素子と基板との位置決めを良好に行うことができる。 The light receiving device may be configured to receive one of detection light that has passed through the semiconductor element and light generated from the second mark, and then receive the other. Thereby, the positional information on a board | substrate can be detected using a 2nd mark, and a semiconductor element and a board | substrate can be positioned favorably.
前記受光装置は、前記半導体素子を通過した検出光と前記第2マークから発生した光とを略同時に受光可能である構成を採用することができる。これにより、第2マークを用いて基板の位置情報を検出することができ、半導体素子と基板との位置決めを良好に行うことができる。 The light receiving device may employ a configuration capable of receiving the detection light that has passed through the semiconductor element and the light generated from the second mark substantially simultaneously. Thereby, the positional information on a board | substrate can be detected using a 2nd mark, and a semiconductor element and a board | substrate can be positioned favorably.
また本発明は、基板に実装される半導体素子を有する半導体装置において、前記半導体素子に設けられ、該半導体素子の位置情報を検出するためのアライメントマークを有し、前記半導体素子は、前記アライメントマークが設けられた領域を含む所定領域が他の領域よりも薄くなっている半導体装置を提供する。 According to the present invention, in a semiconductor device having a semiconductor element mounted on a substrate, the semiconductor element includes an alignment mark provided on the semiconductor element for detecting positional information of the semiconductor element, and the semiconductor element includes the alignment mark. Provided is a semiconductor device in which a predetermined region including a region provided with is thinner than other regions.
本発明によれば、半導体素子のうち、アライメントマークが設けられた領域を含む所定領域を他の領域よりも薄くしたので、その薄くした所定領域を通過した検出光を用いて、半導体素子の位置情報を良好に検出することができる。したがって、半導体素子と基板との位置決めを良好に行うことができる。 According to the present invention, the predetermined region including the region where the alignment mark is provided in the semiconductor element is made thinner than the other regions, so that the position of the semiconductor element is detected using the detection light that has passed through the thinned predetermined region. Information can be detected satisfactorily. Therefore, it is possible to satisfactorily position the semiconductor element and the substrate.
前記所定領域は、可視光が通過可能な程度に薄くなっている構成を採用することができる。これにより、検出光として可視光を用いることができ、検出光を照射する照射装置として比較的安価なものを用いることができる。 The predetermined area may be thin enough to allow visible light to pass through. Thereby, visible light can be used as the detection light, and a relatively inexpensive device can be used as the irradiation device for irradiating the detection light.
前記半導体素子は、回路面と該回路面とは反対側の所定面とを有し、前記基板の表面と前記半導体素子の所定面とが接続されるとともに、前記アライメントマークは回路面に設けられている構成を採用することができる。これにより、回路面に設けられたアライメントマークを用いて半導体素子の位置情報を良好に検出することができる。 The semiconductor element has a circuit surface and a predetermined surface opposite to the circuit surface, the surface of the substrate and the predetermined surface of the semiconductor element are connected, and the alignment mark is provided on the circuit surface. The configuration can be adopted. As a result, the position information of the semiconductor element can be satisfactorily detected using the alignment mark provided on the circuit surface.
また本発明は、基板に実装される半導体素子を有する半導体装置において、前記半導体素子に設けられ、該半導体素子の位置情報を検出するための前記基板の表面に接続される所定面と該所定面とは反対側の回路面とを貫通するスルーホールを有する半導体装置を提供する。 According to another aspect of the present invention, in a semiconductor device having a semiconductor element mounted on a substrate, the predetermined surface provided on the semiconductor element and connected to the surface of the substrate for detecting positional information of the semiconductor element, and the predetermined surface A semiconductor device having a through hole penetrating a circuit surface on the opposite side is provided.
本発明によれば、半導体素子に、半導体素子の位置情報を検出するためのスルーホールを設けたので、そのスルーホールを通過した検出光を用いて、半導体素子の位置情報を良好に検出することができる。したがって、半導体素子と基板との位置決めを良好に行うことができる。 According to the present invention, since the through hole for detecting the position information of the semiconductor element is provided in the semiconductor element, the position information of the semiconductor element can be satisfactorily detected using the detection light that has passed through the through hole. Can do. Therefore, it is possible to satisfactorily position the semiconductor element and the substrate.
以下、本発明の実施形態について図面を参照しながら説明する。なお、以下の説明においては、XYZ直交座標系を設定し、このXYZ直交座標系を参照しつつ各部材の位置関係について説明する。そして、水平面内における所定方向をX軸方向、水平面内においてX軸方向と直交する方向をY軸方向、X軸方向及びY軸方向のそれぞれに直交する方向(すなわち鉛直方向)をZ軸方向とする。更には、X軸、Y軸、及びZ軸まわりの回転方向をそれぞれ、θX、θY、及びθZ方向とする。 Hereinafter, embodiments of the present invention will be described with reference to the drawings. In the following description, an XYZ orthogonal coordinate system is set, and the positional relationship of each member will be described with reference to this XYZ orthogonal coordinate system. A predetermined direction in the horizontal plane is the X-axis direction, a direction orthogonal to the X-axis direction in the horizontal plane is the Y-axis direction, and a direction orthogonal to the X-axis direction and the Y-axis direction (that is, the vertical direction) is the Z-axis direction. To do. Furthermore, the rotation directions around the X, Y, and Z axes are the θX, θY, and θZ directions, respectively.
<第1実施形態>
第1実施形態について説明する。図1は本実施形態に係る半導体装置の製造装置の一実施形態を示す概略斜視図である。図1において、製造装置FAは、回路面2Aを有する半導体素子(半導体チップ)2をプリント配線板等の基板1の表面1Aに実装するものであって、半導体素子2を保持して移動可能な第1保持部10と、基板1を保持して移動可能な第2保持部20と、回路面2Aと対向する位置に設けられ、回路面2Aに検出光KLを照射する照射装置30と、半導体素子2の回路面2Aとは反対側の背面(所定面)2Bと対向する位置に設けられ、半導体素子2を通過した検出光KLを受光可能な受光装置40と、製造装置FA全体の動作を統括制御する制御装置CONTとを備えている。
<First Embodiment>
A first embodiment will be described. FIG. 1 is a schematic perspective view showing an embodiment of a semiconductor device manufacturing apparatus according to this embodiment. In FIG. 1, a manufacturing apparatus FA mounts a semiconductor element (semiconductor chip) 2 having a
第1保持部10は、半導体素子2の回路面2Aの一部の領域を吸着保持する第1吸着部11と、半導体素子2を吸着保持した第1吸着部11を駆動する第1駆動部12とを備えている。第1吸着部11と第1駆動部12とは連結部材13を介して連結されている。第1駆動部12は、半導体素子2を吸着保持した第1吸着部11をX軸方向、Y軸方向、Z軸方向、θX方向、θY方向、及びθZ方向の6自由度の方向に駆動可能である。したがって、制御装置CONTは、第1駆動部12を制御することにより、第1吸着部11に保持された半導体素子2を6自由度の方向に移動可能である。
The
第2保持部20は、基板1の裏面を吸着保持する第2吸着部21と、基板1を吸着保持した第2吸着部21を駆動する第2駆動部22とを備えている。第2駆動部22は、基板1を吸着保持した第2吸着部21をX軸方向、Y軸方向、Z軸方向、θX方向、θY方向、及びθZ方向の6自由度の方向に駆動可能である。したがって、制御装置CONTは、第2駆動部22を制御することにより、第2吸着部21に保持された基板1を6自由度の方向に移動可能である。
The
照射装置30は、連結部材13の所定位置に設けられており、第1吸着部11に保持された半導体素子2の回路面2Aと対向する位置に設けられている。照射装置30は、半導体素子2の回路面2Aのうち、第1吸着部11に保持された一部の領域以外の領域に検出光KLを照射する。また、照射装置30は、検出光KLとして可視光を照射する。
The
受光装置40は、撮像部41と、撮像部41を駆動する第3駆動部42とを備えている。撮像部41は、第1保持部10の第1吸着部11に保持された半導体素子2の背面2Bと、第2保持部20の第2吸着部21に保持された基板1の表面1Aとの間に配置される。撮像部41は、半導体素子2の画像を撮像可能な第1撮像素子43と、基板1の画像を撮像可能な第2撮像素子44とを備えている。第1、第2撮像素子43、44は、例えばCCD等を含んで構成されている。第1撮像素子43の撮像面は、撮像部41の上面に設けられており、第1吸着部11に保持された半導体素子2の背面2Bと対向している。第2撮像素子44の撮像面は、撮像部41の下面に設けられており、第2吸着部21に保持された基板1の表面1Aと対向している。また、受光装置40は、撮像部41に設けられた第1、第2撮像素子43、44を用いて、半導体素子2の画像と基板1の画像とを略同時に取得可能である。第1、第2撮像素子43、44の撮像結果(受光信号)は制御装置CONTに出力される。また、第3駆動部42は、撮像部41をX軸方向、Y軸方向、Z軸方向、θX方向、θY方向、及びθZ方向の6自由度の方向に駆動可能である。したがって、制御装置CONTは、第3駆動部42を制御することにより、第1、第2撮像素子43、44を含む撮像部41を6自由度の方向に移動可能である。
The
また、第2保持部20と並んだ位置には、複数の半導体素子2を保持するチップホルダ50が設けられている。チップホルダ50は、半導体素子2の背面2Bを保持しており、チップホルダ50に保持された半導体素子2の回路面2Aは上方(+Z方向)を向いている。基板1に半導体素子2を実装する際、制御装置CONTは、第1保持部10を用いて、チップホルダ50上の複数の半導体素子2のうち所定の半導体素子2の回路面2Aを保持し、第2保持部20に保持されている基板1まで搬送する。
A
図2(A)は半導体素子2を回路面2A側から見た平面図、図2(B)は基板1を表面1A側から見た平面図、図3は照射装置30と半導体素子2と受光装置40と基板1との位置関係を模式的に示した図である。
2A is a plan view of the
図2(A)に示すように、半導体素子2の回路面2Aの所定位置には、半導体素子2の位置情報を検出するための第1アライメントマーク61が設けられている。第1アライメントマーク61は、半導体素子2の回路面2Aのうち、第1保持部10の第1吸着部11で保持される一部の領域以外の領域に設けられている。また、図2(B)に示すように、基板1の表面1Aの所定位置には、基板1の位置情報を検出するための第2アライメントマーク62が設けられている。本実施形態においては、第1アライメントマーク61、及び第2アライメントマーク62のそれぞれはほぼ同等の大きさ及び形状を有している。
As shown in FIG. 2A, a
半導体素子2の回路面2Aには、例えば金、銀、銅、アルミニウム等の導電性材料からなる導電パターン(配線部)が設けられている。この導電パターンは、例えばフォトリソグラフィ法など、所定の手法を用いて高精度に形成されているが、本実施形態の第1アライメントマーク61は、これら導電パターン(配線部)と一緒に、同じレイヤに形成されている。すなわち本実施形態においては、第1アライメントマーク61として導電パターンの一部が用いられており、第1アライメントマークも上述の導電性材料によって形成されている。したがって、第1アライメントマーク61の形状精度及び位置精度は、導電パターンと同等の高い精度を有している。
The
図3に示すように、照射装置30は、第1保持部10に保持された半導体素子2の回路面2Aに検出光KLを照射するようになっている。上述のように、第1アライメントマーク61は、半導体素子2の回路面2Aのうち、第1保持部10の第1吸着部11で保持される一部の領域以外の領域に設けられており、照射装置30は、回路面2Aに設けられた第1アライメントマーク61に検出光KLを照射することができる。なお、図3には第1保持部10は図示されていない。
As shown in FIG. 3, the
半導体素子2は、例えば50μm以下の厚さに形成されており、可視光からなる検出光KLが通過(透過)可能な程度に薄くなっている。本実施形態においては、半導体素子2はシリコン(Si)を含んで構成されている。したがって、照射装置30によって半導体素子2の回路面2Aに照射された検出光KLは、半導体素子2を通過(透過)した後、背面2B側から射出され、その背面2Bと対向する位置に配置された受光装置40(第1撮像素子43)に到達可能である。このように、受光装置40(第1撮像素子43)は、半導体素子2を通過した検出光KLを背面2B側で受光可能となっている。
The
また、照射装置30は、回路面2Aのうち少なくとも第1アライメントマーク61が設けられた領域を含む所定領域に検出光KLを照射する。受光装置40(第1撮像素子43)は、半導体素子2の回路面2Aのうち第1アライメントマーク61を含む所定領域を通過した検出光KLを受光することによって、第1アライメントマーク61の画像を取得可能である。
In addition, the
また、受光装置40は、第2撮像素子44を用いて、基板1の位置情報を検出するために基板1の表面1Aに設けられた第2アライメントマーク62から発生した光を受光可能である。受光装置40(第2撮像素子44)は、第2アライメントマーク62から発生した光を受光することによって、第2アライメントマーク62の画像を取得可能である。
The
なお、本実施形態においては、基板1の表面1Aに設けられた第2アライメントマーク62に対して、積極的に照明光(検出光)を照射していないが、第2アライメントマーク62に照明光を照射する第2の照射装置を設け、この第2の照射装置によって第2アライメントマーク62に対して積極的に照明光を照射するようにしてもよい。
In this embodiment, the
また、制御装置CONTは、第1保持部10の第1駆動部12、第2保持部20の第2駆動部22、及び受光装置40の第3駆動部42の少なくとも一部を制御することによって、図3に示すように、第1撮像素子43及び第2撮像素子44のそれぞれが、第1、第2アライメントマーク61、62のそれぞれの画像をほぼ同時に取得できるように、半導体素子2、撮像部41、及び基板1の位置関係を調整することができる。
The control device CONT controls at least a part of the
なお上述のように、本実施形態においては、第1アライメントマーク61として導電パターンの一部を用いているが、第1アライメントマーク61が設けられたレイヤ以外のレイヤのうち、第1アライメントマーク61と重なる領域には、導電パターン等、第1アライメントマーク61を含む所定領域を通過した検出光KLを遮るような遮光部は形成されていない。したがって、受光装置40(第1撮像素子43)は、第1アライメントマーク61の画像を良好に取得可能である。
As described above, in the present embodiment, a part of the conductive pattern is used as the
次に、上述の製造装置FAを用いて基板1に半導体素子2を実装する手順について、図4のフローチャート図を参照しながら説明する。
Next, a procedure for mounting the
まず、制御装置CONTは、第1保持部10を用いて、チップホルダ50に保持されている複数の半導体素子2のうち、基板1に実装すべき所定の半導体素子2を保持し、その半導体素子2をチップホルダ50より搬出する。また、第2保持部20の第2吸着部21には基板1が保持されている。
First, the control device CONT uses the
次いで、制御装置CONTは、第1保持部10の第1駆動部12、第2保持部20の第2駆動部22、及び受光装置40の第3駆動部42の少なくとも一部を制御し、図3に示すように、第1撮像素子43及び第2撮像素子44のそれぞれが第1、第2アライメントマーク61、62のそれぞれの画像をほぼ同時に取得可能なように、半導体素子2、撮像部41、及び基板1の位置関係を大まかに調整する。
Next, the control device CONT controls at least a part of the
ここで、製造装置FAは、第1保持部10に保持された半導体素子2、第2保持部20に保持された基板1、及び受光装置40の位置情報を検出するための不図示の検出装置を備えている。制御装置CONTは、検出装置を用いて、検出装置によって規定される座標系内における半導体素子2、基板1、及び受光装置40のそれぞれの位置情報を検出しつつ、第1保持部10、第2保持部20、及び受光装置40の少なくとも一部を駆動する。
Here, the manufacturing apparatus FA includes a detection device (not shown) for detecting position information of the
受光装置40は、第1保持部10に保持された半導体素子2と第2保持部20に保持された基板1との間に配置される。本実施形態においては、制御装置CONTは、半導体素子2と基板1との間に受光装置40を配置した後、その受光装置40の位置を固定する。
The
そして、制御装置CONTは、照射装置30より、可視光からなる検出光KLを射出し、半導体素子2の回路面2Aに検出光KLを照射する。半導体素子2は、可視光からなる検出光KLを通過(透過)可能な程度に薄く形成されているため、半導体素子2の回路面2Aに照射された検出光KLは、半導体素子2を通過した後、背面2B側より射出される。半導体素子2を通過し、背面2Bより射出された検出光KLは、背面2Bと対向する位置に設けられている受光装置40によって、背面2B側で受光される。
The control device CONT emits the detection light KL made of visible light from the
照射装置30は、半導体素子2の回路面2Aに設けられた第1アライメントマーク61を含む所定領域に検出光KLを照射するようになっており、第1アライメントマーク61を含む所定領域を通過した検出光KLは受光装置40の第1撮像素子43に入射する。受光装置40の第1撮像素子43は、第1アライメントマーク61を介した検出光KLを受光することによって、第1アライメントマーク61の画像を取得する。
The
また、基板1の表面1Aに設けられた第2アライメントマーク62から発生した光は、受光装置40の第2撮像素子44に受光される。受光装置40の第2撮像素子44は、第2アライメントマーク62から発生した光を受光することによって、第2アライメントマーク62の画像を取得する。
Further, the light generated from the
こうして、受光装置40は、第1撮像素子43及び第2撮像素子44を用いて、半導体素子2のうち第1アライメントマーク61を含む所定領域を通過した検出光KLと、第2アライメントマークから発生した光とを略同時に受光することによって、第1アライメントマーク61と、第2アライメントマーク62とを同時に検出する(ステップSP1)。
In this way, the
ここで、第1撮像素子43の撮像面上には所定の第1基準マークが形成されており、第2撮像素子44の撮像面上には所定の第2基準マークが形成されている。制御装置CONTは、第1撮像素子43の撮像結果と、検出装置の検出結果とに基づいて、検出装置によって規定される座標系内における第1基準マークに対する第1撮像素子43の撮像面上に形成された第1アライメントマーク61の画像の位置関係を求めることができる。同様に、制御装置CONTは、第2撮像素子43の撮像結果と、検出装置の検出結果とに基づいて、検出装置によって規定される座標系内における第2基準マークに対する第2撮像素子44の撮像面上に形成された第2アライメントマーク62の画像の位置関係を求めることができる。
Here, a predetermined first reference mark is formed on the imaging surface of the
これにより、制御装置CONTは、第1アライメントマーク61の画像情報、すなわち検出光KLを受光装置40(第1撮像素子43)で受光したときの受光結果に基づいて、検出装置によって規定される座標系内における第1アライメントマーク61の位置情報、ひいては半導体素子2の位置情報を検出することができる。同様に、制御装置CONTは、第2アライメントマーク62の画像情報、すなわち第2アライメントマーク62から発生した光を受光装置40(第2撮像素子44)で受光したときの受光結果に基づいて、検出装置によって規定される座標系内における第2アライメントマーク62の位置情報、ひいては基板1の位置情報を検出することができる。
Thereby, the control device CONT has the coordinates defined by the detection device based on the image information of the
本実施形態においては、第1アライメントマーク61として、半導体素子2の回路面2Aに設けられた導電パターン(配線部)の一部を用いているため、回路面2Aに設けられた導電パターンと同等の精度(位置精度、形状精度等を含む)を有する第1アライメントマーク61を用いて半導体素子2の位置情報を高精度に検出することができる。
In the present embodiment, a part of the conductive pattern (wiring portion) provided on the
半導体素子2及び基板1のそれぞれの位置情報を検出した後、制御装置CONTは、検出した位置情報に基づいて、第1保持部10及び第2保持部20の少なくとも一方を駆動して、半導体素子2と基板1とを位置決めする(ステップSP2)。
After detecting the position information of each of the
具体的には、制御装置CONTは、検出装置を用いて、検出装置によって規定される座標系における半導体素子2、基板1、及び受光装置40のそれぞれの位置情報を検出しつつ、第1基準マークと第1撮像素子43の撮像面上に形成された第1アライメントマーク61の画像とが所定の位置関係になるとともに、第2基準マークと第2撮像素子44の撮像面上に形成された第2アライメントマーク62の画像とが所定の位置関係になるように、第1保持部10及び第2保持部20の少なくとも一方を駆動する。本実施形態においては、第1基準マークと第1撮像素子43の撮像面上に形成された第1アライメントマーク61の画像とが合致するとともに、第2基準マークと第2撮像素子44の撮像面上に形成された第2アライメントマーク62の画像とが合致したとき、基板1の所定位置(半導体素子2が実装されるべき位置)と半導体素子2とが所望の位置関係になったと判断される。
Specifically, the control device CONT uses the detection device to detect the position information of each of the
基板1の所定位置(半導体素子2が実装されるべき位置)と半導体素子2とを所望の位置関係にした後、制御装置CONTは、半導体素子2と基板1とのXY方向における位置関係を維持した状態で、第1保持部10及び第2保持部20の少なくとも一方を駆動し、第1保持部10に保持されている半導体素子2の背面2Bと第2保持部20に保持されている基板1の表面1Aとを接近させ、接着剤等を介して、半導体素子2の背面2Bと基板1の表面1Aとを接続する(ステップSP3)。これにより、基板1の表面1Aに半導体素子2が実装される。半導体素子2は、その回路面2Aを上に向けた状態で基板1に対して所謂フェースアップ実装される。
After the predetermined position of the substrate 1 (position where the
次に、制御装置CONTは、半導体素子2の回路面2Aに設けられた接続端子と、基板1に設けられた基板側端子とを配線で電気的に接続する(ステップSP4)。基板1に半導体素子2を実装した後、半導体素子2の回路面2Aに設けられた接続端子と、基板1に設けられた基板側端子とを配線で電気的に接続することによって、半導体装置が形成される。
Next, the control device CONT electrically connects the connection terminal provided on the
図5は、基板1に実装された半導体素子2を有する半導体装置Sを示す概略斜視図である。半導体素子2は接続端子3を有している。接続端子3は半導体素子2の回路面2Aに設けられている。半導体素子2は平面視略矩形状であり、接続端子3は回路面2Aの一辺に沿って複数並んで設けられている。回路面2Aは半導体素子2の上面であり、接続端子3は、矩形状の回路面2Aの−X側の一辺に沿ってY軸方向に複数並んで設けられている。接続端子3の表面3Aは回路面2Aにおいて露出しており、回路面2Aは接続端子3の表面3Aを含んだ構成となっている。
FIG. 5 is a schematic perspective view showing the semiconductor device S having the
半導体素子2は、回路面2Aとは反対側の背面2Bを基板1の表面1Aに接続することによって、基板1に実装される。基板1は基板側端子(外部端子)4を備えている。基板側端子4は基板1の表面1Aに設けられている。基板側端子4は、接続端子3に対応するように、Y軸方向に複数並んで設けられている。
The
半導体素子2の回路面2Aと基板1の表面1Aとは傾斜面5によって接続される。半導体素子2の側方には、この半導体素子2を囲むように絶縁性樹脂が設けられており、この絶縁性樹脂によって傾斜面5が形成される。
The
半導体素子2に設けられた接続端子3と基板1に設けられた基板側端子4とは配線(導電膜)6を介して電気的に接続される。配線6を形成する材料(導電性材料)としては、例えば金、銀、銅、アルミニウム、ニッケル等を用いることができる。配線6の一部は傾斜面5に設けられている。傾斜面5によって、半導体素子2の回路面2Aと基板1の表面1Aとの間において大きな段差が無くなっている。段差を無くすことにより、半導体素子2の回路面2Aに設けられた接続端子3と基板1の表面1Aに設けられた基板側端子4とを電気的に接続するための配線6の曲げによる切断などの不都合が防止されている。
The
このように、半導体素子2は、その回路面2Aを上に向け、その背面2Bを基板1に接続しており、所謂フェースアップ実装の形態で、基板1に接続される。
In this way, the
半導体素子2の背面2Bと基板1の表面1Aとを接続した後、半導体素子2の回路面2Aと基板1の表面1Aとを接続する傾斜面5が設けられる。傾斜面5は、例えば、絶縁性樹脂を基板1上に塗布した後、フォトリソグラフィ法等の所定のパターニング方法で形成可能である。
After connecting the
次に、半導体素子2の回路面2Aに設けられた接続端子3と基板1の表面1Aに設けられた基板側端子4とを電気的に接続するための配線6が形成される。配線6は後述する液滴吐出装置IJを用いて、液滴吐出法(インクジェット法)に基づいて形成される。以上により、半導体装置Sが製造される。
Next, the wiring 6 for electrically connecting the
以上説明したように、半導体素子2の回路面2Aに照射され、その半導体素子2を通過した検出光KLを背面2B側で受光し、その受光結果に基づいて半導体素子2の位置情報を検出するようにしたので、基板1の表面1Aに対して半導体素子2の背面2Bを接続する所謂フェースアップ実装する際においても、基板1の所定位置に対して半導体素子2を良好に位置決めすることができる。
As described above, the detection light KL irradiated to the
また、検出光KLとして可視光を用い、可視光が通過可能な程度に半導体素子2を薄くしたので、検出光KLは半導体素子2のうち薄くした領域を良好に通過(透過)することができる。また、検出光KLとして可視光を用いることにより、検出光KLとして例えば赤外光を照射する照射装置よりも、比較的安価な照射装置を用いることができる。したがって、装置コストを低減できる。
Further, since visible light is used as the detection light KL and the
<第2実施形態>
次に、第2実施形態について説明する。上述の第1実施形態と同一又は同等の構成部分については同一の符号を付し、その説明を簡略若しくは省略する。
Second Embodiment
Next, a second embodiment will be described. Constituent parts that are the same as or equivalent to those in the first embodiment are given the same reference numerals, and descriptions thereof are simplified or omitted.
図6において、半導体素子2は、第1アライメントマーク61が設けられた領域を含む所定領域Aが他の領域よりも薄くなっている。第1アライメントマーク61は、半導体素子2の回路面2Aに設けられている。半導体素子2はシリコン(Si)を含んで構成されている。所定領域Aの厚さは、可視光からなる検出光KLが通過(透過)可能な程度の厚さ(例えば50μm以下)に設定されている。一方、他の領域は、例えば100μm程度の厚さを有している。すなわち、上述の第1実施形態では、半導体素子2全体の厚さを可視光が通過可能な程度に薄くしているが、図6に示すように、第1アライメントマーク61を含む所定領域Aの厚さのみを可視光が通過可能な程度に薄くしてもよい。
In FIG. 6, in the
<第3実施形態>
次に、第3実施形態について説明する。図7において、半導体素子2は、この半導体素子2の位置情報を検出するための回路面2Aと背面2Bとを貫通するスルーホール63を有している。制御装置CONTは、照射装置30より検出光KLを半導体素子2の回路面2Aのうちスルーホール63を含む所定領域に照射し、スルーホール63を通過した検出光KLを、背面2B側に設けられた受光装置40によって検出する。このように、スルーホール63を用いることによっても、半導体素子2の位置情報を検出することができる。この場合、半導体素子2の厚さが、可視光を通過不能な程度に厚くても(例えば100μm程度)、回路面2Aに照射した検出光KLを、背面2B側で受光することができる。
<Third Embodiment>
Next, a third embodiment will be described. In FIG. 7, the
また、半導体素子2の各レイヤを形成するとき、各レイヤ間の導電パターンを電気的に接続するために、例えばフォトリソグラフィ法等の所定の手法を用いてスルーホール(コンタクトホール)を形成し、そのスルーホール内に導電性材料を配置する場合があるが、半導体素子2の位置情報を検出するためのスルーホール63を、上述のスルーホール(コンタクトホール)と同一の工程で形成することができる。したがって、上述のスルーホール(コンタクトホール)と同等の精度(位置精度、形状精度等を含む)を有するスルーホール63を用いて半導体素子2の位置情報を高精度に検出することができる。
Further, when forming each layer of the
図8(A)、図8(B)は、スルーホール63の一例を説明するための図である。図8(A)に示すように、スルーホール63は平面視略十字状であってもよい。また、図8(B)に示すように、スルーホール63は平面視略円形状であってもよい。また、スルーホール63は図8に示す形状に限らず、例えば平面視矩形状など、任意の形状を採用することができる。
FIGS. 8A and 8B are diagrams for explaining an example of the through
<第4実施形態>
上述の実施形態においては、受光装置40は、撮像部41の上面に設けれた第1撮像素子43の撮像面と、下面に設けられた第2撮像素子44の撮像面とを有しており、半導体素子2を通過した検出光KLと基板1の第2アライメントマーク62から発生した光とを略同時に受光しているが、半導体素子2を通過した検出光KLと基板1の第2アライメントマーク62から発生した光との一方を受光した後、他方を受光することによって、半導体素子2及び基板1の位置情報を検出するようにしてもよい。例えば、撮像部41の一方の面(例えば上面)のみに撮像素子の撮像面を設けておき、受光装置40は、その撮像素子で半導体素子2を通過した検出光KLを受光することによって、第1アライメントマーク61(又はスルーホール63)の位置情報を検出する。ここで、受光装置40は、撮像部41を回転させる回転機構を備えており、第1アライメントマーク61(又はスルーホール63)を検出した後、回転機構を用いて撮像部41を回転し、撮像素子の撮像面を基板1の第2アライメントマーク62に対向させる。この状態で、受光装置40は、撮像部41に設けられた撮像素子を用いて、第2アライメントマーク62を検出する。このように、半導体素子2を通過した検出光KLと基板1の第2アライメントマーク62から発生した光との一方を受光した後、他方を受光することによっても、半導体素子2及び基板1の位置情報を検出することができる。
<Fourth embodiment>
In the above-described embodiment, the
なお上述の第1〜第4実施形態においては、照射装置30は半導体素子2の回路面2Aと対向する位置に設けられているが、照射装置30を背面2Bと対向する位置に設け、背面2B側から検出光KLを照射するようにしてもよい。
In the first to fourth embodiments described above, the
<液滴吐出装置>
上述のように、半導体素子2の接続端子3と基板1の基板側端子4とを電気的に接続する配線6は液滴吐出法に基づいて形成される。以下、液滴吐出装置及び液滴吐出方法の一例について説明する。
<Droplet ejection device>
As described above, the wiring 6 that electrically connects the
図9は、液滴吐出方法(インクジェット法)に用いられる液滴吐出装置(インクジェット装置)IJの概略構成を示す斜視図である。液滴吐出装置IJは、半導体装置Sを製造する製造装置FAの一部を構成する。液滴吐出装置IJは、液滴吐出ヘッド(インクジェットヘッド)のノズルから液体材料の液滴を吐出するものであり、液滴吐出ヘッド301、X軸方向駆動軸304、Y軸方向ガイド軸305、制御装置CONT、ステージ307、クリーニング機構308、基台309、及びヒータ315等を含んで構成される。
FIG. 9 is a perspective view showing a schematic configuration of a droplet discharge device (inkjet device) IJ used in a droplet discharge method (inkjet method). The droplet discharge device IJ constitutes a part of a manufacturing apparatus FA that manufactures the semiconductor device S. The droplet discharge device IJ discharges droplets of a liquid material from nozzles of a droplet discharge head (inkjet head). The
ステージ307は、この液滴吐出装置IJにより液体材料(インク)が配置される半導体素子2及び傾斜面5を含む基板1を支持するものであって、基板1を基準位置に固定する不図示の固定機構を備えている。
The
液滴吐出ヘッド301は、複数の吐出ノズル325を備えたマルチノズルタイプの液滴吐出ヘッドであり、長手方向とX軸方向とが一致している。複数のノズルは、液滴吐出ヘッド301の下面にX軸方向に並んで一定間隔で設けられている。液滴吐出ヘッド301の吐出ノズルからは、ステージ307に支持されている基板1に対して液体材料が吐出される。
The
X軸方向駆動軸304には、X軸方向駆動モータ302が接続されている。X軸方向駆動モータ302はステッピングモータ等であり、制御装置CONTからX軸方向の駆動信号が供給されると、X軸方向駆動軸304を回転させる。X軸方向駆動軸304が回転すると、液滴吐出ヘッド301はX軸方向に移動する。
An X-axis direction drive
Y軸方向ガイド軸305は、基台309に対して動かないように固定されている。ステージ307は、Y軸方向駆動モータ303を備えている。Y軸方向駆動モータ303はステッピングモータ等であり、制御装置CONTからY軸方向の駆動信号が供給されると、ステージ307をY軸方向に移動する。
The Y-axis direction guide
制御装置CONTは、液滴吐出ヘッド301に液滴の吐出制御用の電圧を供給する。また、X軸方向駆動モータ302に液滴吐出ヘッド301のX軸方向の移動を制御する駆動パルス信号を、Y軸方向駆動モータ303にステージ307のY軸方向の移動を制御する駆動パルス信号を供給する。
The control device CONT supplies a droplet discharge control voltage to the
クリーニング機構308は、液滴吐出ヘッド301をクリーニングするものである。クリーニング機構308には、図示しないY軸方向の駆動モータが備えられている。このY軸方向の駆動モータの駆動により、クリーニング機構は、Y軸方向ガイド軸305に沿って移動する。クリーニング機構308の移動も制御装置CONTにより制御される。
The
ヒータ315は、ここではランプアニールにより基板1を熱処理する手段であり、基板1上に配置された液体材料に含まれる溶媒の蒸発及び乾燥を行う。このヒータ315の電源の投入及び遮断も制御装置CONTにより制御される。
Here, the
図10は、ピエゾ方式による液体材料の吐出原理を説明するための液滴吐出ヘッドの概略構成図である。図10において、液体材料(インク)を収容する液体室321に隣接してピエゾ素子322が設置されている。液体室321には、液体材料を収容する材料タンクを含む液体材料供給系323を介して液体材料が供給される。ピエゾ素子322は駆動回路324に接続されており、この駆動回路324を介してピエゾ素子322に電圧を印加し、ピエゾ素子322を変形させて液体室321を弾性変形させる。そして、この弾性変形時の内容積の変化によってノズル325から液体材料が吐出されるようになっている。この場合、印加電圧の値を変化させることにより、ピエゾ素子322の歪み量を制御することができる。
FIG. 10 is a schematic configuration diagram of a droplet discharge head for explaining the principle of discharging a liquid material by a piezo method. In FIG. 10, a
また、印加電圧の周波数を変化させることにより、ピエゾ素子322の歪み速度を制御することができる。ピエゾ方式による液滴吐出は材料に熱を加えないため、材料の組成に影響を与えにくいという利点を有する。
In addition, the strain rate of the
図9に戻り、液滴吐出装置IJでは、液滴吐出ヘッド301と基板1を支持するステージ307とを相対的に走査移動しつつ液滴吐出ヘッド301から基板1(半導体素子2)に対して液体材料を液滴状に吐出する。液滴吐出ヘッド301の吐出ノズル325は、少なくとも非走査方向であるX軸方向に一定間隔で並んで設けられている。なお、図9中、Y軸方向が走査方向となっている。図9では、液滴吐出ヘッド301は、基板1の移動方向に対し直角に配置されているが、液滴吐出ヘッド301の角度を調整し、基板1の移動方向に対して交差させるようにしてもよい。このようにすれば、液滴吐出ヘッド301の角度を調整することで、ノズル間のピッチを調節することができる。また、基板1とノズル面との距離を任意に調節できるようにしてもよい。
Returning to FIG. 9, in the droplet discharge device IJ, the
配線6を形成する際には、半導体素子2と液滴吐出ヘッド301とを相対的に移動しつつ、液滴吐出ヘッド301から、接続端子3の表面3Aを含む半導体素子2の回路面2A、傾斜面5、及び基板側端子4を含む基板1の表面1Aのそれぞれに対して、導電性材料を含む液体材料の液滴を吐出することによって、接続端子3と基板側端子4とを電気的に接続する配線6を形成することができる。液滴吐出ヘッド301に設けられたノズル325から1滴あたりの液量が制御された導電性材料を含む液体材料を吐出することによって、所望の線幅を有する配線6を形成することができる。
When forming the wiring 6, the
液滴吐出ヘッド301から複数の液滴を吐出して液体材料(導電性材料)の配置を行うことにより、導電性材料を含む導電膜(配線)6の形状が任意に設定可能となるとともに、膜の積層による導電膜(配線)6の厚膜化が可能となる。例えば、導電性材料を半導体素子2や基板1上に配置する工程と、導電性材料を乾燥する工程とを繰り返すことにより、導電性材料の乾燥膜が積層されて導電膜6が厚膜化される。また、液滴吐出ヘッド301に設けられた複数のノズル325から導電性材料を含む液滴を滴下することにより、複数の配線6を同時に形成することができる。
By arranging a liquid material (conductive material) by discharging a plurality of droplets from the
液滴吐出法に基づいて配線6を形成することにより、半導体素子2や傾斜面5、あるいは基板1上の所望の局所領域に材料を配置することが可能であるから、フォトリソグラフィ法等に比べて膜形成のプロセスが簡素であるとともに使用材料に無駄が少ない。また、その材料配置の量や配置のタイミングを部分ごとに制御することが可能であるから使用材料の特性に応じて材料膜の厚膜化を図りやすい。したがって、配線6の厚膜化により品質の安定化が図られるとともに、製造プロセスの簡素化や使用材料の低減により低コスト化を図ることができる。
By forming the wiring 6 based on the droplet discharge method, it is possible to arrange the material in the
ここで、本例で用いられる、液滴吐出ヘッド301からの吐出に好適なインク(液体材料)について説明する。本実施形態で用いるインク(液体材料)は、樹脂材を溶媒に溶解させた溶解液(樹脂突起の液体材料)、または導電性微粒子を分散媒に分散させた分散液(導電膜の液体材料)、若しくはその前駆体からなるものである。導電性微粒子として、例えば金、銀、銅、パラジウム、ニオブ及びニッケル等を含有する金属微粒子の他、これらの前駆体、合金、酸化物、並びに導電性ポリマーやインジウム錫酸化物等の微粒子などが用いられる。溶媒や分散媒としては、上記の樹脂を溶解または上記の導電性微粒子を分散できるもので、凝集を起こさないものであれば特に限定されない。
Here, the ink (liquid material) suitable for ejection from the
図11は、インクジェット法を用いて基板上に線状の膜パターンを形成する工程の一例を示す模式図である。各図に示す材料配置工程では、ヘッド301から液体材料を液滴にして吐出し、その液滴を一定の距離(ピッチ)ごとに基板1上に配置する。そして、この液滴の配置動作を繰り返すことにより、基板1上に膜パターンを形成する。
FIG. 11 is a schematic diagram illustrating an example of a process of forming a linear film pattern on a substrate using an inkjet method. In the material arrangement process shown in each drawing, the liquid material is ejected as droplets from the
図11の例では、まず、図11(a)に示すように、ヘッド301から吐出した液滴L1を、液滴L1同士が基板1上で互いに接しないように、一定の間隔をあけて基板1上に配置する。すなわち、基板1上に配置した直後の液滴L1の直径よりも大きいピッチP1で基板1上に液滴L1を順次配置する。
In the example of FIG. 11, first, as shown in FIG. 11A, the droplets L <b> 1 ejected from the
半導体素子2を含む基板1上に液滴L1を配置した後、溶媒または分散媒の除去を行うため、必要に応じて乾燥処理を行う。乾燥処理は、例えばホットプレート、電気炉などの加熱手段を用いた一般的な加熱処理の他に、ランプアニールを用いて行ってもよい。ランプアニールに使用する光の光源としては、特に限定されないが、赤外線ランプ、キセノンランプ、YAGレーザ、アルゴンレーザ、炭酸ガスレーザ、XeF、XeCl、XeBr、KrF、KrCl、ArF、ArClなどのエキシマレーザなどを使用することができる。また、乾燥処理は液体材料の吐出と並行して同時に進行させることも可能である。例えば、基板を予め加熱しておいたり、液体吐出ヘッドの冷却とともに沸点の低い溶媒や分散媒を使用したりすることにより、基板に液滴を配置した直後から、その液滴の乾燥を進行させることができる。
After disposing the droplet L1 on the
次に、図11(b)に示すように、上述した液滴の配置動作を繰り返す。すなわち、図11(a)に示した前回と同様に、ヘッド301から液体材料を液滴L2にして吐出し、その液滴L2を一定距離ごとに基板1に配置する。このとき、液滴L2同士の距離間隔は、前回と同じ(ピッチP2=P1)であり、液滴L2同士は互いに接しない。また、液滴L2の配置を開始する位置を前回の液滴L1が配置されている位置から所定距離S1だけずらす。すなわち、基板1上に配置された前回の液滴L1の中心位置と、今回の液滴L2の中心位置とは上記距離S1だけ離れた位置関係となる。このずらす距離(シフト量S1)は、本実施形態例では、上記ピッチP1,P2よりも狭く(S1<P1=P2)、かつ先に基板1に配置された液滴L1に次の液滴L2が一部重なるように定められている。
Next, as shown in FIG. 11B, the above-described droplet placement operation is repeated. That is, as in the previous time shown in FIG. 11A, the liquid material is ejected from the
液滴L2を基板1上に配置する際、今回の液滴L2と前回の液滴L1とが接するが、前回の液滴L1はすでに溶媒や分散媒が完全に又はある程度除去されているので、両者が合体して基板1上で広がることは少ない。
When the droplet L2 is placed on the
なお、図11(b)では、液滴L2の配置を開始する位置を、前回と同じ側(図11(b)に示す左側)としているが、逆側(図11(b)に示す右側)としてもよい。この場合、ヘッド301と基板1との相対移動の距離を少なくできる。
In FIG. 11B, the position where the droplet L2 starts to be arranged is the same side as the previous time (left side shown in FIG. 11B), but the opposite side (right side shown in FIG. 11B). It is good. In this case, the distance of relative movement between the
また、液滴L2を基板1上に配置した後、溶媒や分散媒の除去を行うために、前回と同様に、必要に応じて乾燥処理を行う。この場合も、溶媒や分散媒の除去だけでなく、分散液を導電膜に変換するまで、加熱や光照射の度合いを高めても差し支えないが、溶媒や分散媒をある程度除去できれば十分である。
In addition, after the droplet L2 is disposed on the
この後、図11(c)に示すように、上述した液滴の配置動作を複数回繰り返す。各回において、配置する液滴Ln同士の距離間隔(ピッチPn)は、最初の回の距離と同じ(ピッチPn=P1)で、常に一定である。そのため、基板1上に配置した直後の液滴Ln同士が接することはなく、液滴同士が合体して基板1上で広がることが抑制される。なお、基板1の表面が予め撥液性に加工されていることにより、基板1上に配置した液滴の広がりが抑制される。そして、液滴同士が上下に重ねて配置されることにより、基板1上に配置された液体材料の厚みが増す。
Thereafter, as shown in FIG. 11C, the above-described droplet placement operation is repeated a plurality of times. At each time, the distance interval (pitch Pn) between the droplets Ln to be arranged is the same as the distance of the first time (pitch Pn = P1), and is always constant. Therefore, the droplets Ln immediately after being arranged on the
また、図11(c)において、液滴の配置動作を複数回繰り返す際、各回ごとに、液滴Lnの配置を開始する位置を、前回の液滴が配置された位置から所定距離だけずらす。この液滴の配置動作の繰り返しにより、基板1上に配置された液滴同士の隙間が埋まり、線状の連続したパターンが形成される。なお、基板上に形成される膜パターンは、常に同じピッチによる液滴配置によって形成され、全体がほぼ等しい形成過程を経ているため、構造が均質なものとなる。
Further, in FIG. 11C, when the droplet placement operation is repeated a plurality of times, the position at which the placement of the droplet Ln is started is shifted by a predetermined distance from the position at which the previous droplet is placed each time. By repeating this droplet placement operation, the gaps between the droplets placed on the
ところで、液体材料(インク)を、半導体素子2や傾斜面5、あるいは基板1上に配置するにあたり、半導体素子2や傾斜面5を含む基板1の表面を予め液体材料に対して撥液性に加工することにより、基板1上に配置した液滴の広がりを抑制でき、膜の厚膜化及び形状の安定化が図られる。表面の撥液性(濡れ性)を制御する方法としては、例えば、特開2002−164635号公報に開示されているような、基板の表面に自己組織化膜を形成する方法を用いることができる。あるいはプラズマ処理法を用いることもできる。
By the way, when the liquid material (ink) is disposed on the
以上、添付図面を参照しながら本発明に係る好適な実施の形態例について説明したが、本発明は係る例に限定されないことは言うまでもない。上述した例において示した各構成部材の諸形状や組み合わせ等は一例であって、本発明の主旨から逸脱しない範囲において設計要求等に基づき種々変更可能である。 The preferred embodiments of the present invention have been described above with reference to the accompanying drawings, but it goes without saying that the present invention is not limited to such examples. Various shapes, combinations, and the like of the constituent members shown in the above-described examples are examples, and various modifications can be made based on design requirements and the like without departing from the gist of the present invention.
1…基板、1A…表面、2…半導体素子、2A…回路面、2B…背面(所定面)、10…第1保持部、20…第2保持部、30…照射装置、40…受光装置、61…第1アライメントマーク(第1マーク)、62…第2アライメントマーク(第2マーク)、63…スルーホール、A…所定領域、CONT…制御装置、FA…製造装置、KL…検出光、S…半導体装置
DESCRIPTION OF
Claims (19)
前記受光結果に基づいて前記半導体素子の位置情報を検出する工程と、
前記検出した位置情報に基づいて前記半導体素子と基板とを位置決めし、前記半導体素子の所定面と前記基板の表面とを接続する工程とを有する半導体装置の製造方法。 Irradiating the circuit surface of the semiconductor element with detection light, and receiving the detection light that has passed through the semiconductor element on a predetermined surface side opposite to the circuit surface;
Detecting position information of the semiconductor element based on the light reception result;
A method of manufacturing a semiconductor device, comprising: positioning the semiconductor element and the substrate based on the detected position information, and connecting a predetermined surface of the semiconductor element and a surface of the substrate.
前記半導体素子を保持して移動可能な第1保持部と、
前記基板を保持して移動可能な第2保持部と、
前記回路面と対向する位置に設けられ、前記回路面に検出光を照射する照射装置と、
前記半導体素子の前記回路面とは反対側の所定面と対向する位置に設けられ、前記半導体素子を通過した前記検出光を受光可能な受光装置と、
前記受光装置の受光結果に基づいて前記半導体素子の位置情報を検出し、前記検出した位置情報に基づいて、前記第1保持部及び前記第2保持部の少なくとも一方を駆動して前記半導体素子と前記基板とを位置決めし、前記半導体素子の所定面と前記基板の表面とを接続する制御装置とを備えた半導体装置の製造装置。 In a semiconductor device manufacturing apparatus for mounting a semiconductor element having a circuit surface on a surface of a substrate,
A first holding part that is movable while holding the semiconductor element;
A second holding unit movable while holding the substrate;
An irradiation device provided at a position facing the circuit surface and irradiating the circuit surface with detection light;
A light receiving device provided at a position facing a predetermined surface opposite to the circuit surface of the semiconductor element and capable of receiving the detection light that has passed through the semiconductor element;
Position information of the semiconductor element is detected based on a light reception result of the light receiving device, and at least one of the first holding part and the second holding part is driven based on the detected position information, An apparatus for manufacturing a semiconductor device, comprising: a controller for positioning the substrate and connecting a predetermined surface of the semiconductor element and a surface of the substrate.
前記半導体素子に設けられ、該半導体素子の位置情報を検出するためのアライメントマークを有し、
前記半導体素子は、前記アライメントマークが設けられた領域を含む所定領域が他の領域よりも薄くなっている半導体装置。 In a semiconductor device having a semiconductor element mounted on a substrate,
Provided in the semiconductor element, having an alignment mark for detecting position information of the semiconductor element,
The semiconductor device is a semiconductor device in which a predetermined region including a region provided with the alignment mark is thinner than other regions.
前記基板の表面と前記半導体素子の所定面とが接続されるとともに、前記アライメントマークは回路面に設けられている請求項16又は17記載の半導体装置。 The semiconductor element has a circuit surface and a predetermined surface opposite to the circuit surface,
18. The semiconductor device according to claim 16, wherein a surface of the substrate is connected to a predetermined surface of the semiconductor element, and the alignment mark is provided on a circuit surface.
前記半導体素子に設けられ、該半導体素子の位置情報を検出するための前記基板の表面に接続される所定面と該所定面とは反対側の回路面とを貫通するスルーホールを有する半導体装置。
In a semiconductor device having a semiconductor element mounted on a substrate,
A semiconductor device having a through hole provided in the semiconductor element and penetrating a predetermined surface connected to the surface of the substrate for detecting position information of the semiconductor element and a circuit surface opposite to the predetermined surface.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005145054A JP2006324381A (en) | 2005-05-18 | 2005-05-18 | Semiconductor device, manufacturing method thereof, and equipment |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005145054A JP2006324381A (en) | 2005-05-18 | 2005-05-18 | Semiconductor device, manufacturing method thereof, and equipment |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006324381A true JP2006324381A (en) | 2006-11-30 |
Family
ID=37543847
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005145054A Withdrawn JP2006324381A (en) | 2005-05-18 | 2005-05-18 | Semiconductor device, manufacturing method thereof, and equipment |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2006324381A (en) |
-
2005
- 2005-05-18 JP JP2005145054A patent/JP2006324381A/en not_active Withdrawn
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP2917931B1 (en) | Method for bonding bare chip dies | |
US7462241B2 (en) | Pattern forming system, pattern forming method, and electronic apparatus | |
US7709159B2 (en) | Mask, mask forming method, pattern forming method, and wiring pattern forming method | |
US7348269B2 (en) | Manufacturing method of semiconductor device, semiconductor device, circuit board, electro-optic device, and electronic apparatus | |
US20140178566A1 (en) | Pattern forming apparatus and method, and method of manufacturing substrate formed with pattern | |
WO2011030753A1 (en) | Method for manufacturing a semiconductor device | |
TW201901887A (en) | Electrical interconnection circuit components on the substrate without prior patterning | |
US20080083114A1 (en) | Component recognition apparatus for chip mounter | |
JP2013030571A (en) | Droplet discharge apparatus and droplet discharge method | |
JP2004342653A (en) | Component mounting apparatus | |
JP2006324381A (en) | Semiconductor device, manufacturing method thereof, and equipment | |
JP3189268B2 (en) | Component mounting equipment | |
JP2001096390A (en) | Method of cleaning contact mask for laser processing equipment and laser processing equipment with mask cleaning mechanism | |
JP2007225317A (en) | Apparatus for three-dimensionally measuring component | |
JP2008226947A (en) | Method and apparatus of manufacturing wiring board | |
JP2006228905A (en) | Surface component mounter | |
KR20140013004A (en) | Pattern formation method and pattern formation device | |
JP4237718B2 (en) | Electronic component mounting apparatus and mounting method | |
JP2005038891A (en) | Method of manufacturing semiconductor product and circuit board | |
JP2006128161A (en) | Light emitting element mounting structure and method of manufacturing the same | |
JP2006135237A (en) | Packaging method of electronic device, circuit board, and electronic equipment | |
JPH11219974A (en) | Chip recognizing device and chip mounting device comprising the same | |
JPH0758495A (en) | Electronic part mounting device and method for correcting electronic part mounting position | |
JP2005167040A (en) | Electronic component mounting apparatus | |
JP2004047927A (en) | Electronic component mounting apparatus |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20080805 |