JP2006323260A - 光センサ内蔵表示装置 - Google Patents

Abstract

【課題】 光センサ機能に関わる感光回路の駆動に専用の走査信号用ドライバー回路が必要なく、表示機能に関わる表示回路の走査信号以外のパルス信号の順次入力が不要な光センサ内臓表示装置を低コストで得る。
【解決手段】 第1トランジスタである感光回路の薄膜トランジスタＴｉｊと信号検出配線Ｘｊとの間に、第２トランジスタである感光回路走査用薄膜トランジスタＴ２ｉｊを直列に接続し、感光回路走査用薄膜トランジスタＴｉｊのゲート電極を表示回路のゲート配線Ｑｉに接続する。
【選択図】 図１

Description

本発明は、光源からの光入力に応答する感光素子、および感光素子とトランジスタなどから構成される感光回路を備えた光センサ（光検知型デジタイザ）に関するもので、特に光センサ内蔵の表示装置に関するものである。

従来の光検知型デジタイザ内蔵の液晶表示装置においては、デジタイザ機能に関わる行走査線に接続されたセンサの電位を薄膜トランジスタのゲート電位として与え、光照射量により変化するセンサの電位により薄膜トランジスタのＯＮ、ＯＦＦ状態を制御して、信号をデジタイザ機能に関わる列走査線より検出していた（例えば、特許文献１参照）。

特開２００１−７５７３２号公報（第７頁、第１２図）

上記文献に開示された従来の光検知型デジタイザ内蔵の液晶表示装置においては、デジタイザ機能を動作させるために、デジタイザ機能に関わる行走査線に薄膜トランジスタを駆動するパルス波形からなる走査信号を順次入力する必要があり、表示機能に関わるゲート配線と合わせて２系統の走査信号を必要とした。この場合、走査信号用ドライバー回路も２系統必要になり、コスト増加を起こす問題点があった。

本発明は上記問題点を解決することを目的としており、光センサ機能に関わる行走査線に走査信号を順次入力する必要がない光センサ内蔵表示装置を得るものであり、低コスト化を可能とするものである。

本発明は、光センサ機能に関わる感光回路の第1トランジスタである薄膜トランジスタと信号検出配線との間に、第２トランジスタである感光回路走査用薄膜トランジスタを直列に接続し、感光回路走査用薄膜トランジスタのゲート電極を表示機能に関わる表示回路のゲート配線に接続したものである。

本発明は、表示回路のゲート配線用の走査信号に連動して、感光回路の信号検出が可能になり、光センサ機能に関わる行走査線に表示回路とは別の走査信号を順次入力する必要がなくなる。

実施の形態１．
図１は本発明の実施の形態１を示す光センサ内蔵液晶表示装置における１画素Ｃｉｊの回路構成図を示したものである。画素は表示機能に関わる表示回路と、光センサ機能に関わる感光回路から構成される。

表示回路は、通常の液晶表示装置と同じであり、ゲート配線Ｑｉと、これに交差する映像信号配線Ｐｊと、画素電極のスイッチ動作に用いる表示回路用薄膜トランジスタＴＤｉｊと、画素電極と対向電極との間の液晶容量Ｃlcと、電荷を保持する補助容量Ｃｓを形成する共通配線Ｚｉなどからなる。

感光回路は、感光回路の信号を表示エリアの外に引き出すための信号検出配線Ｘｊと、第１電位供給配線Ｙｉと、第２電位供給配線を兼用する共通配線Ｚｉと、感光素子Ｓｉｊと、基準抵抗Ｒｉｊと、第１トランジスタである薄膜トランジスタＴｉｊと、これに直列に接続された第２トランジスタである感光回路走査用薄膜トランジスタＴ２ｉｊなどからなる。感光回路走査用薄膜トランジスタＴ２ｉｊのゲート電極は表示回路のゲート配線Ｑｉに接続している。これにより、液晶表示回路の走査信号に連動して、感光回路の信号検出が可能になり、第１電位供給配線Ｙｉに表示回路とは別の走査信号を印加する必要がなくなる。

次に動作原理について詳述する。感光素子Ｓｉｊと基準抵抗Ｒｉｊは直列に接続され、第１電位供給配線Ｙｉと第２電位供給配線を兼用する共通配線Ｚｉとの間を接続する。第１電位供給配線Ｙｉの電位をＶｙ、共通配線Ｚｉの電位をＶｚ、感光素子の抵抗値をＲｓｉｊ、基準抵抗の抵抗をＲｒｉｊとすると、位置Ａにおける感光素子Ｓｉｊと基準抵抗Ｒｉｊにて分割される感光素子Ｓｉｊの電位Ｖｓｉｊは以下の式（１）にて示される。

Ｖｓｉｊ＝Ｖｚ＋（Ｖｙ−Ｖｚ）・Ｒｒｉｊ／（Ｒｓｉｊ＋Ｒｒｉｊ） （１）

この電位Ｖｓｉｊを感光回路の薄膜トランジスタＴｉｊのゲート電位として供給する。電位Ｖｓｉｊは、感光素子Ｓｉｊに光照射されている場合と光照射されていない場合の抵抗値Ｒｓｉｊの差に応じて変化するため、感光素子Ｓｉｊへの光照射量の差により感光回路の薄膜トランジスタＴｉｊのソース・ドレイン間に流れる電流が変化する。

ここで、アモルファスシリコン（a−Ｓｉ）薄膜トランジスタを用いたアクティブマトリックス型液晶表示装置の場合、感光素子Ｓｉｊと基準抵抗Ｒｉｊはa−Ｓｉフォトダイオードとすると良い。図２はa−Ｓｉフォトダイオードの回路構成図を示したものである。図２に示すように、a−Ｓｉフォトダイオードは表示回路の表示回路用薄膜トランジスタＴＤｉｊと同じ製造工程で形成され、a−Ｓｉ薄膜トランジスタのゲート電極とソース電極（またはドレイン電極）を電気的に接続しただけの構成である。液晶表示装置の製造工程に新たな工程を追加せずに感光回路を組み込むことが可能になる。

また、感光素子Ｓｉｊと基準抵抗Ｒｉｊは、それぞれを構成する薄膜トランジスタのチャネル領域を構成するa−Ｓｉを遮光するか、遮光しないかにより作り分けることが出来る。感光素子Ｓｉｊは光検出を行うために光照射されるように遮光せず、基準抵抗Ｒｉｊは光照射されないように遮光する。

遮光方法としては、基準抵抗Ｒｉｊの上の対向基板(図示せず)にブラックマトリックスを形成し、感光素子Ｓｉｊのチャネル領域を構成するa−Ｓｉ上の対向基板にはブラックマトリックスを形成しない構成とする。

または、対向基板上のブラックマトリックスの代わりに、表示回路と感光回路を形成するアレイ基板上で、配線材料などの金属膜により基準抵抗Ｒｉｊのチャネル領域を遮光する構成でもよい。

図３は感光素子Ｓｉｊとなるa−Ｓｉフォトダイオードの電圧−電流特性図を示したものである。電圧−電流特性は非線形であり、電圧が大きいほど電流値は大きくなる。また、光照射・非照射で電流値は大きく異なり、光照射しない場合、電流は殆ど流れない。

図４は図３をa−Ｓｉフォトダイオードの電圧−抵抗特性図に直したものである。a−Ｓｉフォトダイオードは電圧が大きいほど抵抗値が高くなる。また、光照射で抵抗値は著しく低くなる。

基準抵抗Ｒｉｊの抵抗値Ｒｒｉｊと、感光素子Ｓｉｊの抵抗値Ｒｓｉｊは、a−Ｓｉフォトダイオードを構成するa−Ｓｉ薄膜トランジスタのＷ／Ｌ（Ｗはチャネル幅、Ｌはチャネル長）に反比例する。

本発明の実施の形態１においては、基準抵抗Ｒｉｊを構成する薄膜トランジスタのＷ／Ｌを、感光素子ＳｉｊのＷ／Ｌよりも大きく設定することにより、光照射しない場合の基準抵抗Ｒｉｊの抵抗値Ｒｒｉｊを、感光素子Ｓｉｊの抵抗値Ｒｓｉｊよりも小さくなるように構成する。

基準抵抗Ｒｉｊと感光素子Ｓｉｊには、式（１）に基づいて電圧が分配されるので、基準抵抗Ｒｉｊに加わる電圧は、感光素子Ｓｉｊに加わる電圧よりも小さくなる。さらに、図４より、a−Ｓｉフォトダイオードの抵抗は一定ではなく、電圧が小さいほど抵抗は小さくなる。したがって、本発明の実施の形態１においては、光照射しない場合、基準抵抗Ｒｉｊの抵抗値Ｒｒｉｊは、感光素子Ｓｉｊの抵抗値Ｒｓｉｊに対してＷ／Ｌの比以上に相対的に小さくなる。

図５は本発明の実施の形態１を示す感光素子Ｓｉｊの光照射量と電位特性図を示したものである。a−Ｓｉフォトダイオードからなる感光素子Ｓｉｊの電位Ｖｓｉｊは、光照射量によって第２電位供給配線である共通配線Ｚｉの電位Ｖｚから、第１電位供給配線Ｙｉの電位Ｖｙに急激に変化する。

この理由は、感光素子Ｓｉｊに光照射しない場合、結果的にＲｓｉｊ＞＞Ｒｒｉｊとなるので、式（１）よりＶｓｉｊ≒Ｖｚとなる。感光回路の薄膜トランジスタＴｉｊのゲート電位は、ほぼ基準抵抗Ｒｉｊ側の共通配線Ｚｉの電位Ｖｚとなる。

逆に、感光素子Ｓｉｊに光照射した場合、感光素子Ｓｉｊの抵抗値Ｒｓｉｊは、図４に示すように著しく減少するので、基準抵抗Ｒｉｊの抵抗値Ｒｒｉｊよりも小さくなり、Ｒｓｉｊ＜＜Ｒｒｉｊとなるので、式（１）よりＶｓｉｊ≒Ｖｙとなる。感光回路の薄膜トランジスタＴｉｊのゲート電位は、ほぼ感光素子Ｓｉｊ側の第１電位供給配線Ｙｉの電位Ｖｙとなる。

以上の動作原理によって、感光素子Ｓｉｊへの光照射量で、感光回路の薄膜トランジスタＴｉｊのゲート電位を、第２電位供給配線である共通配線Ｚｉの電位Ｖｚから第１電位供給配線Ｙｉの電位Ｖｙ間で変化させることができる。

ここで、感光素子Ｓｉｊと基準抵抗Ｒｉｊの寸法は、例えば、基準抵抗Ｒｉｊを構成する薄膜トランジスタのチャネル幅Ｗを２５μｍ、チャネル長Ｌを４μｍ、感光回路Ｓｉｊを構成する薄膜トランジスタのチャネル幅Ｗを１０μｍ、チャネル長Ｌを４μｍに設定した。このように、感光素子Ｓｉｊと基準抵抗のＷ／Ｌの比は２倍以上、望ましくは本例のように２．５倍以上とするとよい。

次に、表示回路のゲート配線Ｑｉ、映像信号配線Ｐｊ、共通配線Ｚｉには一般の液晶表示装置と同様の信号あるいは電位を供給すればよい。本発明の実施の形態１では、例えば、ゲート配線ＱｉにはゲートＯＮ時には２０Ｖ、ゲートＯＦＦ時には−６Ｖ、映像信号配線Ｐｊには映像に応じた０.５Ｖから９Ｖの信号、共通配線Ｚｉには対向電極（図示せず）の電位と等しい４Ｖの一定電位を供給した。

また、第１電位供給配線Ｙｉは通常の液晶表示装置にはないものであるので、ゲート配線ＱｉのゲートＯＦＦ電位と同じ−６Ｖを供給した。これにより、回路基板上に既に準備されている電位を用いることで、新たな電源を準備する必要が無い。

上記構成においては、感光素子Ｓｉｊに光照射しない場合の感光回路の薄膜トランジスタＴｉｊのゲート電位は約４Ｖ、感光素子Ｓｉｊに光照射した場合の感光回路の薄膜トランジスタＴｉｊのゲート電位は約−６Ｖとなる。

感光素子Ｓｉｊに光照射しない場合は、感光回路の薄膜トランジスタＴｉｊはＯＮ状態になり、直列に接続した感光回路走査用薄膜トランジスタＴ２ｉｊのソース・ドレインの一方に、共通配線Ｚｉの電位Ｖｚが供給される。そして、ゲート配線Ｑｉのゲート走査信号に連動して感光回路走査用薄膜トランジスタＴ２ｉｊもＯＮ状態とすることで、共通配線Ｚｉと信号検出配線Ｘｊが電気的に接続される。

感光素子Ｓｉｊに光照射した場合は、感光回路の薄膜トランジスタＴｉｊはＯＦＦ状態になり、感光回路走査用薄膜トランジスタＴ２ｉｊに関係なく、共通配線Ｚｉと信号検出配線Ｘｊは電気的に接続されない。

信号検出配線Ｘｊに電位０Ｖを供給し、積分器を接続（図示せず）することにより、上述のように共通配線Ｚｉと電気的に接続された場合に、共通配線Ｚｉから信号検出配線Ｘｊに流れる電流を検出することで、感光素子Ｓｉｊの光照射を判定することが可能となる。

また、感光素子Ｓｉｊの位置検出は、表示回路のゲート配線用走査信号のタイミングにてゲート配線Ｑｉの行座標ｉ、信号検出配線Ｘｊの列座標ｊにより特定することが可能である。

図６は本発明の実施の形態１を示す光センサ内蔵表示装置における全体構成図を示したものである。図１の画素を表示解像度に応じてマトリックス状に配置し、ゲート配線Ｑｉにゲート駆動回路１、映像信号配線Ｐｊにソース駆動回路２、信号検出配線Ｘｊに光センサ検出回路３を接続し、第２電位供給配線である共通配線Ｚｉに共通電位であるＶｚ（約４Ｖ）、第１電位供給配線Ｙｉに上述のゲートＯＦＦ電位にほぼ等しいＶｙ（約−６Ｖ）を供給する。

なお、図６ではすべての画素に感光回路を設けた例を示したが、感光回路は全画素に入れる必要はなく、光センサ内蔵表示装置が必要とする光位置検出分解能に応じて複数の画素毎に間引いて配置すればよい。例えば、横または縦３画素に１つの感光回路などの構成とすることも可能である。

実施の形態２．
図７は本発明の実施の形態２を示す光センサ内蔵表示装置の1画素を示す回路構成図である。本発明の実施の形態１では第１電位供給配線Ｙｉ側に感光素子Ｓｉｊ、共通配線Ｚｉ側に基準抵抗Ｒｉｊを配置した例を示したが、本発明の実施の形態２では、これらを入れ替えて、第１電位供給配線Ｙｉ側に基準抵抗Ｒｉｊ、共通配線Ｚｉ側に感光素子Ｓｉｊを配置したものである。

この場合、感光素子Ｓｉｊに光照射しない場合、感光回路の薄膜トランジスタＴｉｊのゲート電位は、第１電位供給配線Ｙｉにより供給される電位Ｖｙ（約−６Ｖ）付近となる。感光素子Ｓｉｊに光照射した場合、感光回路の薄膜トランジスタＴｉｊのゲート電位は共通配線Ｚｉの電位Ｖｚ（約４Ｖ）付近となり、感光素子Ｓｉｊに光照射した場合のみ、感光回路の薄膜トランジスタＴｉｊがＯＮ状態になる。すなわち、感光素子Ｓｉｊへの光照射・非照射に対する感光回路の薄膜トランジスタＴｉｊのＯＮ、ＯＦＦ動作を本発明の実施の形態１と逆にすることができる。

実施の形態３．
図８は本発明の実施の形態３を示す光センサ内蔵表示装置の1画素を示す回路構成図である。本発明の実施の形態１および２では、感光回路の薄膜トランジスタＴｉｊのソース・ドレインの一方を共通配線Ｚｉに接続する例を示したが、第１電位供給配線Ｙｉに接続しても良い。

共通配線Ｚｉに４Ｖ、第１電位供給配線Ｙｉに−６Ｖ、信号検出配線Ｘｊに０Ｖを供給する場合、本発明の実施の形態１および２においては、感光回路の薄膜トランジスタＴｉｊのソース・ドレイン間の電圧Ｖｄｓは約４Ｖ、ゲート・ソース間電圧Ｖｇｓは感光素子への光照射、非照射により約−６Ｖ〜約４Ｖの範囲で変化する。

一方、本発明の実施の形態３では、感光回路の薄膜トランジスタＴｉｊのソース・ドレイン間電圧Ｖｄｓは約６Ｖ、ゲート・ソース間電圧Ｖｇｓは感光素子への光照射、非照射により約０Ｖ〜約１０Ｖの範囲で変化する。感光回路の薄膜トランジスタＴｉｊのゲート・ソース間電圧Ｖｇｓが小さい方向に変化する。感光回路の薄膜トランジスタＴｉｊを流れる電流の絶対値は大きくなり、光センサ検出回路３の構成を簡略化することが出来る。

実施の形態４．
本発明の実施の形態１から３では、第２電位供給配線として共通配線Ｚｉと同じ約４Ｖ、第１電位供給配線Ｙｉにゲート配線ＱｉのゲートＯＦＦ電位と同じ約−６Ｖを供給したが、両方またはどちらか一方に表示回路とは別の電源を準備し、第１電位供給配線Ｙｉと第２電位供給配線の電位差を大きくすると、さらに感光回路の薄膜トランジスタＴｉｊを流れる電流や、光照射・非照射による電流比を大きくし、光センサ検出回路３の構成を簡略化することが出来る。

例えば、第１電位供給配線Ｙｉに約−１６Ｖの電圧を加えた場合、本発明の実施の形態３では、感光回路の薄膜トランジスタＴｉｊのソース・ドレイン間電圧Ｖｄｓは約１６Ｖ、ゲート・ソース間電圧Ｖｇｓは感光素子への光の照射、非照射により約０Ｖ〜約２０Ｖの範囲で変化させることが出来、より大きな電流を信号検出配線Ｘｊに供給できるようになる。

なお、上記の本発明の実施の形態１から４では液晶表示装置について述べたが、表示装置は液晶に限らず、エレクトロルミネセンス（ＥＬ）、エレクトロクロミック、電気泳動などの他の原理による表示装置であってもかまわない。

本発明の実施の形態１を示す光センサ内蔵液晶表示装置における１画素の回路構成図である。 a−Ｓｉフォトダイオードの回路構成図である。 a−Ｓｉフォトダイオードの電圧−電流特性図である。 a−Ｓｉフォトダイオードの電圧−抵抗特性図である。 本発明の実施の形態１を示す感光素子の光照射量−電位特性図である。 本発明の実施の形態１を示す光センサ内蔵液晶表示装置における全体構成図である。 本発明の実施の形態２を示す光センサ内蔵液晶表示装置における１画素の回路構成図である。 本発明の実施の形態３を示す光センサ内蔵液晶表示装置における１画素の回路構成図である。

符号の説明

1ゲート駆動回路、２ ソース駆動回路、３ 光センサ検出回路、Ｃｉｊ 画素、Ｑｉｊ ゲート配線、Ｐｊ 映像信号配線、Ｚｉ 共通配線（第２電位供給配線）、ＴＤｉｊ 表示回路の薄膜トランジスタ、Ｃｌｃ 液晶容量、Ｃｓ 補助容量、Ｘｊ 信号検出配線、Ｙｉ 第１電位供給配線、Ｓｉｊ 感光素子、Ｒｉｊ 基準抵抗、Ｔｉｊ 感光回路の薄膜トランジスタ（第1トランジスタ）、Ｔ２ｉｊ 感光回路走査用薄膜トランジスタ（第２トランジスタ）。

Claims (8)

1. 光センサを構成する感光回路と、表示装置を構成する表示回路を同一基板上に備え、
   前記感光回路は、第１電位供給配線および第２電位供給配線との間を、
   感光素子および前記感光素子と直列に接続された基準抵抗とで接続し、
   前記感光素子の電位によりにスイッチ動作する第１トランジスタと、
   前記第1トランジスタと直列に接続され、かつ前記表示回路の走査信号に連動してスイッチ動作する第２トランジスタと、
   前記第２トランジスタに接続された信号検出配線と、
   を備えたことを特徴とする光センサ内蔵表示装置。
2. 前記第1トランジスタは、第１電位供給配線または第２電位供給配線に接続することを特徴とする請求項１に記載の光センサ内蔵表示装置。
3. 前記第２電位供給配線は、前記表示回路の共通配線と兼用することを特徴とする請求項１から請求項２のいずれか１項に記載の光センサ内蔵表示装置。
4. 前記感光素子は、光照射時は前記第１トランジスタがＯＦＦ状態となる電位とすることを特徴とする請求項１から請求項３のいずれか１項に記載の光センサ内蔵表示装置。
5. 前記感光素子は、光照射時は前記第１トランジスタがＯＮ状態となる電位とすることを特徴とする請求項１から請求項３のいずれか１項に記載の光センサ内蔵表示装置。
6. 前記第１電位供給配線または前記第２電位供給配線は、前記第１トランジスタがＯＦＦまたはＯＮ状態となる電位を供給することを特徴とする請求項１から請求項５のいずれか１項に記載の光センサ内蔵表示装置。
7. 前記感光素子は、アモルファスシリコンからなるフォトダイオードであることを特徴とする請求１から請求項６のいずれか１項に記載の光センサ内蔵表示装置。
8. 前記基準抵抗は、アモルファスシリコンからなり、遮光されていることを特徴とする請求項１から請求項７のいずれか１項に記載の光センサ内蔵表示装置。
   

Images