JP2006318478A - 低周波クロックの生成 - Google Patents

Abstract

【課題】エネルギ効率のよい小さく安価なクロックを提供すること
【解決手段】第1と第2の共振器が互いに隣接してモノリシックに製造される。第1の共振器は基準共振器である。第2の共振器の共振周波数は、第1の共振器から差周波数Foだけオフセットしている。各共振器は、発振器内に包含される。ミクサーが、双方の発振器の出力を受け取る。低域フィルタが、ミクサーの出力を受け取り、差周波数Foに等しい周波数のクロック信号を生成する。
【選択図】図１

Description

本発明は、低周波クロックの生成に関する。

低周波数のシステム基準クロックを生成するための方法がいくつか存在する。水晶振動子要素にクウォーツを利用する水晶振動子ベースの発振器が、現在最も一般的に使用されている。水晶発振器は、温度補償され得る。水晶振動子の基本共振周波数は一般に、１０ＭＨｚ未満から７０ＭＨｚぐらいまでの範囲にわたる。次いで、この音（一定周波数の音）を位相ロックループに用いて、システムの所望の動作周波数を生成する、より高い周波数の電圧制御発振器を制御する。温度制御された水晶発振器の値段は一般に、性能要件に従って０．３ドルから１．００ドルであり、製造業者が主として価格で張り合っている多くの市場で必需品と考えられている。

コストの強い影響力に加えて、水晶振動子自体が、発振を支援するための十分なエネルギが存在する前に多くの周期を経る必要があるので、水晶発振器は、起動するのが遅い。この起動時間は、それが完了するまで無線機が機能することができないので、不十分である。

本発明は、集積回路設計に使用するための、エネルギ効率のよい小さく安価なクロックを提供する。好適な実施形態において、第１と第２の共振器が互いに隣接してモノリシックに製造される。第１の共振器は基準共振器である。第２の共振器の共振周波数は、第１の共振器から差周波数Ｆｏだけオフセットしている。各共振器は、発振器内に包含される。ミクサーが、双方の発振器の出力を受け取る。低域フィルタが、ミクサーの出力を受け取り、差周波数Ｆｏに等しい周波数のクロック信号を生成する。

本発明によれば、集積回路設計に使用するための、エネルギ効率のよい小さく安価なクロックを提供することが可能になる。

図１は、本発明の実施形態１０である。第１と第２の共振器１２Ａ、１４Ａは、互いに隣接してモノリシックに製造される。第１の共振器１２Ａは基準共振器である。第２の共振器１４Ａの共振周波数は、第１の共振器１２Ａから差周波数Ｆｏだけオフセットしている。各共振器１２Ａ、１４Ａはそれぞれ、発振器１２、１４内に包含される。ミクサー１６は、発振器１２、１４の双方の出力を受け取る。低域フィルタ１８は、ミクサーの出力を受け取り、差周波数Ｆｏに等しい周波数のクロック信号を生成する。原理的には、このオフセット周波数は、ＤＣから数ＧＨｚまでの範囲にわたることができる。実際的な周波数オフセットは、水晶発振器の一般的な範囲を含み、高い周波数の範囲に大幅に拡張され得る。従って、この方式は、１０〜５００ＭＨｚの周波数を容易に生成することができる。

発振周波数は、それぞれの共振器の共振周波数によって決定される。ミクサーの出力信号は、共振周波数の範囲内の高周波成分、及び２つの発振器の差周波数Ｆｏに比例した周波数を有する低周波成分を含む。低周波成分は、低域フィルタを用いて取り出され、所望のより低い周波数のクロック信号が生成され得る。

共振器は、圧電薄膜共振器（Film Bulk Acoustic Resonator：ＦＢＡＲ）とすることができる。ＦＢＡＲは、シリコンのような半導体基板上に構築され得る。同様に、ＦＢＡＲを除く発振器回路の残りの部分は、ＣＭＯＳプロセス、バイポーラプロセス、又はＢｉＣＭＯＳプロセスを用いて半導体基板上に構築される。これにより、クロック生成回路を形成するたの様々な製造パッケージング及び集積化の方法が考慮される。共振器は、パッケージングプロセス中に、例えばＦＢＡＲデバイスのフリップチップ相互接続、又はダイをスタッキングしてデバイスを互いにワイヤボンディングすることにより、発振器の残りの部分に直接的に取り付けられ得る。代案として、半導体処理を組み合わせることによって、ＦＢＡＲデバイスは、同じ基板上の発振器回路と直接的に集積化され得る。代案として、ＦＢＡＲデバイスは、別個の基板上で発振器回路に互いに隣接しており、フリップチップ相互接続、又はワイヤボンディングによって電気接続が提供され、ワイヤボンディングを通じて基板に電気接続される。共振器は、温度ドリフトの異なる追跡係数を有するように製造され得る。好適な実施形態において、温度係数は、差周波数が温度に一定であるように設計される。

発振器クロック生成回路は、例えば、例示的な例として、フリップチッピング技術又はダイスタッキング技術を用いるために、別個のダイのような基板に取り付けられ得る。この実施形態において、発振器クロック生成回路を含むダイは、発振器コンポーネントをトランシーバ集積回路（ＩＣ）上へ反転させてＩ／Ｏパッドを接続することにより、又はそのおもてを上に向けて取り付け、接続を行うためにボンドワイヤを使用することにより、取り付けられる。代案として、発振器クロック生成回路は、集積回路として同じ基板上に製造され得る。また、代案として、発振器クロック生成回路は、共通のリードフレームを用いて基板に隣接していてもよい。

図２は、代替の実施形態を示し、その実施形態は、発振器の精度及び温度特性を改善すると同時に、出力周波数をプログラム可能とすることを包含する。温度モニタ回路２０及び温度制御回路２２は、ＶＣＯ制御回路２４に入力を提供する。第１のレジスタ２６は、選択された発振器周波数のオフセット設定値を格納する。第２のレジスタ２８は、温度補償設定値を格納する。ＶＣＯ制御回路２４は、第１と第２のレジスタ２６、２８から値を受け取る。

第２の発振器１４は、発振の周波数が制御電圧又はデジタルの制御値を変更することより、修正されることが可能な電圧制御発振器（ＶＣＯ）又はデジタル制御発振器である。出力クロック周波数の対応する変化は、出力クロック周波数が２つの発振器の差分に等しいので、第２の発振器１４の周波数の変化で生じる。

製造時に特定の出力クロック周波数が望まれる場合、それは、例えば、電圧又はデジタルのような種々の制御値に対する出力クロック周波数を測定することにより、設定され得る。次のステップにおいて、所望の出力周波数がプログラムされ、レジスタに格納され得る。

基板上に温度モニタ回路及び温度制御回路２０、２２を包含させることにより、温度の影響が相殺され得る。基板内へ構築されたダイオード又は他の半導体デバイスを用いて温度を検出することは、よく知られている。基板の検出された温度により、制御値が温度制御回路に供給される。一般に、これは、制御値の線形変化に線形に応答するが、温度モニタが非線形、又はＶＣＯ制御が非線形である場合には、システムの要件に応じて非線形であってもよい。第２の温度で出力クロック周波数を測定することにより、第２のレジスタは、出力周波数が所望の周波数に一致するまで、プログラムされて調整され得る。この第２のレジスタは、出力クロック周波数の温度補償を提供する。

図３は、代替の実施形態を示す。第１と第２の発振器１２、１４の双方は、ＶＣＯ制御回路２４の出力を受け取るＶＣＯとすることができる。これにより、出力クロック周波数の差周波数を生成するために使用される発振器の対称的な設計が提供される。ＶＣＯの設計を一致させることにより、プロセスの変動に起因した周波数の変化が追跡される。ＶＣＯにかけるバイアスを一致させることを維持するために、ＶＣＯは、それらの双方に対称的な制御の適用を必要とする。

例示のために、第１の発振器１２が周波数Ｆ１ＡとＦ１Ｂとの間で調整され（ここで、Ｆ１Ａ＜Ｆ１Ｂ）、第２の発振器１４が周波数Ｆ２ＡとＦ２Ｂとの間で調整され得る場合（ここで、Ｆ２Ａ＜Ｆ２Ｂ 且つＦ１Ａ＜Ｆ１Ｂ＜Ｆ２Ａ＜Ｆ２Ｂ）、制御値の１つの極限については、第１の発振器１２が周波数Ｆ１Ａで動作し、第２の発振器１４が、出力において差周波数Ｆ２Ｂ−Ｆ１Ａの最大値を生じながら周波数Ｆ２Ｂで動作する。制御値の他の極限においては、第１の発振器１２が周波数Ｆ１Ｂで動作し、第２の発振器１４が、出力において差周波数Ｆ２Ａ−Ｆ１Ｂの最小値を生じながら周波数Ｆ２Ａで動作する。対称的な設計は、第１の発振器１２の変化量を連続的な態様で第２の発振器１４の変化量と一致させる。

図４は、代替の実施形態である。入力信号がＶＣＯ制御回路２４に追加される。入力信号は、変調源とすることができ、それにより信号Ｖｉｎで示されるデータは、搬送周波数を変調し、例えば、それは周波数偏移キーイング（ＦＳＫ）の簡単な形態である。出力において、出力クロックはこの時点で、搬送波の上に変調ＦＳＫ信号を有する搬送周波数である。

本発明の実施形態を示す図である。 本発明の代替の実施形態を示す図である。 本発明の代替の実施形態を示す図である。 本発明の代替の実施形態を示す図である。

符号の説明

10 クロック生成回路
12 発振器
12A、14A 共振器
16 ミクサー
18 低域フィルタ
20 温度モニタ回路
22 温度制御回路
24 ＶＣＯ制御回路
26、28 レジスタ

Claims (17)

1. 第１の共振周波数を有する共振器を含み、発振器出力を有する第１の発振器と、
   第２の共振周波数を有する共振器を含み、発振器出力を有する第２の発振器と、
   前記第１と第２の共振周波数が差周波数だけ離れていることと、
   前記発振器の出力のそれぞれを受け取り、ミクサー出力信号を生成するミクサーと、
   前記ミクサー出力信号を受け取り、前記差周波数に比例するクロック信号を生成する低域フィルタとを含む、クロック生成回路
2. 前記共振器が、圧電薄膜共振器を含むグループから選択される、請求項１に記載のクロック生成回路。
3. 前記第１と第２の発振器、ミクサー、及び低域フィルタを集積化する基板をさらに含む、請求項１に記載のクロック生成回路。
4. 前記共振器が、圧電薄膜共振器を含むグループから選択される、請求項３に記載のクロック生成回路。
5. 好適な発振器設定値を格納する第１のレジスタをさらに含み、
   前記第１と第２の発振器の一方が、前記好適な発振器設定値によって調整可能である、請求項１に記載のクロック生成回路。
6. 温度補償設定値を格納する第２のレジスタをさらに含み、
   前記第１と第２の発振器の一方が、前記温度補償設定値によって調整可能である、請求項５に記載のクロック生成回路。
7. 前記第１と第２の発振器の他方が、前記好適な発振器設定値、及び前記温度補償設定値の少なくとも１つによって調整可能である、請求項６に記載のクロック生成回路。
8. 前記第１と第２の発振器の一方が、変調源により調整可能である、請求項７に記載のクロック生成回路。
9. 基板と、
   前記基板に隣接して配置されたクロック生成回路とを含み、前記クロック生成回路が、
   第１の共振周波数を有する共振器を含み、発振器出力を有する第１の発振器と、
   第２の共振周波数を有する共振器を含み、発振器出力を有する第２の発振器と、
   前記第１と第２の共振周波数が差周波数だけ離れていることと、
   前記発振器の出力のそれぞれを受け取り、ミクサー出力信号を生成するミクサーと、
   前記ミクサー出力信号を受け取り、前記差周波数に比例するクロック信号を生成する低域フィルタとを含む、デバイス。
10. 前記クロック生成回路が、前記基板にモノリシックに集積化される、請求項９に記載のデバイス。
11. 前記クロック生成回路がフリップチップ技術を用いて前記基板に取り付けられる、請求項９に記載のデバイス。
12. 前記クロック生成回路が、ダイスタッキング技術を用いて前記基板に取り付けられる、請求項９に記載のデバイス。
13. 前記クロック生成回路が、共通のリードフレームを用いて前記基板に隣接している、請求項９に記載のデバイス。
14. 好適な発振器設定値を格納する第１のレジスタをさらに含み、
    前記第１と第２の発振器の一方が、前記好適な発振器設定値によって調整可能である、請求項９に記載のデバイス。
15. 温度補償設定値を格納する第２のレジスタをさらに含み、
    前記第１と第２の発振器の一方が、前記温度補償設定値によって調整可能である、請求項１４に記載のデバイス。
16. 前記第１と第２の発振器の他方が、前記好適な発振器設定値、及び前記温度補償設定値の少なくとも１つによって調整可能である、請求項１５に記載のデバイス。
17. 前記第１と第２の発振器の一方が、変調源により調整可能である、請求項１６に記載のデバイス。

Images