JP2006314036A

JP2006314036A - 周波数シンセサイザ

Info

Publication number: JP2006314036A
Application number: JP2005136199A
Authority: JP
Inventors: Takashi Kasai; 俊笠井
Original assignee: Japan Radio Co Ltd
Current assignee: Japan Radio Co Ltd
Priority date: 2005-05-09
Filing date: 2005-05-09
Publication date: 2006-11-16

Abstract

【課題】第１の周波数の信号を生成する第１の信号生成回路と、第１の周波数と異なる周波数である第２の周波数の信号を生成する第２の信号生成回路と、の相互干渉を抑制した周波数シンセサイザを実現する。
【解決手段】第１の周波数の信号を生成する第１の信号生成回路と、第１の周波数と異なる周波数である第２の周波数の信号を生成する第２の信号生成回路と、を備え、第１の周波数の信号と第２の周波数の信号のうち、いずれかを出力する周波数シンセサイザであって、第１の信号生成回路は、第１の周波数のＮ倍（Ｎは、正の整数）の周波数でＰＬＬ発振し、これを１／Ｎ倍で分周することにより、第１の周波数の信号を生成し、第２の信号生成回路は、第２の周波数のＭ倍（Ｍは、Ｎよりも大きく、Ｎで割った値が自然数にならない整数）の周波数でＰＬＬ発振し、これを１／Ｍ倍で分周することにより、第２の周波数の信号を生成する。
【選択図】図１

Description

本発明は、複数の周波数を時分割で切り替える無線通信システムに適用される周波数シンセサイザに関し、より好適にはＴＥＴＲＡ（TErrestrial Trunked RAdio）に適用される周波数シンセサイザに関する。

ＴＥＴＲＡは、市町村等の地方自治体や公共機関あるいは企業などが私設網として構築するＴＤＭＡ方式の狭帯域デジタル無線通信システムである（非特許文献１）。このＴＥＴＲＡには、（１）ＭＣＡ（Multi Channel Access）やＰＤＣ（Personal Digital Cellular）のように無線基地局を介して無線端末局間で通信する「トランキングモード」、（２）トランシーバのように無線端末局間で通信する「子機間モード」、（３）「リピータ」となる無線端末局を介して無線端末局間で通信する「リピータモード」、（４）無線基地局の通信エリアの外側にいる無線端末局が、無線基地局の通信エリアの内側にいる「ゲートウェー」となる無線端末局（と無線基地局）を介して、他の無線端末局と通信する「ゲートウェーモード」、の４つの通信モードがある。

この「ゲートウェーモード」について、図２及び図３を用いて説明する。図２は、ＴＥＴＲＡ方式で構築された無線通信システムの構成を示す図である。図２に示すＴＥＴＲＡ方式で構築された無線通信システムでは、通信エリア１００を形成する無線基地局１２０と、通信エリア２００を形成する無線基地局２２０と、がネットワーク３００により接続され、各々の通信エリアにいる無線端末局間で通信を行う。

そして、通信エリア１００の外側にいる無線端末局４００は、（無線端末局４００がある場所まで通信エリア５００を形成し）通信エリア１００の内側にいる「ゲートウェー」となる無線端末局５２０（と無線基地局１２０等）を介して、通信エリア２００の内側にいる無線端末局２４０と通信することができる。

このような「ゲートウェー」となる無線端末局５２０は、無線基地局１２０と無線端末局４００を時分割で交互に接続し、「ゲートウェー」としての役割を果たしている。無線端末局５２０は、まず、（１）周波数ｆ_１で、無線端末局４００から送信された信号を受信し、（２）周波数ｆ_２で、無線基地局１２０から送信された信号を受信する。次に、（３）周波数ｆ_１で、無線端末局４００に信号を送信してから、（４）周波数ｆ_２で、無線基地局１２０に信号を送信する。このように、通信エリア１００の内側にいる無線端末局５２０が（１）〜（４）の動作を繰り返すことにより、無線端末局４００と無線端末局２４０の通信が可能となる。

ここで、「ゲートウェー」となる無線端末局５２０の送信回路について図３を用いて説明する。図３において、周波数シンセサイザ１ｂは、周波数ｆ_１でＰＬＬ（Phase Locked Loop）発振し信号を生成するＰＬＬ発振部１１ｂと、周波数ｆ_２でＰＬＬ発振し信号を生成するＰＬＬ発振部１３ｂと、生成された２つの信号を時分割切り替えすることにより、いずれか１つの信号を出力する切り替え部１９と、を備えている。

周波数シンセサイザ１ｂから出力された信号は、直交変調部５でベースバンド信号発生部３から出力されたベースバンド信号により直交変調される。そして、これにより生成された変調波は、フィルタ７により不要な周波数成分が除去されたのち、アンプ９により増幅され、出力部から（図示しないアンテナを介して）送信される。ここで、周波数シンセサイザ１ｂが、ＰＬＬ発振部１１ｂと１３ｂで生成された２つの信号を、切り替え部１９で時分割切り替えすることにより、無線端末局５２０は、「ゲートウェー」としての役割を果たすことができる。

ＡＲＩＢ−ＳＴＤ８０

ＴＥＴＲＡの「ゲートウェーモード」では、「ゲートウェー」となる無線端末局は、近接する周波数（３８０〜４００ＭＨｚの範囲で２５ｋＨｚステップ（例えば、ｆ_１＝３８０ＭＨｚ，ｆ_２＝３８０．０２５ＭＨｚ））を、素早く（３００μｓｅｃ以内）切り替えて送信しなければならない。しかしながら、従来の周波数シンセサイザでは、ＰＬＬ発振部同士が、近接する周波数で発振するため、相互干渉を引き越してしまい周波数がロックされるまでの時間を要してしまう（場合によっては、所定の周波数以外の周波数でロックされてしまう）。

このようなＰＬＬ発振部同士の相互干渉に対しては、各々のＰＬＬ発振部をシールドケースで厳重に覆うことにより相互干渉を低減させる手段もある。しかしながら、シールドケースを用いても、完全にＰＬＬ発振部同士の相互干渉を除去しきれるわけではなく、さらに、実装面積の増大や、工賃等のコストの増大を引き起こすため好ましくない。本発明の目的は、各々のＰＬＬ発振部が相互干渉することを抑制した周波数シンセサイザを実現することにある。

本発明は、第１の周波数の信号を生成する第１の信号生成回路と、第１の周波数と異なる周波数である第２の周波数の信号を生成する第２の信号生成回路と、を備え、第１の周波数の信号と第２の周波数の信号のうち、いずれかを出力する周波数シンセサイザであって、第１の信号生成回路は、第１の周波数のＮ倍（Ｎは、正の整数）の周波数でＰＬＬ発振し、これを１／Ｎ倍で分周することにより、第１の周波数の信号を生成し、第２の信号生成回路は、第２の周波数のＭ倍（Ｍは、Ｎよりも大きく、Ｎで割った値が自然数にならない整数）の周波数でＰＬＬ発振し、これを１／Ｍ倍で分周することにより、第２の周波数の信号を生成することを特徴とする。

本発明によれば、各々のＰＬＬ発振部が相互干渉することを抑制した周波数シンセサイザを実現することができる。

以下、本実施形態に係る周波数シンセサイザについて図面を用いて詳細に説明する。図１は、本発明の実施形態に係る周波数シンセサイザを搭載した送信回路のブロック図である。なお、本実施形態に係る周波数シンセサイザは、ＴＥＴＲＡ方式で構築された無線通信システムにおける「ゲートウェー」となる無線端末局の送信回路に搭載されているものとする。以下、本実施形態に係る周波数シンセサイザについて詳細に説明する。

図１において、周波数シンセサイザ１ａは、従来の周波数シンセサイザ１ｂに設けられていたＰＬＬ発振部１１ｂ，１３ｂに代わって、ＰＬＬ発振部１１ａ，１３ａ及び１／Ｎ分周部１５と１／Ｍ分周部１７とが新たに設けられている。また、その他の構成は、従来の送信回路と同様である。以下、周波数シンセサイザ１ａの構成について、詳細に説明する。

ＰＬＬ発振部１１ａは、周波数ｆ_１のＮ倍の周波数Ｎｆ_１でＰＬＬ発振する発振部である。ここで、Ｎは、正の整数である（例えば、Ｎ＝２とする）。ＰＬＬ発振部１３ａは、周波数ｆ_２のＭ倍の周波数Ｍｆ_２でＰＬＬ発振する発振部である。ここで、Ｍは、Ｎよりも大きく、Ｎで割った値が自然数にならない整数である（例えば、Ｍ＝３とする）。

従って、ＰＬＬ発振部１１ａは、周波数Ｎｆ_１＝２×（３８０〜４００ＭＨｚ）＝７６０〜８００ＭＨｚで発振するのに対して、ＰＬＬ発振部１３ａは、周波数Ｍｆ_２＝３×（３８０〜４００ＭＨｚ）＝１１４０〜１２００ＭＨｚで発振する。従って、ＰＬＬ発振部１１ａとＰＬＬ発振部１３ａは、全く異なる周波数で発振するため（また、ＰＬＬ発振部同士の周波数特性が狭帯域であることから）相互干渉が抑制される。また、Ｍを、Ｎで割った値が自然数にならない整数としているため、ＰＬＬ発振部１３ａが、ＰＬＬ発振部１１ａで発振された周波数Ｎｆ_１の高調波による干渉が抑制される。

また、１／Ｎ分周部１５は、ＰＬＬ発振部１１ａで生成された周波数Ｎｆ_１の信号を、１／Ｎ倍に分周する分周部であり、１／Ｍ分周部１７は、ＰＬＬ発振部１３ａで生成された周波数Ｍｆ_２の信号を、１／Ｍ倍に分周する分周部である。このため、１／Ｎ分周部１５からは周波数ｆ_１の信号が出力され、１／Ｍ分周部１７からは周波数ｆ_２の信号が出力される。

従って、１／Ｎ分周部１５から出力された周波数ｆ_１の信号と、１／Ｍ分周部１７から出力された周波数ｆ_２の信号と、を切り替え部１９で時分割切り替えすることにより、本実施形態に示す送信回路が搭載された無線端末局は、「ゲートウェー」としての役割を果たすことができる。

以上説明したように、本実施形態に示す周波数シンセサイザは、ＰＬＬ発振部１１ａで、周波数ｆ_１のＮ倍（Ｎは、正の整数）の周波数Ｎｆ_１でＰＬＬ発振し、これを１／Ｎ分周部１５で１／Ｎ倍に分周することにより、周波数ｆ_１の信号を生成し、ＰＬＬ発振部１３ａで、周波数ｆ_３のＭ倍（Ｍは、Ｎよりも大きく、Ｎで割った値が自然数にならない整数）の周波数Ｍｆ_２でＰＬＬ発振し、これを１／Ｍ分周部１７で１／Ｍ倍に分周することにより、周波数ｆ_２の信号を生成することにより、各々のＰＬＬ発振部１１ａ，１３ａが相互干渉することを抑制した周波数シンセサイザを実現することができる。

本発明の実施形態に係る周波数シンセサイザを搭載した送信回路のブロック図である。ＴＥＴＲＡ方式で構築された無線通信システムの構成を示す図である。従来の周波数シンセサイザを搭載した送信回路のブロック図である。

符号の説明

１ａ，１ｂ周波数シンセサイザ、３ベースバンド信号発生部、５直交変調部、７フィルタ、９アンプ、１１ａ，１１ｂ，１３ａ，１３ｂＰＬＬ発振部、１５１／Ｎ分周部、１７１／Ｍ分周部、１９切り替え部、１００，２００，５００通信エリア、１２０，２２０無線基地局、２４０，４００，５２０無線端末局、３００ネットワーク。

Claims

第１の周波数の信号を生成する第１の信号生成回路と、
第１の周波数と異なる周波数である第２の周波数の信号を生成する第２の信号生成回路と、
を備え、
第１の周波数の信号と第２の周波数の信号のうち、いずれかを出力する周波数シンセサイザであって、
第１の信号生成回路は、
第１の周波数のＮ倍（Ｎは、正の整数）の周波数でＰＬＬ発振し、これを１／Ｎ倍で分周することにより、第１の周波数の信号を生成し、
第２の信号生成回路は、
第２の周波数のＭ倍（Ｍは、Ｎよりも大きく、Ｎで割った値が自然数にならない整数）の周波数でＰＬＬ発振し、これを１／Ｍ倍で分周することにより、第２の周波数の信号を生成することを特徴とする周波数シンセサイザ。