JP2006310831A5 - - Google Patents

Claims (10)

1. 第１の導電層と、
   前記第１の導電層上に設けられた有機化合物を含む層と、
   前記有機化合物を含む層上に設けられた第２の導電層と、を有し、
   前記第１の導電層と前記第２の導電層との間に電圧を印加して、少なくとも前記第１の導電層の一部から気泡を発生させ、
   前記気泡の発生に基づく圧力によって、前記第１の導電層と前記第２の導電層とを短絡させることを助長することを特徴とする記憶素子。
2. 第１の導電層と、
   前記第１の導電層上に設けられた有機化合物を含む層と、
   前記有機化合物を含む層上に設けられた第２の導電層と、を有し、
   前記第１の導電層と前記第２の導電層との間に電圧を印加して、少なくとも前記有機化合物を含む層の一部から気泡を発生させ、
   前記気泡の発生に基づく圧力によって、前記第１の導電層と前記第２の導電層とを短絡させることを助長することを特徴とする記憶素子。
3. 第１の導電層と、
   前記第１の導電層上に設けられた有機化合物を含む層と、
   前記有機化合物を含む層上に設けられた第２の導電層と、を有し、
   前記第１の導電層と前記第２の導電層との間に電圧を印加して、少なくとも前記第２の導電層の一部から気泡を発生させ、
   前記気泡の発生に基づく圧力によって、前記第１の導電層と前記第２の導電層とを短絡させることを助長することを特徴とする記憶素子。
4. 請求項１乃至請求項３のいずれか一項において、
   前記第１の導電層と前記第２の導電層との間に電圧を印加することにより発生する熱によって、前記気泡を発生させることを特徴とする記憶素子。
5. 請求項１乃至請求項４のいずれか一項において、
   前記気泡の発生に基づく圧力によって、前記第１の導電層と前記第２の導電層との間隔を部分的に変位させて、前記第１の導電層と前記第２の導電層とを短絡させることを助長することを特徴とする記憶素子。
6. 請求項１乃至請求項５のいずれか一項において、
   前記第１の導電層と前記第２の導電層とを短絡させることによって書き込みを行うことを特徴とする記憶素子。
7. 請求項１乃至請求項６のいずれか一項に記載の記憶素子と、
   前記第１の導電層で構成され、第１の方向に延びた複数のビット線と、
   前記第２の導電層で構成され、前記第１の方向と垂直な第２の方向に延びた複数のワード線と、を有することを特徴とする半導体装置。
8. 第１の導電層と、前記第１の導電層上の有機化合物を含む層と、前記有機化合物を含む層上の第２の導電層と、を有する記憶素子に電圧を印加し、前記第１の導電層と前記第２の導電層との間に気泡を発生させ、
   前記気泡の発生に基づく圧力によって、前記第１の導電層と前記第２の導電層とを短絡させることを助長し、
   前記第１の導電層と前記第２の導電層とを短絡させることによって、前記記憶素子の書き込みを行うことを特徴とする半導体装置の駆動方法。
9. 第１の導電層と、前記第１の導電層上の有機化合物を含む層と、前記有機化合物を含む層上の第２の導電層と、を有する記憶素子に電圧を印加し、前記記憶素子に熱を発生させ、前記熱によって前記第１の導電層と前記第２の導電層との間に気泡を発生させ、
   前記気泡の発生に基づく圧力によって、前記第１の導電層と前記第２の導電層とを短絡させることを助長し、
   前記第１の導電層と前記第２の導電層とを短絡させることによって、前記記憶素子の書き込みを行うことを特徴とする半導体装置の駆動方法。
10. 請求項８又は請求項９において、
    前記気泡の発生に基づく圧力によって、前記第１の導電層と前記第２の導電層との間隔を部分的に変位させて、前記第１の導電層と前記第２の導電層とを短絡させることを助長することを特徴とする半導体装置の駆動方法。