JP2006310763A

JP2006310763A - チップ状電子部品用治具

Info

Publication number: JP2006310763A
Application number: JP2006013237A
Authority: JP
Inventors: Yoshinobu Serita; 芳信芹田; Miki Sato; 美樹佐藤
Original assignee: TDK Corp
Current assignee: TDK Corp
Priority date: 2005-03-28
Filing date: 2006-01-20
Publication date: 2006-11-09
Anticipated expiration: 2026-01-20
Also published as: JP4692755B2

Abstract

【課題】端子電極の形成工程において、それぞれのチップの端子電極が付着する不具合を回避し得る治具を提供する。
【解決手段】第２の薄板部材２１、２２は、厚み方向に貫通する複数のスリット２１１、２２１を有する。第３の薄板部材３０は、複数の貫通孔３０１を有する。第２の薄板部材２１、２２及び第３の薄板部材３０は、スリット２１１、２２１及び貫通孔３０１が厚み方向に連通するように組み合わされている。第１の薄板部材１０は、連通路３０１、２１１、２２１を、少なくとも、部分的に塞ぐように組合されている。
【選択図】図１

Description

本発明は、チップ状電子部品の処理に用いられる治具に関する。

積層セラミックコンデンサ、多層セラミック基板等のチップ状セラミック電子部品（チップ）は、例えば、セラミック基体の両端部に、端子電極のための電極ペーストを塗布し、その後、脱バインダ工程、焼成工程により端子電極を焼付けて製造される。

従来、脱バインダ工程及び焼成工程は、セラミック基体の両端部に電極ペーストが塗布されたチップを耐熱性トレーにランダムに堆積し、予備焼成するのが一般的であったが、この方法では、耐熱性トレーに堆積されたチップ同士が付着するという問題や、各チップに加熱むらが生じるという問題や、脱バインダに時間がかかるという問題があった。

このような問題を解決する手段として、例えば、特許文献１は、耐熱性トレーに突起部を設けた治具を開示している。特許文献１の技術によれば、チップが突起部に支持され、チップと耐熱性トレーとの間の通気性が良くなるので、加熱むらが生じるという問題や、脱バインダに時間がかかるという問題が改善される。

しかしながら、特許文献１の治具を用いた場合でも、チップ同士は、耐熱性トレーに堆積されることになるから、チップ同士が付着するという問題は解消されない。

また、チップは、耐熱性トレーに堆積され、十分な通気性が与えられないから、加熱むら、脱バインダ時間の問題について、十分な解決がされているとはいい難かった。
特開２００１−１１８７５４号公報

本発明の課題は、端子電極の形成工程において、それぞれのチップの端子電極が付着する不具合を回避し得る治具を提供することである。

本発明のもう一つの課題は、端子電極の形成工程において、チップに加熱むらが生じる不具合を回避し得る治具を提供することである。

本発明の更にもう一つの課題は、端子電極の形成工程において、チップの脱バインダに時間がかかる不具合を回避し得る治具を提供することである。

上述した課題を解決するため、本発明に係る治具は、チップ状電子部品の処理に用いられる。治具は、第１の薄板部材と、第２の薄板部材と、第３の薄板部材とを含む。第２の薄板部材は、厚み方向に貫通する複数のスリットを有し、第１の薄板部材の上に配置されている。第３の薄板部材は、厚み方向に貫通する複数の貫通孔を有し、第２の薄板部材の上に配置されている。第２の薄板部材及び第３の薄板部材は、スリット及び貫通孔が厚み方向に連通するように組み合わされている。第１の薄板部材は、第２及び第３の薄板部材に対し、スリット及び貫通孔により厚み方向に形成される連通路を、少なくとも、部分的に塞ぐように組合される。

上述したように、本発明に係る治具において、第２の薄板部材は、第１の薄板部材の上に配置され、第３の薄板部材は、第２の薄板部材の上に配置されている。第３の薄板部材は、厚み方向に貫通する複数の貫通孔を有する。かかる構成により、貫通孔から、チップのそれぞれを個別的に、治具内に挿入でき、それぞれのチップの端子電極が付着する不具合が回避される。

第２の薄板部材のスリット、及び、第３の薄板部材の貫通孔は、厚み方向に連通するから、チップは、貫通孔からスリットに導かれ、治具内に個別的に収納される。スリット、及び、少なくとも２つの貫通孔は、貫通孔の一方からスリットに至り、更に貫通孔の他方へと抜ける流路を形成するので、通気性が良くなり、加熱むらが生じにくくなるとともに、脱バインダに要する時間が短縮される。

第１の薄板部材は、スリット及び貫通孔により厚み方向に形成される連通路を塞ぎ、チップを保持する。このため、チップを治具内に安定的に保持した状態で、脱バインダ工程、又は、焼成工程を施すことができ、歩留まりよく電子部品を製造し得る。

以上述べたように、本発明によれば、次のような効果を得ることができる。
（ａ）端子電極の形成工程において、それぞれのチップの端子電極が付着する不具合を回避し得る治具を提供することができる。
（ｂ）端子電極の形成工程において、チップに加熱むらが生じる不具合を回避し得る治具を提供することができる。
（ｃ）端子電極の形成工程において、チップの脱バインダに時間がかかる不具合を回避し得る治具を提供することができる。

本発明の他の特徴及びそれによる作用効果は、添付図面を参照し、実施例によって更に詳しく説明する。

図１は本発明に係る治具の一実施例を示す平面図、図２は図１に示した治具の分解平面図、図３は図１に示した治具の部分透視平面図、図４は図３の部分拡大図、図５は図３の５−５線に沿った断面図である。

本発明に係る治具は、積層セラミックコンデンサ等のチップ状電子部品（チップ）の処理に用いられる。図示の治具は、例えば、チップ５０（図６参照）に脱バインダ工程、焼成工程を施して端子電極を焼付けるための電極焼き付け治具（パレット）である。

図１、図２を参照すると、図示の治具は、第１の薄板部材１０と、第２の薄板部材２１、２２と、第３の薄板部材３０とを含む。第３の薄板部材３０は、第２の薄板部材２２の上に配置され、第２の薄板部材２２は、第２の薄板部材２１の上に配置され、第２の薄板部材２１は、第１の薄板部材１０の上に配置されている。第１〜第３の薄板部材１０〜３０のそれぞれは、拡散接合、又は、熱圧着されていることが好ましい。

第１〜第３の薄板部材１０〜３０は、チップと反応し難い材料で構成するか、又は、チップと接触する部分がチップと反応し難い材料でコーティングされていることが好ましい。チップと反応し難い材料としては、例えば、SUS304（Fe-18Cr-Ni）、MN(63Ni−30Cu）、HA（Ni-Cr-Mo)及びチタン等が好適である。特に、チタンが好適である。チタンは、端子電極焼付に際して、セラミック電子部品との付着が全く無く、極めて好都合である。チタンを用いる場合、ベース板２及び網体４をチタンによって構成する他、ステンレス鋼の表面にめっきやコーティング等の手段によって、チタン被覆膜として形成してもよい。尚、ＭＮ (63Ni−30Cu）は、合金ＭＮが材質成分として６３％以上のＮｉと、３０％程度のＣｕを含有することを示す。

第１〜第３の薄板部材１０〜３０は、剛性体であることが好ましい。第１〜第３の薄板部材１０〜３０のそれぞれの厚みは、例えば、１〜１０ｍｍ程度とすることが好ましい。

図２において、第１の薄板部材１０は、基板１００と、通気孔１０１とを含む。通気孔１０１は、複数であり、基板１００の厚み方向に貫通している。通気孔１０１のそれぞれは、格子状に配列されている。

第２の薄板部材２１は、基板２１０と、第１のスリット２１１とを含む。第１のスリット２１１は、基板２１０の厚み方向に貫通している。第２の薄板部材２２は、基板２２０と、第２のスリット２２１とを含む。第２のスリット２２１は、基板２２０の厚み方向に貫通している。
第２のスリット２２１は、厚み方向で見て、第１のスリット２１１と直交していることが好ましいが、交差する角度は任意である。

第３の薄板部材３０は、基板３００と、貫通孔３０１とを含む。貫通孔３０１は、格子状に配列され、それぞれが基板３００の厚み方向に貫通している。貫通孔３０１−３０１間の間隔は任意である。

貫通孔３０１の内径をＤ１とし、挿入すべきチップの寸法をＤ２としたとき、
Ｄ２＜Ｄ１＜２×Ｄ２
を満たすことが好ましい。１つの貫通孔３０１に、２以上のチップが挿入されると、それぞれのチップの端子電極が付着する不具合を生じるおそれがあるからである。

図５を参照すると、第３の薄板部材３０は、第２の薄板部材２２と対向しない側の一面から貫通孔３０１にかけて、テーパ３０２を有する。チップの挿入時に、第３の薄板部材３０との接触でチップが破損する不具合を防止するためである。

スリット２１１、２２１及び貫通孔３０１は、厚み方向に連通するように組み合わされている。連通する部分（連通路）３０１、２１１、２２１は、チップが通り抜けられる程度の内径を有し、基板１００の保持部１０２により、少なくとも部分的に塞がれている。

図６は、図１に示した治具の使用状態の一実施例を説明する断面図、図７は図６に示した治具の平面図、図８は図６に示した治具の底面図である。

図６〜図８において、チップ５０は、セラミック基体５０１の両端部に電極ペースト５０２が塗布されている。電極ペースト５０２は、セラミック基体５０１の両端部以外の部分に設けられていてもよく、電極ペースト５０２が塗布される箇所は、２箇所以上であってもよい。

チップ５０のそれぞれは、貫通孔３０１からスリット２１１、２２１に導かれ、保持部１０２に保持され、この状態で、脱バインダ工程、又は、焼成工程が施される。

上述したように、本発明に係る治具において、第２の薄板部材２１、２２は、第１の薄板部材１０の上に配置され、第３の薄板部材３０は、第２の薄板部材２１、２２の上に配置されている。第３の薄板部材３０は、厚み方向に貫通する複数の貫通孔３０１を有する。かかる構成により、貫通孔３０１から、チップ５０のそれぞれを個別的に、治具内に挿入でき、それぞれのチップ５０の端子電極が付着する不具合が回避される。

第２の薄板部材２１、２２のスリット２１１、２２１、及び、第３の薄板部材３０の貫通孔３０１は、厚み方向に連通するから、チップ５０は、貫通孔３０１からスリット２１１、２２１に導かれ、治具内に個別的に収納される。スリット２１１、２２１、及び、少なくとも２つの貫通孔３０１は、貫通孔３０１の一方−スリット２２１−スリット２１１−スリット２２１−貫通孔３０１の他方へと抜ける流路（図５参照）を形成するので、通気性が良くなり、焼成雰囲気の均一化、及び、焼成温度の均一化が実現されるとともに、脱バイガスが放出され易くなる。このため、加熱むらが生じにくくなるとともに、脱バインダに要する時間が短縮される。

第１の薄板部材１０の保持部１０２は、連通路３０１、２１１、２２１を塞ぎ、チップ５０を保持する。このため、チップ５０を治具内に安定的に保持した状態で、脱バインダ工程、又は、焼成工程を施すことができ、歩留まりよく電子部品を製造し得る。

図示の実施例において、第１、第２のスリット２１１、２２１の幅（切れ込み幅）は、貫通孔３０１の内径Ｄ１とほぼ等しいことが好ましい。互いに交差する第１、第２のスリット２１１、２２１の幅Ｄ１により、チップ５０の姿勢が規制され、チップ５０が貫通孔３０１の軸方向から傾くことなく治具内に保持されるからである。

また、図示の実施例では、第１の薄板部材１０は、通気孔１０１を含む。通気孔１０１は、連通路３０１、２１１、２２１に通じ、貫通孔３０１−スリット２２１−スリット２１１−通気孔１０１へと抜ける流路（図５参照）を形成するので、更に通気性が良くなり、加熱むらが生じにくくなるとともに、脱バインダに要する時間が短縮される。

特に、連通路３０１、２１１、２２１、１０１によれば、第１の薄板部材１０に面する側の外気と、第３の薄板部材３０に面する側の外気が通気し、チップ５０に均一な外気が加わり、極めて良好な脱バインダ、焼成特性が得られる。

また、図示の実施例では、第１〜第３の薄板部材１０〜３０に連通路３０１、２１１、２２１、１０１が設けられている分だけ、空洞部分が多くなる。このため、熱容量小さくなり、脱バインダ、焼成工程における省エネルギー化が図られる。また、空洞部分により軽量化が図られる。
次に、第１〜第３の薄板部材１０〜３０の材質毎の焼付け実験結果を表1に示す。表1において、付着率（％）は薄板部材に対する端子電極塗膜（Ｃｕ膜）の付着率（Ｎ=10,000)を示す。但し、付着率が高くても、端子電極塗膜に破損、剥離などの欠陥を生じなければ問題はない。表１では、端子電極塗膜の欠陥を生じたものを、付着不良率(％)として表示してある。

表１を参照すると、第１〜第３の薄板部材１０〜３０を、SUS304（Fe-18Cr-Ni）、MN(63Ni−30Cu）、Ha（Ni-Cr-Mo)及びチタンの何れで構成した場合でも、付着率に差はあっても、付着不良率は０．００（％）であり、何れの材質も使用可能であることが分かる。特に、Ｔｉを用いた場合は、付着率が、他の材質に比較して著しく低い０．３７（％）である。このことは、Ｔｉを用いて網体４を構成した場合、付着率が極めて低くなり、付着による端子電極塗膜へのダメージが極小になることを意味する。ステンレス鋼の表面にめっきやコーティング等の手段によって、チタン被覆膜を形成した場合も、同様の結果が得られた。

図９は、本発明に係る治具の別の一実施例を示す分解平面図、図１０は図９に示した治具の断面図である。以下、図１〜図８に現れた構成部分に相当する部分については、同一の参照符号を付し、重複説明を省略する。それぞれの実施例は、共通の構成部分により、同様の作用効果を奏し得るが、重複説明は省略する。

図９、図１０に示した治具は、第１の薄板部材１０と、第２の薄板部材２１、２２と、第３の薄板部材３０とを含む。第１の薄板部材１０は、通気孔１０１（図２参照）が設けられていない点が、図２に示した第１の薄板部材１０と異なる。

図１１は、本発明に係る治具の更に別の一実施例を示す分解平面図、図１２は図１１に示した治具の断面図である。

図１１、図１２に示した治具は、第１の薄板部材１０と、第２の薄板部材２１と、第３の薄板部材３０とを含む。図１１、図１２に示した治具は第２の薄板部材２２（図２参照）が設けられていない点が、図２に示した治具と異なる。

図１３は、本発明に係る治具の更に別の一実施例を示す分解平面図である。図１３に示した治具は、第１の薄板部材１０と、第２の薄板部材２１と、第３の薄板部材３０とを含む。

第２の薄板部材２１は、基板２１０と、第１のスリット２１１、２１２とを含む。第１のスリット２１１、２１２は、基板２１０の厚み方向に貫通しており、厚み方向で見て、互いに直交している。

以上、好ましい実施例を参照して本発明の内容を具体的に説明したが、本発明の基本的技術思想及び教示に基づいて、当業者であれば、種々の変形態様を採り得ることは自明である。

本発明に係る治具の一実施例を示す平面図である。図１に示した治具の分解平面図である。図１に示した治具の部分透視平面図である。図３の部分拡大図である。図３の５−５線に沿った断面図である。図１に示した治具の使用状態の一実施例を説明する断面図である。図６に示した治具の平面図である。図６に示した治具の底面図である。本発明に係る治具の別の一実施例を示す分解平面図である。図９に示した治具の断面図である。本発明に係る治具の更に別の一実施例を示す分解平面図である。図１１に示した治具の断面図である。本発明に係る治具の更に別の一実施例を示す分解平面図である。

符号の説明

１０第１の薄板部材
２１、２２第２の薄板部材
３０第３の薄板部材
２１１、２２１スリット
３０１貫通孔

Claims

第１の薄板部材と、第２の薄板部材と、第３の薄板部材とを含み、チップ状電子部品の処理に用いられる治具であって、
前記第２の薄板部材は、厚み方向に貫通する複数のスリットを有し、前記第１の薄板部材の上に配置されており、
前記第３の薄板部材は、厚み方向に貫通する複数の貫通孔を有し、前記第２の薄板部材の上に配置されており、
前記第２の薄板部材及び前記第３の薄板部材は、前記スリット及び前記貫通孔が厚み方向に連通するように組み合わされ、
前記第１の薄板部材は、前記第２及び前記第３の薄板部材に対し、前記スリット及び前記貫通孔により厚み方向に形成される連通路を、少なくとも、部分的に塞ぐように組合される、
冶具。
請求項１に記載された治具であって、前記第２の薄板部材は、２枚以上であり、
前記第２の薄板部材の一方は、厚み方向に貫通する第１のスリットを有し、
前記第２の薄板部材の他方は、厚み方向に貫通する第２のスリットを有し、
前記第２の薄板部材の一方は、前記第２の薄板部材の他方の上に配置されている
治具。
請求項２に記載された治具であって、
前記第１のスリット及び前記第２のスリットは、厚み方向で見て、互いに交差する
治具。
請求項３に記載された治具であって、
前記第２のスリットは、前記第１のスリットと直交している
治具。
請求項１乃至４の何れかに記載された治具であって、
前記第１の薄板部材は、厚み方向に貫通する通気孔を有する
治具。
請求項１乃至５の何れかに記載された治具であって、
前記第１の薄板部材、第２の薄板部材、及び、第３の薄板部材は、拡散接合されている
治具。
請求項１乃至６の何れかに記載された治具であって、
前記第１の薄板部材、前記第２の薄板部材、及び、前記第３の薄板部材は、熱圧着されている
治具。
請求項１乃至７の何れかに記載された治具であって、
前記第３の薄板部材は、前記第２の薄板部材と対向しない側の一面から前記貫通孔にかけて、テーパを有する
治具。