JP2006303956A - 撮像装置 - Google Patents

Abstract

【課題】カメラモジュールを備える撮像装置において、撮像されたデジタル画像データのフレームレートを容易に向上することが可能な撮像装置を提供する。
【解決手段】撮影装置１００は、ＣＰＵ２１からの制御指示に基づいて、カメラモジュール１で撮像した画像をデジタル画像データに変換してＰ／Ｓ変換部１４によりシリアル通信で本体ユニット２に送る際に、記憶部２２へ記録する際のデジタル画像出力信号Ｓ１１よりも表示部２３へ表示する際のデジタル画像出力信号Ｓ１２を低ビットに変換して出力する。
【選択図】図１

Description

本発明は、本体ユニットと、光学系から撮像面に入力される被写体像をデジタル画像データとしてシリアル通信により前記本体ユニットへ出力するカメラモジュールと、を備える撮像装置に関する。

従来、ＰＣ（Personal Computer）、ＰＤＡ（Personal Digital Assistant）、及び携帯電話などのデータ処理装置では、デジタルカメラの機能が付加されたものがある。このデータ処理装置におけるデジタルカメラの機能は、装置の動作を制御する本体ユニットに多種のデータ処理装置に汎用可能に開発されたカメラモジュールが互いに通信可能に接続して実現する。

このカメラモジュールは、本体側からの指示により光学系が撮像素子上に結像する画像をアナログの画像データとして出力する撮像部と、そのアナログの画像データをデジタル画像データに変換する変換部と、変換されたデジタル画像データを本体側へシリアル通信により出力する出力部とを実装する。

本体ユニット側に設けられたデータ処理装置の制御部は、カメラモジュールから送られるデジタル画像データを元にした色変換、輝度調整、符号化などの画像処理を行ない、その画像処理後の画像データに基づいてリアルタイムにＬＣＤ（Liquid Crystal Display）などの表示部に撮像画像を表示するファインダー表示／スルー画像表示、又は光学的又は磁気的な記録媒体への撮像画像の記録などを行なう。

例えば、特許文献１には、カメラモジュールとホストシステム（本体ユニット）による構成が示されており、当該カメラモジュールとホストユニットの性能・機能のばらつきなどのシステム仕様に適応したフレームレートに調整する技術が開示されている。
特開２００３−６９８７１号公報

そして、近年における撮像素子の高画素化は、より高精細な撮像画像の記録を可能とした。
しかしながら、リアルタイムに再生するファインダー表示／スルー画像表示の場合は、一画面当たりの情報量が増加するため、カメラモジュールと本体ユニットとの通信速度や本体ユニットにおける画像処理速度を向上させる必要があり、フレームレートを向上させることは容易でなかった。

また、ファインダー表示／スルー画像表示の場合は、撮像画像を記録する際の一時的な処理と異なりリアルタイム処理を行なう必要があるため、画像処理速度を向上させることが消費電力の大幅な増大を招くという問題があった。さらに、一般に回路を流れる信号によるノイズの強度はその信号の周波数の二乗に比例することから、カメラモジュールと本体ユニットとの通信速度や本体ユニットにおける画像処理速度向上が他の回路へ与えるノイズの影響、特に携帯電話などの場合の無線回路への影響を無視できないという問題があった。

また、上述した特許文献１に記載の技術を用いた場合は、システム仕様に合わせてフレームレートを抑えることが可能となるが、動きのある被写体の確認時に見づらい画像となるために十分とは言えず、更なる開発が望まれていた。

本発明の課題は、カメラモジュールを備える撮像装置において、撮像されたデジタル画像データのフレームレートを容易に向上することが可能な撮像装置を提供することにある。

請求項１に記載の発明は、光学系から撮像面に入力される被写体像をデジタル画像データとしてシリアル通信により出力するカメラモジュールと、前記カメラモジュールから出力されるデジタル画像データに基づいた表示を行なう表示手段、及び前記カメラモジュールから出力されるデジタル画像データを記憶する記憶手段を有する本体ユニットと、を備える撮像装置において、前記記憶手段における記憶よりも前記表示手段における表示の方の前記デジタル画像データの出力におけるビット数を低ビットに変更する変更手段を備えたことを特徴とする。

請求項１に記載の発明によれば、カメラモジュールの記憶手段において記憶する場合よりも表示手段において表示する際のデジタル画像データのビット数を低くすることが可能であり、シリアル通信により送信されるデジタル画像データのデータ量を減らすことができるため、容易にフレームレートを向上することができる。また、デジタル画像データに基づいた画像を本体ユニットの表示手段で表示する場合に、よりビット数の低いデジタル画像データを処理すれば良く、処理スピードを抑えることできるため、消費電力やノイズの発生を抑えることができる。

以下、図１、図２を参照してこの発明の実施の形態について説明するが、この発明は、この実施の形態に限定されない。また、この発明の実施の形態は発明の最も好ましい形態を示すものであり、発明の用語はこれに限定されない。

図１は、本発明である撮影装置１００の機能的構成を模式的に示した図であり、図２は、Ｐ／Ｓ変換部１４が行なう変換を例示するグラフである。

図１に示すように、撮影装置１００は、デジタルカメラの機能を有するカメラモジュール１と撮影装置１００の各種動作を制御する本体ユニット２とが互いに通信可能に接続した構成である。

カメラモジュール１は、レンズ部１０、センサ部１１、Ａ／Ｄ変換部１２、ＣＰＵ１３、Ｐ／Ｓ変換部１４、アクチュエータ１５及びＩ／Ｆ１６を備える。

レンズ部１０は、センサ部１１の撮像面に外界からの画像を結像するガラス又はプラスチック製の特に図示しない光学レンズで構成される。レンズ部１０は、上述した光学レンズのレンズ位置がアクチュエータ１５により可動調整されることで、センサ部１１の撮像面に結像する画像の焦点位置を調節する。なお、レンズ部１０は、レンズ位置の可動調整によりズーム機構を実現する構成であってもよい。また、レンズ部１０とセンサ部１１との間には、アクチュエータ１５により可動するシャッター羽根である絞り機構１０ａを有する。

センサ部１１は、例えば、ＣＣＤ（Charge Coupled Device）などの撮像素子であり、撮像面に結像された光画像を各画素ごとのアナログ電気信号（光量に応じた電荷量）であるアナログ画像信号としてＡ／Ｄ変換部１２へ出力する。なお、センサ部１１は、各画素においてＲＧＢ（Red Green Blue）のフィルターを備え、色情報を検出する構成であってよい。

Ａ／Ｄ変換部１２は、入力するアナログ画像信号をデジタル画像出力信号Ｓ１に変換するＡ／Ｄ変換回路であり、当該デジタル画像出力信号Ｓ１をＰ／Ｓ変換部１４及びＣＰＵ１３に出力する。

ＣＰＵ１３（Central Processing Unit）は、特に図示しない内部ＲＡＭ（Random Access Memory）やＲＯＭ（Read Only Memory）を備え、この内部ＲＡＭの所定領域を作業領域としてＲＯＭに格納された制御プログラムの実行や、本体ユニット２からの制御指示に基づいてカメラモジュール１の各部を統括制御する。

また、ＣＰＵ１３は、本体ユニット２から送られる撮像したデジタル画像データを所定ビット数に変換して出力する指示に基づいて、後述するＰ／Ｓ変換部１４からデジタル画像出力信号Ｓ１１又はデジタル画像出力信号Ｓ１２のいずれかを本体ユニット２に出力する制御を行なう。具体的には、ＣＰＵ１３は、本体ユニット２から入力される表示用のデジタル画像データの出力指示又は記録用のデジタル画像データの出力指示に応じて、記録用よりも表示用の方がビット数が低いデジタル画像データを出力する制御を行なう。

また、ＣＰＵ１３は、入力されるデジタル画像データから高周波数成分を抽出し、その高周波数成分から画像の鮮鋭度を示す焦点評価値を求めて、その焦点評価値の最大（極大）点を検出する公知の焦点評価方法に基づいた処理を行なうことで、アクチュエータ１５の制御による自動合焦（オートフォーカス）を行なう。また、ＣＰＵ１３は、同様に公知の露出評価方法により、アクチュエータ１５の絞り機構の制御やセンサ部１１の積算時間の調整を行なうなどの自動露出制御処理を行なう構成であっても良い。

Ｐ／Ｓ変換部１４は、ＣＰＵ１３からの制御指示により、Ａ／Ｄ変換部１２から入力されるデジタル画像出力信号Ｓ１をデジタル画像出力信号Ｓ１１又はデジタル画像出力信号Ｓ１２に変換してシリアル通信で伝送する（Parallel／Serial）回路であり、シリアル通信が可能に接続された本体ユニット２とＣＰＵ１３に対して、Ｉ２Ｃ、ＵＡＲＴ（Universal Asynchronous Receiver Transmitter）、ＵＳＢ（Universal Serial Bus）、ＳＣＬ（Serial CLock）、ＳＤＡ（Serial DAta）などの所定の伝送方式によるシリアル通信で上記デジタル画像信号を出力する。

Ｐ／Ｓ変換部１４においてデジタル画像出力信号Ｓ１に基づいて変換されてシリアル通信で伝送されるデジタル画像信号は、デジタル画像出力信号Ｓ１と同等のビット数であるデジタル画像出力信号Ｓ１１及び当該デジタル画像出力信号Ｓ１１よりもビット数を落としたデジタル画像出力信号Ｓ１２があり、ＣＰＵ１３からの指示に基づいていずれかの信号に変換される。例えば、Ｐ／Ｓ変換部１４は、１０ビットのデジタル画像出力信号Ｓ１の入力に対して、１０ビットのデジタル画像出力信号Ｓ１１又は上位８ビットのデジタル画像出力信号Ｓ１２をパラレル通信で出力する。

ビット数を落とすデジタル画像出力信号Ｓ１２への変換は、入力される信号の上位数ビットのみを使用するビット変換や、図２に示すように変換曲線Ａに基づいて入力値のビット数を落としてγ変換を行なった出力値の出力である。

ここで言うγ変換とは、デジタル画像データの信号値を入力先の機器に対応した関数で変換することである。具体的には、入力する機器がディスプレイにおける入力値（輝度値）と当該ディスプレイが実際に発する明るさとがリニアでない性質を補正するための対数関数などである。

具体的には、変換曲線Ａは、図２に示すように、ＣＰＵ１３からの指示に基づく所定の係数の対数関数であり、１０ビットの入力画素値に対して８ビットへのビット変換を行なうとともに、出力画素値の特性を補正するγ変換を行なう。この対数関数の係数を調整することで、デジタル画像出力信号Ｓ１２をその入力先の機器に対応する信号に調整することができ、例えば、入力先であるディスプレイにおける入力値（輝度値）と当該ディスプレイが実際に発する明るさとがリニアでない性質を補正することが可能となる。

なお、Ｐ／Ｓ変換部１４における変換は、デジタル画像出力信号Ｓ１１のビット数がデジタル画像出力信号Ｓ１２のビット数より大きい、つまり、デジタル画像出力信号Ｓ１２に比べてデジタル画像出力信号Ｓ１１の方がより高精細なデータであれば良く、必ずしもデジタル画像出力信号Ｓ１１がデジタル画像出力信号Ｓ１と同等のビット数ではない。例えば、デジタル画像出力信号Ｓ１１もデジタル画像出力信号Ｓ１２と同様なビット数の変換を行なう構成であって良い。

アクチュエータ１５は、ステッピングモーター、電圧を印可すると変形するピエゾ素子を利用し、駆動電流によりピエゾ素子の伸びと縮みの速度を異なるように振動させて行なうピエゾアクチュエータ又は静電アクチュエータなどであり、ＣＰＵ１３の制御により駆動することで、レンズ部１０における光学レンズの調整や絞り機構１０ａにおけるシャッター羽根の開閉動作を行なう。

Ｉ／Ｆ１６は、本体ユニット２から入力されるカメラモジュール１への制御信号を受信してＣＰＵ１３へ当該制御信号を出力するインターフェイスである。

本体ユニット２は、ＣＰＵ２１、記憶部２２、表示部２３、Ｓ／Ｐ変換部２４、Ｉ／Ｆ２５、特に図示しない利用者からの操作指示を受け付ける操作部及び同じく図示しない、携帯電話、ＰＤＡ又はＰＣなどの各種機能を実現する機能部を備える。

ＣＰＵ２１は、特に図示しない内部ＲＡＭや、制御プログラム、画像処理プログラム、及び各種データを格納するＲＯＭを備え、当該内部ＲＡＭの所定領域を作業領域として、制御プログラムを読み込んで順次実行することにより撮影装置１００の各部の統括制御を行なう。また、ＣＰＵ２１は、画像処理プログラムを読み込んで順次実行することにより、カメラモジュール１から入力されるデジタル画像データに対して各種画像処理を施す。

ＣＰＵ２１で行なわれる各種画像処理は、色変換や輝度調整などの各画素の変換処理、画像のアスペクト比の変換やトリミングなどの画像領域に対する変換処理、ＧＩＦやＪＰＥＧ、ＴＩＦＦ、ＢＭＰ等の規格に準拠した画像形式への変換処理又はＲＡＷデータ（ＲＧＢ信号）をＹＣｂＣｒ信号などの所定の信号への変換処理などである。

また、ＣＰＵ２１は、制御プログラムや利用者からの指示などにより、撮影による記録用デジタル画像データ（前述のデジタル画像出力信号Ｓ１１）又は表示用デジタル画像データ（前述のデジタル画像出力信号Ｓ１２）のいずれかの出力を指示する制御信号をカメラモジュール１に送信し、カメラモジュール１から送られてくる記録用／表示用のデジタル画像データに上述した各種画像処理を施して、記録の場合は記憶部２２へ記録用画像データを、表示の場合は表示用画像信号を表示部２３へ出力する。

なお、ＣＰＵ２１がカメラモジュール１に対して出力する記録用デジタル画像データ又は表示用デジタル画像データのいずれかの出力指示は、出力するデジタル画像データのビット数を指定する構成であっても良く、この場合は、記録用よりも表示用の方がビット数が低く指定された制御信号をカメラモジュール１に送信する。

記憶部２２は、揮発性メモリ、特に図示しない磁気的又は光学的な公知の読み取り／書込み装置により、着脱及びデータの読み書きが可能な磁気的・光学的記録媒体又は読み書きが可能な不揮発性メモリで構成する。記憶部２２は、上記構成により、カメラモジュール１で撮像されたデジタル画像データ又はその他の各種データや、ＣＰＵ２１が実行するプログラムを格納する。

表示部２３は、ＣＲＴ（Cathode Ray Tube）やＬＣＤ（Liquid Crystal Display）等により構成され、入力する表示用画像信号に基づいて画面に画像を表示する。

Ｓ／Ｐ変換部２４は、Ｐ／Ｓ変換部１４からシリアル転送されるデータ信号をパラレル通信のデータ信号に変換して、ＣＰＵ２１の指示に基づいた本体ユニット２の各部へ出力する。
Ｉ／Ｆ２５は、ＣＰＵ２１から入力されるカメラモジュール１への制御信号を出力するインターフェイスである。

以上のように、撮影装置１００は、ＣＰＵ２１からの制御指示に基づいて、カメラモジュール１で撮像した画像をデジタル画像データに変換してＰ／Ｓ変換部１４によりシリアル通信で本体ユニット２に送る際に、記憶部２２へ記録する際のデジタル画像出力信号Ｓ１１よりも表示部２３へ表示する際のデジタル画像出力信号Ｓ１２を低ビットに変換して出力する。

このため、撮影装置１００は、撮像した画像を記録する場合に比べて表示する場合のカメラモジュール１から本体ユニット２にシリアル転送するデジタル画像データのビット数を低ビットにする事が可能であり、シリアル通信により送信されるデジタル画像データのデータ量を減らすことができるため、撮像画像の表示において容易にフレームレートを向上することができる。

さらに、デジタル画像データに基づいた画像を本体ユニット２の表示部２３で表示する場合に、よりビット数の低いデジタル画像データをＣＰＵ２１で画像処理すれば良く、処理スピードを抑えることできるため、消費電力やノイズの発生を抑えることが可能となる。

なお、本実施の形態における記述は、本発明の一例を示すものであり、これに限定しない。本発明の実施の形態における撮影装置１００の細部構成及び細部動作に関しては、本発明の趣旨を逸脱しない範囲で適宜変更が可能である。

例えば、本体ユニット２からカメラモジュール１への制御信号の出力は、Ｉ／Ｆ２５及びＩ／Ｆ１６を介して行なう構成であるが、Ｓ／Ｐ変換部２４及びＰ／Ｓ変換部１４を利用したシリアル通信であっても良い。

また、本発明におけるカメラモジュール１はＣＣＤを用いた構成としたが、センサ部１１としてＣＭＯＳ（Complementary Metal Oxide Charge Semiconductor）を用いる構成であって良い。このＣＭＯＳを用いる場合は、センサ部１１にＡ／Ｄ変換部１２を加えて１チップとする構成や、その構成に更にＣＰＵ１３又はＰ／Ｓ変換部１４を加えて１チップとすることができるため、製造コストや基板サイズを抑えることが可能となる。

また、ＣＰＵ２１は、Ｓ／Ｐ変換部２４の機能をそのチップ上に備える構成や、画像処理用ＤＳＰ（Digital Signal Processor）を別に備えて画像処理をそのＤＳＰで行なうように制御する構成であっても良い。

本発明である撮影装置１００の機能的構成を模式的に示す図である。 Ｐ／Ｓ変換部１４が行なう変換を例示するグラフである。

符号の説明

１００ 撮影装置
１ カメラモジュール
１０ レンズ部
１０ａ 絞り機構
１１ センサ部
１２ Ａ／Ｄ変換部
１３ ＣＰＵ
１４ Ｐ／Ｓ変換部
１５ アクチュエータ
１６ Ｉ／Ｆ
２ 本体ユニット
２１ ＣＰＵ
２２ 記憶部
２３ 表示部
２４ Ｓ／Ｐ変換部
２５ Ｉ／Ｆ
Ｓ１、Ｓ１１、Ｓ１２ デジタル画像出力信号
Ａ 変換曲線

Claims (1)

1. 光学系から撮像面に入力される被写体像をデジタル画像データとしてシリアル通信により出力するカメラモジュールと、
   前記カメラモジュールから出力されるデジタル画像データに基づいた表示を行なう表示手段、及び前記カメラモジュールから出力されるデジタル画像データを記憶する記憶手段を有する本体ユニットと、を備える撮像装置において、
   前記記憶手段における記憶よりも前記表示手段における表示の方の前記デジタル画像データの出力におけるビット数を低ビットに変更する変更手段を備えたことを特徴とする撮像装置。

Images