JP2006284913A

JP2006284913A - Active matrix type display device

Info

Publication number: JP2006284913A
Application number: JP2005104645A
Authority: JP
Inventors: Kazuyoshi Komata; 一由小俣
Original assignee: Toshiba Matsushita Display Technology Co Ltd
Current assignee: Japan Display Central Inc
Priority date: 2005-03-31
Filing date: 2005-03-31
Publication date: 2006-10-19

Abstract

<P>PROBLEM TO BE SOLVED: To provide an active matrix type display device whose display quality is improved. <P>SOLUTION: The active matrix type display device has a plurality of pixel portions PX arranged in matrix in a display region on a substrate. Each pixel portion has a display element 16, a driving transistor 22 which controls a light emission current flowing to the display element, a switch 24 which is connected to a control terminal of the driving transistor and controls the driving transistor to turn ON and OFF, and a resistance element 30 which has a smaller resistance value than the display element and is connected to the display element in parallel. <P>COPYRIGHT: (C)2007,JPO&INPIT

Description

本発明は、アクティブマトリクス型表示装置に関する。 The present invention relates to an active matrix display device.

近年、薄型、軽量、低消費電力の特徴を活かして、液晶表示装置に代表される平面表示装置の需要が急速に伸びている。中でも、オン画素とオフ画素とを電気的に分離し、かつオン画素への映像信号を保持する機能を有する画素スイッチを各画素に設けたアクティブマトリクス型表示装置は、隣接画素間でのクロストークのない良好な表示品位が得られることから、携帯情報機器を始め、種々のディスプレイに利用されるようになってきた。 In recent years, the demand for flat display devices typified by liquid crystal display devices has been rapidly increased by taking advantage of the features of thinness, light weight, and low power consumption. In particular, an active matrix display device in which a pixel switch having a function of electrically separating an on pixel and an off pixel and holding a video signal to the on pixel is provided in each pixel has crosstalk between adjacent pixels. Since a good display quality without any problem can be obtained, it has come to be used for various displays including portable information devices.

このような平面型のアクティブマトリクス型表示装置として、自己発光素子を用いた有機エレクトロルミネセンス（ＥＬ）表示装置が注目され、盛んに研究開発が行われている。この有機ＥＬ表示装置は、薄型軽量化の妨げとなるバックライトを必要とせず、高速な応答性から動画再生に適し、さらに低温で輝度低下しないために寒冷地でも使用できるという特徴を備えている。 As such a flat-type active matrix display device, an organic electroluminescence (EL) display device using a self-luminous element has attracted attention, and research and development has been actively conducted. This organic EL display device does not require a backlight that obstructs the reduction in thickness and weight, has a feature that it can be used in a cold region because it is suitable for moving image reproduction because of its high-speed response, and it does not decrease in brightness at low temperatures. .

有機ＥＬ表示装置は、各画素に表示素子としての有機ＥＬ素子と、表示素子へ駆動電流を供給する画素回路とを含み、表示素子の発光輝度を制御することにより表示動作を行なう。このような有機ＥＬ表示装置として、電流信号により画素回路への画像情報を供給する方式が知られている（例えば、特許文献１）。 The organic EL display device includes an organic EL element as a display element for each pixel and a pixel circuit that supplies a drive current to the display element, and performs a display operation by controlling the light emission luminance of the display element. As such an organic EL display device, a method of supplying image information to a pixel circuit by a current signal is known (for example, Patent Document 1).

上記有機ＥＬ表示装置の画素回路は、例えば、有機ＥＬ素子に直列に接続された駆動トランジスタおよび出力スイッチ、駆動トランジスタのゲート−ドレイン間に接続され映像信号を取り込むスイッチトランジスタ等を備えている。これらの駆動トランジスタ、出力スイッチ、スイッチトランジスタは、例えば、薄膜トランジスタにより構成されている。
米国特許第６，３７３，４５４Ｂ１号明細書 The pixel circuit of the organic EL display device includes, for example, a drive transistor and an output switch connected in series to the organic EL element, a switch transistor connected between the gate and drain of the drive transistor, and the like for capturing a video signal. These drive transistors, output switches, and switch transistors are constituted by thin film transistors, for example.
US Pat. No. 6,373,454 B1

上記のように画素回路に用いられる薄膜トランジスタは、アーリー効果やキンク効果により、本来電流値が一定になる飽和領域でも電流値が一定せず、上昇する。その上昇率は、薄膜トランジスタを製造する際に生じるプロセスの変動に応じて変動する。また、上昇率は、薄膜トランジスタを流れる電流値が小さいほど大きくなる。そのため、例えば、Ｐチャネル薄膜トランジスタを駆動トランジスタに用いた回路構成では、画面の輝度を小さくするほど、すなわち、駆動トランジスタに流れる電流を小さくするほど、有機ＥＬ素子に供給される発光電流のバラツキが大きくなる。その結果、表示に不具合を生じ、表示品位が低下する。 As described above, the thin film transistor used in the pixel circuit has a current value that is not constant even in a saturation region in which the current value is originally constant due to the Early effect or the kink effect. The rate of increase varies according to the process variation that occurs when manufacturing the thin film transistor. The rate of increase increases as the value of the current flowing through the thin film transistor decreases. Therefore, for example, in a circuit configuration using a P-channel thin film transistor as a drive transistor, the variation in the emission current supplied to the organic EL element increases as the screen brightness decreases, that is, the current flowing through the drive transistor decreases. Become. As a result, the display is defective and the display quality is lowered.

また、従来の回路構成、動作タイミングで表示装置を動作させると、信号入力電流と、画面の輝度との関係は線形に近似される。しかし、この場合、人間の目は高輝度よりも低輝度をより視認するため、低輝度の画像を表示する際、不自然な画像に見えてしまう問題がある。
本発明は、上記課題に鑑みなされたもので、その目的は、表示品位の向上したアクティブマトリクス型表示装置を提供することにある。 Further, when the display device is operated with the conventional circuit configuration and operation timing, the relationship between the signal input current and the screen brightness is approximated linearly. However, in this case, since the human eye perceives low luminance more than high luminance, there is a problem that an unnatural image appears when a low luminance image is displayed.
The present invention has been made in view of the above problems, and an object thereof is to provide an active matrix display device with improved display quality.

上記課題を達成するため、この発明の態様に係るアクティブマトリクス型表示装置は、表示素子と、前記表示素子に流れる発光電流を制御する駆動トランジスタと、トランジスタにより形成され前記駆動トランジスタのゲートに接続される第１スイッチと、前記表示素子の抵抗値よりも小さな抵抗値を有し、前記第１スイッチのゲートに直列に接続されているとともに前記表示素子に並列に接続された抵抗要素と、を含み、基板上の表示領域にマトリクス状に配置された複数の画素部と、前記画素部の列毎に接続された複数の映像信号配線と、前記画素部の行毎に接続された複数の走査配線と、を備えている。 In order to achieve the above object, an active matrix display device according to an aspect of the present invention includes a display element, a drive transistor that controls a light-emitting current flowing through the display element, and a transistor formed by the transistor and connected to the gate of the drive transistor. And a resistance element having a resistance value smaller than the resistance value of the display element, connected in series to the gate of the first switch, and connected in parallel to the display element. A plurality of pixel portions arranged in a matrix in a display area on the substrate, a plurality of video signal wirings connected for each column of the pixel portions, and a plurality of scanning wirings connected for each row of the pixel portions. And.

本発明によれば、駆動トランジスタに大きな電流を流して発光動作を行うことができ、駆動トランジスタの特性に影響されることなく良好な表示が可能なアクティブマトリクス型表示装置を実現することができる。 According to the present invention, it is possible to realize an active matrix display device capable of performing a light emitting operation by flowing a large current through a driving transistor and capable of performing good display without being affected by characteristics of the driving transistor.

以下図面を参照しながら、この発明の第１の実施形態として、有機ＥＬ表示装置を例にとり詳細に説明する。
図１に示すように、有機ＥＬ表示装置は、例えば、１０型以上の大型アクティブマトリクス型表示装置として構成され、有機ＥＬパネル１０および有機ＥＬパネル１０を制御するコントローラ１２を備えている。 Hereinafter, an organic EL display device will be described in detail as a first embodiment of the present invention with reference to the drawings.
As shown in FIG. 1, the organic EL display device is configured as, for example, a large active matrix display device of 10 type or more, and includes an organic EL panel 10 and a controller 12 that controls the organic EL panel 10.

有機ＥＬパネル１０は、ガラス板等の光透過性を有する絶縁基板８、この絶縁基板上にマトリクス状に配列され表示領域１１を構成したｍ×ｎ個の表示画素ＰＸ、表示画素の行毎に接続されているとともにそれぞれ独立してｍ本ずつ設けられた第１走査線Ｓｇａ（１〜ｍ）および第２走査線Ｓｇｂ（１〜ｍ）、表示画素ＰＸの列毎に接続されたｎ本の映像信号配線Ｘ（１〜ｎ）、第１、第２走査線Ｓｇａ（１〜ｍ）、Ｓｇｂ（１〜ｍ）を表示画素の行毎に順次駆動する走査線駆動回路１４ａ、１４ｂ、および複数の映像信号配線Ｘ（１〜ｎ）を駆動する信号線駆動回路１５を備えている。走査線駆動回路１４ａ、１４ｂおよび信号線駆動回路１５は、表示領域１１の外側で絶縁基板８上に一体的に形成されている。 The organic EL panel 10 includes a light-transmitting insulating substrate 8 such as a glass plate, m × n display pixels PX arranged in a matrix on the insulating substrate and constituting a display region 11, and each display pixel row. The first scanning line Sga (1 to m) and the second scanning line Sgb (1 to m), which are connected and provided independently by m lines, and n lines connected to each column of the display pixels PX. Scan line drive circuits 14a and 14b for sequentially driving the video signal wiring X (1 to n), the first and second scan lines Sga (1 to m) and Sgb (1 to m) for each row of display pixels, and a plurality of scan line drive circuits 14a and 14b. Are provided with a signal line drive circuit 15 for driving the video signal wirings X (1 to n). The scanning line driving circuits 14 a and 14 b and the signal line driving circuit 15 are integrally formed on the insulating substrate 8 outside the display area 11.

画素部として機能する各表示画素ＰＸは、対向電極間に光活性層を備えた表示素子と、この表示素子に発光電流を供給する画素回路１８とを含んでいる。表示素子は、例えば自己発光素子であり、本実施形態では、光活性層として少なくとも有機発光層を備えた有機ＥＬ素子１６を用いている。 Each display pixel PX that functions as a pixel portion includes a display element having a photoactive layer between opposing electrodes, and a pixel circuit 18 that supplies a light emission current to the display element. The display element is, for example, a self-luminous element. In this embodiment, the organic EL element 16 including at least an organic light-emitting layer is used as a photoactive layer.

図２に表示画素ＰＸの等価回路を示す。画素回路１８は電流信号からなる映像信号に応じて有機ＥＬ素子１６の発光を制御する電流信号方式の画素回路であり、画素スイッチ２０、駆動トランジスタ２２、第１スイッチ２４、第２スイッチ２６、およびキャパシタとしての保持容量Ｃｓを備えている。画素スイッチ２０、駆動トランジスタ２２、第１スイッチ２４、第２スイッチ２６は、ここでは同一導電型、例えばＰチャネル型の薄膜トランジスタにより構成されている。本実施形態において、画素スイッチ２０、駆動トランジスタ２２、第１スイッチ２４、第２スイッチ２６をそれぞれ構成した薄膜トランジスタは全て同一工程、同一層構造で形成され、半導体層にポリシリコンを用いたトップゲート構造の薄膜トランジスタである。画素スイッチ２０、駆動トランジスタ２２、第１スイッチ２４、第２スイッチ２６の各々は、第１端子、第２端子、および制御端子を有し、本実施形態では、これらは、第１端子、第２端子、および制御端子をそれぞれソース、ドレイン、ゲートとしている。 FIG. 2 shows an equivalent circuit of the display pixel PX. The pixel circuit 18 is a current signal type pixel circuit that controls light emission of the organic EL element 16 in accordance with a video signal including a current signal, and includes a pixel switch 20, a drive transistor 22, a first switch 24, a second switch 26, and A holding capacitor Cs as a capacitor is provided. Here, the pixel switch 20, the driving transistor 22, the first switch 24, and the second switch 26 are configured by the same conductivity type, for example, a P-channel type thin film transistor. In the present embodiment, the thin film transistors constituting the pixel switch 20, the drive transistor 22, the first switch 24, and the second switch 26 are all formed in the same process and the same layer structure, and a top gate structure using polysilicon as a semiconductor layer. Thin film transistor. Each of the pixel switch 20, the driving transistor 22, the first switch 24, and the second switch 26 has a first terminal, a second terminal, and a control terminal. In the present embodiment, these are the first terminal, the second terminal, and the second terminal 26. The terminal and the control terminal are a source, a drain, and a gate, respectively.

駆動トランジスタ２２は、第１電圧電源線Ｖｄｄ１と基準電圧電源線Ｖｓｓとの間で有機ＥＬ素子１６と直列に接続され、映像信号に応じた電流量を有機ＥＬ素子に出力する。基準電圧電源線Ｖｓｓおよび第１電圧電源線Ｖｄｄ１は、例えば、−９Ｖおよび＋６Ｖの電位にそれぞれ設定される。保持容量Ｃｓは、駆動トランジスタ２２のソース、ゲート間に接続され、映像信号により決定される駆動トランジスタ２２のゲート制御電位を保持する。画素スイッチ２０は対応する映像信号配線Ｘ（１〜ｎ）と駆動トランジスタ２２のドレインとの間に接続され、そのゲートは対応する第１走査線Ｓｇａ（１〜ｍ）に接続されている。画素スイッチ２０は、第１走査線Ｓｇａ（１〜ｍ）から供給される制御信号Ｓａ（１〜ｍ）に応答して、対応する映像信号配線Ｘ（１〜ｎ）から映像信号を取り込む。 The drive transistor 22 is connected in series with the organic EL element 16 between the first voltage power supply line Vdd1 and the reference voltage power supply line Vss, and outputs a current amount corresponding to the video signal to the organic EL element. The reference voltage power supply line Vss and the first voltage power supply line Vdd1 are set to potentials of −9 V and +6 V, for example. The holding capacitor Cs is connected between the source and gate of the driving transistor 22 and holds the gate control potential of the driving transistor 22 determined by the video signal. The pixel switch 20 is connected between the corresponding video signal wiring X (1 to n) and the drain of the driving transistor 22, and its gate is connected to the corresponding first scanning line Sga (1 to m). The pixel switch 20 captures a video signal from the corresponding video signal wiring X (1 to n) in response to the control signal Sa (1 to m) supplied from the first scanning line Sga (1 to m).

第１スイッチ２４は、駆動トランジスタ２２のドレイン、ゲート間に接続され、そのゲートは、第１走査線Ｓｇａ（１〜ｍ）に接続されている。第１スイッチ２４は、第１走査線Ｓｇａ（１〜ｍ）からの制御信号Ｓａ（１〜ｍ）に応じてオン（導通状態）、オフ（非導通状態）され、駆動トランジスタ２２のゲート、ドレイン間の接続、非接続を制御するとともに、保持容量Ｃｓからの電流リークを規制する。 The first switch 24 is connected between the drain and gate of the drive transistor 22, and the gate thereof is connected to the first scanning line Sga (1 to m). The first switch 24 is turned on (conductive state) and turned off (non-conductive state) in response to a control signal Sa (1 to m) from the first scanning line Sga (1 to m), and the gate and drain of the drive transistor 22 In addition to controlling the connection and non-connection, the current leakage from the storage capacitor Cs is regulated.

出力スイッチとして機能する第２スイッチ２６は、駆動トランジスタ２２のドレインと有機ＥＬ素子１６の一方の電極、ここでは陽極、との間に接続され、そのゲートは第２走査線Ｓｇｂ（１〜ｍ）に接続されている。第２スイッチ２６は、第２走査線Ｓｇｂ（１〜ｍ）からの制御信号Ｓｂ（１〜ｍ）によりオン、オフ制御され、駆動トランジスタ２２と有機ＥＬ素子１６との接続、非接続を制御する。 The second switch 26 functioning as an output switch is connected between the drain of the drive transistor 22 and one electrode of the organic EL element 16, here the anode, and the gate thereof is the second scanning line Sgb (1 to m). It is connected to the. The second switch 26 is ON / OFF controlled by a control signal Sb (1-m) from the second scanning line Sgb (1-m), and controls connection / disconnection between the drive transistor 22 and the organic EL element 16. .

図３を参照して、駆動トランジスタ２２および有機ＥＬ素子１６の構成を詳細に説明する。
駆動トランジスタ２２を構成したＰチャネル型の薄膜トランジスタは、絶縁基板８上に形成されたポリシリコンからなる半導体層５０を備え、この半導体層はソース領域５０ａ、ドレイン領域５０ｂ、およびソース、ドレイン領域間に位置したチャネル領域５０ｃを有している。半導体層５０に重ねてゲート絶縁膜５２が形成され、このゲート絶縁膜上にゲート電極Ｇが設けられチャネル領域５０ｃと対向している。ゲート電極Ｇに重ねて層間絶縁膜５４が形成され、この層間絶縁膜上にソース電極（ソース）Ｓおよびドレイン電極（ドレイン）Ｄが設けられている。ソース電極Ｓおよびドレイン電極Ｄは、それぞれ層間絶縁膜５４およびゲート絶縁膜５２に貫通形成されたコンタクトを介して半導体層５０のソース領域５０ａおよびドレイン領域５０ｂにそれぞれ接続されている。駆動トランジスタ２２のドレイン電極Ｄは、層間絶縁膜５４上に形成された配線を介して第２スイッチ２６に接続されている。なお、画素スイッチ２０、第１スイッチ２４、第２スイッチ２６を構成する各薄膜トランジスタも上記と同一の構造に形成されている。 With reference to FIG. 3, the structure of the drive transistor 22 and the organic EL element 16 is demonstrated in detail.
The P-channel type thin film transistor that constitutes the driving transistor 22 includes a semiconductor layer 50 made of polysilicon formed on the insulating substrate 8, and this semiconductor layer is formed between the source region 50a, the drain region 50b, and the source and drain regions. It has a channel region 50c located. A gate insulating film 52 is formed over the semiconductor layer 50, and a gate electrode G is provided on the gate insulating film so as to face the channel region 50c. An interlayer insulating film 54 is formed over the gate electrode G, and a source electrode (source) S and a drain electrode (drain) D are provided on the interlayer insulating film. The source electrode S and the drain electrode D are connected to the source region 50a and the drain region 50b of the semiconductor layer 50 via contacts formed through the interlayer insulating film 54 and the gate insulating film 52, respectively. The drain electrode D of the drive transistor 22 is connected to the second switch 26 via a wiring formed on the interlayer insulating film 54. The thin film transistors constituting the pixel switch 20, the first switch 24, and the second switch 26 are also formed in the same structure as described above.

層間絶縁膜５４上には映像信号配線Ｘを含む複数の配線が設けられている。また、層間絶縁膜５４上にはソース電極Ｓ、ドレイン電極Ｄ、配線を覆って保護膜５６が形成されている。保護膜５６上には、親水膜５８、隔壁膜６０が順に積層されている。 A plurality of wirings including the video signal wiring X are provided on the interlayer insulating film 54. A protective film 56 is formed on the interlayer insulating film 54 so as to cover the source electrode S, the drain electrode D, and the wiring. On the protective film 56, a hydrophilic film 58 and a partition film 60 are laminated in this order.

有機ＥＬ素子１６は、ルミネセンス性有機化合物を含む有機発光層６４を陽極６２および陰極６６間に挟持した構造を有している。陽極６２は、ＩＴＯ（インジウム・ティン・オキサイド）等の透明電極材料から形成され、保護膜５６上に設けられている。親水膜５８および隔壁膜６０の内、陽極６２と対向した部分はエッチングにより除去されている。そして、陽極６２上に陽極バッファ層６３および有機発光層６４が形成され、更に、有機発光層６４および隔壁膜６０に重ねてバリウム・アルミ合金から成る陰極６６が積層されている。 The organic EL element 16 has a structure in which an organic light emitting layer 64 containing a luminescent organic compound is sandwiched between an anode 62 and a cathode 66. The anode 62 is made of a transparent electrode material such as ITO (indium tin oxide) and is provided on the protective film 56. Of the hydrophilic film 58 and the partition wall film 60, the part facing the anode 62 is removed by etching. An anode buffer layer 63 and an organic light emitting layer 64 are formed on the anode 62, and a cathode 66 made of barium / aluminum alloy is laminated on the organic light emitting layer 64 and the partition wall film 60.

このような構造の有機ＥＬ素子１６では、陽極６２から注入されたホールと、陰極６６から注入された電子とが有機発光層６４の内部で再結合したときに、有機発光層を構成する有機分子を励起して励起子を発生させる。この励起子が放射失活する過程で発光し、この光が有機発光層６４から透明な陽極６２および絶縁基板８を介して外部へ放出される。 In the organic EL element 16 having such a structure, when the holes injected from the anode 62 and the electrons injected from the cathode 66 recombine inside the organic light emitting layer 64, organic molecules constituting the organic light emitting layer are formed. Is excited to generate excitons. The excitons emit light in the process of radiation deactivation, and the light is emitted from the organic light emitting layer 64 to the outside through the transparent anode 62 and the insulating substrate 8.

ここで、陽極６２を第２スイッチ２６およびＰチャネル型の駆動トランジスタ２２を介して第１電圧電源線Ｖｄｄ１に接続し、陰極６６を基準電圧電源Ｖｓｓに接続する場合について説明したが、陰極６６を第２スイッチ２６のドレインを介して駆動トランジスタ２２のドレインに、陽極６２を基準電圧電源Ｖｓｓに接続してもよい。いずれの場合も光出射面側を透明導電材料で形成する必要があり、例えば陰極６６を光出射面側に配置する場合には、アルカリ土類金属、希土類金属を光透過性を有する程度に薄く形成することで達成できる。 Here, the case where the anode 62 is connected to the first voltage power supply line Vdd1 via the second switch 26 and the P-channel type driving transistor 22 and the cathode 66 is connected to the reference voltage power supply Vss has been described. The anode 62 may be connected to the reference voltage power supply Vss through the drain of the second switch 26 to the drain of the driving transistor 22. In either case, it is necessary to form the light emitting surface side with a transparent conductive material. For example, when the cathode 66 is disposed on the light emitting surface side, the alkaline earth metal and the rare earth metal are thin enough to have light transmittance. This can be achieved by forming.

図２に示すように、画素回路１８は、抵抗要素として機能するトランジスタ３０を備えている。トランジスタ３０は、例えば、Ｎチャネル型の薄膜トランジスタにより構成されている。この薄膜トランジスタは、半導体層にポリシリコンを用いたトップゲート構造の薄膜トランジスタとして構成されている。トランジスタ３０は、第１スイッチ２４のゲートに直列に接続されているとともに、有機ＥＬ素子１６に並列に接続されている。すなわち、トランジスタ３０は、第１端子、ここでは、ソースが第２電圧電源Ｖｄｄ２に接続され、第２端子、ここでは、ドレインが、第２スイッチ２６と有機ＥＬ素子１６との間に接続されている。また、ドランジスタ３０のドレインは制御端子であるゲートと短絡している。 As shown in FIG. 2, the pixel circuit 18 includes a transistor 30 that functions as a resistance element. The transistor 30 is composed of, for example, an N-channel thin film transistor. This thin film transistor is configured as a top gate thin film transistor using polysilicon as a semiconductor layer. The transistor 30 is connected in series to the gate of the first switch 24 and is connected in parallel to the organic EL element 16. That is, the transistor 30 has a first terminal, here the source is connected to the second voltage power supply Vdd2, and the second terminal, here the drain, is connected between the second switch 26 and the organic EL element 16. Yes. Further, the drain of the drain transistor 30 is short-circuited with the gate which is a control terminal.

トランジスタ３０の抵抗値は、有機ＥＬ素子１６の抵抗値に対して数分の１ないし数十分の１に設定されている。それにより、駆動トランジスタ２２から第２スイッチ２６を通して供給される発光電流は、有機ＥＬ素子１６とトランジスタ３０とに所定の比率で分配される。例えば、トランジスタ３０の抵抗値を有機ＥＬ素子１６の抵抗値に対して１０分の１に設定した場合、発光電流は、トランジスタ３０と有機ＥＬ素子とに対して１０対１の比率で分配される。 The resistance value of the transistor 30 is set to one-fifth to several tenths of the resistance value of the organic EL element 16. Thereby, the light emission current supplied from the drive transistor 22 through the second switch 26 is distributed to the organic EL element 16 and the transistor 30 at a predetermined ratio. For example, when the resistance value of the transistor 30 is set to 1/10 of the resistance value of the organic EL element 16, the light emission current is distributed to the transistor 30 and the organic EL element at a ratio of 10: 1. .

一方、図１に示すコントローラ１２は有機ＥＬパネル１０の外部に配置されたプリント回路基板上に形成され、走査線駆動回路１４ａ、１４ｂおよび信号線駆動回路１５を制御する。コントローラ１２は外部から供給されるデジタル映像信号および同期信号を受け取り、垂直走査タイミングを制御する垂直走査制御信号、および水平走査タイミングを制御する水平走査制御信号を同期信号に基づいて発生する。そして、コントローラ１２は、これら垂直走査制御信号および水平走査制御信号をそれぞれ走査線駆動回路１４ａ、１４ｂおよび信号線駆動回路１５に供給すると共に、水平および垂直走査タイミングに同期してデジタル映像信号を信号線駆動回路１５に供給する。 On the other hand, the controller 12 shown in FIG. 1 is formed on a printed circuit board disposed outside the organic EL panel 10 and controls the scanning line driving circuits 14 a and 14 b and the signal line driving circuit 15. The controller 12 receives a digital video signal and a synchronization signal supplied from the outside, and generates a vertical scanning control signal for controlling the vertical scanning timing and a horizontal scanning control signal for controlling the horizontal scanning timing based on the synchronizing signal. The controller 12 supplies the vertical scanning control signal and the horizontal scanning control signal to the scanning line driving circuits 14a and 14b and the signal line driving circuit 15, respectively, and outputs a digital video signal in synchronization with the horizontal and vertical scanning timings. This is supplied to the line drive circuit 15.

信号線駆動回路１５は水平走査制御信号の制御により各水平走査期間において順次得られる映像信号をアナログ形式に変換して映像信号電流Ｉ_{Ａ（１〜ｎ）}とし、複数の映像信号配線Ｘ（１〜ｎ）に並列的に供給する。映像信号電流Ｉ_{Ａ（１〜ｎ）}の電流量は、上述したトランジスタ３０の抵抗値と有機ＥＬ素子１６の抵抗値との比率、および有機ＥＬ素子１６に供給する発光電流に応じて決められる。例えば、トランジスタ３０および有機ＥＬ素子１６の抵抗値の比率を１対１０とした場合、映像信号電流Ｉ_{Ａ（１〜ｎ）}は有機ＥＬ素子１６に所望の発光電流を供給するのに必要な電流量の１１倍に相当する電流量に設定される。 The signal line driving circuit 15 converts the video signals sequentially obtained in each horizontal scanning period into the analog format under the control of the horizontal scanning control signal to form a video signal current I _{A (1 to n)} , and a plurality of video signal wires X (1 To n) in parallel. The amount of current of the video signal current I _{A (1 to n)} is determined according to the ratio between the resistance value of the transistor 30 and the resistance value of the organic EL element 16 and the light emission current supplied to the organic EL element 16. For example, when the ratio of the resistance values of the transistor 30 and the organic EL element 16 is _1:10 , the video signal current I _{A (1 to n)} is a current necessary for supplying a desired light emission current to the organic EL element 16. A current amount corresponding to 11 times the amount is set.

走査線駆動回路１４ａ、１４ｂは、シフトレジスタ、出力バッファ等を含み、外部から供給される水平走査スタートパルスを順次次段に転送し、出力バッファを介して各行の表示画素ＰＸに２種類の制御信号、すなわち、制御信号Ｓａ（１〜ｍ）、Ｓｂ（１〜ｍ）を供給する。これにより、各第１、第２走査線Ｓｇａ（１〜ｍ）、Ｓｇｂ（１〜ｍ）は、互いに異なる１水平走査期間において、それぞれ制御信号Ｓａ（１〜ｍ）、制御信号Ｓｂ（１〜ｍ）により駆動される。 The scanning line driving circuits 14a and 14b include a shift register, an output buffer, and the like, sequentially transfer a horizontal scanning start pulse supplied from the outside to the next stage, and control two types of display pixels PX in each row via the output buffer. Signals, that is, control signals Sa (1 to m) and Sb (1 to m) are supplied. Accordingly, the first and second scanning lines Sga (1 to m) and Sgb (1 to m) are respectively controlled by the control signal Sa (1 to m) and the control signal Sb (1 to 1) in one horizontal scanning period different from each other. m).

図４に走査線駆動回路１４ａ、１４ｂのタイミングチャートを示す。走査線駆動回路１４ａ、１４ｂは、例えば、スタート信号（ＳＴＶ１、ＳＴＶ２）とクロック（ＣＫＶ１、ＣＫＶ２）とから各水平走査期間に対応した１水平走査期間の幅（Ｔｗ−Ｓｔａｒｔａ）のパルスを生成し、そのパルスを制御信号Ｓａ（１〜ｍ）および制御信号Ｓｂ（１〜ｍ）として出力する。 FIG. 4 shows a timing chart of the scanning line driving circuits 14a and 14b. For example, the scanning line driving circuits 14a and 14b generate a pulse having a width of one horizontal scanning period (Tw-Starta) corresponding to each horizontal scanning period from a start signal (STV1, STV2) and a clock (CKV1, CKV2). The pulses are output as a control signal Sa (1 to m) and a control signal Sb (1 to m).

画素回路１８の動作は、映像信号書込み動作および発光動作に分けられる。図２に示すように、例えば、１行目の表示画素ＰＸの制御信号Ｓａ１が画素スイッチ２０および第１スイッチ２４をオン状態とするレベル（オン電位）、ここではローレベル、制御信号Ｓｂ１が第２スイッチ２６をオフ状態とするレベル（オフ電位）、ここではハイレベルとなる。これにより、画素スイッチ２０および第１スイッチ２４がオン（導通状態）、第２スイッチ２６がオフ（非導通状態）に切換えられ、映像信号書込み動作が開始される。 The operation of the pixel circuit 18 is divided into a video signal writing operation and a light emission operation. As shown in FIG. 2, for example, the control signal Sa1 of the display pixel PX in the first row is a level (on potential) that turns on the pixel switch 20 and the first switch 24, in this case, the low level, and the control signal Sb1 is the first level. 2 The level at which the switch 26 is turned off (off potential), here, the high level. Accordingly, the pixel switch 20 and the first switch 24 are turned on (conductive state), the second switch 26 is turned off (non-conductive state), and the video signal writing operation is started.

映像信号書込み期間において、信号線駆動回路１５から対応する映像信号配線Ｘ（１〜ｎ）に供給された映像信号電流Ｉ_{Ａ（１〜ｎ）}、例えば、映像信号電流Ｉ_Ａ１は画素スイッチ２０を介して、選択された表示画素ＰＸに供給される。 In the video signal writing period, the video signal current I _{A (1 to n)} , for example, the video signal current I _A1 supplied from the signal line driving circuit 15 to the corresponding video signal wiring X (1 to n) is supplied to the pixel switch 20. To the selected display pixel PX.

表示画素ＰＸにおいて、画素スイッチ２０および第１スイッチ２４はオン状態にあり、取り込まれた映像信号電流Ｉ_Ａ１は駆動トランジスタ２２に供給され駆動トランジスタ２２を書き込み状態とする。これにより、第１電圧電源線Ｖｄｄ１から駆動トランジスタ２２を通して映像信号配線Ｘ１に書き込み電流が流れ、映像信号電流Ｉ_Ａ１の電流量に対応した駆動トランジスタ２２のゲート、ソース間電位が保持容量Ｃｓに書き込まれる。 In the display pixel PX, the pixel switch 20 and the first switch 24 are in an on state, and the captured video signal current I _A1 is supplied to the drive transistor 22 to put the drive transistor 22 in a writing state. As a result, a write current flows from the first voltage power supply line Vdd1 to the video signal wiring X1 through the drive transistor 22, and the gate-source potential of the drive transistor 22 corresponding to the current amount of the video signal current I _A1 is written to the storage capacitor Cs. It is.

次に、制御信号Ｓａ１がハイレベル（オフ電位）となり、画素スイッチ２０および第１スイッチ２４がオフとなる。これにより、映像信号書込み動作が終了する。続いて、制御信号Ｓｂ１がローレベルとなり、第２スイッチ２６がオンとなる。これにより、発光動作が開始する。図５に示すように、発光期間において、駆動トランジスタ２２は、保持容量Ｃｓに書き込まれたゲート制御電圧により導通状態に維持され、第１電圧電源線Ｖｄｄ１から映像信号電流Ｉ_Ａ１に対応した電流量の発光電流を第２スイッチ２６側へ供給する。この発光電流は、第２スイッチ２６を通った後、有機ＥＬ素子１６とトランジスタ３０とに所定の比率で分配され供給される。分配の比率は、トランジスタ３０および有機ＥＬ素子１６の抵抗値の比率によって決められ、ここでは、発光電流は、例えば１：１０の比率で有機ＥＬ素子１６とトランジスタ３０とに分配される。有機ＥＬ素子１６には、駆動トランジスタ２２側から供給された発光電流に対し１／１０の発光電流が供給される。これにより有機ＥＬ素子１６が発光し、発光動作が開始される。そして、有機ＥＬ素子１６は、１フレーム期間後に、再び制御信号Ｓｂ１がオフ電位となるまで発光状態を維持する。 Next, the control signal Sa1 becomes a high level (off potential), and the pixel switch 20 and the first switch 24 are turned off. This completes the video signal writing operation. Subsequently, the control signal Sb1 becomes a low level, and the second switch 26 is turned on. Thereby, the light emission operation starts. As shown in FIG. 5, in the light emission period, the drive transistor 22 is maintained in a conductive state by the gate control voltage written in the storage capacitor Cs, and the current amount corresponding to the video signal current I _A1 from the first voltage power supply line Vdd1. Is supplied to the second switch 26 side. After passing through the second switch 26, the light emission current is distributed and supplied to the organic EL element 16 and the transistor 30 at a predetermined ratio. The distribution ratio is determined by the ratio of the resistance values of the transistor 30 and the organic EL element 16. Here, the light emission current is distributed to the organic EL element 16 and the transistor 30 at a ratio of 1:10, for example. The organic EL element 16 is supplied with a light emission current that is 1/10 of the light emission current supplied from the drive transistor 22 side. Thereby, the organic EL element 16 emits light, and the light emission operation is started. The organic EL element 16 maintains the light emission state until the control signal Sb1 becomes the off potential again after one frame period.

上記のように構成された有機ＥＬ表示装置によれば、有機ＥＬ素子１６に並列に接続されたトランジスタ３０は、有機ＥＬ素子の発光時、有機ＥＬ素子に供給される発光電流に応じて抵抗値が変化する可変抵抗成分として機能する。画素回路１８の駆動トランジスタ２２を通して供給される発光電流は、有機ＥＬ素子１６とトランジスタ３０との抵抗値の比率に応じて、有機ＥＬ素子とトランジスタ３０とに分配して供給される。そのため、駆動トランジスタ２２に流れる電流を、有機ＥＬ素子１６に供給される発光電流の数倍ないし数十倍にすることができる。駆動トランジスタ２２を構成している薄膜トランジスタのアーリー効果やキンク効果に起因する電流上昇率のバラツキは、トランジスタを流れる電流が大きいほど小さい。そのため、本実施形態のように、駆動トランジスタ２２に流れる電流を有機ＥＬ素子１６に供給される発光電流の数倍ないし数十倍と大きくすることにより、駆動トランジスタ２２の電流上昇率のバラツキを抑制し、有機ＥＬ素子に対してバラツキのない発光電流を供給することができる。その結果、表示画素ＰＸ間の輝度のバラツキを抑制し、表示品位の向上した良好な画像表示が可能となる。 According to the organic EL display device configured as described above, the transistor 30 connected in parallel to the organic EL element 16 has a resistance value according to the light emission current supplied to the organic EL element when the organic EL element emits light. It functions as a variable resistance component that changes. The light emission current supplied through the drive transistor 22 of the pixel circuit 18 is distributed and supplied to the organic EL element and the transistor 30 according to the ratio of the resistance values of the organic EL element 16 and the transistor 30. Therefore, the current flowing through the drive transistor 22 can be several times to several tens of times the light emission current supplied to the organic EL element 16. The variation in the current increase rate due to the Early effect and the kink effect of the thin film transistors constituting the drive transistor 22 is smaller as the current flowing through the transistor is larger. Therefore, as in the present embodiment, the current flowing through the drive transistor 22 is increased to several to several tens of times the light emission current supplied to the organic EL element 16, thereby suppressing variations in the current increase rate of the drive transistor 22. In addition, a light emission current without variation can be supplied to the organic EL element. As a result, it is possible to suppress the luminance variation between the display pixels PX and to display a good image with improved display quality.

また、トランジスタ３０の抵抗値は、供給される発光電流が大きいほど小さくなり、入力電流に対して二次曲線に沿って変化する。そのため、供給される発光電流と画面輝度との関係は、線形とならず、二次曲線となり、自然で高品位な画質を実現することができる。更に、本実施形態によれば、映像信号配線Ｘ（１〜ｎ）に供給する映像信号電流を従来に比べて数倍ないし数十倍に大きくすることができる。そのため、低階調表示の場合でも、映像信号配線Ｘ（１〜ｎ）の配線容量に起因する映像信号書き込み不足を防止し、表示不良、スジムラ、ざらつき感の視認を解消し、高品位の画像表示を行うことができる。 Further, the resistance value of the transistor 30 decreases as the supplied light emission current increases, and changes along a quadratic curve with respect to the input current. Therefore, the relationship between the supplied light emission current and the screen luminance is not linear but a quadratic curve, and natural and high-quality image quality can be realized. Furthermore, according to the present embodiment, the video signal current supplied to the video signal wiring X (1 to n) can be increased several times to several tens of times compared to the conventional case. Therefore, even in the case of low gradation display, video signal writing shortage due to the wiring capacity of the video signal wiring X (1 to n) is prevented, and display of poor display, unevenness, and roughness is eliminated, and a high-quality image is displayed. Display can be made.

次に、図６を参照して、この発明の第２の実施形態に係る有機ＥＬ表示装置について説明する。
第２の実施形態によれば、表示画素ＰＸを構成している画素回路１８は、抵抗要素として、トランジスタ３０に加えて抵抗素子３２を備えている。抵抗素子３２は、トランジスタ３０のソースと第２電圧電源Ｖｄｄ２との間に接続されている。抵抗素子３２は、例えば、不純物が注入されたライトリー・ドープド・ドレイン（ＬＤＤ）型のポリシリコンにより形成されている。 Next, an organic EL display device according to a second embodiment of the present invention will be described with reference to FIG.
According to the second embodiment, the pixel circuit 18 constituting the display pixel PX includes the resistance element 32 in addition to the transistor 30 as a resistance element. The resistance element 32 is connected between the source of the transistor 30 and the second voltage power supply Vdd2. The resistance element 32 is formed of, for example, lightly doped drain (LDD) type polysilicon into which impurities are implanted.

第２の実施形態において、有機ＥＬ表示装置の他の構成は前述した第１の実施形態と同一であり、同一の部分には同一の参照符号を付してその詳細な説明を省略する。
上記構成の第２の実施形態によれば、前述した第１の実施形態と同様の作用効果を得ることができる。また、抵抗要素としてトランジスタ３０および抵抗素子３２を用いることにより、有機ＥＬ素子１６に並列に接続された抵抗要素における抵抗値の選択範囲を拡大することが可能となり、駆動トランジスタ２２を流れる電流の大きさをより自由に設定可能となる。 In the second embodiment, other configurations of the organic EL display device are the same as those of the first embodiment described above, and the same reference numerals are given to the same portions, and the detailed description thereof is omitted.
According to the second embodiment having the above-described configuration, the same operational effects as those of the first embodiment described above can be obtained. Further, by using the transistor 30 and the resistance element 32 as the resistance element, it becomes possible to expand the selection range of the resistance value in the resistance element connected in parallel to the organic EL element 16, and the magnitude of the current flowing through the driving transistor 22 is increased. Can be set more freely.

図７に示すように、この発明の第３の実施形態によれば、表示画素ＰＸを構成している画素回路１８は、抵抗要素として、トランジスタに代えて抵抗素子３２を備えている。抵抗素子３２は、その一端が第２スイッチ２６と有機ＥＬ素子１６との間に接続され、他端が第２電圧電源Ｖｄｄ２に接続されている。抵抗素子３２は、例えば、不純物が注入されたライトリー・ドープド・ドレイン（ＬＤＤ）型のポリシリコンにより形成されている。 As shown in FIG. 7, according to the third embodiment of the present invention, the pixel circuit 18 constituting the display pixel PX includes a resistive element 32 instead of a transistor as a resistive element. One end of the resistance element 32 is connected between the second switch 26 and the organic EL element 16, and the other end is connected to the second voltage power supply Vdd2. The resistance element 32 is formed of, for example, lightly doped drain (LDD) type polysilicon into which impurities are implanted.

第３の実施形態において、有機ＥＬ表示装置の他の構成は前述した第１の実施形態と同一であり、同一の部分には同一の参照符号を付してその詳細な説明を省略する。上記構成の第３の実施形態によれば、前述した第１の実施形態と同様に、駆動トランジスタ２２に流れる電流を有機ＥＬ素子１６に供給される発光電流の数倍ないし数十倍と大きくすることができ、駆動トランジスタ２２の電流上昇率のバラツキを抑制し、有機ＥＬ素子に対してバラツキのない発光電流を供給することができる。これにより、表示画素ＰＸ間の輝度のバラツキを抑制し、表示品位の向上した良好な画像表示が可能となる。 In the third embodiment, the other configuration of the organic EL display device is the same as that of the first embodiment described above, and the same reference numerals are given to the same portions, and detailed description thereof is omitted. According to the third embodiment having the above-described configuration, the current flowing through the drive transistor 22 is increased several times to several tens of times the light emission current supplied to the organic EL element 16 as in the first embodiment. Thus, variation in the current increase rate of the drive transistor 22 can be suppressed, and a light emission current without variation can be supplied to the organic EL element. Thereby, variation in luminance between the display pixels PX can be suppressed, and good image display with improved display quality can be achieved.

次に、図８を参照して、この発明の第４の実施形態に係る有機ＥＬ表示装置について説明する。表示画素ＰＸを構成している画素回路１８は、抵抗要素として、Ｎチャンネル型の薄膜トランジスタからなるトランジスタ３０を備えている。トランジスタ３０は有機ＥＬ素子１６に並列に接続されている。すなわち、トランジスタ３０のソースは第２電圧電源Ｖｄｄ２に接続され、ドレインは、第２スイッチ２６と有機ＥＬ素子との間に接続されている。前述した第１の実施形態において、抵抗要素として機能するトランジスタ３０は、そのドレインとゲートとが短絡して設けられているが、第３の実施形態によれば、トランジスタ３０のゲートは、駆動トランジスタ２２のドレインと第２スイッチ２６のソースとの間に接続されている。 Next, an organic EL display device according to a fourth embodiment of the present invention will be described with reference to FIG. The pixel circuit 18 constituting the display pixel PX includes a transistor 30 formed of an N-channel thin film transistor as a resistance element. The transistor 30 is connected to the organic EL element 16 in parallel. That is, the source of the transistor 30 is connected to the second voltage power supply Vdd2, and the drain is connected between the second switch 26 and the organic EL element. In the first embodiment, the transistor 30 functioning as a resistance element is provided with its drain and gate short-circuited. According to the third embodiment, the gate of the transistor 30 is a drive transistor. 22 is connected between the drain of the second switch 26 and the source of the second switch 26.

第４の実施形態において、有機ＥＬ表示装置の他の構成は前述した第１の実施形態と同一であり、同一の部分には同一の参照符号を付してその詳細な説明を省略する。
上記構成の第４の実施形態によれば、前述した第１の実施形態と同様の作用効果を得ることができる。また、トランジスタ３０のゲートは駆動トランジスタ２２のドレインと第２スイッチ２６のソースとの間に接続されているため、第２スイッチ２６の電圧降下分だけ、ゲート電圧が高くなり、その分、トランジスタ３０の抵抗値を第１の実施形態におけるトランジスタ３０よりも低くすることができる。その結果、駆動トランジスタ２２に流れる発光電流を一層大きくすることが可能となる。 In the fourth embodiment, the other configuration of the organic EL display device is the same as that of the first embodiment described above, and the same reference numerals are given to the same portions, and detailed description thereof is omitted.
According to 4th Embodiment of the said structure, the effect similar to 1st Embodiment mentioned above can be acquired. Further, since the gate of the transistor 30 is connected between the drain of the driving transistor 22 and the source of the second switch 26, the gate voltage is increased by the voltage drop of the second switch 26. Can be made lower than that of the transistor 30 in the first embodiment. As a result, the light emission current flowing through the drive transistor 22 can be further increased.

図９に示す第５の実施形態のように、抵抗要素として、トランジスタ３０に加えて抵抗素子３２を設けても良い。抵抗素子３２は、トランジスタ３０のソースと第２電圧電源Ｖｄｄ２との間に接続されている。抵抗素子３２は、例えば、不純物が注入されたライトリー・ドープド・ドレイン（ＬＤＤ）型のポリシリコンにより形成されている。第５の実施形態において、有機ＥＬ表示装置の他の構成は前述した第４の実施形態と同一であり、同一の部分には同一の参照符号を付してその詳細な説明を省略する。 As in the fifth embodiment shown in FIG. 9, a resistance element 32 may be provided in addition to the transistor 30 as a resistance element. The resistance element 32 is connected between the source of the transistor 30 and the second voltage power supply Vdd2. The resistance element 32 is formed of, for example, lightly doped drain (LDD) type polysilicon into which impurities are implanted. In the fifth embodiment, the other configuration of the organic EL display device is the same as that of the above-described fourth embodiment, and the same reference numerals are given to the same portions, and detailed description thereof is omitted.

次に、図１０を参照して、この発明の第６の実施形態に係る有機ＥＬ表示装置について説明する。
本実施形態によれば、表示画素ＰＸを構成している画素回路１８は、抵抗要素として、抵抗回路３４を備えている。抵抗回路３４は、第１および第２トランジスタ３６ａ、３６ｂ、並びに第１、第２、第３定電流源３８ａ、３８ｂ、３８ｃを有している。第１および第２トランジスタ３６ａ、３６ｂはＰチャネル型の薄膜トランジスタにより形成されている。また、第１および第２トランジスタ３６ａ、３６ｂの各々は、第１端子、第２端子、制御端子を有し、本実施形態では、第１端子、第２端子、制御端子をそれぞれソース、ドレイン、ゲートとしている。 Next, with reference to FIG. 10, an organic EL display device according to a sixth embodiment of the present invention will be described.
According to the present embodiment, the pixel circuit 18 constituting the display pixel PX includes the resistance circuit 34 as a resistance element. The resistance circuit 34 includes first and second transistors 36a and 36b, and first, second, and third constant current sources 38a, 38b, and 38c. The first and second transistors 36a and 36b are formed of P-channel type thin film transistors. Each of the first and second transistors 36a and 36b has a first terminal, a second terminal, and a control terminal. In this embodiment, the first terminal, the second terminal, and the control terminal are a source, a drain, It is a gate.

第１および第２定電流源３８ａ、３８ｂはそれぞれ電圧電源線Ｖｄｄに接続され、それぞれＩ／２の電流を供給する。第３定電流源３８ｃは、基準電圧電源Ｖｓｓに接続され、Ｉの電流を供給する。第１トランジスタ３６ａは、ソースが第１定電流源３８ａに接続され、ドレインが第３定電流源３８ｃに接続されている。第１トランジスタ３６ａのゲートは、第２スイッチ２６と有機ＥＬ素子１６との間に接続されている。また、第１トランジスタ３６ａは、ドレインとゲートとが短絡し、導通状態に維持されている。 The first and second constant current sources 38a and 38b are respectively connected to the voltage power supply line Vdd and supply a current of I / 2. The third constant current source 38c is connected to the reference voltage power supply Vss and supplies the current I. The first transistor 36a has a source connected to the first constant current source 38a and a drain connected to the third constant current source 38c. The gate of the first transistor 36 a is connected between the second switch 26 and the organic EL element 16. In the first transistor 36a, the drain and the gate are short-circuited and maintained in a conductive state.

第２トランジスタ３６ｂは、ソースが第２定電流源３８ａに接続され、ドレインが第３定電流源３８ｃに接続されている。第２トランジスタ３６ｂのゲートは、第２電圧電源Ｖｄｄ２に接続されている。また、第２トランジスタ３６ｂは、ドレインとゲートとが短絡し、導通状態に維持されている。 The second transistor 36b has a source connected to the second constant current source 38a and a drain connected to the third constant current source 38c. The gate of the second transistor 36b is connected to the second voltage power supply Vdd2. In the second transistor 36b, the drain and the gate are short-circuited and maintained in a conductive state.

上記のように構成された抵抗回路３４の抵抗値は、有機ＥＬ素子１６の抵抗値に対して数分の１ないし数十分の１に設定されている。画素回路１８の駆動トランジスタ２２を流れる発光電流は、第２スイッチ２６を通った後、有機ＥＬ素子１６と抵抗回路３４とに所定の比率で分配され供給される。分配の比率は、有機ＥＬ素子１６および抵抗回路３４の抵抗値の比率によって決められ、ここでは、発光電流は、例えば１：１０の比率で有機ＥＬ素子１６と抵抗回路３４とに分配され、有機ＥＬ素子１６には、駆動トランジスタ２２側から供給された発光電流に対し１／１０の発光電流が供給される。これにより有機ＥＬ素子１６が発光し、発光動作が開始される。 The resistance value of the resistance circuit 34 configured as described above is set to a fraction of 1 to several tenths of the resistance value of the organic EL element 16. The light emission current flowing through the drive transistor 22 of the pixel circuit 18 passes through the second switch 26 and is then distributed and supplied to the organic EL element 16 and the resistance circuit 34 at a predetermined ratio. The distribution ratio is determined by the ratio of the resistance values of the organic EL element 16 and the resistance circuit 34. Here, the emission current is distributed to the organic EL element 16 and the resistance circuit 34 in a ratio of 1:10, for example. The EL element 16 is supplied with a light emission current that is 1/10 of the light emission current supplied from the drive transistor 22 side. Thereby, the organic EL element 16 emits light, and the light emission operation is started.

また、抵抗回路３４において、第１および第２定電流源３８ａ、３８ｂから供給された電流Ｉ／２はそれぞれ第１トランジスタ３６ａ、第２トランジスタ３６ｂを通って第３定電流源３８ｃに供給される。また、図１０（ｂ）に矢印で示すように、抵抗回路３４に分配された発光電流は、第１および第２トランジスタ３６ａ、３６ｂを順に流れ、第２電圧電源Ｖｄｄ２へ供給される。 In the resistance circuit 34, the current I / 2 supplied from the first and second constant current sources 38a and 38b is supplied to the third constant current source 38c through the first transistor 36a and the second transistor 36b, respectively. . Further, as indicated by an arrow in FIG. 10B, the light emission current distributed to the resistance circuit 34 sequentially flows through the first and second transistors 36a and 36b and is supplied to the second voltage power supply Vdd2.

第６の実施形態において、有機ＥＬ表示装置の他の構成は前述した第１の実施形態と同一であり、同一の部分には同一の参照符号を付してその詳細な説明を省略する。
上記構成の第６の実施形態によれば、前述した第１の実施形態と同様の作用効果を得ることができる。また、画素回路１８を構成する駆動トランジスタ２２、第１、第２スイッチ２４、２６、画素スイッチ２０と同様に、抵抗回路３４の第１および第２トランジスタ３６ａ、３６ｂをＰチャネル型の薄膜トランジスタによって形成することが可能となる。この場合、第１および第２トランジスタ３６ａ、３６ｂを画素回路１８を構成する配線や他の薄膜トランジスタと同時に同一工程にて形成することできる。そのため、製造コストの削減を図ることができるとともに、それぞれ特性の近似したトランジスタを用いて画磯回路を構成することが可能となり、有機ＥＬ素子１６への発光電流のばらつきを低減することができる。また、外部回路との接続点数を削減することができ、機械的な信頼性を向上させることができる。 In the sixth embodiment, the other configuration of the organic EL display device is the same as that of the first embodiment described above, and the same reference numerals are given to the same portions, and detailed description thereof is omitted.
According to the sixth embodiment having the above-described configuration, it is possible to obtain the same functions and effects as those of the first embodiment described above. Similarly to the driving transistor 22, the first and second switches 24 and 26, and the pixel switch 20 constituting the pixel circuit 18, the first and second transistors 36a and 36b of the resistor circuit 34 are formed by P-channel thin film transistors. It becomes possible to do. In this case, the first and second transistors 36a and 36b can be formed in the same process simultaneously with the wiring constituting the pixel circuit 18 and other thin film transistors. Therefore, the manufacturing cost can be reduced, and a thumbtack circuit can be configured using transistors having similar characteristics, and variations in the light emission current to the organic EL element 16 can be reduced. In addition, the number of connection points with an external circuit can be reduced, and mechanical reliability can be improved.

本発明は上記実施形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上記実施形態に開示されている複数の構成要素の適宜な組み合わせにより、種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。さらに、異なる実施形態にわたる構成要素を適宜組み合わせてもよい。 The present invention is not limited to the above-described embodiments as they are, and can be embodied by modifying the constituent elements without departing from the scope of the invention in the implementation stage. In addition, various inventions can be formed by appropriately combining a plurality of components disclosed in the embodiment. For example, some components may be deleted from all the components shown in the embodiment. Furthermore, constituent elements over different embodiments may be appropriately combined.

第１ないし第６の実施形態において、抵抗要素として機能するトランジスタ３０のドレインと第２スイッチ２６との間、あるいは、抵抗回路３４と第２スイッチ２６との間に更にスイッチを設け、このスイッチを走査線を介してオンオフ制御する構成としてもよい。この場合、例えば、高階調時はスイッチをオフ状態とし、トランジスタ３０あるいは抵抗回路３４を駆動トランジスタ２２と非接続状態とすることで、通常の発光電流とすることが可能となり、不所望な電力消費を低減することができる。 In the first to sixth embodiments, a switch is further provided between the drain of the transistor 30 functioning as a resistance element and the second switch 26 or between the resistor circuit 34 and the second switch 26. A configuration in which on / off control is performed via a scanning line may be employed. In this case, for example, when the gradation is high, the switch is turned off, and the transistor 30 or the resistor circuit 34 is disconnected from the driving transistor 22 so that a normal light emission current can be obtained. Can be reduced.

また、前述した実施形態において、薄膜トランジスタの半導体層は、ポリシリコンに限らず、アモルファスシリコンで構成することも可能である。表示画素を構成する自己発光素子は、有機ＥＬ素子に限定されず自己発光可能な様々な表示素子を適用可能である。 In the above-described embodiment, the semiconductor layer of the thin film transistor is not limited to polysilicon but can be composed of amorphous silicon. The self-luminous elements constituting the display pixels are not limited to organic EL elements, and various display elements capable of self-luminance are applicable.

図１は、本発明の第１の実施形態に係る有機ＥＬ表示装置を概略的に示す平面図である。FIG. 1 is a plan view schematically showing an organic EL display device according to the first embodiment of the present invention. 図２は、前記有機ＥＬ表示装置における表示画素の等価回路を示す平面図である。FIG. 2 is a plan view showing an equivalent circuit of display pixels in the organic EL display device. 図３は、前記有機ＥＬ表示装置の駆動トランジスタおよび有機ＥＬ素子を示す断面図である。FIG. 3 is a cross-sectional view showing a driving transistor and an organic EL element of the organic EL display device. 図４は、前記有機ＥＬ表示装置の走査線駆動回路における供給信号のタイミングチャートである。FIG. 4 is a timing chart of supply signals in the scanning line driving circuit of the organic EL display device. 図５は、前記有機ＥＬ表示装置における表示画素の等価回路を示す平面図である。FIG. 5 is a plan view showing an equivalent circuit of display pixels in the organic EL display device. 図６は、この発明の第２の実施形態に係る有機ＥＬ表示装置における表示画素の等価回路を示す平面図である。FIG. 6 is a plan view showing an equivalent circuit of the display pixel in the organic EL display device according to the second embodiment of the present invention. 図７は、この発明の第３の実施形態に係る有機ＥＬ表示装置における表示画素の等価回路を示す平面図である。FIG. 7 is a plan view showing an equivalent circuit of a display pixel in an organic EL display device according to the third embodiment of the present invention. 図８は、この発明の第４の実施形態に係る有機ＥＬ表示装置における表示画素の等価回路を示す平面図である。FIG. 8 is a plan view showing an equivalent circuit of a display pixel in an organic EL display device according to the fourth embodiment of the present invention. 図９は、この発明の第５の実施形態に係る有機ＥＬ表示装置における表示画素の等価回路を示す平面図である。FIG. 9 is a plan view showing an equivalent circuit of a display pixel in an organic EL display device according to the fifth embodiment of the present invention. 図１０は、この発明の第６の実施形態に係る有機ＥＬ表示装置における表示画素の等価回路および抵抗回路を示す平面図である。FIG. 10 is a plan view showing an equivalent circuit and a resistance circuit of a display pixel in an organic EL display device according to the sixth embodiment of the present invention.

Explanation of symbols

８…絶縁基板、１０…有機ＥＬパネル、１２…コントローラ、
１４ａ、１４ｂ…走査線駆動回路、１５…信号線駆動回路、１６…有機ＥＬ素子、
１８…画素回路、２０…画素スイッチ、２２…駆動トランジスタ、
２４…第１スイッチ、２６…第２スイッチ、３０…トランジスタ、
３２…抵抗素子、３４…抵抗回路、 8 ... Insulating substrate, 10 ... Organic EL panel, 12 ... Controller,
14a, 14b ... scanning line drive circuit, 15 ... signal line drive circuit, 16 ... organic EL element,
18 ... Pixel circuit, 20 ... Pixel switch, 22 ... Drive transistor,
24 ... 1st switch, 26 ... 2nd switch, 30 ... Transistor,
32 ... resistive element, 34 ... resistive circuit,

Claims

A display element, a drive transistor that controls a light emission current flowing through the display element, a switch that is connected to a control terminal of the drive transistor and controls conduction and non-conduction of the drive transistor, and is smaller than a resistance value of the display element A plurality of pixel portions each having a resistance value and connected in parallel to the display element, and arranged in a matrix in a display region on the substrate;
A plurality of video signal wirings connected to each column of the pixel unit;
A plurality of scanning lines connected to each row of the pixel portion;
An active matrix display device comprising:

The active matrix display device according to claim 1, wherein the resistance element includes a resistance element connected in parallel to the display element.

2. The active matrix display device according to claim 1, wherein the resistance element has a control terminal connected between the drive transistor and the display element, and includes a transistor connected in parallel to the display element. .

4. The active matrix display device according to claim 3, wherein the resistance element includes a resistance element connected in series to the transistor.

The resistance element includes a transistor having a first terminal, a second terminal, and a control terminal connected between the drive transistor and a display element, wherein the first terminal and the control terminal are short-circuited. 2. An active matrix display device according to 1.

The active matrix display device according to claim 5, wherein the resistance element includes a resistance element connected in series to the transistor.

The resistance element includes a resistance circuit connected in parallel to the display element, the resistance circuit including a first constant current source and a second constant current source connected in parallel;
A third constant current source connected in series to the first and second constant current sources;
And having a first terminal and a second terminal connected to the first constant current source and the third constant current source, respectively, and a control terminal connected between the display element and the drive transistor, A first transistor in which the first terminal and the control terminal are short-circuited;
The first terminal and the second terminal connected to the second constant current source and the third constant current source, respectively, and a control terminal connected to a voltage power source, and the first terminal and the control terminal are short-circuited. The active matrix display device according to claim 1, further comprising: a second transistor.

8. The active matrix display device according to claim 7, wherein the driving transistor is formed of a thin film transistor, and the first and second transistors are formed of a thin film transistor having the same conductivity type as the driving transistor.

Each of the pixel circuits includes an output switch connected in series with the display element and the drive transistor between voltage power supplies, a holding capacitor for holding a potential between the first terminal and the control terminal of the drive transistor, and a pixel unit 2. The active matrix display device according to claim 1, further comprising: a pixel switch that controls selection and non-selection of the driving transistor, wherein the second terminal of the driving transistor is connected to the video signal line through the pixel switch.

6. The active matrix display device according to claim 1, wherein the transistor and the driving transistor are formed of thin film transistors using polysilicon as a semiconductor layer. 7.

The active matrix display device according to claim 1, wherein the display element is a self-luminous element including an organic light emitting layer between opposed electrodes.