JP2006284768A

JP2006284768A - 画像表示装置

Info

Publication number: JP2006284768A
Application number: JP2005102775A
Authority: JP
Inventors: Yasutoku Higuchi; 泰徳樋口
Original assignee: Pioneer Electronic Corp
Current assignee: Pioneer Corp
Priority date: 2005-03-31
Filing date: 2005-03-31
Publication date: 2006-10-19
Also published as: US20060238451A1

Abstract

【課題】発光駆動シーケンス制御の誤動作を防止し、安定した制御を可能にする。
【解決手段】画像表示装置１は、複数のデータセットとこれらデータセットの各々に対応するデータフラグとを格納するメモリ３１と、同期信号に同期したタイミングに従ってメモリ３１からデータセットおよびこれに対応するデータフラグを読み出し、当該読み出されたデータフラグに基づいて前記データセットの有効性の有無を判別する制御部３０と、データセットの有効性が無いと判別されない限り、当該読み出されたデータセットに応じた種類の駆動パルスを駆動パルス生成回路１６，１７Ａ，１７Ｂに発生させる制御信号を供給する信号出力部３２と、を備える。
【選択図】図１

Description

本発明は、プラズマディスプレイなどの画像表示装置に関し、特に、シーケンス制御の安定化を可能にする画像表示装置に関する。

プラズマディスプレイは、対向する前面ガラス基板と背面基板との間に放電ガスが封入された放電空間を有している。前面ガラス基板の内面には、行方向に伸長する２本の帯状電極からなる行電極対が複数形成されており、背面基板の内面には、列方向に伸長する帯状の列電極が複数形成されている。各行電極対で１本の表示ラインを構成することができる。行電極対と列電極との交差点には、それぞれ、内部に蛍光体が塗布された複数個の表示セル（放電セル）が形成されており、放電空間を複数の領域に区画する。このようなプラズマディスプレイに画像を表示するときは、表示セル内に壁電荷が選択的に形成され、行電極対を通して表示セルに放電維持パルスが繰り返し印加される。この結果、壁電荷が形成された表示セルではガス放電（維持放電）が発生し、これにより生じた紫外線により表示セル内の蛍光体が励起され光を発することとなる。

一般に、プラズマディスプレイの駆動方式としては、１枚の画像に相当する１フィールドを複数のサブフィールドに分割し、各サブフィールドにおける発光維持期間の比率を２のべき乗に設定し、これらサブフィールドの組み合わせで多階調表示を行うというサブフィールド法が採用されている。たとえば、８個のサブフィールドＳＦ１，ＳＦ２，…，ＳＦ８の発光維持期間の比率（すなわち輝度の重み）をそれぞれ２⁰：２¹：２²：２³：２⁴：２⁵：２⁶：２⁷、すなわち１：２：４：８：１６：３２：６４：１２８に設定すれば、これらサブフィールドの組み合わせで多階調表示を実現することが可能である。

各サブフィールドは、たとえば、リセット期間とアドレス期間と放電維持期間とで構成されており、リセット期間では、表示セル内に残存している壁電荷を消去させる消去パルスが印加され、アドレス期間では、表示セル内に壁電荷を選択的に形成させるアドレスパルスが印加され、放電維持期間では、壁電荷が選択的に形成された表示セルを発光させるべく全表示セルに矩形波の放電維持パルスが繰り返し印加される。このような発光駆動シーケンスを制御する制御回路（図示せず）は、各期間で印加すべきパルスの波形データセットを不揮発性メモリ（図示せず）から読み出し、この波形データセットに従って、消去パルス、アドレスパルス若しくは放電維持パルスのいずれかを適切なタイミングで発生する。発光駆動シーケンス制御に関する技術は、たとえば、特許文献１（特開２００３−２８８０４２号公報）に開示されている。

制御回路は、同期信号に応じて発光駆動シーケンスを制御し得るが、同期周波数に異常が発生したり、異常な多重割り込み（割り込み処理中に他の割り込みが発生すること）が発生したりして誤動作を起こす場合がある。かかる場合、たとえば、制御回路は、本来読み出すべき波形データとは異なる不定データを不揮発性メモリから読み出し、その不定データに基づいて発光駆動制御を実行して誤動作を起こすという問題がある。
特開２００３−２８８０４２号公報

上記に鑑みて本発明の目的は、発光駆動シーケンス制御の誤動作を防止し、安定した制御を可能にする画像表示装置を提供することである。

上記目的を達成すべく、請求項１に係る発明は、映像信号に対応した同期信号に同期したタイミングにて複数種類の駆動パルスの各々を発生する駆動パルス生成回路と、前記駆動パルスの種類およびその生成タイミングに応じて各々が発光する複数の表示セルを含む表示パネルと、を有する画像表示装置であって、複数のデータセットと前記データセットの各々に対応するデータフラグとを格納するメモリと、前記同期信号に同期したタイミングに従って前記メモリから前記データセットおよびこれに対応するデータフラグを読み出し、当該読み出されたデータフラグに基づいて前記データセットの有効性の有無を判別する制御部と、前記データセットの有効性が無いと判別されない限り、当該読み出されたデータセットに応じた種類の駆動パルスを前記駆動パルス生成回路に発生させる制御信号を供給する信号出力部と、を備えることを特徴としている。

以下、本発明に係る種々の実施例について説明する。

図１は、本発明に係る一実施例であるプラズマディスプレイ（画像表示装置）１の構成を概略的に示すブロック図である。このプラズマディスプレイ１は、表示パネル（プラズマディスプレイパネル）２と、表示パネル２内の表示セル（放電セル）ＣＬ，…，ＣＬに各種駆動パルスを供給するアドレス電極ドライバ１６および維持電極ドライバ１７Ａ，１７Ｂとを備えている。プラズマディスプレイ１は、さらに、Ａ／Ｄ変換器（ＡＤＣ）１０，データ変換部１１，階調処理部１２，駆動データ生成部１３，メモリ回路１４およびコントローラ２１を備えている。コントローラ２１は、外部から供給される同期信号（水平同期信号と垂直同期信号を含む。）およびクロック信号を用いて処理ブロック１１，１２，１３，１４，１６，１７Ａ，１７Ｂの動作を制御する。なお、アドレス電極ドライバ１６と維持電極ドライバ１７Ａ，１７Ｂとで駆動パルス生成回路が構成される。

Ａ／Ｄ変換器１０は、アナログ入力映像信号をサンプリングし量子化することでデジタル映像信号ＤＤを生成してこれをデータ変換部１１に供給する。データ変換部１１は、所定の特性曲線に従ってデジタル映像信号ＤＤに逆ガンマ変換を施して得た補正映像信号ＰＤを階調処理部１２に与える。階調処理部１２は、補正映像信号ＰＤに誤差拡散処理およびディザ処理を施して得た補正映像信号ＰＤｓを駆動データ生成部１３に供給する。

駆動データ生成部１３は、補正映像信号ＰＤｓから駆動データ信号ＧＤを生成しこれをメモリ回路１４に供給する。メモリ回路１４は、供給された駆動データ信号ＧＤを内部のバッファメモリ（図示せず）に一時的に記憶する一方、当該バッファメモリに記憶されている駆動データ信号をサブフィールド単位で読み出しアドレス電極ドライバ１６に供給する。アドレス電極ドライバ１６は、メモリ回路１４から供給されたフィールドデータ信号ＳＤに基づいてアドレスパルスを発生しこれらアドレスパルスをアドレス電極Ｄ₁〜Ｄ_mに印加する。

表示パネル２は、面状に且つマトリクス状に配列されている複数の表示セルＣＬ，ＣＬ，…と、アドレス電極ドライバ１６からＹ方向に伸長するｍ本（ｍは２以上の整数）のアドレス電極Ｄ₁，Ｄ₂，…，Ｄ_mと、第１維持電極ドライバ１７Ａから、Ｙ方向と直交するＸ方向に伸長するｎ本（ｎは２以上の整数）の帯状の維持電極Ｌ₁，Ｌ₂，…，Ｌ_nと、第２維持電極ドライバ１７Ｂから−Ｘ方向に伸長するｎ本の帯状の維持電極Ｓ₁，Ｓ₂…，Ｓ_nとを有する。本実施例では、１本のアドレス電極Ｄ_p（ｐは１〜ｍの整数）で１本の列電極が構成され、２本の維持電極Ｌ_qと維持電極Ｓ_q（ｑは１〜ｎの整数）とで１本の行電極対が構成され、各行電極対に沿って１本の表示ラインが形成される。アドレス電極Ｄ_pと行電極対とは表示パネル２の基板（図示せず）の厚み方向に離間している。アドレス電極Ｄ₁，…，Ｄ_mと行電極対との交差点にはそれぞれ表示セルＣＬ，…，ＣＬが形成されている。各表示セルＣＬは、所定の発光色を持つ蛍光体を有し、行電極対とアドレス電極Ｄ_pとの間に放電空間を有する。これら表示セルＣＬ，…の複数個で１個の画素セルが構成される。

コントローラ２１は、所定の発光駆動シーケンスに従って発光駆動制御を実行する。図２に、発光駆動シーケンスの一例を概略的に示す。図２を参照すると、映像信号の１フィールドの表示期間は、表示順に連続的に配列されたＭ個（Ｍは２以上の整数）のサブフィールドＳＦ₁〜ＳＦ_Mの期間（サブフィールド期間）で構成されており、サブフィールドＳＦ₁〜ＳＦ_Mの各々は、アドレス期間Ｔｗと維持期間Ｔｉを有している。先頭のサブフィールドＳＦ₁のみが、アドレス期間Ｔｗの前にリセット期間Ｔｒを有している。サブフィールドＳＦ₁，ＳＦ₂，ＳＦ₃，…，ＳＦ_Mには、それぞれ、２⁰，２¹，２²，…，２^Mの重みに比例する発光維持期間Ｔｉ，Ｔｉ，Ｔｉ，…，Ｔｉが割り当てられている。

サブフィールドＳＦ₁のリセット期間Ｔｒでは、全ての表示セルＣＬ，…にガス放電が生起させられ、全ての表示セルＣＬ，…に壁電荷が蓄積される。続くアドレス期間Ｔｗでは、維持電極ドライバ１７Ａは、走査パルスを順次維持電極Ｌ₁〜Ｌ_nに印加する一方、アドレス電極ドライバ１６は、走査パルスと同期したアドレスパルスをアドレス電極Ｄ₁，…，Ｄ_mに印加する。この結果、表示セルＣＬ，…に選択的にガス放電（消去アドレス放電）が起こり、壁電荷が選択的に消去させられる。壁電荷が消去されずに蓄積されている表示セルＣＬが次の維持期間Ｔｉで発光させられる。維持期間Ｔｉでは、維持電極ドライバ１７Ａおよび１７Ｂが、それぞれ、維持電極Ｌ₁，…，Ｌ_nおよび維持電極Ｓ₁，…，Ｓ_nに、互いに極性の異なる放電維持パルスを割り当てられた回数だけ繰り返し印加する。この結果、壁電荷が蓄積されている表示セルＣＬに維持放電が繰り返し起こり、表示セルＣＬ内の蛍光体が励起されて発光することとなる。続くサブフィールドＳＦ₂〜ＳＦ_Mの各々で、アドレス期間Ｔｗでは、表示セルＣＬ，…に選択的にガス放電（消去アドレス放電）が生起され、壁電荷が選択的に消去させられる。また、維持期間Ｔｉでは、壁電荷が蓄積されている表示セルＣＬに、当該サブフィールドに割り当てられた回数の維持放電が繰り返し生起させられる。このような発光駆動シーケンスにより、Ｍ＋１階調表示が可能となる。

コントローラ２１は、上記の如き発光駆動シーケンスを制御するシーケンス制御回路として、マイコン（制御部）３０、不揮発性メモリからなるメモリ３１および信号出力回路３２からなる回路群を含む。メモリ３１は、図３に示されるが如き記憶領域を有しており、サブフィールドＳＦ₁〜ＳＦ_Mの各々で印加されるべき駆動パルスの複数種類のデータセットを格納している。たとえば、サブフィールドＳＦ₁用の波形データセットとして、リセットパルスの波形データセットＲＰと、アドレスパルスの波形データセットＷＰと、放電維持パルスの波形データセットＳＰ，ＳＰ，…とが格納されている。また、サブフィールドＳＦ₂の波形データセットとして、アドレスパルスの波形データセットＷＰと放電維持パルスの波形データセットＳＰ，…とが格納されている。波形データセットＲＰ，ＷＰ，ＳＰ，…の各々には、各波形データセットの有効性の有無を示すデータフラグＤＦが付加されている。シーケンス制御に使用されない記憶領域には不定データＵＤが格納されている。

マイコン３０は、垂直同期信号およびクロック信号に同期したタイミングにてアドレスデータＡＤをメモリ３１に供給する一方、アドレス電極ドライバ１６，維持電極ドライバ１７Ａ，１７Ｂに駆動パルスを発生させる制御信号を生成する旨指示する信号ＩＳを、信号出力回路３２に与える。これに応じてメモリ３１は、アドレスデータＡＤで指定された記憶領域のデータセットＤＳと当該データセットＤＳに対応するデータフラグＤＦとを読み出しこれらを信号出力回路３２に与える。信号出力回路３２は、データセットＤＳに基づいて制御信号を生成し、これら制御信号をアドレス電極ドライバ１６，維持電極ドライバ１７Ａ，１７Ｂにそれぞれ供給する。

信号出力回路３２は、自己の動作状態を示す動作フラグＯＦを発生し、この動作フラグＯＦをマイコン３０に供給している。動作フラグＯＦは「０」または「１」のいずれか一方の値を持つ。動作フラグＯＦの値「１」は信号出力回路３２の動作状態を示し、動作フラグＯＦの値「０」は信号出力回路３２の非動作状態を示すものである。このような動作フラグＯＦをマイコン３０は所定時間間隔で或いはリアルタイムに監視し、たとえば、垂直同期信号の１周期（垂直同期期間）を超えて動作フラグＯＦが連続的に「１」の値をとり続けた場合、すなわち、垂直同期期間を超えて信号出力回路３２が連続的に制御信号を発生し続けている場合には、信号出力回路３２の出力を停止させる。

また、信号出力回路３２は、メモリ３１から読み出されたデータフラグＤＦに応じて、このデータフラグＤＦが示す状態に応じた「０」または「１」のいずれか一方のデータフラグ値ＤＦＳをマイコン３０に返している。マイコン３０は、データフラグ値ＤＦＳを所定時間間隔で或いはリアルタイムに監視し、データフラグ値ＤＦＳが「１」であれば、データセットＤＳの有効性有りと判別し、データフラグ値ＤＦＳが「１」となる期間中には垂直同期信号をマスクする。一方、マイコン３０は、データフラグ値ＤＦＳが「０」であれば、データセットＤＳは有効性無しと判別して、信号出力回路３２に対して制御信号の供給を停止させる。

図４は、上記シーケンス制御回路の動作を概略的に説明するためのタイミングチャートである。このタイミングチャートには、垂直同期信号ＶＤ，ＶＤｅ、データフラグ値ＤＦＳおよび動作フラグＯＦが示されている。データフラグ値ＤＦＳの「０」または「１」に応じて、それぞれ、その信号レベルは低レベルまたは高レベルとなる。また、動作フラグＯＦの値の「０」または「１」に応じて、それぞれ、その信号レベルは低レベルまたは高レベルとなる。

発光駆動シーケンス制御が正常に実行されているとき、垂直同期信号ＶＤの立ち下がりエッジに応じて、マイコン３０は、メモリ３１からデータセットＤＳとデータフラグＤＦとを読み出させる。データフラグ値ＤＦＳが「１」から「０」に変化すると、これに応じてマイコン３０は、信号出力回路３２に指令ＩＳを発して制御信号の供給を停止させる。一方、データフラグ値ＤＦＳが「０」から「１」に変化すると、これに応じてマイコン３０は、信号出力回路３２に指令ＩＳを発して制御信号の出力を許可する。したがって、データフラグ値ＤＦＳが「１」となる期間に、信号出力回路３２は「１」の値（高レベル）を持つ動作フラグＯＦを供給する一方、データフラグ値ＤＦＳが「０」となる期間には、信号出力回路３２は「０」の値（低レベル）を持つ動作フラグＯＦを供給する。

ノイズなどの阻害要因によって歪んだ疑似パルスＮＰを持つ垂直同期信号ＶＤｅがコントローラ２１に供給されたときでも（時刻Ｔ０）、データフラグ値ＤＦＳが「１」となる期間中には垂直同期信号ＶＤｅがマスクされているので、マイコン３０が疑似パルスＮＰに応じて誤動作することが防止される。

また、時刻Ｔ１以後であってデータフラグ値ＤＦＳが「０」となる期間には、マイコン３０は、信号出力回路３２に指令ＩＳを発して制御信号の出力を停止させる、換言すれば、信号出力回路３２の動作を停止させるので、メモリ３１から不定データが読み出されてもこの不定データに応じた信号出力回路３２の誤動作からアドレス電極ドライバ１６，維持電極ドライバ１７Ａ，１７Ｂを保護することが可能になる。

以上の通り、本実施例の画像表示装置は、データフラグＤＦに基づいてデータセットＤＳの有効性が無いと判別しない限り、読み出されたデータセットＤＳに応じた種類の駆動パルスを発生するので、発光駆動シーケンス制御の誤動作を防止でき、制御の安定化を図ることができる。

なお、本実施例は、好ましい形態として、全ての波形データセットの各々にデータフラグＤＦを付加するものであるが、本発明ではこれに限らない。たとえば、所定数の波形データセット毎に１つのデータフラグＤＦを付加してもよいし、或いは、サブフィールド毎に複数の波形データセットに１つのデータフラグＤＦを付加してもよい。

本発明に係る一実施例であるプラズマディスプレイ（画像表示装置）の構成を概略的に示すブロック図である。発光駆動シーケンスの一例を概略的に示す図である。メモリの記憶領域を模式的に示す図である。シーケンス制御回路の動作を概略的に説明するためのタイミングチャートである。

符号の説明

１プラズマディスプレイ（画像表示装置）
２表示パネル
２１コントローラ
３０マイコン（マイクロコンピュータ）
３１メモリ
３２信号出力回路

Claims

映像信号に対応した同期信号に同期したタイミングにて複数種類の駆動パルスの各々を発生する駆動パルス生成回路と、前記駆動パルスの種類およびその生成タイミングに応じて各々が発光する複数の表示セルを含む表示パネルと、を有する画像表示装置であって、
複数のデータセットと前記データセットの各々に対応するデータフラグとを格納するメモリと、
前記同期信号に同期したタイミングに従って前記メモリから前記データセットおよびこれに対応するデータフラグを読み出し、当該読み出されたデータフラグに基づいて前記データセットの有効性の有無を判別する制御部と、
前記データセットの有効性が無いと判別されない限り、当該読み出されたデータセットに応じた種類の駆動パルスを前記駆動パルス生成回路に発生させる制御信号を供給する信号出力部と、
を備えることを特徴とする画像表示装置。
請求項１記載の画像表示装置であって、前記制御部は、前記データセットの有効性が無いと判別したときに前記信号出力部に対して前記制御信号の供給を停止させることを特徴とする画像表示装置。
請求項１または２記載の画像表示装置であって、前記制御部は、前記データセットの有効性が有ると判別している期間には前記同期信号をマスクすることを特徴とする画像表示装置。
請求項１から３のうちのいずれか１項に記載の画像表示装置であって、前記表示パネルはプラズマディスプレイパネルであることを特徴とする画像表示装置。