JP2006276949A - 情報処理装置および情報処理方法 - Google Patents
情報処理装置および情報処理方法 Download PDFInfo
- Publication number
- JP2006276949A JP2006276949A JP2005090798A JP2005090798A JP2006276949A JP 2006276949 A JP2006276949 A JP 2006276949A JP 2005090798 A JP2005090798 A JP 2005090798A JP 2005090798 A JP2005090798 A JP 2005090798A JP 2006276949 A JP2006276949 A JP 2006276949A
- Authority
- JP
- Japan
- Prior art keywords
- power
- main cpu
- information processing
- sub cpu
- cpu
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Power Sources (AREA)
Abstract
【課題】電源切断処理時にHDDのヘッドを退避することができる情報処理装置を提供すること。
【解決手段】メインCPU10から電源切断指示の入力を受けて電源切断の処理を実行する電源制御部50を備える情報処理装置が提供される。まず、メインCPU10と同一の内部バス31に接続されるサブCPU20から、メインCPU10に電源切断要求を出力する。そして、メインCPU10から電源切断要求に対する応答がない場合、サブCPU20から電源制御部50に電源切断指示を出力する。次に、電源制御部50に電源切断を指示する場合に、サブCPU20からハードディスクドライブ36にヘッド退避コマンドを出力する。
【選択図】 図1
【解決手段】メインCPU10から電源切断指示の入力を受けて電源切断の処理を実行する電源制御部50を備える情報処理装置が提供される。まず、メインCPU10と同一の内部バス31に接続されるサブCPU20から、メインCPU10に電源切断要求を出力する。そして、メインCPU10から電源切断要求に対する応答がない場合、サブCPU20から電源制御部50に電源切断指示を出力する。次に、電源制御部50に電源切断を指示する場合に、サブCPU20からハードディスクドライブ36にヘッド退避コマンドを出力する。
【選択図】 図1
Description
この発明は、情報処理端末の電源を制御する情報処理装置および情報処理方法に関し、特にメインCPUから応答がない場合に電源切断を制御する情報処理装置および情報処理方法に関する。
マルチメディア処理を行う情報処理端末は、メインCPUとサブCPUからなる複数のCPUにより構成されている場合がある。ここで、電源切断処理を実行する場合、メインCPUにより電源切断に関する処理を実行し、サブCPUには電源を切断することを通知して、電源切断部で電源を切断するものがある。
しかしメインCPUは、負荷の高い処理を実行する場合、暴走してしまう可能性がある。この場合、サブCPUからメインCPUに問い合わせし、暴走している場合にサブCPUから電源切断に関連する一連の処理を実行する。
メインCPUとサブCPUとの間で通信を行い、サブCPUが異常であるかどうかの検出を行い、異常であった場合には、ホストCPUが外部へ連絡するとともに、サブCPUにリセットをかける技術が開示されている(たとえば、特許文献1参照。)。しかし、これは情報処理端末の異常時に外部に対して連絡するだけであり、強制的に電源をオフにして、情報処理端末の安全を保つものではない。
メインCPUが暴走しているときには、サブCPUから電源切断処理を実行するが、このときハードディスクドライブ(HDD)はメインCPUによって制御されているので、ハードディスクドライブには電源切断が通知されない。したがって、電源切断処理時にHDDのヘッドを退避させられないという問題が挙げられる。HDDのヘッドを退避させずに突然HDDへの電源供給を切断した場合、HDDに記録されたデータを破壊したり、HDDのヘッドおよびHDD自体の耐久性を低下させていくことになる。
この発明は、上述した従来技術による問題点を解消するため、電源切断処理時にHDDのヘッドを退避することができる情報処理装置および情報処理方法を提供することを目的とする。
上述した課題を解決するため、本発明にかかる情報処理装置は、電源切断指示の入力を受けて電源切断の処理を実行する電源切断手段と、前記電源切断手段に前記電源切断指示を出力するメインCPUと、前記メインCPUに電源切断要求を出力し、前記メインCPUから該電源切断要求に対する応答がない場合、前記電源切断手段に前記電源切断指示を出力するサブCPUと、前記メインCPUおよび前記サブCPUと同一のバスに接続されるハードディスクドライブを備え、前記サブCPUは、前記電源切断手段に電源切断を指示する場合に、前記ハードディスクドライブにヘッドを退避させることを特徴とする。
また、前記サブCPUは、内部に電源切断に関する情報を格納するレジスタを備え、前記メインCPUは、前記レジスタにアクセスして前記電源切断に関する情報を読み出し、前記電源切断に関する情報が電源切断を要求する情報の場合、前記電源切断手段に前記電源切断指示を出力してもよい。
また、前記サブCPUは、前記メインCPUの処理に対する割り込み要求を前記メインCPUに出力し、前記メインCPUは、該割り込み要求に応答して前記レジスタにアクセスしてもよい。
また、前記サブCPUは、前記メインCPUに電源切断要求を出力した後にタイマーのカウントを開始し、該タイマーが所定のカウント値をカウントするまでに、前記メインCPUが前記レジスタへのアクセスを開始しない場合に、前記電源切断手段に前記電源切断指示を出力してもよい。
また、前記メインCPUおよび前記サブCPUによるアクセスを調停する調停手段をさらに備え、該調停手段は、前記サブCPUによる前記ハードディスクドライブへのアクセスを、前記メインCPUによる前記ハードディスクドライブへのアクセスよりも優先させてもよい。
また、本発明にかかる情報処理方法は、メインCPUから電源切断指示の入力を受けて電源切断の処理を実行する電源切断部を備える情報処理装置の情報処理方法であって、前記メインCPUと同一のバスに接続されるサブCPUから、前記メインCPUに電源切断要求を出力する工程と、前記メインCPUから該電源切断要求に対する応答がない場合、前記サブCPUから前記電源切断部に電源切断指示を出力する工程と、前記電源切断部に電源切断を指示する場合に、前記サブCPUからハードディスクドライブにヘッド退避コマンドを出力する工程と、を含むことを特徴とする。
以下に添付図面を参照して、この発明にかかる情報処理装置および情報処理方法の好適な実施の形態を詳細に説明する。
図1は、情報処理端末の構成を説明するブロック図である。この図1に示すように、本実施の形態に係る情報処理端末は、メインCPU10とサブCPU20の、2つの中央演算処理装置を備えている。
メインCPU10は、内部バス31を介して、RAM32と、ROM34と、HDD(ハードディスクドライブ)36と、外部記憶装置装着部38とに接続されている。外部記憶装置装着部38には、例えば、メモリカードなどの外部記憶装置が装着される。メインCPU10は、内部バス31を介して接続される各部にアクセスすることによりデータを読み出し、演算処理を実行し、各部への演算結果の書き込みを実行する。電源切断時には、メインCPU10が、電源制御部50に指示信号を出力することにより、電源切断処理を実行する。
サブCPU20には、電源SW(スイッチ)44から制御信号が入力されている。また、本体温度検出部40と電池温度検出部42からの電源切断信号が入力される。サブCPU20の主要な処理はI/Oの管理であり、たとえばキー入力がされた場合、キー入力がされたことをメインCPU10に通知する。また、サブCPU20は、内部バス31を介して、RAM32と、ROM34と、HDD(ハードディスクドライブ)36と、外部記憶装置装着部38とに接続されている。内部バス31を介した各部への処理はサブCPU20の主要な動作ではないが、特定の条件が満たされた場合に処理を実行する。
サブCPU20には、レジスタ22が内蔵されている。レジスタ22には、電源を切断するか否かの判定に用いるデータが格納されている。電源を切断する場合にはサブCPU20がメインCPU10に割り込み要求を入力し、メインCPU10がレジスタ22のデータを読み出すことによって電源の切断処理を実行する。ここでメインCPU10が暴走などによって電源の切断処理が実行できない場合、サブCPU20がレジスタ22のデータを読み出すことによって電源の切断処理を実行する。このとき、HDD36にヘッド退避コマンドを出力することにより、HDD36のヘッドを退避させる。
HDD36は、データを記憶する磁気メディアと、この磁気メディアにデータの読み書きをする磁気ヘッドをもつ。磁気ヘッドはHDD36に備えられたアームによって動かされ、磁気ヘッドは、アームにより磁気メディアの目的の位置に移動する。HDD36を使用しない間は、磁気ヘッドを保護すべく、退避させておく必要がある。ヘッド退避の必要がある場合、ヘッド退避コマンドの入力を受けることにより磁気ヘッドを退避させる。
また、HDD36への電源が直に切られる場合に自動的にヘッドを退避させる構成を採用する場合には、安全性優先で高速でヘッドを退避させることになる。その場合、ヘッドに対する衝撃も大きくなる。そこで、HDD36への電源供給が止まる前にヘッド退避コマンドを出力することにより、ヘッドをゆっくり退避させることができる。その結果、ヘッドに対する衝撃を減らすことができ、また衝撃が減る結果、ヘッドの許容退避回数を必要以上に減らさなくて済み、ハードディスクの耐久性を向上させることができる。
調停回路39は、アクセス権を調停する回路であり、内部バス31に接続されている。メインCPU10とサブCPU20はともに同一の内部バス31に接続されており、たとえばHDD36にアクセスする場合、メインCPU10とサブCPU20のどちらかに、HDD36へのアクセスを制限しなければならない。そこで、調停回路39は、メインCPU10がアクセスする場合には、メインCPU10にアクセス権を確保し、サブCPU20がアクセスする場合には、サブCPU20にアクセス権を確保する。調停回路39は、HDD36についてだけではなく、RAM32、ROM34および外部記憶装着部38へのアクセス権も調停する。
また、調停回路39は、メインCPU10とサブCPU20がHDD36へのアクセスに関して競合する場合には、サブCPU20によるアクセスを優先させることができる。それにより、メインCPU10がHDD36を拘束してしまってHDD36のヘッド退避ができない場合でも、調停回路39は、サブCPU20によるHDD36へのアクセスを優先させる。そして、電源切断処理にあたって、サブCPU20は、メインCPU10の状態によらずにHDD36のヘッドを退避させることができる。
本体温度検出部40は、この情報処理端末本体の温度を検出し、温度が電源を切断すべき水準を超えた場合に、電源切断信号をサブCPU20に出力する。電池温度検出部42は、電池52の温度を検出し、温度が電源を切断すべき水準を超えた場合に、電源切断信号をサブCPU20に出力する。
本体温度検出部40と電池温度検出部42は、それぞれ、サーミスタにより構成することができる。本体温度検出部40および電池温度検出部42においては、それぞれ本体の温度異常であると判断する温度、および電池の温度異常であると判断する温度が設定されている。
すなわち、本体温度検出部40は、検出された温度が設定範囲(例えば、5℃〜45℃)を超えた場合には、本体の温度異常であると判断し、電源切断信号を出力する。同様に、電池温度検出部42は、検出された温度が設定範囲(例えば、5℃〜55℃)を超えた場合には、電池52の温度異常であると判断し、電源切断信号を出力する。本体温度検出部40および電池温度検出部42からの電源切断信号の出力により、サブCPU20を介して電源切断処理が実行される。
電源SW44は、この情報処理端末に設けられている、ユーザが操作するためのスイッチである。ユーザは、この情報処理端末の電源のオン/オフ操作をする場合には、この電源SW44を切り替える。電源SW44の出力はサブCPU20に入力され、電源の切断が指示された場合に、サブCPU20を介して電源切断処理が実行される。
電源制御部50は、電池52から、この情報処理端末の各部に電源を供給するか、それとも遮断するかを、切り替える制御部である。この電源制御部50がオンになると、この情報処理端末の各部に電源が供給されるが、電源制御部50がオフになると、すべての電源が遮断され、この情報処理端末自体がオフになる。
この電源制御部50は、例えば、FETなどのスイッチにより構成されており、このFETのゲートに制御信号を印加することにより、オン/オフが切り替わるように構成されている。すなわち、メインCPU10又はサブCPU20から、電源オフ実行要求を受信した場合には、FETをオンにして、電源ラインをグランドに落とすことにより、電源をオフにする。
図2は、サブCPUに内蔵されるレジスタの構成を説明する説明図である。図2(a)〜(c)に示されるように、レジスタ22は、8ビットずつの格納領域を3つ備えている。図2(a)は、レジスタ22の格納領域のうち、D00〜D07を示す。このうち、D07がMSB(most significant bit)であり、D00がLSB(least significant bit)である。図2(b)は、レジスタ22の格納領域のうち、D20〜D27を示す。このうち、D27がMSB(most significant bit)であり、D20がLSB(least significant bit)である。図2(c)は、レジスタ22の格納領域のうち、D40〜D47を示す。このうち、D47がMSB(most significant bit)であり、D40がLSB(least significant bit)である。
図3は、レジスタに格納されるデータの概要を説明する説明図である。D00〜D07は、図2(a)で示される領域のデータである。D00は、キー入力があったか否かを示す。1の場合はキー入力があり、0の場合はキー入力がなかった場合を示す。D01〜D04は予約済みの領域である。D05は、本体温度の状態を示し、1の場合は本体温度に異常があり、0の場合は電源温度に異常がない場合を示す。D06は、電源温度の状態を示し、1の場合は電源温度に異常があり、0の場合は電源温度に異常がない場合を示す。D07は、電源OFF要求を示し、1の場合は電源OFFの要求があり、0の場合は電源OFFの要求がない場合を示す。D20〜D27は、図2(b)で示される領域のデータであり、これらの各データはキーコードを示している。
D40〜D47は、図2(c)で示される領域のデータである。D40〜D43は本体温度を示すデータである。D40〜D43によって4ビットのデータが構成されるので、16進数で0〜F(10進数で0〜15)のデータを示すことができる。ここで、本体温度が正常な場合、このデータは0〜7(16進数)で示され、0がこの中で最も温度が低い状態で、7がこの中でもっとも温度が高い状態である。本体温度が異常な場合、このデータは8〜F(16進数)で示され、8がこの中で最も温度が低い状態で、Fがこの中でもっとも温度が高い状態である。
D44〜D47は電池温度を示すデータである。D44〜D47によって4ビットのデータが構成されるので、16進数で0〜F(10進数で0〜15)のデータを示すことができる。ここで、電池温度が正常な場合、このデータは0〜7(16進数)で示され、0がこの中で最も温度が低い状態で、7がこの中でもっとも温度が高い状態である。電池温度が異常な場合、このデータは8〜F(16進数)で示され、8がこの中で最も温度が低い状態で、Fがこの中でもっとも温度が高い状態である。
図4は、HDDヘッド退避の処理を説明するフローチャートである。まず、サブCPU20は、メインCPU10に電源オフを要求する(ステップS401)。すなわち、メインCPU10の処理に割り込みを入れることにより、メインCPU10が電源切断処理に移行するように要求する。
次に、サブCPU20は、メインCPU10からACK信号の返答があったか否かを判定する(ステップS402)。ACK信号がなかった場合(ステップS402:No)、その時点でメインCPU10が暴走状態であると判断されるので、ステップS406に進む。ACK信号があった場合(ステップS402:Yes)、サブCPU20は、タイマーをスタートさせる(ステップS403)。タイマーで時間を計測することにより、メインCPU10への割り込み処理から経過した時間を計測することができる。
次に、サブCPU20は、メインCPU10からのレジスタ22のアクセスがあったかどうかを判定する(ステップS404)。アクセスがあった場合(ステップS404:Yes)、メインCPU10は正常に動作していると判断されるので、一連の処理を終了する。アクセスがなかった場合(ステップS404:No)、タイムアウトしたか否かを判定する(ステップS405)。タイムアウトしていない場合(ステップS405:No)、ステップS404に戻り、タイムアウトするまで一連の処理を繰り返す。
タイムアウトした場合(ステップS405:Yes)、ACK信号の返答はあってもメインCPU10は暴走していると判断されるので、次にHDD36のヘッド退避処理を実行する(ステップS406)。HDD36の退避処理が終了したのち、電源を切断し(ステップS407)、一連の処理を終了する。
メインCPU10の暴走としてはいくつか挙げられる。たとえばメインCPU10が内部での演算を終了させることができないなど、暴走が内部的なものが挙げられる。この場合、ACK信号を出力させることができないので、ステップS402でNo判定がなされ、電源切断処理に移行することができる。
一方で、暴走が内部的なものにとどまらず、ACK信号を返信するなどの外部への出力を伴う場合もある。この場合、ステップS402でYes判定がされる。しかし、ACK信号を返してもその後レジスタ22へのアクセスに移行しないので、タイマーによる時間の経過を待って、その間にアクセスがない場合は、暴走しているものと判定して電源切断処理に移行することができる。
以上説明したように、メインCPUが暴走しているときであっても、サブCPUによって電源の切断処理に移行することができる。その場合に突然電源を落としてしまうのではなく、サブCPUからHDDに対して、電源切断時にヘッド退避コマンドを送る。したがって、HDDのヘッドを退避させた上で電源を切断することができる。その結果、メインCPUの暴走により電源を切断する場合でも、HDDのヘッドを保護した上で電源切断処理に移行することができる。
10 メインCPU、20 サブCPU、22 レジスタ、31 内部バス、32 RAM、34 ROM、36 HDD、38 外部記憶装着部、39 調停回路、40 本体温度検出部、42 電池温度検出部、44 電源SW、50 電源制御部、52 電池
Claims (6)
- 電源切断指示の入力を受けて電源切断の処理を実行する電源切断手段と、
前記電源切断手段に前記電源切断指示を出力するメインCPUと、
前記メインCPUに電源切断要求を出力し、前記メインCPUから該電源切断要求に対する応答がない場合、前記電源切断手段に前記電源切断指示を出力するサブCPUと、
前記メインCPUおよび前記サブCPUと同一のバスに接続されるハードディスクドライブを備え、
前記サブCPUは、前記電源切断手段に電源切断を指示する場合に、前記ハードディスクドライブにヘッドを退避させることを特徴とする情報処理装置。 - 前記サブCPUは、内部に電源切断に関する情報を格納するレジスタを備え、
前記メインCPUは、前記レジスタにアクセスして前記電源切断に関する情報を読み出し、前記電源切断に関する情報が電源切断を要求する情報の場合、前記電源切断手段に前記電源切断指示を出力することを特徴とする請求項1に記載の情報処理装置。 - 前記サブCPUは、前記メインCPUの処理に対する割り込み要求を前記メインCPUに出力し、前記メインCPUは、該割り込み要求に応答して前記レジスタにアクセスすることを特徴とする請求項2に記載の情報処理装置。
- 前記サブCPUは、前記メインCPUに電源切断要求を出力した後にタイマーのカウントを開始し、該タイマーが所定のカウント値をカウントするまでに、前記メインCPUが前記レジスタへのアクセスを開始しない場合に、前記電源切断手段に前記電源切断指示を出力することを特徴とする請求項2または3に記載の情報処理装置。
- 前記メインCPUおよび前記サブCPUによるアクセスを調停する調停手段をさらに備え、該調停手段は、前記サブCPUによる前記ハードディスクドライブへのアクセスを、前記メインCPUによる前記ハードディスクドライブへのアクセスよりも優先させることを特徴とする請求項1〜4のいずれか一つに記載の情報処理装置。
- メインCPUから電源切断指示の入力を受けて電源切断の処理を実行する電源切断部を備える情報処理装置の情報処理方法であって、
前記メインCPUと同一のバスに接続されるサブCPUから、前記メインCPUに電源切断要求を出力する工程と、
前記メインCPUから該電源切断要求に対する応答がない場合、前記サブCPUから前記電源切断部に電源切断指示を出力する工程と、
前記電源切断部に電源切断を指示する場合に、前記サブCPUからハードディスクドライブにヘッド退避コマンドを出力する工程と、
を含むことを特徴とする情報処理方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005090798A JP2006276949A (ja) | 2005-03-28 | 2005-03-28 | 情報処理装置および情報処理方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005090798A JP2006276949A (ja) | 2005-03-28 | 2005-03-28 | 情報処理装置および情報処理方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006276949A true JP2006276949A (ja) | 2006-10-12 |
Family
ID=37211694
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005090798A Withdrawn JP2006276949A (ja) | 2005-03-28 | 2005-03-28 | 情報処理装置および情報処理方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2006276949A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013250616A (ja) * | 2012-05-30 | 2013-12-12 | Lenovo Singapore Pte Ltd | 補助記憶装置の電力を停止する方法およびコンピュータ |
JP2014026373A (ja) * | 2012-07-25 | 2014-02-06 | Canon Inc | 情報処理装置、情報処理装置の制御方法、及びプログラム |
US9235421B2 (en) | 2012-03-30 | 2016-01-12 | Brother Kogyo Kabushiki Kaisha | Systems, methods, and non-transitory, computer-readable media for performing image processing using controllers that perform distinct functions |
-
2005
- 2005-03-28 JP JP2005090798A patent/JP2006276949A/ja not_active Withdrawn
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9235421B2 (en) | 2012-03-30 | 2016-01-12 | Brother Kogyo Kabushiki Kaisha | Systems, methods, and non-transitory, computer-readable media for performing image processing using controllers that perform distinct functions |
JP2013250616A (ja) * | 2012-05-30 | 2013-12-12 | Lenovo Singapore Pte Ltd | 補助記憶装置の電力を停止する方法およびコンピュータ |
JP2014026373A (ja) * | 2012-07-25 | 2014-02-06 | Canon Inc | 情報処理装置、情報処理装置の制御方法、及びプログラム |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100708128B1 (ko) | 낸드 플래시 메모리 제어 장치 및 방법 | |
US20170277471A1 (en) | Non-volatile memory apparatus and operating method thereof | |
US7523229B2 (en) | Memory protection during direct memory access | |
US9336130B2 (en) | Methods, systems, and computer readable media for providing basic input/output system (BIOS) data and non-BIOS data on the same non-volatile memory | |
US20210141555A1 (en) | Method and apparatus for presearching stored data | |
JP2006276949A (ja) | 情報処理装置および情報処理方法 | |
EP3885888B1 (en) | Parallel overlap management for commands with overlapping ranges | |
US20030056141A1 (en) | Control method used in and-gate type system to increase efficiency and lengthen lifetime of use | |
JP4616586B2 (ja) | メモリ初期化制御装置 | |
US11740799B2 (en) | Storage system and input and output control method | |
KR20230112362A (ko) | 데이터 처리 시스템 및 그 동작 방법과, 이를 위한 스토리지 장치 | |
US7805572B2 (en) | Cache pollution avoidance | |
KR100525537B1 (ko) | 인터럽트를 이용한 응용 프로그램의 에러검출장치 및 방법. | |
JP2009093225A (ja) | ストレージ制御装置、方法及びプログラム並びにストレージ装置 | |
EP0864983A2 (en) | Computer system including memory adress management circuit for protecting memory from illegal writing | |
JP7242928B2 (ja) | ストレージシステム及び入出力制御方法 | |
JPS6074059A (ja) | 記憶装置アクセス制御方式 | |
TWI309773B (en) | Memory accessing system and method | |
JP2009054116A (ja) | メモリシステムおよび情報処理装置 | |
JP5087884B2 (ja) | データ処理ユニット、およびこれを使用したデータ処理装置 | |
JP5949330B2 (ja) | 情報処理装置、情報処理方法 | |
US8837077B1 (en) | Computer system and controlling method for hard disk | |
JP2003345515A (ja) | ディスク制御装置、ストレージシステム、及びその制御方法 | |
JP2004086985A (ja) | ディスク記憶装置 | |
JPH0449442A (ja) | メモリブロック管理ユニット |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20070404 |
|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20080603 |