JP7242928B2 - ストレージシステム及び入出力制御方法 - Google Patents

Description

本発明は、ストレージシステムに関する。

ストレージシステムは、コントローラと複数の記憶ドライブを有する。コントローラは、バックエンドスイッチを介して複数の記憶ドライブと接続される。コントローラ及び記憶ドライブとの間の通信規格としては、一般的に、ＳＡＳ（Ｓｅｒｉａｌ Ａｔｔａｃｈｅｄ ＳＣＳＩ）が用いられる。ＳＡＳの通信路には、各プロトコルの通信処理を行う専用のインタフェースが必要となる。ＳＡＳの通信路を有するストレージシステムは、不正なデータの書き込み等を防止できるため、高い信頼性を実現できる。

近年、新たな通信規格の一つとして、Ｎｏｎ－Ｖｏｌａｔｉｌｅ Ｍｅｍｏｒｙ Ｅｘｐｒｅｓｓ（ＮＶＭｅ）が用いられている。ＮＶＭｅを採用したストレージシステムでは、コントローラと記憶ドライブとがＰＣＩ Ｅｘｐｒｅｓｓバス（ＰＣＩｅバス）（ＰＣＩ Ｅｘｐｒｅｓｓ及びＰＣＩｅは登録商標、以下同じ）を介して接続される。記憶ドライブはコントローラに含まれるメモリに直接アクセスできる。ＮＶＭｅを用いることによってＳＡＳプロトコルの処理が不要になるため、ＩＯ処理の性能を向上させることが期待できる。

ＮＶＭｅを採用したストレージシステムでは、ＳＡＳプロトコルのような信頼性を確保するための制御が行われないため、記憶ドライブからの不正データの転送を抑止することができない。これに対して、特許文献１に記載の技術が知られている。

特許文献１には、キャッシュ領域に対する不正なデータの書き込みによるデータの破壊を回避するために、必要に応じてＩＯページテーブルを書き換えて記憶ドライブからのアクセスを制御する方法が記載されている。

国際公開第２０１７／１９５３２４号

特許文献１に記載の制御を用いたデータの読出処理では、コントローラが、バッファデータエリアへデータを書き込むように記憶ドライブを制御し、その後、バッファデータエリアからキャッシュエリアにデータを書き込んだ後、ホストにデータを送信する。

前述のような処理では、読出処理においてメモリへのデータの書き込みが２回行われており、メモリ帯域の消費量が多いという課題がある。したがって、データ転送の高速化が阻害される。

本発明は、信頼性が高く、かつ、データ転送が高速なストレージシステムを実現することを目的とする。

本願において開示される発明の代表的な一例を示せば以下の通りである。すなわち、入出力要求を受け、データ入出力処理を行う第１演算装置、及び前記第１演算装置に接続される第１メモリを有するコントローラと、第２演算装置、及び前記第２演算装置に接続される第２メモリを有するアクセラレータと、データを記憶する複数の記憶ドライブと、を備えるストレージシステムであって、前記第１演算装置は、データの読み出しを前記記憶ドライブに指示し、前記記憶ドライブは、前記データを読み出して、前記第２メモリに格納し、前記第２演算装置は、前記第２メモリに格納されたデータに対して、オプション処理として前記データの誤りを確認するための処理及び前記データを加工するための処理の少なくともいずれかを実行し、前記第１メモリに格納し、前記第１演算装置は、前記第１メモリに格納されたデータを、前記データにかかる読出要求の要求元に送信する。

本発明によれば、信頼性が高く、かつ、データ転送が高速なストレージシステムを実現できる。上記した以外の課題、構成及び効果は、以下の実施例の説明により明らかにされる。

実施例１の計算機システムの構成の一例を示す図である。 実施例１のメモリ空間管理テーブルの一例を示す図である。 実施例１のメモリアクセス許可テーブルの一例を示す図である。 実施例１のストレージコントローラが実行する初期化処理の一例を説明するフローチャートである。 実施例１のストレージシステムがドライブからユーザデータを読み出す場合に実行する処理の流れを説明するシーケンス図である。 実施例１のストレージコントローラがドライブに格納されるデータを読み出す場合に実行する処理の一例を説明するフローチャートである。 実施例１のストレージコントローラがドライブから読出結果を受信した場合に実行する処理の一例を説明するフローチャートである。 実施例１のアクセラレータが転送指示を受信した場合に実行する処理の一例を説明するフローチャートである。

以下、本発明の実施例を、図面を用いて説明する。ただし、本発明は以下に示す実施例の記載内容に限定して解釈されるものではない。本発明の思想ないし趣旨から逸脱しない範囲で、その具体的構成を変更し得ることは当業者であれば容易に理解される。

以下に説明する発明の構成において、同一又は類似する構成又は機能には同一の符号を付し、重複する説明は省略する。

本明細書等における「第１」、「第２」、「第３」等の表記は、構成要素を識別するために付するものであり、必ずしも、数又は順序を限定するものではない。

図１は、実施例１の計算機システムの構成の一例を示す図である。

計算機システムは、ストレージシステム１００及びホスト端末１０１から構成される。ストレージシステム１００は、ネットワーク１０２を介してホスト端末１０１と接続する。なお、計算機システムは、複数のストレージシステム１００を含んでもよい。この場合、各ストレージシステム１００は図示しないネットワークを介して互いに接続される。

ネットワーク１０２は、例えば、ＳＡＮ（Ｓｔｏｒａｇｅ Ａｒｅａ Ｎｅｔｗｏｒｋ）、ＬＡＮ（Ｌｏｃａｌ Ａｒｅａ Ｎｅｔｗｏｒｋ）、及びＷＡＮ（Ｗｉｄｅ Ａｒｅａ Ｎｅｔｗｏｒｋ）である。ネットワーク１０２の接続方式は無線及び有線のいずれでもよい。

ホスト端末１０１は、ストレージシステム１００が提供する記憶領域にデータを書き込み、また、記憶領域からデータを読み出す計算機である。ホスト端末１０１は、図示しない、プロセッサ、メモリ、及びインタフェースを有する。

ストレージシステム１００は、ホスト端末１０１に記憶領域を提供する。ストレージシステム１００は、複数のストレージコントローラ１１０、複数のアクセラレータ１２０、及び複数のドライブ１３０を有する。ストレージコントローラ１１０間は、ＰＣＩｅバスを介して接続される。ストレージコントローラ１１０及びアクセラレータ１２０の間は、ＰＣＩｅバスを介して接続される。また、アクセラレータ１２０及びドライブ１３０の間は、ＰＣＩｅバスを介して接続される。

ドライブ１３０は、ホスト端末１０１が使用する記憶領域を提供する装置である。実施例１のドライブ１３０は、ＮＶＭｅのプロトコルに準拠した処理を行うＮＶＭｅドライブである。なお、ドライブ１３０にはＳＡＴＡドライブ等が含まれてもよい。また、２つのＣＴＬと接続しているＰＣＩＥｘｐｒｅｓｓ Ｓｗｉｔｃｈに接続したシングルポート ＮＶＭｅ ＳＳＤでもよいし、可用性が高いデュアルポート ＮＶＭｅ ＳＳＤでもよい。

ストレージコントローラ１１０は、ストレージシステム１００の制御を行うハードウェアである。ストレージコントローラ１１０は、プロセッサ１１１、メモリ１１２、及びホストインタフェース１１３を有する。

プロセッサ１１１は、各種演算を行うハードウェアである。プロセッサ１１１は、メモリ１１２に格納されるプログラムを実行する。プロセッサ１１１がプログラムにしたがって処理を実行することによって、特定の機能を実現する機能部（モジュール）として動作する。

プロセッサ１１１は、図示しない、複数のコア及びＩＯＭＭＵ（Ｉｎｐｕｔ／Ｏｕｔｐｕｔ Ｍｅｍｏｒｙ Ｍａｎａｇｅｍｅｎｔ Ｕｎｉｔ）を有する。コアは、演算処理を実行するハードウェアである。ＩＯＭＭＵは、ＩＯページテーブルに基づいて、ＰＣＩｅバスを介してプロセッサ１１１と接続するアクセラレータ１２０及びアクセラレータ１２０によるメモリ１１２へのアクセスを制御する。

メモリ１１２は、ＤＲＡＭ（Ｄｙｎａｍｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）等の揮発性の記憶素子、並びに、ＮＡＮＤ Ｆｌａｓｈ、ＳＴＴ－ＲＡＭ（Ｓｐｉｎ Ｔｒａｎｓｆｅｒ Ｔｏｒｑｕｅ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）及びＰＣＭ（Ｐｈａｓｅ－ｃｈａｎｇｅ ｍｅｍｏｒｙ）等の不揮発性の記憶素子の少なくともいずれかから構成される記憶装置である。

メモリ１１２には、プロセッサ１１１が実行するプログラム及び各種情報を格納する記憶領域と、データを格納する記憶領域とが設定される。ここで、実施例１のメモリ１１２の記憶領域について説明する。

メモリ１１２は、コントロールデータエリア１４０、キャッシュエリア１４１、及びバッファエリア１４２を含む。

コントロールデータエリア１４０は、ストレージシステム１００を制御するためのプログラム及び情報を格納する記憶領域である。コントロールデータエリア１４０には、制御プログラム（図示省略）、制御情報１５０、及びＩＯページテーブル（図示省略）等が格納される。

制御プログラムは、ストレージシステム１００の制御機能（ストレージ制御部）を実現するプログラムである。

制御情報１５０は、ストレージシステム１００を制御するための情報である。制御情報１５０は、例えば、キャッシュディレクトリ、キャッシュエリア１４１に格納されるデータ（キャッシュデータ）を管理するためのデータ、バッファエリア１４２に格納されるデータ（バッファデータ）を管理するためのデータ、各種デバイスを制御するためのコマンド、及びストレージコントローラ１１０間で共有されるデータ等を含む。制御情報１５０は、ＲＡＩＤ構成を管理するためのデータ、ホスト端末１０１に提供する記憶領域とドライブ１３０との対応関係を管理するための情報を含む。また、制御情報１５０は、メモリ空間管理テーブル２００（図２参照）及びメモリアクセス許可テーブル３００（図３参照）を含む。

ＩＯページテーブルは、ＩＯＭＭＵがアクセラレータ１２０によるメモリ１１２へのアクセスを制御するために使用するテーブルである。なお、プロセッサ１１１は、ＩＯＭＭＵの設定及び更新を行うことができる。また、プロセッサ１１１は、ＩＯＭＭＵのレジスタを操作することによってＩＯＭＭＵが保持するＩＯページテーブルを無効化し、また、ＩＯページテーブルをキャッシュすることができる。

キャッシュエリア１４１は、キャッシュデータを格納する記憶領域である。キャッシュデータは、今後、ホスト端末１０１が読出処理を要求することが予測されるデータである。ストレージコントローラ１１０は事前に低速な記憶ドライブから当該データを読み出し、キャッシュデータとしてキャッシュエリア１４１に格納することで、ホスト端末１０１がストレージシステム１００に対して読出要求を発行した際、ストレージコントローラ１１０は高速に当該データをホスト端末１０１に転送できる。このため、ストレージコントローラ１１０は、ホスト端末１０１からの読出要求を受信するまで、キャッシュデータを保持する必要がある。さらに、ストレージコントローラ１１０は、キャッシュデータが他の構成要素によって破壊されないように保護する必要がある。データの破壊には、例えば、あるキャッシュデータの格納領域に対して、ドライブ１３０が異なるデータを書き込むという動作が挙げられる。バッファエリア１４２は、バッファデータを格納する記憶領域である。バッファデータは、ストレージコントローラ１１０による読出処理やドライブ１３０の管理処理において、一時的に保持するデータである。管理処理には、例えば、ストレージコントローラ１１０がドライブ１３０から温度情報を定期的に読み出し、温度が一定以下になるよう、冷却用ファンの回転数を変更するという動作が挙げられる。バッファデータは、ストレージコントローラ１１０による読出処理や管理処理が完了した後に破棄される。

以上がメモリ１１２の記憶領域の説明である。図１の説明に戻る。

ホストインタフェース１１３は、ホスト端末１０１と接続するためのインタフェースである。ホストインタフェース１１３は、Ｅｔｈｅｒｎｅｔアダプタ（Ｅｔｈｅｒｎｅｔは登録商標）、ＩｎｆｉｎｉＢａｎｄ、Ｈｏｓｔ Ｂｕｓアダプタ、及びＰＣＩ Ｅｘｐｒｅｓｓブリッジ等である。

アクセラレータ１２０は、ドライブ１３０からのデータの読出を制御するハードウェアである。アクセラレータ１２０は、専用回路１２１及びメモリ１２２を有する。

専用回路１２１は、各種演算を行うハードウェアである。専用回路１２１は、例えば、プロセッサ、ＧＰＵ（Ｇｒａｐｈｉｃｓ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）、及びＦＰＧＡ（Ｆｉｅｌｄ Ｐｒｏｇｒａｍｍａｂｌｅ Ｇａｔｅ Ａｒｒａｙ）等である。専用回路１２１は、メモリ１２２に格納されるプログラムを実行する。専用回路１２１がプログラムにしたがって処理を実行することによって、特定の機能を実現する機能部（モジュール）として動作する。メモリ１２２は、メモリ１１２と同一のハードウェアである。

図２は、実施例１のメモリ空間管理テーブル２００の一例を示す図である。

メモリ空間管理テーブル２００は、ストレージコントローラ１１０の物理アドレス空間にマッピングされるＤＲＡＭ空間を管理するための情報である。メモリ空間管理テーブル２００は、メモリ搭載位置２０１、物理アドレス２０２、及び仮想アドレス２０３から構成されるエントリを含む。

メモリ搭載位置２０１は、メモリが搭載される位置（ハードウェア）の情報を格納するフィールドである。物理アドレス２０２は、物理アドレス空間のアドレスを格納するフィールドである。仮想アドレス２０３は、物理アドレス２０２に対応する物理アドレスにマッピングされる仮想アドレスを格納するフィールドである。

なお、ストレージコントローラ１１０のキャッシュエリア１４１及びバッファエリア１４２は別々のエントリにて管理される。

図２に示すように、本実施例では、ストレージコントローラ１１０のメモリ１１２だけではなく、アクセラレータ１２０のメモリ１２２もストレージコントローラ１１０の物理アドレス空間にマッピングされる。これによって、ストレージコントローラ１１０は、アクセラレータ１２０のメモリ１２２を自身の一部のメモリとして扱うことができる。

図３は、実施例１のメモリアクセス許可テーブル３００の一例を示す図である。

メモリアクセス許可テーブル３００は、ストレージコントローラ１１０が管理するメモリ（メモリ１１２、１２２）へのデバイスのアクセスを制御するための情報である。メモリアクセス許可テーブル３００は、アクセス元３０１及び仮想アドレス３０２から構成されるエントリを含む。

アクセス元３０１は、メモリ１１２、１２２にアクセスするデバイスの情報を格納するフィールドである。仮想アドレス３０２は、アクセス元３０１に対応するデバイスがアクセス可能な仮想アドレスを格納するフィールドである。

図４は、実施例１のストレージコントローラ１１０が実行する初期化処理の一例を説明するフローチャートである。

ストレージコントローラ１１０は、ストレージシステム１００の起動後、以下で説明する処理か処理を開始する。

ストレージコントローラ１１０は、メモリ空間管理テーブル２００を生成する（ステップＳ１０１）。メモリ空間管理テーブル２００は、計算機の起動処理における物理アドレス空間の設定処理において生成される。物理アドレス空間の設定処理は公知の技術であるため、詳細な説明は省略する。

次に、ストレージコントローラ１１０は、メモリアクセス許可テーブル３００に、ストレージコントローラ１１０のエントリを追加する（ステップＳ１０２）。具体的には、以下のような処理が実行される。

（Ｓ１０２－１）ストレージコントローラ１１０は、ストレージコントローラ１１０自身と、他のストレージコントローラ１１０を特定する。

（Ｓ１０２－２）ストレージコントローラ１１０は、特定されたストレージコントローラ１１０の中からターゲットストレージコントローラ１１０を選択する。

（Ｓ１０２－３）ストレージコントローラ１１０は、ターゲットストレージコントローラ１１０に直接接続されるアクセラレータ１２０を特定する。

（Ｓ１０２－４）ストレージコントローラ１１０は、メモリアクセス許可テーブル３００にエントリを追加し、追加されたエントリのアクセス元３０１にターゲットストレージコントローラ１１０に含まれるプロセッサ１１１の識別情報を設定する。また、ストレージコントローラ１１０は、追加されたエントリの仮想アドレス３０２に、ターゲットストレージコントローラ１１０に含まれるメモリ１１２のキャッシュエリア１４１に対応する仮想アドレスの行と、特定されたアクセラレータ１２０に含まれるメモリ１２２の仮想アドレスの行とを設定する。

（Ｓ１０２－５）ストレージコントローラ１１０は、特定された全てのストレージコントローラ１１０について処理が完了したか否かを判定する。特定された全てのストレージコントローラ１１０について処理が完了していない場合、ストレージコントローラ１１０は、（Ｓ１０２－２）に戻り、同様の処理を実行する。特定された全てのストレージコントローラ１１０について処理が完了した場合、ストレージコントローラ１１０はステップＳ１０２の処理を終了する。

次に、ストレージコントローラ１１０は、メモリアクセス許可テーブル３００に、アクセラレータ１２０のエントリを追加する（ステップＳ１０３）。具体的には、以下のような処理が実行される。

（Ｓ１０３－１）ストレージコントローラ１１０は、アクセス可能なアクセラレータ１２０を特定する。

（Ｓ１０３－２）ストレージコントローラ１１０は、特定されたアクセラレータ１２０の中からターゲットアクセラレータ１２０を選択する。

（Ｓ１０３－３）ストレージコントローラ１１０は、ターゲットアクセラレータ１２０に直接接続されるストレージコントローラ１１０を特定する。

（Ｓ１０３－４）ストレージコントローラ１１０は、メモリアクセス許可テーブル３００にエントリを追加し、追加されたエントリのアクセス元３０１にターゲットアクセラレータ１２０に含まれる専用回路１２１の識別情報を設定する。また、ストレージコントローラ１１０は、追加されたエントリの仮想アドレス３０２に、ターゲットアクセラレータ１２０に含まれるメモリ１２２の仮想アドレスの行と、特定されたストレージコントローラ１１０に含まれるメモリ１１２のキャッシュエリア１４１に対応する仮想アドレスの行とを設定する。

（Ｓ１０３－５）ストレージコントローラ１１０は、特定された全てのアクセラレータ１２０について処理が完了したか否かを判定する。特定された全てのアクセラレータ１２０について処理が完了していない場合、ストレージコントローラ１１０は、（Ｓ１０３－２）に戻り、同様の処理を実行する。特定された全てのアクセラレータ１２０について処理が完了した場合、ストレージコントローラ１１０はステップＳ１０３の処理を終了する。

次に、ストレージコントローラ１１０は、メモリアクセス許可テーブル３００に、ドライブ１３０のエントリを追加する（ステップＳ１０４）。その後、ストレージコントローラ１１０は初期化処理を終了する。具体的には、以下のような処理が実行される。

（Ｓ１０４－１）ストレージコントローラ１１０は、アクセス可能なドライブ１３０を特定する。

（Ｓ１０４－２）ストレージコントローラ１１０は、特定されたドライブ１３０の中からターゲットドライブ１３０を選択する。

（Ｓ１０４－３）ストレージコントローラ１１０は、ストレージコントローラ１１０に直接接続されるアクセラレータ１２０を特定する。

（Ｓ１０４－４）ストレージコントローラ１１０は、メモリアクセス許可テーブル３００にエントリを追加し、追加されたエントリのアクセス元３０１にターゲットドライブ１３０の識別情報を設定する。また、ストレージコントローラ１１０は、追加されたエントリの仮想アドレス３０２に、ストレージコントローラ１１０に含まれるメモリ１２２のバッファエリア１４２に対応する仮想アドレスの行と、特定されたアクセラレータ１２０に含まれるメモリ１２２の仮想アドレスの行とを設定する。

（Ｓ１０４－５）ストレージコントローラ１１０は、特定された全てのドライブ１３０について処理が完了したか否かを判定する。特定された全てのドライブ１３０について処理が完了していない場合、ストレージコントローラ１１０は、（Ｓ１０４－２）に戻り、同様の処理を実行する。特定された全てのドライブ１３０について処理が完了した場合、ストレージコントローラ１１０はステップＳ１０４の処理を終了する。

なお、ストレージシステム１００に新たなドライブ１３０が追加された場合、ストレージコントローラ１１０は、ステップＳ１０４の処理を実行する。

図５は、実施例１のストレージシステム１００がドライブ１３０からユーザデータ１５１を読み出す場合に実行する処理の流れを説明するシーケンス図である。

ストレージコントローラ１１０のプロセッサ１１１は、ユーザデータ１５１を格納するドライブ１３０に、読出指示を送信する（ステップＳ２０１）。読出指示にはアクセラレータ１２０に含まれるメモリ１２２にアクセスするためのアドレス（物理アドレス）が含まれる。

ドライブ１３０は、読出指示を受信した場合、当該読出指示に含まれるアドレスへユーザデータ１５１を書き込む（ステップＳ２０２）。このとき、ドライブ１３０は、データの書込先がアクセラレータ１２０であることを認識している必要はない。

ドライブ１３０は、ユーザデータ１５１の書き込みが完了した場合、ストレージコントローラ１１０に読出結果を送信する（ステップＳ２０３）。

ストレージコントローラ１１０のプロセッサ１１１は、読出結果を受信した場合、アクセラレータ１２０に転送指示を送信する（ステップＳ２０４）。転送指示にはストレージコントローラ１１０に含まれるメモリ１１２にアクセスするためのアドレス（物理アドレス）が含まれる。

アクセラレータ１２０は、転送指示を受信した場合、当該転送指示に含まれるアドレスへユーザデータ１５１を書き込む（ステップＳ２０５）。また、アクセラレータ１２０は、ユーザデータ１５１の書き込みが完了した場合、ストレージコントローラ１１０に転送結果を送信する（ステップＳ２０６）。その後、ストレージコントローラ１１０は、要求元に、ユーザデータ１５１を送信する。

図５で示すように、実施例１のストレージシステム１００は、ドライブ１３０によるストレージコントローラ１１０のメモリ１１２へのデータの書き込みを原則禁止している。これによって、ドライブ１３０からの不正データの転送を抑止できるため、信頼性を高めることができる。また、データ転送において、ストレージコントローラ１１０のメモリ１１２の書込回数は１回であるため、メモリ帯域の消費量を削減している。

図６は、実施例１のストレージコントローラ１１０がドライブ１３０に格納されるデータを読み出す場合に実行する処理の一例を説明するフローチャートである。

ストレージシステム１００は、外部装置から読出要求を受信した場合、又はアクセス予測に基づくデータの先読みを行う場合に以下で説明する処理を開始する。なお、外部装置は、ホスト端末１０１、他のストレージシステム１００、及び保守用の端末等である。アクセス対象のデータは、制御情報１５０、ユーザデータ１５１、及びストレージシステム１００の負荷等の状態情報等である。

プロセッサ１１１は、読出対象のデータがユーザデータ１５１であるか否かを判定する（ステップＳ３０１）。

読出対象のデータがユーザデータ１５１であると判定された場合、プロセッサ１１１は、ストレージコントローラ１１０のメモリ１１２のキャッシュエリア１４１に所定のサイズの領域を確保する（ステップＳ３０２）。ここで、領域の確保とは、他のプロセスからの操作を受けつけないように排他制御することを意味する。ステップＳ３０２では、以下のような処理が実行される。

（Ｓ３０２－１）プロセッサ１１１は、メモリアクセス許可テーブル３００からストレージコントローラ１１０のエントリを検索する。

（Ｓ３０２－２）プロセッサ１１１は、検索されたエントリの仮想アドレス３０２のストレージコントローラ１１０のメモリ１１２に対応する行を参照する。プロセッサ１１１は、参照した行に基づいて、所定の範囲の仮想アドレスを選択する。このとき、仮想アドレスに対応するメモリ１１２の記憶領域の使用状態を確認してもよい。

（Ｓ３０２－３）プロセッサ１１１は、選択された仮想アドレスに対する排他処理を実行する。

（Ｓ３０２－４）プロセッサ１１１は、メモリ空間管理テーブル２００からストレージコントローラ１１０のメモリ１１２のキャッシュエリア１４１のエントリを検索する。

（Ｓ３０２－５）プロセッサ１１１は、検索されたエントリに基づいて、選択された仮想アドレスに対応する物理アドレスを特定する。以上がステップＳ３０２の処理の説明である。

次に、プロセッサ１１１は、アクセラレータ１２０のメモリ１２２に所定のサイズの領域を確保する（ステップＳ３０３）。具体的には、以下のような処理が実行される。

（Ｓ３０３－１）プロセッサ１１１は、メモリアクセス許可テーブル３００からアクセラレータ１２０のエントリを検索する。ここでは、ストレージコントローラ１１０に直接接続されるアクセラレータ１２０のエントリを検索するものとする。

（Ｓ３０３－２）プロセッサ１１１は、検索されたエントリの仮想アドレス３０２のアクセラレータ１２０のメモリ１２２に対応する行を参照する。プロセッサ１１１は、参照した行に基づいて、所定の範囲の仮想アドレスを選択する。このとき、仮想アドレスに対応するメモリ１１２の記憶領域の使用状態を確認してもよい。

（Ｓ３０３－３）プロセッサ１１１は、選択された仮想アドレスに対する排他処理を実行する。

（Ｓ３０３－４）プロセッサ１１１は、メモリ空間管理テーブル２００からアクセラレータ１２０のエントリを検索する。

（Ｓ３０３－５）プロセッサ１１１は、検索されたエントリに基づいて、選択された仮想アドレスに対応する物理アドレスを特定する。以上がステップＳ３０３の処理の説明である。

次に、プロセッサ１１１は、ステップＳ３０３において特定されたメモリ１２２の物理アドレスを含む読出指示をドライブ１３０に送信する（ステップＳ３０５）。その後、プロセッサ１１１は処理を終了する。

ステップＳ３０１において、読出対象のデータがユーザデータ１５１でないと判定された場合、プロセッサ１１１は、ストレージコントローラ１１０のメモリ１１２のバッファエリア１４２に所定のサイズの領域を確保する（ステップＳ３０４）。具体的には、以下のような処理が実行される。

（Ｓ３０４－１）プロセッサ１１１は、メモリアクセス許可テーブル３００からストレージコントローラ１１０のエントリを検索する。

（Ｓ３０４－２）プロセッサ１１１は、検索されたエントリの仮想アドレス３０２のストレージコントローラ１１０のメモリ１１２に対応する行を参照する。プロセッサ１１１は、参照した行に基づいて、所定の範囲の仮想アドレスを選択する。このとき、仮想アドレスに対応するメモリ１１２の記憶領域の使用状態を確認してもよい。

（Ｓ３０４－３）プロセッサ１１１は、選択された仮想アドレスに対する排他処理を実行する。

（Ｓ３０４－４）プロセッサ１１１は、メモリ空間管理テーブル２００からストレージコントローラ１１０のメモリ１１２のバッファエリア１４２のエントリを検索する。

（Ｓ３０４－５）プロセッサ１１１は、検索されたエントリに基づいて、選択された仮想アドレスに対応する物理アドレスを特定する。以上がステップＳ３０４の処理の説明である。

次に、プロセッサ１１１は、ステップＳ３０３において特定されたメモリ１１２のバッファエリア１４２の物理アドレスを含む読出指示をドライブ１３０に送信する（ステップＳ３０５）。その後、プロセッサ１１１は処理を終了する。

図７は、実施例１のストレージコントローラ１１０がドライブ１３０から読出結果を受信した場合に実行する処理の一例を説明するフローチャートである。

プロセッサ１１１は、読出対象のデータがユーザデータ１５１であるか否かを判定する（ステップＳ４０１）。ステップＳ４０１では、ステップＳ３０１での判定結果をそのまま用いるようにしてもよい。

読出対象のデータがユーザデータ１５１ではないと判定された場合、プロセッサ１１１は処理を終了する。

読出対象のデータがユーザデータ１５１ではあると判定された場合、プロセッサ１１１は、チェック用の情報及び加工用の情報の少なくともいずれかを生成する（ステップＳ４０２）。

ここで、チェック用の情報は、データチェックを実行するための情報である。データチェックは、ビット不正チェック及びアクセス箇所の不正チェック等である。また、加工用の情報は、データ加工を実行するための情報である。データ加工は、圧縮、伸張、及び位置情報の変換等である。位置情報の変換は、圧縮前のデータの位置情報と圧縮後のデータの位置情報の変換を意味する。

以下の説明では、データチェック及びデータ加工を区別しない場合、オプション処理とも記載する。

次に、プロセッサ１１１は、アクセラレータ１２０に転送指示を送信する（ステップＳ４０３）。その後、プロセッサ１１１は処理を終了する。転送指示には、チェック用の情報及び加工用の情報の少なくともいずれかと、ステップＳ３０２において確保された領域の物理アドレスとが含まれる。

図８は、実施例１のアクセラレータ１２０が転送指示を受信した場合に実行する処理の一例を説明するフローチャートである。

専用回路１２１は、転送指示に含まれる情報に基づいて、メモリ１２２に格納されるデータに対してオプション処理を実行する（ステップＳ５０１）。

具体的には、専用回路１２１は、データチェック及びデータ加工の少なくともいずれかを実行する。

次に、専用回路１２１は、転送指示に含まれる物理アドレスによって指定されたメモリ１１２の領域に、オプション処理が実行されたデータを書き込む（ステップＳ５０２）。

次に、専用回路１２１は、ストレージコントローラ１１０に転送結果を送信する（ステップＳ５０３）。

従来のデータの読出処理では、ドライブ１３０がバッファエリア１４２にデータを書き込み、プロセッサ１１１が、バッファエリア１４２からキャッシュエリア１４１にデータを書き込んだ後、ホスト端末１０１にデータを送信する。

一方、実施例１では、ドライブが、アクセラレータ１２０のメモリ１２２にデータを書き込み、アクセラレータ１２０がストレージコントローラ１１０のメモリ１１２にデータを書き込み、さらに、プロセッサ１１１がメモリ１１２に書き込まれたデータをホスト端末１０１に送信する。これによって、データの読出処理における、ドライブ１３０からの不正データの転送を抑止し、かつ、メモリ帯域の消費量を削減できる。

また、アクセラレータ１２０にデータチェック及びデータ加工のいずれかを実行させることによって、ストレージコントローラ１１０の処理負荷を低減するとともに、データ転送の信頼性、高速化、及びデータ容量の削減等を実現できる。

特許請求の範囲に記載した以外の発明の観点の代表的なものとして、次のものがあげられる。
（１）入出力要求を受け、データ入出力処理を行う第１演算装置と、
前記第１演算装置に接続される第１メモリと、
データを記憶する複数の記憶ドライブと、
を備えるストレージシステムであって、
第２演算装置と、
前記第２演算装置に接続される第２メモリと、
を有し、
前記第１演算装置は、データの読み出しを前記記憶ドライブに指示し、
前記記憶ドライブは、前記データを読み出して、前記第２メモリに格納し、
前記第２演算装置は、前記第２メモリに格納されたデータを、前記第１メモリに格納し、
前記第１演算装置は、前記第１メモリに格納されたデータを、前記データにかかる読出要求の要求元に送信することを特徴とするストレージシステム。
（２）（１）に記載のストレージシステムであって、
前記第１演算装置は、
前記読出要求を受ける前に、前記データの読み出しを前記記憶ドライブに指示し、
前記読出要求を受けた場合に、前記データを要求元に送信することを特徴とするストレージシステム。
（３）（２）に記載のストレージシステムであって、
前記第１メモリを前記記憶ドライブがアクセスできないようにすることで、前記記憶ドライブによる前記第１メモリ内のデータの破壊を防ぐことを特徴とするストレージシステム。
（４）（３）に記載のストレージシステムであって、
前記データを前記第２メモリから前記第１メモリに移動させるために、前記第１演算装置が前記第２演算装置に指示を送信し、
当該指示は、前記データに対するオプション処理を実行するための情報を含み、
前記第２演算装置は、
前記情報に基づいて、前記第２メモリに格納される前記データに対して前記オプション処理を実行し、
前記オプション処理が実行された前記データを前記第１メモリに書き込むことを特徴とするストレージシステム。
（５）（４）に記載のストレージシステムであって、
前記オプション処理は、前記データの誤りを確認するための処理及び前記データを加工するための処理の少なくともいずれかであることを特徴とするストレージシステム。
（６）（４）に記載のストレージシステムであって、
前記第１演算装置及び前記第１メモリは、コントローラに含まれ、
前記第２演算装置及び前記第２メモリは、アクセラレータに含まれる
ことを特徴とするストレージシステム。
（７）入出力要求を受け、データ入出力処理を行う第１演算装置と、前記第１演算装置に接続される第１メモリと、データを記憶する複数の記憶ドライブと、を備えるストレージシステムが実行する入出力制御方法であって、
前記ストレージシステムは、第２演算装置と、前記第２演算装置に接続される第２メモリと、を有し、
前記入出力制御方法は、
前記第１演算装置が、データの読み出しを前記記憶ドライブに指示する第１のステップと、
前記記憶ドライブが、前記データを読み出して、前記第２メモリに格納する第２のステップと、
前記第２演算装置が、前記第２メモリに格納されたデータを、前記第１メモリに格納する第３のステップと、
前記第１演算装置が、前記第１メモリに格納されたデータを、前記データにかかる読出要求の要求元に送信する第４のステップと、を含むことを特徴とする入出力制御方法。
（８）（７）に記載の入出力制御方法であって、
前記第１のステップでは、前記第１演算装置が、前記読出要求を受ける前に、前記データの読み出しを前記記憶ドライブに指示し、
前記第４のステップでは、前記第１演算装置が、前記読出要求を受けた場合に、前記データを要求元に送信することを特徴とする入出力制御方法。
（９）（８）に記載の入出力制御方法であって、
前記第１演算装置が、前記記憶ドライブによる前記第１メモリ内のデータの破壊を防ぐために、前記第１メモリを前記記憶ドライブがアクセスできないように制御するステップを含むことを特徴とする入出力制御方法。
（１０）（９）に記載の入出力制御方法であって、
前記第２のステップは、前記第１演算装置が、前記データを前記第２メモリから前記第１メモリに移動させるために前記第２演算装置に指示を送信するステップを含み、
当該指示は、前記データに対するオプション処理を実行するための情報を含み、
前記第３のステップは、前記第２演算装置が、前記情報に基づいて、前記第２メモリに格納される前記データに対して前記オプション処理を実行するステップと、
前記第２演算装置が、前記オプション処理が実行された前記データを前記第１メモリに書き込むステップと、を含むことを特徴とする入出力制御方法。
（１１）（１０）に記載の入出力制御方法であって、
前記オプション処理は、前記データの誤りを確認するための処理及び前記データを加工するための処理の少なくともいずれかであることを特徴とする入出力制御方法。
（１２）（１０）に記載の入出力制御方法であって、
前記第１演算装置及び前記第１メモリは、コントローラに含まれ、
前記第２演算装置及び前記第２メモリは、アクセラレータに含まれることを特徴とする入出力制御方法。

なお、本発明は上記した実施例に限定されるものではなく、様々な変形例が含まれる。また、例えば、上記した実施例は本発明を分かりやすく説明するために構成を詳細に説明したものであり、必ずしも説明した全ての構成を備えるものに限定されるものではない。また、各実施例の構成の一部について、他の構成に追加、削除、置換することが可能である。

また、上記の各構成、機能、処理部、処理手段等は、それらの一部又は全部を、例えば集積回路で設計する等によりハードウェアで実現してもよい。また、本発明は、実施例の機能を実現するソフトウェアのプログラムコードによっても実現できる。この場合、プログラムコードを記録した記憶媒体をコンピュータに提供し、そのコンピュータが備えるプロセッサが記憶媒体に格納されたプログラムコードを読み出す。この場合、記憶媒体から読み出されたプログラムコード自体が前述した実施例の機能を実現することになり、そのプログラムコード自体、及びそれを記憶した記憶媒体は本発明を構成することになる。このようなプログラムコードを供給するための記憶媒体としては、例えば、フレキシブルディスク、ＣＤ－ＲＯＭ、ＤＶＤ－ＲＯＭ、ハードディスク、ＳＳＤ（Ｓｏｌｉｄ Ｓｔａｔｅ Ｄｒｉｖｅ）、光ディスク、光磁気ディスク、ＣＤ－Ｒ、磁気テープ、不揮発性のメモリカード、ＲＯＭなどが用いられる。

また、本実施例に記載の機能を実現するプログラムコードは、例えば、アセンブラ、Ｃ／Ｃ＋＋、ｐｅｒｌ、Ｓｈｅｌｌ、ＰＨＰ、Ｐｙｔｈｏｎ、Ｊａｖａ（登録商標）等の広範囲のプログラム又はスクリプト言語で実装できる。

さらに、実施例の機能を実現するソフトウェアのプログラムコードを、ネットワークを介して配信することによって、それをコンピュータのハードディスクやメモリ等の記憶手段又はＣＤ－ＲＷ、ＣＤ－Ｒ等の記憶媒体に格納し、コンピュータが備えるプロセッサが当該記憶手段や当該記憶媒体に格納されたプログラムコードを読み出して実行するようにしてもよい。

上述の実施例において、制御線や情報線は、説明上必要と考えられるものを示しており、製品上必ずしも全ての制御線や情報線を示しているとは限らない。全ての構成が相互に接続されていてもよい。

１００ ストレージシステム
１０１ ホスト端末
１０２ ネットワーク
１１０ ストレージコントローラ
１１１ プロセッサ
１１２ メモリ
１１３ ホストインタフェース
１２０ アクセラレータ
１２１ 専用回路
１２２ メモリ
１３０ ドライブ
１４０ コントロールデータエリア
１４１ キャッシュエリア
１４２ バッファエリア
１５０ 制御情報
１５１ ユーザデータ
２００ メモリ空間管理テーブル
３００ メモリアクセス許可テーブル

Claims (8)

1. 入出力要求を受け、データ入出力処理を行う第１演算装置、及び前記第１演算装置に接続される第１メモリを有するコントローラと、
   第２演算装置、及び前記第２演算装置に接続される第２メモリを有するアクセラレータと、
   データを記憶する複数の記憶ドライブと、
   を備えるストレージシステムであって、
   前記第１演算装置は、データの読み出しを前記記憶ドライブに指示し、
   前記記憶ドライブは、前記データを読み出して、前記第２メモリに格納し、
   前記第２演算装置は、前記第２メモリに格納されたデータに対して、オプション処理として前記データの誤りを確認するための処理及び前記データを加工するための処理の少なくともいずれかを実行し、前記第１メモリに格納し、
   前記第１演算装置は、前記第１メモリに格納されたデータを、前記データにかかる読出要求の要求元に送信することを特徴とするストレージシステム。
2. 請求項１に記載のストレージシステムであって、
   前記第１演算装置は、
   前記読出要求を受ける前に、前記データの読み出しを前記記憶ドライブに指示し、
   前記読出要求を受けた場合に、前記データを要求元に送信することを特徴とするストレージシステム。
3. 請求項２に記載のストレージシステムであって、
   前記第１メモリを前記記憶ドライブがアクセスできないようにすることで、前記記憶ドライブによる前記第１メモリ内のデータの破壊を防ぐことを特徴とするストレージシステム。
4. 請求項３に記載のストレージシステムであって、
   前記データを前記第２メモリから前記第１メモリに移動させるために、前記第１演算装置が前記第２演算装置に指示を送信し、
   当該指示は、前記データに対する前記オプション処理を実行するための情報を含み、
   前記第２演算装置は、
   前記情報に基づいて、前記第２メモリに格納される前記データに対して前記オプション処理を実行し、
   前記オプション処理が実行された前記データを前記第１メモリに書き込むことを特徴とするストレージシステム。
5. 入出力要求を受け、データ入出力処理を行う第１演算装置、及び前記第１演算装置に接続される第１メモリを有するコントローラと、第２演算装置、及び前記第２演算装置に接続される第２メモリを有するアクセラレータと、データを記憶する複数の記憶ドライブと、を備えるストレージシステムが実行する入出力制御方法であって、
   前記入出力制御方法は、
   前記第１演算装置が、データの読み出しを前記記憶ドライブに指示する第１のステップと、
   前記記憶ドライブが、前記データを読み出して、前記第２メモリに格納する第２のステップと、
   前記第２演算装置が、前記第２メモリに格納されたデータに対して、オプション処理として前記データの誤りを確認するための処理及び前記データを加工するための処理の少なくともいずれかを実行し、前記第１メモリに格納する第３のステップと、
   前記第１演算装置が、前記第１メモリに格納されたデータを、前記データにかかる読出要求の要求元に送信する第４のステップと、を含むことを特徴とする入出力制御方法。
6. 請求項５に記載の入出力制御方法であって、
   前記第１のステップでは、前記第１演算装置が、前記読出要求を受ける前に、前記データの読み出しを前記記憶ドライブに指示し、
   前記第４のステップでは、前記第１演算装置が、前記読出要求を受けた場合に、前記データを要求元に送信することを特徴とする入出力制御方法。
7. 請求項６に記載の入出力制御方法であって、
   前記第１演算装置が、前記記憶ドライブによる前記第１メモリ内のデータの破壊を防ぐために、前記第１メモリを前記記憶ドライブがアクセスできないように制御するステップを含むことを特徴とする入出力制御方法。
8. 請求項７に記載の入出力制御方法であって、
   前記第２のステップは、前記第１演算装置が、前記データを前記第２メモリから前記第１メモリに移動させるために前記第２演算装置に指示を送信するステップを含み、
   当該指示は、前記データに対する前記オプション処理を実行するための情報を含み、
   前記第３のステップは、
   前記第２演算装置が、前記情報に基づいて、前記第２メモリに格納される前記データに対して前記オプション処理を実行するステップと、
   前記第２演算装置が、前記オプション処理が実行された前記データを前記第１メモリに書き込むステップと、を含むことを特徴とする入出力制御方法。

Images