JP7242928B2 - ストレージシステム及び入出力制御方法 - Google Patents
ストレージシステム及び入出力制御方法 Download PDFInfo
- Publication number
- JP7242928B2 JP7242928B2 JP2022022520A JP2022022520A JP7242928B2 JP 7242928 B2 JP7242928 B2 JP 7242928B2 JP 2022022520 A JP2022022520 A JP 2022022520A JP 2022022520 A JP2022022520 A JP 2022022520A JP 7242928 B2 JP7242928 B2 JP 7242928B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- memory
- arithmetic unit
- storage
- processing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Memory System Of A Hierarchy Structure (AREA)
Description
(1)入出力要求を受け、データ入出力処理を行う第1演算装置と、
前記第1演算装置に接続される第1メモリと、
データを記憶する複数の記憶ドライブと、
を備えるストレージシステムであって、
第2演算装置と、
前記第2演算装置に接続される第2メモリと、
を有し、
前記第1演算装置は、データの読み出しを前記記憶ドライブに指示し、
前記記憶ドライブは、前記データを読み出して、前記第2メモリに格納し、
前記第2演算装置は、前記第2メモリに格納されたデータを、前記第1メモリに格納し、
前記第1演算装置は、前記第1メモリに格納されたデータを、前記データにかかる読出要求の要求元に送信することを特徴とするストレージシステム。
(2)(1)に記載のストレージシステムであって、
前記第1演算装置は、
前記読出要求を受ける前に、前記データの読み出しを前記記憶ドライブに指示し、
前記読出要求を受けた場合に、前記データを要求元に送信することを特徴とするストレージシステム。
(3)(2)に記載のストレージシステムであって、
前記第1メモリを前記記憶ドライブがアクセスできないようにすることで、前記記憶ドライブによる前記第1メモリ内のデータの破壊を防ぐことを特徴とするストレージシステム。
(4)(3)に記載のストレージシステムであって、
前記データを前記第2メモリから前記第1メモリに移動させるために、前記第1演算装置が前記第2演算装置に指示を送信し、
当該指示は、前記データに対するオプション処理を実行するための情報を含み、
前記第2演算装置は、
前記情報に基づいて、前記第2メモリに格納される前記データに対して前記オプション処理を実行し、
前記オプション処理が実行された前記データを前記第1メモリに書き込むことを特徴とするストレージシステム。
(5)(4)に記載のストレージシステムであって、
前記オプション処理は、前記データの誤りを確認するための処理及び前記データを加工するための処理の少なくともいずれかであることを特徴とするストレージシステム。
(6)(4)に記載のストレージシステムであって、
前記第1演算装置及び前記第1メモリは、コントローラに含まれ、
前記第2演算装置及び前記第2メモリは、アクセラレータに含まれる
ことを特徴とするストレージシステム。
(7)入出力要求を受け、データ入出力処理を行う第1演算装置と、前記第1演算装置に接続される第1メモリと、データを記憶する複数の記憶ドライブと、を備えるストレージシステムが実行する入出力制御方法であって、
前記ストレージシステムは、第2演算装置と、前記第2演算装置に接続される第2メモリと、を有し、
前記入出力制御方法は、
前記第1演算装置が、データの読み出しを前記記憶ドライブに指示する第1のステップと、
前記記憶ドライブが、前記データを読み出して、前記第2メモリに格納する第2のステップと、
前記第2演算装置が、前記第2メモリに格納されたデータを、前記第1メモリに格納する第3のステップと、
前記第1演算装置が、前記第1メモリに格納されたデータを、前記データにかかる読出要求の要求元に送信する第4のステップと、を含むことを特徴とする入出力制御方法。
(8)(7)に記載の入出力制御方法であって、
前記第1のステップでは、前記第1演算装置が、前記読出要求を受ける前に、前記データの読み出しを前記記憶ドライブに指示し、
前記第4のステップでは、前記第1演算装置が、前記読出要求を受けた場合に、前記データを要求元に送信することを特徴とする入出力制御方法。
(9)(8)に記載の入出力制御方法であって、
前記第1演算装置が、前記記憶ドライブによる前記第1メモリ内のデータの破壊を防ぐために、前記第1メモリを前記記憶ドライブがアクセスできないように制御するステップを含むことを特徴とする入出力制御方法。
(10)(9)に記載の入出力制御方法であって、
前記第2のステップは、前記第1演算装置が、前記データを前記第2メモリから前記第1メモリに移動させるために前記第2演算装置に指示を送信するステップを含み、
当該指示は、前記データに対するオプション処理を実行するための情報を含み、
前記第3のステップは、前記第2演算装置が、前記情報に基づいて、前記第2メモリに格納される前記データに対して前記オプション処理を実行するステップと、
前記第2演算装置が、前記オプション処理が実行された前記データを前記第1メモリに書き込むステップと、を含むことを特徴とする入出力制御方法。
(11)(10)に記載の入出力制御方法であって、
前記オプション処理は、前記データの誤りを確認するための処理及び前記データを加工するための処理の少なくともいずれかであることを特徴とする入出力制御方法。
(12)(10)に記載の入出力制御方法であって、
前記第1演算装置及び前記第1メモリは、コントローラに含まれ、
前記第2演算装置及び前記第2メモリは、アクセラレータに含まれることを特徴とする入出力制御方法。
101 ホスト端末
102 ネットワーク
110 ストレージコントローラ
111 プロセッサ
112 メモリ
113 ホストインタフェース
120 アクセラレータ
121 専用回路
122 メモリ
130 ドライブ
140 コントロールデータエリア
141 キャッシュエリア
142 バッファエリア
150 制御情報
151 ユーザデータ
200 メモリ空間管理テーブル
300 メモリアクセス許可テーブル
Claims (8)
- 入出力要求を受け、データ入出力処理を行う第1演算装置、及び前記第1演算装置に接続される第1メモリを有するコントローラと、
第2演算装置、及び前記第2演算装置に接続される第2メモリを有するアクセラレータと、
データを記憶する複数の記憶ドライブと、
を備えるストレージシステムであって、
前記第1演算装置は、データの読み出しを前記記憶ドライブに指示し、
前記記憶ドライブは、前記データを読み出して、前記第2メモリに格納し、
前記第2演算装置は、前記第2メモリに格納されたデータに対して、オプション処理として前記データの誤りを確認するための処理及び前記データを加工するための処理の少なくともいずれかを実行し、前記第1メモリに格納し、
前記第1演算装置は、前記第1メモリに格納されたデータを、前記データにかかる読出要求の要求元に送信することを特徴とするストレージシステム。 - 請求項1に記載のストレージシステムであって、
前記第1演算装置は、
前記読出要求を受ける前に、前記データの読み出しを前記記憶ドライブに指示し、
前記読出要求を受けた場合に、前記データを要求元に送信することを特徴とするストレージシステム。 - 請求項2に記載のストレージシステムであって、
前記第1メモリを前記記憶ドライブがアクセスできないようにすることで、前記記憶ドライブによる前記第1メモリ内のデータの破壊を防ぐことを特徴とするストレージシステム。 - 請求項3に記載のストレージシステムであって、
前記データを前記第2メモリから前記第1メモリに移動させるために、前記第1演算装置が前記第2演算装置に指示を送信し、
当該指示は、前記データに対する前記オプション処理を実行するための情報を含み、
前記第2演算装置は、
前記情報に基づいて、前記第2メモリに格納される前記データに対して前記オプション処理を実行し、
前記オプション処理が実行された前記データを前記第1メモリに書き込むことを特徴とするストレージシステム。 - 入出力要求を受け、データ入出力処理を行う第1演算装置、及び前記第1演算装置に接続される第1メモリを有するコントローラと、第2演算装置、及び前記第2演算装置に接続される第2メモリを有するアクセラレータと、データを記憶する複数の記憶ドライブと、を備えるストレージシステムが実行する入出力制御方法であって、
前記入出力制御方法は、
前記第1演算装置が、データの読み出しを前記記憶ドライブに指示する第1のステップと、
前記記憶ドライブが、前記データを読み出して、前記第2メモリに格納する第2のステップと、
前記第2演算装置が、前記第2メモリに格納されたデータに対して、オプション処理として前記データの誤りを確認するための処理及び前記データを加工するための処理の少なくともいずれかを実行し、前記第1メモリに格納する第3のステップと、
前記第1演算装置が、前記第1メモリに格納されたデータを、前記データにかかる読出要求の要求元に送信する第4のステップと、を含むことを特徴とする入出力制御方法。 - 請求項5に記載の入出力制御方法であって、
前記第1のステップでは、前記第1演算装置が、前記読出要求を受ける前に、前記データの読み出しを前記記憶ドライブに指示し、
前記第4のステップでは、前記第1演算装置が、前記読出要求を受けた場合に、前記データを要求元に送信することを特徴とする入出力制御方法。 - 請求項6に記載の入出力制御方法であって、
前記第1演算装置が、前記記憶ドライブによる前記第1メモリ内のデータの破壊を防ぐために、前記第1メモリを前記記憶ドライブがアクセスできないように制御するステップを含むことを特徴とする入出力制御方法。 - 請求項7に記載の入出力制御方法であって、
前記第2のステップは、前記第1演算装置が、前記データを前記第2メモリから前記第1メモリに移動させるために前記第2演算装置に指示を送信するステップを含み、
当該指示は、前記データに対する前記オプション処理を実行するための情報を含み、
前記第3のステップは、
前記第2演算装置が、前記情報に基づいて、前記第2メモリに格納される前記データに対して前記オプション処理を実行するステップと、
前記第2演算装置が、前記オプション処理が実行された前記データを前記第1メモリに書き込むステップと、を含むことを特徴とする入出力制御方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2022022520A JP7242928B2 (ja) | 2020-02-07 | 2022-02-17 | ストレージシステム及び入出力制御方法 |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2020019794A JP7028902B2 (ja) | 2020-02-07 | 2020-02-07 | ストレージシステム及び入出力制御方法 |
JP2022022520A JP7242928B2 (ja) | 2020-02-07 | 2022-02-17 | ストレージシステム及び入出力制御方法 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2020019794A Division JP7028902B2 (ja) | 2020-02-07 | 2020-02-07 | ストレージシステム及び入出力制御方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2022059647A JP2022059647A (ja) | 2022-04-13 |
JP7242928B2 true JP7242928B2 (ja) | 2023-03-20 |
Family
ID=87852777
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2022022520A Active JP7242928B2 (ja) | 2020-02-07 | 2022-02-17 | ストレージシステム及び入出力制御方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP7242928B2 (ja) |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001307420A (ja) | 2000-04-25 | 2001-11-02 | Sharp Corp | ディスク記録再生装置 |
JP2005157815A (ja) | 2003-11-26 | 2005-06-16 | Hitachi Ltd | ストレージシステム及同システムにおけるデータキャッシング方法 |
JP2008225915A (ja) | 2007-03-13 | 2008-09-25 | Fujitsu Ltd | プリフェッチ制御装置、記憶装置システムおよびプリフェッチ制御方法 |
JP2009075759A (ja) | 2007-09-19 | 2009-04-09 | Hitachi Ltd | ストレージ装置及びストレージ装置におけるデータの管理方法 |
WO2017195324A1 (ja) | 2016-05-12 | 2017-11-16 | 株式会社日立製作所 | ストレージ装置 |
JP2019174994A (ja) | 2018-03-27 | 2019-10-10 | 株式会社日立製作所 | ストレージシステム及びその制御方法 |
-
2022
- 2022-02-17 JP JP2022022520A patent/JP7242928B2/ja active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001307420A (ja) | 2000-04-25 | 2001-11-02 | Sharp Corp | ディスク記録再生装置 |
JP2005157815A (ja) | 2003-11-26 | 2005-06-16 | Hitachi Ltd | ストレージシステム及同システムにおけるデータキャッシング方法 |
JP2008225915A (ja) | 2007-03-13 | 2008-09-25 | Fujitsu Ltd | プリフェッチ制御装置、記憶装置システムおよびプリフェッチ制御方法 |
JP2009075759A (ja) | 2007-09-19 | 2009-04-09 | Hitachi Ltd | ストレージ装置及びストレージ装置におけるデータの管理方法 |
WO2017195324A1 (ja) | 2016-05-12 | 2017-11-16 | 株式会社日立製作所 | ストレージ装置 |
JP2019174994A (ja) | 2018-03-27 | 2019-10-10 | 株式会社日立製作所 | ストレージシステム及びその制御方法 |
Also Published As
Publication number | Publication date |
---|---|
JP2022059647A (ja) | 2022-04-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN111177029B (zh) | 用于管理软件定义的永久性存储器的系统及方法 | |
US10365832B2 (en) | Two-level system main memory | |
US10896136B2 (en) | Storage system including secondary memory that predicts and prefetches data | |
US10248328B2 (en) | Direct data move between DRAM and storage on a memory module | |
JP6190045B2 (ja) | 高性能でかつ低コストのフラッシュ変換層のためのシステムおよび方法 | |
US9075729B2 (en) | Storage system and method of controlling data transfer in storage system | |
US20160232103A1 (en) | Block storage apertures to persistent memory | |
US10552340B2 (en) | Input/output direct memory access during live memory relocation | |
CA2738733A1 (en) | System and method of providing multiple virtual machines with shared access to non-volatile solid-state memory using rdma | |
US10956326B2 (en) | Storage system with data management and protection mechanism and method of operation thereof | |
KR20130112210A (ko) | 메모리 시스템 및 그것의 페이지 교체 방법 | |
CN110597742A (zh) | 用于具有持久系统存储器的计算机系统的改进存储模型 | |
US9990311B2 (en) | Peripheral interface circuit | |
US9734117B2 (en) | Data storage device and method for integrated bridge firmware to be retrieved from a storage system on chip (SOC) | |
US11740799B2 (en) | Storage system and input and output control method | |
JP7242928B2 (ja) | ストレージシステム及び入出力制御方法 | |
KR101569049B1 (ko) | 패스 스루 스토리지 디바이스들 | |
US20170153994A1 (en) | Mass storage region with ram-disk access and dma access | |
US10719461B2 (en) | Solid state device with distributed bit buckets | |
JP7067256B2 (ja) | データ転送装置およびデータ転送方法 | |
US11200172B2 (en) | Storage system and method of controlling storage system | |
US12014080B2 (en) | Memory system using host memory buffer and operation method thereof | |
US20230342049A1 (en) | Reading a master boot record for a namespace using a regular read operation | |
KR20120044717A (ko) | 패리티 캐시를 이용한 raid 레벨 5의 고속화를 위한 raid 제어 장치 및 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20220217 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20220401 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20221026 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20221101 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20221208 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20230221 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20230308 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7242928 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |