KR20230112362A - 데이터 처리 시스템 및 그 동작 방법과, 이를 위한 스토리지 장치 - Google Patents

데이터 처리 시스템 및 그 동작 방법과, 이를 위한 스토리지 장치 Download PDF

Info

Publication number
KR20230112362A
KR20230112362A KR1020220008520A KR20220008520A KR20230112362A KR 20230112362 A KR20230112362 A KR 20230112362A KR 1020220008520 A KR1020220008520 A KR 1020220008520A KR 20220008520 A KR20220008520 A KR 20220008520A KR 20230112362 A KR20230112362 A KR 20230112362A
Authority
KR
South Korea
Prior art keywords
storage device
power mode
external device
control signal
memory
Prior art date
Application number
KR1020220008520A
Other languages
English (en)
Inventor
최지훈
김정현
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020220008520A priority Critical patent/KR20230112362A/ko
Priority to US17/877,771 priority patent/US11921557B2/en
Priority to CN202211119197.1A priority patent/CN116521057A/zh
Publication of KR20230112362A publication Critical patent/KR20230112362A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3206—Monitoring of events, devices or parameters that trigger a change in power modality
    • G06F1/3215—Monitoring of peripheral devices
    • G06F1/3225—Monitoring of peripheral devices of memory devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/266—Arrangements to supply power to external peripherals either directly from the computer or under computer control, e.g. supply of power through the communication port, computer controlled power-strips
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0604—Improving or facilitating administration, e.g. storage management
    • G06F3/0607—Improving or facilitating administration, e.g. storage management by facilitating the process of upgrading existing storage systems, e.g. for improving compatibility between host and storage device
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0646—Horizontal data movement in storage systems, i.e. moving data in between storage devices or systems
    • G06F3/0652—Erasing, e.g. deleting, data cleaning, moving of data to a wastebasket
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/28—Supervision thereof, e.g. detecting power-supply failure by out of limits supervision
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/325—Power saving in peripheral device
    • G06F1/3268—Power saving in hard disk drive
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/325—Power saving in peripheral device
    • G06F1/3275—Power saving in memory, e.g. RAM, cache
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/329—Power saving characterised by the action undertaken by task scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0604—Improving or facilitating administration, e.g. storage management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G06F3/0611—Improving I/O performance in relation to response time
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0614—Improving the reliability of storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0658—Controller construction arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46—Multiprogramming arrangements
    • G06F9/48—Program initiating; Program switching, e.g. by interrupt
    • G06F9/4806—Task transfer initiation or dispatching
    • G06F9/4843—Task transfer initiation or dispatching by program, e.g. task dispatcher, supervisor, operating system
    • G06F9/485—Task life-cycle, e.g. stopping, restarting, resuming execution
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Software Systems (AREA)
  • Computer Hardware Design (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

일 실시예에 의한 데이터 처리 시스템은 메모리 장치를 관리하기 위한 백그라운드 동작에 필요한 시간을 전력모드별로 예측한 예측정보를 외부로 전송하며, 유휴상태에서 전력모드 제어신호가 수신되면 대응하는 전력모드로 전환하여 백그라운드 동작을 수행하는 스토리지 장치 및, 예측정보에 기초하여 스토리지 장치의 전력모드 및 백그라운드 동작을 위한 의도적 유휴시간을 결정하여 전력모드 제어신호를 생성하여 상기 스토리지 장치로 전송하며, 의도적 유휴시간 동안 스토리지 장치로 커맨드 처리 요청을 유보하는 외부장치를 포함하도록 구성될 수 있다.

Description

데이터 처리 시스템 및 그 동작 방법과, 이를 위한 스토리지 장치{Data Processing System and Operation Method Thereof, Storage Device Therefor}
본 기술은 반도체 집적 장치에 관한 것으로, 보다 구체적으로는 데이터 처리 시스템 및 그 동작 방법과, 이를 위한 스토리지 장치에 관한 것이다.
데이터 처리 시스템은 외부장치의 요청에 따라 데이터 저장 매체에 데이터를 기록하거나 독출하는 스토리지 장치를 포함할 수 있다.
데이터 저장 매체의 일 예로 비휘발성 메모리 장치를 들 수 있다.
비휘발성 메모리 장치의 하나인 플래시 메모리 장치는 데이터 마이그레이션, 가비지 컬렉션, 웨어 레벨링 등과 같은 하우스키핑 동작에 의해 저장 공간을 관리한다.
하우스키핑 동작을 통해 데이터의 신뢰성을 보장하고 저장 공간을 확보할 수 있다. 하지만 외부의 요청을 우선적으로 처리하기 위해 하우스키핑 동작이 적시에 수행되지 않으면 시스템의 전체적인 성능이 저하될 수 있다.
본 기술의 실시예는 메모리 장치 관리 동작을 안정적으로 수행할 수 있는 데이터 처리 시스템 및 그 동작 방법과, 이를 위한 스토리지 장치를 제공할 수 있다.
본 기술의 일 실시예에 의한 데이터 처리 시스템은 메모리 장치를 관리하기 위한 백그라운드 동작에 필요한 시간을 전력모드별로 예측한 예측정보를 외부로 전송하며, 유휴상태에서 전력모드 제어신호가 수신되면 대응하는 전력모드로 전환하여 상기 백그라운드 동작을 수행하는 스토리지 장치; 및 상기 예측정보에 기초하여 상기 스토리지 장치의 전력모드 및 상기 백그라운드 동작을 위한 의도적 유휴시간을 결정하여 상기 전력모드 제어신호를 생성하여 상기 스토리지 장치로 전송하며, 상기 의도적 유휴시간 동안 상기 스토리지 장치로 커맨드 처리 요청을 유보하는 외부장치;를 포함하도록 구성될 수 있다.
본 기술의 일 실시예에 의한 데이터 처리 시스템의 동작 방법은 스토리지 장치가, 메모리 장치를 관리하기 위한 백그라운드 동작에 필요한 시간을 전력모드별로 예측하여 예측정보를 전송하는 단계; 외부장치가, 상기 예측정보에 기초하여 상기 스토리지 장치의 전력모드 및 상기 백그라운드 동작을 위한 의도적 유휴시간을 결정하여 전력모드 제어신호를 생성하고, 상기 스토리지 장치로 전송하는 단계; 유휴상태에서 상기 전력모드 제어신호를 수신한 상기 스토리지 장치가, 상기 전력모드 제어신호에 대응하는 전력모드로 전환하여 상기 백그라운드 동작을 수행하는 단계; 및 상기 외부장치가, 상기 의도적 유휴시간 동안 상기 스토리지 장치로 커맨드 처리 요청을 유보하는 단계;를 포함하도록 구성될 수 있다.
본 기술의 일 실시예에 의한 스토리지 장치는 메모리 장치; 및 상기 메모리 장치를 관리하기 위한 백그라운드 동작에 필요한 시간을 전력모드별로 예측한 예측정보를 외부로 전송하며, 유휴상태에서 외부로부터 전력모드 제어신호가 수신되면 대응하는 전력모드로 전환하여 상기 메모리 장치에 대한 상기 백그라운드 동작을 수행하는 메모리 컨트롤러;를 포함하도록 구성될 수 있다.
본 기술에 의하면 메모리 장치 관리 동작을 적시에 수행함으로써 외부 요청에 대한 응답 속도를 개선할 수 있다.
도 1은 일 실시예에 의한 데이터 처리 시스템의 구성도이다.
도 2는 일 실시예에 의한 외부장치의 구성도이다.
도 3은 일 실시예에 의한 백그라운드 동작 제어부의 구성도이다.
도 4는 일 실시예에 의한 메모리 컨트롤러의 구성도이다.
도 5는 일 실시예에 의한 커맨드 처리 과정을 설명하기 위한 개념도이다.
도 6은 일 실시예에 의한 데이터 처리 시스템의 동작 방법을 설명하기 위한 흐름도이다.
도 7은 일 실시예에 의한 스토리지 시스템의 구성도이다.
도 8 및 도 9는 실시예들에 따른 데이터 처리 시스템의 구성도이다.
도 10은 일 실시예에 의한 데이터 저장 장치를 포함하는 네트워크 시스템의 구성도이다.
도 11은 일 실시 예에 따른 데이터 저장 장치에 포함된 비휘발성 메모리 장치의 구성도이다.
이하, 첨부된 도면을 참조하여 본 기술의 실시예를 보다 구체적으로 설명한다.
도 1은 일 실시예에 의한 데이터 처리 시스템의 구성도이다.
도 1을 참조하면, 일 실시예에 의한 데이터 처리 시스템(10)은 외부와 데이터 교환을 수행하는 스토리지 장치(200)를 포함할 수 있다. 이하의 설명에서 "외부"는 외부장치(100)일 수 있고, 예를 들어 스토리지 장치(200)가 접속되는 호스트 장치를 포함할 수 있다.
외부장치(100)와 스토리지 장치(200)는 제 1 인터페이스(IF1) 및 제 2 인터페이스(IF2)를 통해 접속될 수 있다.
제 1 인터페이스(IF1)는 외부장치(100)와 스토리지 장치(200) 간의 물리적 연결을 제공할 수 있다. 제 1 인터페이스(IF1)는 시큐어 디지털(secure digital), USB(universal serial bus), MMC(multi-media card), eMMC(embedded MMC), PCMCIA(personal computer memory card international association), PATA(parallel advanced technology attachment), SATA(serial advanced technology attachment), SCSI(small computer system interface), SAS(serial attached SCSI), PCI(peripheral component interconnection), PCI-E(PCI Express), UFS(universal flash storage)와 같은 표준 인터페이스 프로토콜에 기반한 인터페이스 장치 중 적어도 어느 하나를 포함할 수 있다.
제 2 인터페이스(IF2)는 SMBus(System Management Bus), I2C(Inter-Integrated Circuit), I3C(Improved Inter-Integrated Circuit) 프로토콜에 기반한 인터페이스 장치 중 적어도 어느 하나를 포함할 수 있다.
스토리지 장치(200)는 메모리 컨트롤러(210) 및 메모리 장치(220)를 포함할 수 있다.
메모리 컨트롤러(210)는 외부장치(100)의 요청에 응답하여 메모리 장치(220)를 제어할 수 있다. 예를 들어, 메모리 컨트롤러(210)는 외부장치(100)의 라이트 요청에 따라 메모리 장치(220)에 데이터가 프로그램되도록 할 수 있다. 그리고, 외부장치(100)의 읽기 요청에 응답하여 메모리 장치(220)에 기록되어 있는 데이터를 외부장치(100)로 제공할 수 있다.
메모리 장치(220)는 메모리 컨트롤러(210)의 제어에 따라 데이터를 기록하거나 기록된 데이터를 출력할 수 있다. 메모리 장치(220)는 휘발성 또는 비휘발성 메모리 장치로 구성될 수 있다. 일 실시예에서, 메모리 장치(220)는 EEPROM(Electrically Erasable and Programmable ROM), 낸드(NAND) 플래시 메모리, 노어(NOR) 플래시 메모리, PRAM(Phase-Change RAM), ReRAM(Resistive RAM) FRAM(Ferroelectric RAM), STT-MRAM(Spin Torque Transfer Magnetic RAM) 등과 같은 다양한 비휘발성 메모리 소자 중에서 선택된 메모리 소자를 이용하여 구현될 수 있다. 메모리 장치(220)는 복수의 다이들(Die 0~Die n), 또는 복수의 칩들, 또는 복수의 패키지들을 포함할 수 있다. 나아가 메모리 장치(220)는 하나의 메모리 셀에 한 비트의 데이터를 저장하는 싱글 레벨 셀(Single-Level Cell), 또는 하나의 메모리 셀에 복수 비트의 데이터를 저장하는 멀티 레벨 셀(Multi-Level Cell)로 이루어질 수 있다.
본 기술의 일 실시예에 의한 메모리 컨트롤러(210)는 백그라운드 동작에 필요한 시간을 전력모드 별로 예측한 예측정보를 외부장치(100)로 전송하도록 구성될 수 있다. 백그라운드 동작은 가비지 콜렉션, 데이터 마이그레이션, 웨어 레벨링, 리드 리프레쉬, 백그라운드 트림 등 메모리 장치(220)에 대한 관리 동작을 적어도 하나 포함할 수 있다.
메모리 컨트롤러(210)는 유휴(idle) 상태에서 외부장치(100)로부터 전력모드 제어신호가 수신되는 경우, 전력모드를 변경하고 백그라운드 동작을 수행할 수 있다. 이 때, 외부장치(100)는 스토리지 장치(200)가 유휴상태인 것으로 인식할 수 있다.
일 실시예에서, 예측정보 및 전력모드 제어신호는 제 2 인터페이스(IF2)를 통해 송수신될 수 있으나 이에 한정되는 것은 아니다.
본 기술의 일 실시예에 의한 외부장치(100)는 백그라운드 동작(BGOP) 제어부(120)를 포함할 수 있다. 백그라운드 동작 제어부(120)는 스토리지 장치(200)로부터 제 2 인터페이스(IF2)를 통해 예측정보가 전송됨에 따라, 스토리지 장치(200)의 전력모드 및 백그라운드 동작을 처리하도록 할애 가능한 유휴시간 즉, 의도적 유휴시간을 결정할 수 있다. 외부장치(100)는 스토리지 장치(200)로 전력모드 제어신호를 전송하며, 전력모드 제어신호를 전송한 이후의 의도적 유휴시간 동안 스토리지 장치(200)가 외부장치(100)의 커맨드를 처리하지 않도록, 커맨드 처리 요청을 유보할 수 있다. 일 실시예에서, 전력모드 제어신호는 의도적 유휴시간 정보를 포함할 수 있다.
일 실시예에서, 외부장치(100)는 전력모드를 결정하기 위하여 데이터 처리 시스템(100) 또는 스토리지 장치(200)의 온도를 참조할 수 있다. 이를 위해 스토리지 장치(200)는 예측정보에 온도정보를 더 포함시켜 전송할 수 있다.
스토리지 장치(200)에서 제공되는 예측정보는 예를 들어 [표 1]과 같이 전력모드별로 예측된 백그라운드 동작에 필요한 소요시간을 포함할 수 있다.
전력 모드 백그라운드 동작 소요 시간 (㎳)
PL0 30
PL1 50
PL2 100
PL3 200
PL4 500
외부장치(100)는 예측정보에 응답하여 전력모드가 결정되면, 예측정보에 포함된 전력모드별 소요시간에 기초하여 의도적 유휴시간을 결정할 수 있다. [표 1]을 예로 들면, 외부장치(100)가 전력모드를 PL3로 결정한 경우 의도적 유휴시간은 [200㎳±α]로 결정될 수 있다. "α"는 외부장치(100)에 설정된 기본값이거나 사용자에 의해 변경 가능하게 설정되는 값일 수 있다.
유휴상태에서 전력모드 제어신호를 수신한 스토리지 장치(200)는 대응하는 전력모드로 전환하고 백그라운드 동작을 수행할 수 있다. 외부장치(100)는 전력모드 제어신호를 전송한 후의 의도적 유휴시간 동안 스토리지 장치(200)로의 커맨드 처리 요청을 유보하기 때문에, 스토리지 장치(200)는 성능 하락 없이 백그라운드 동작을 완료하고 데이터 처리 시스템(10)을 최적의 상태로 유지할 수 있다.
의도적 유휴시간이 경과한 후 처리 유보된 커맨드가 존재하는 경우, 외부장치(100)는 스토리지 장치(200)를 활성화 상태로 천이시켜 유보하였던 커맨드 처리를 요청할 수 있다.
도 2는 일 실시예에 의한 외부장치의 구성도이다.
도 2를 참조하면, 외부장치(100)는 프로세서(110), BGOP 제어부(120), 제출큐(SQ; 130) 및 완료큐(CQ, 140)를 포함할 수 있다.
프로세서(110)는 명령을 실행하고 외부장치(100) 내 다른 컴포넌트들 및 장치들과 통신하도록 구성된 임의의 잘 알려진 CPU 및/또는 FPGA를 포함할 수 있다.
BGOP 제어부(120)는 스토리지 장치(200)로부터 전송된 예측정보에 기초하여 스토리지 장치(200)의 전력모드 및 의도적 유휴시간을 결정할 수 있다. 이에 따라 생성된 전력모드 제어신호는 스토리지 장치(200)로 전송될 수 있다. 스토리지 장치(200)는 유휴상태에서 전력모드 제어신호가 전송되면 대응하는 전력모드로 전환하고 백그라운드 동작을 수행할 수 있다. 예측정보는 전력모드별로 예측된 백그라운드 동작에 필요한 소요시간을 포함할 수 있고, 데이터 처리 시스템(10) 또는 스토리지 장치(200)의 온도정보를 더 포함할 수 있다. 예측정보가 온도정보를 포함하는 경우 BGOP 제어부(120)는 온도정보를 참조하여 전력모드를 결정할 수 있다.
제출큐(Submission Queue, SQ; 130)는 외부장치(100)에 의해 생성된 커맨드가 저장되는 메모리 공간일 수 있다. 완료큐(Completion Queue, CQ; 140)는 제출큐(130)에 저장된 커맨드가 스토리지 장치(200)에서 처리됨에 따라 해당 커맨드의 처리 결과를 기록하기 위한 메모리 공간일 수 있다.
외부장치(100)와 스토리지 장치(200)가 제출큐(130) 및 완료큐(140)로 구성된 큐 페어(queue pair)에 기초하여 통신하는 방식을 커맨드 큐 베이스 인터페이스 방식이라 칭한다.
일 실시예에서, BGOP 제어부(120)는 의도적 유휴시간 동안 제출큐(130)에 저장된 커맨드에 대응하는 제출큐 도어벨의 업데이트를 보류할 수 있다.
제출큐 도어벨은 제출큐(130)의 테일 포인터를 저장하기 위한 저장공간으로, 스토리지 장치(200)의 메모리 컨트롤러(210)에 포함된 메모리 공간의 일부로 할당될 수 있다. 메모리 컨트롤러(210)는 제출큐 도어벨에 저장된 테일 포인터가 갱신되면 외부장치(100)로부터 새로운 커맨드가 요청된 것으로 인식할 수 있다.
커맨드 큐 베이스 인터페이스 방식의 구체적인 설명은 도 5를 참조하여 후술할 것이다.
도 3은 일 실시예에 의한 백그라운드 동작(BGOP) 제어부의 구성도이다.
도 3을 참조하면, BGOP 제어부(120)는 모니터링부(121), 전력 설정부(123), 타임 카운터(125) 및 커맨드 홀딩부(127)를 포함할 수 있다.
모니링부(121)는 스토리지 장치(200)가 예측정보를 전송하는지의 여부와 스토리지 장치(200)가 유휴 상태인지의 여부를 확인하도록 구성될 수 있다.
스토리지 장치(200)가 유휴상태로 천이함에 따라, 전력 설정부(123)는 스토리지 장치(200)가 전송한 예측정보에 기초하여 스토리지 장치(200)의 전력모드 및 의도적 유휴시간을 결정할 수 있다. 일 실시예에서, 예측정보는 전력모드별로 예측된 백그라운드 동작에 필요한 소요시간을 포함할 수 있고, 이에 더하여 데이터 처리 시스템(10) 또는 스토리지 장치(200)의 온도정보를 더 포함할 수 있다. 전력모드를 결정하기 위하여 온도정보를 고려하는 경우 데이터 처리 시스템(10)의 온도 상승으로 인한 손상이나 고장을 예방할 수 있다.
전력 설정부(123)에서 생성한 전력모드 제어신호는 스토리지 장치(200)로 전송될 수 있다. 유휴상태에서 전력모드 제어신호를 수신한 스토리지 장치(200)는 대응하는 전력모드로 전환하고 백그라운드 동작을 수행할 수 있다.
타임 카운터(125)는 전력 설정부(123)가 스토리지 장치(200)로 전력모드 제어신호를 전송한 시점부터 의도적 유휴시간을 카운트할 수 있다.
커맨드 홀딩부(127)는 타임 카운터(125)가 만료되기 전에 제출큐(130)에 새로운 커맨드가 저장되면, 이에 대응하는 제출큐 도어벨 레지스터의 갱신을 유보하도록 구성될 수 있다. 커맨드 홀딩부(127)는 타임 카운터(125) 만료 후 제출큐(130)에 미처리된 커맨드가 존재하면 이에 대응하는 도어벨 레지스터를 갱신할 수 있다.
도 4는 일 실시예에 의한 메모리 컨트롤러의 구성도이다.
도 4를 참조하면, 일 실시예에 의한 메모리 컨트롤러(210)는 프로세서(211), SQ 도어벨 레지스터(SQ DBR, 213), CQ 도어벨 레지스터(CQ DBR, 215), 소요시간 예측부(217), 전력 관리부(219) 및 온도센서(221)를 포함할 수 있다.
프로세서(211)는 스토리지 장치(200)의 다양한 동작을 위해 제공되는 펌웨어에 따라 동작할 수 있다. 일 실시예에서, 프로세서(211)는 메모리 장치(220)를 관리하기 위한 가비지 콜렉션, 데이터 마이그레이션, 웨어 레벨링, 리드 리프레쉬, 백그라운드 트림 등과 같이 백그라운드에서 이루어지는 하우스키핑 동작을 수행하기 위한 플래시 변환계층(FTL)의 기능, 메모리 장치(220)로부터 독출된 데이터의 에러를 검출하고 정정하는 ECC(Error Check and Correction) 기능 등을 수행할 수 있다.
도시하지 않았지만, 메모리 컨트롤러(210)는 외부장치 인터페이스, 메모리 인터페이스, RAM, ROM, 버퍼 메모리, 버퍼 메모리 매니저 등 스토리지 장치(200)가 동작하는 데 필요한 구성 요소를 구비할 수 있다.
SQ DBR(213) 및 CQ DBR(215) 각각은 외부장치(100) 에 의해 생성된 큐 페어 즉, 제출큐(도 1의 SQ, 130)와 완료큐(도 1의 CQ, 140)를 관리 또는 제어하기 위한 레지스터이다. SQ DBR(213) 및 CQ DBR(215) 각각은 하나의 큐 페어(SQ, CQ)와 대응될 수 있다.
제출큐(SQ)에는 외부장치(100)에 의해 생성된 커맨드가 차례로 저장될 수 있고, SQ DBR(213)은 제출큐(SQ)의 마지막 커맨드 저장 위치를 가리키는 테일 포인터를 저장할 수 있다.
스토리지 장치(200)가 커맨드를 처리한 후 완료큐(CQ)에 커맨드의 처리가 완료되었음을 기록함에 따라 제출큐(CQ)의 헤드포인터가 증가하며, CQ DBR(215)은 외부장치(100)로부터 완료큐(CQ)의 헤드 포인터를 수신하여 저장할 수 있다.
일 실시예에서, 외부장치(100)가 결정한 의도적 유휴시간 동안 외부장치(100)는 커맨드 처리 요청을 보류하며, 이는 SQ DBR(213)의 갱신을 유보하는 동작을 포함할 수 있다.
도 5은 일 실시예에 의한 커맨드 처리 과정을 설명하기 위한 개념도이다.
스토리지 장치(200)의 메모리 컨트롤러(210)는 커맨드 큐 베이스 인터페이스에 기초하여 외부장치(100) 와 통신할 수 있다. 커맨드 큐 베이스 인터페이스 동작은, 요청된 커맨드(requested command)의 입력을 위한 제출큐(SQ, 130)와 해당 커맨드의 처리 결과를 기록하기 위한 완료큐(CQ, 140)로 구성된 큐 페어에 기초하여 수행될 수 있다.
외부장치(100)에 복수의 코어들이 존재하는 경우, 복수의 코어들 각각은 하나의 제출큐(S1, 130)와 하나의 완료큐(CQ, 140)로 구성된 하나의 큐 페어에 기초하여 스토리지 장치(200), 궁극적으로는 메모리 컨트롤러(210)와 인터페이스 동작을 수행할 수 있다
메모리컨트롤러(210)는 커맨드 큐 베이스 인터페이스 동작을 수행하기 위한 SQ DBR(213) 및 CQ DBR(215)을 포함할 수 있다.
SQ DBR(213) 및 CQ DBR(215) 각각은 외부장치(100) 에 의해 생성된 큐 페어(130, 140)를 관리 또는 제어하기 위한 레지스터이다. SQ DBR(213) 및 CQ DBR(215) 각각은 하나의 큐 페어와 대응될 수 있다. 예를 들어, SQ DBR(213) 및 CQ DBR(215) 각각은 제출큐(SQ, 130)의 테일을 가리키는 테일 포인터와 완료큐(CQ)의 헤드를 가리키는 헤드 포인터를 저장할 수 있다. 메모리 컨트롤러(210)는 SQ DBR(213) 및 CQ DBR(215) 각각과 대응하는 큐 페어에 접근함으로써 외부장치(100) 와의 인터페이스 동작을 수행할 수 있다.
구체적으로, 외부장치(100)는 외부장치(100) 내의 메모리에 제출큐(130)와 완료큐(140)를 생성할 수 있다.
메모리 컨트롤러(210)는 SQ DBR(213) 및 CQ DBR(215)을 통해 제출큐(130)와 완료큐(140)에 접근함으로써, 외부장치(100)가 요청한 커맨드를 처리하고 처리 결과를 통지할 수 있다.
예를 들어, 외부장치(100)는 스토리지 장치(200)에 데이터 읽기 또는 쓰기 동작을 요청하기 위하여 제출큐(130)에 커맨드를 입력할 수 있다(S1). 제출큐(130)의 테일 포인터는 업데이트되고 외부장치(100)는 업데이트된 제출큐(130)의 테일 포인터를 메모리 컨트롤러(210)의 SQ DBR(213)에 기록하여 갱신할 수 있다(S2).
메모리 컨트롤러(210)는 제출큐(130)로부터 커맨드를 페치하고(S3) 페치된 커맨드를 처리(또는 실행)할 수 있다(S4). 메모리 컨트롤러(210)는 커맨드의 처리 후 완료큐(140)에 커맨드의 처리가 완료되었음을 기록할 수 있다(S5). 이 때, 완료큐(140)의 헤드 포인터가 증가할 수 있다. 메모리 컨트롤러(210)가 인터럽트 신호를 생성함에 따라(S6) 외부장치(100)는 커맨드 완료를 처리할 수 있다(S7). 외부장치(100)는 업데이트된 완료큐(CQ) 헤드 포인터를 메모리 컨트롤러(210)의 CQ DBR(215) 에 기록하여 갱신할 수 있다.
이러한 커맨드 큐 베이스 인터페이스에 기초한 커맨드 처리 과정에서, 본 기술에 의한 BGOP 제어부(120)는 유휴 상태의 스토리지 장치(200)로 전력모드 제어신호를 전송한 후에 제출큐(130)에 저장된 커맨드에 대응하는 SQ DBR(213) 갱신 시점을 의도적 유휴시간이 만료될 때까지 유보함으로써, 스토리지 장치(200)가 외부장치(100)의 요청을 처리하지 않고 백그라운드 동작을 수행할 수 있도록 한다.
다시 도 4를 참조하면, 소요시간 예측부(217)는 메모리 컨트롤러(210)가 메모리 장치(220)의 백그라운드 동작을 처리하는 데 소요되는 시간을 전력모드별로 예측하여 예측정보를 생성할 수 있다.
가비지 콜레션 동작을 예로 들면, 확보할 유효 페이지의 개수가 100개라면, 전력모드가 최고인 경우(최대 성능모드)의 소요시간은 개략적으로 [수학식 1]과 같이 계산될 수 있다.
[수학식1]
소요시간_최고 전력모드 = (100 x (page read 시간 + page program 시간)) + (블록 소거 시간)
최대 성능모드의 1/2 성능, 1/4 성능 등 다양한 전력모드가 존재할 수 있고, 소요시간은 성능모드가 낮을수록 증가한다. 예를 들어, 1/2 성능모드에서는 최대 성능모드의 약 2배, 1/4 성능모드에서는 최대 성능모드의 약 4배의 시간이 소요될 수 있다.
상기 수식에 더하여 환경 변수, 예를 들어 스토리지 장치(200) 내에서의 커맨드 전송 시간, 응답시간, 플래인 인터리빙 등과 같은 메모리 장치(220)의 작동 방식, 메모리 장치(200)와 버퍼 메모리(미도시)와의 버스 대역폭, 프로세서(211)의 오버헤드 등과 같은 변수를 고려하여 전력모드별 백그라운드 동작 소요 시간을 더욱 정밀하게 계산할 수 있음은 물론이다.
환경변수를 무시한 상태에서, <조건 1>일 때 전력모드별 백그라운드 동작 소요시간은 [수학식 2]로 계산될 수 있다.
<조건 1>
확보할 유효 페이지 수 = 100
버스 대역폭 = 400MB/s
1페이지 사이즈 = 16KB
블록 소거 시간 = 5ms
1페이지 전송시간 = (400 x 1024KB) / 16KB = 40us
[수학식 2]
소요시간_ 최대 전력모드 = (100 x (40us + 40us)) + 5ms = 13ms
소요시간_1/2전력모드 = 26ms
소요시간_1/4전력모드 = 52ms
전력 관리부(219)는 스토리지 장치(200)가 유휴상태에 있는 동안 외부장치(100)로부터 전송되는 전력모드 제어신호에 기초하여 스토리지 장치(200)의 전력 모드를 변경한다. 프로세서(211)는 유휴상태에서 전력모드가 전환됨에 따라 백그라운드 동작을 수행할 수 있다.
백그라운드 동작은 예를 들어 가비지 콜렉션, 데이터 마이그레이션, 웨어 레벨링, 리드 리프레쉬, 백그라운드 트림의 순으로 우선순위를 가질 수 있다.
프로세서(211)는 스토리지 장치(200)의 유휴상태 중에 전력모드가 전환되면 우선순위 순으로 백그라운드 동작을 수행할 수 있다. 만약, 전력모드 제어신호에 의도적 유휴시간 정보가 포함되어 있는 경우, 프로세서(211)는 의도적 유휴시간을 백그라운드 동작의 우선순위에 따라 분배하여 복수의 백그라운드 동작을 차례로 수행하는 것도 가능하다.
온도센서(221)는 데이터 처리 시스템(10) 또는 스토리지 장치(200)의 온도를 감지할 수 있다. 이 경우 소요시간 예측부(217)는 예측정보에 온도정보를 포함시켜 외부장치(100)로 전송할 수 있다.
도 6은 일 실시예에 의한 데이터 처리 시스템의 동작 방법을 설명하기 위한 흐름도이다.
도 6을 참조하면, 외부장치(100)가 동작 또는 대기하는 중에(S101), 스토리지 장치(200)는 메모리 장치(220)의 백그라운드 동작을 처리하는 데 소요되는 시간을 전력모드별로 예측하여 예측정보를 생성(S103)하고 외부장치(100)로 전송할 수 있다(S105). 일 실시예에서, 예측정보는 전력모드별로 예측된 백그라운드 동작에 필요한 소요시간을 포함할 수 있고, 이에 더하여 데이터 처리 시스템(10) 또는 스토리지 장치(200)의 온도정보를 더 포함할 수 있다.
백그라운드 동작은 가비지 콜렉션, 데이터 마이그레이션, 웨어 레벨링, 리드 리프레쉬, 백그라운드 트림 등 메모리 장치(220)에 대한 관리 동작을 포함할 수 있다.
외부장치(100)는 스토리지 장치(200)로부터 예측정보가 전송됨에 따라 스토리지 장치(200)가 유휴상태인지의 확인할 수 있다(S107).
스토리지 장치(200)가 유휴상태인 경우(S107:Y) 외부장치(100)는 스토리지 장치(200)가 전송한 예측정보에 기초하여 스토리지 장치(200)의 전력모드 및 의도적 유휴시간을 결정하고, 이를 포함하는 전력모드 제어신호를 생성할 수 있다(S109). 예측정보가 온도 정보를 더 포함하는 경우, 외부장치(100)는 전력모드를 결정하기 위하여 온도정보를 추가로 고려할 수 있다.
스토리지 장치(200)가 유휴상태가 아닌 경우(S107:N) 외부장치(100)는 스토리지 장치(200)로 커맨드 처리를 요청할 수 있다(S200). 커맨드 처리 과정(S200)은 예를 들어 도 5에 도시한 커맨드 큐 베이스 인터페이스에 기초하여 수행될 수 있으나, 이에 한정되는 것은 아니다.
단계 S109를 통해 외부장치(100)에서 생성한 전력모드 제어신호는 스토리지 장치(200)로 전송될 수 있다(S111). 유휴상태에서 전력모드 제어신호를 수신한 스토리지 장치(200)는 전력모드 제어신호에 포함된 전력모드에 따라 전력모드를 변경하고(S113) 백그라운드 동작을 수행할 수 있다(S115).
한편, 외부장치(100)는 스토리지 장치(200)로 전력모드 제어신호를 전송한 후 타이머를 설정하여 의도적 유휴시간이 만료하는지 카운트할 수 있다(S117).
외부장치(100) 새로운 커맨드가 생성되는지 확인하여(S119), 커맨드가 생성된 경우에는(S119:Y) 이를 제출큐에 저장할 수 있다(S121). 커맨드를 제출큐에 저장한 후, 그리고 커맨드가 생성되지 않은 경우에는(S119:N) 타이머가 완료되었는지 확인할 수 있다(S123).
타이머가 만료된 경우(S123:Y) 외부장치(100)는 제출큐에 미처리된 커맨드가 존재하는지 확인한다(S125).
미처리된 커맨드가 존재하는 경우(S125:Y) 외부장치(100)는 제출큐 도어벨 레지스터(SQ DBR)를 갱신하여(S127) 스토리지 장치(200)로 커맨드 처리를 요청할 수 있다. 이에 따라, 스토리지 장치(200)는 예를 들어 도 5에 도시한 커맨드 큐 베이스 인터페이스에 기초하여 커맨드를 처리할 수 있다(S200).
미처리된 커맨드가 존재하지 않는 경우(S125:N) 외부장치(100)는 다른 동작을 처리하거나 대기 상태로 천이할 수 있다(S131).
한편, 타이머가 만료되지 않은 경우(S123:N) 즉, 의도적 유휴시간이 남아 있는 경우, 외부장치(100)는 제출큐 도어벨 레지스터(SQ DBR)의 갱신이 필요한지 확인할 수 있다(S129). 제출큐 도어벨 레지스터(SQ DBR)의 갱신이 필요한 경우는 제출큐가 가득 찬(Full) 상태인 경우를 들 수 있으나 이에 한정되는 것은 아니다.
제출큐 도어벨 레지스터(SQ DBR)의 갱신이 필요하지 않다면(S129:N), 외부장치(100)는 제출큐 도어벨 레지스터(SQ DBR)를 갱신하지 않음으로써 스토리지 장치(200)로의 커맨드 처리 요청을 유보할 수 있다. 그리고 새로운 커맨드가 생성되는지 확인하는 단계(S119)로 진행한다.
제출큐에 유보 중인 커맨드가 가득 차서 제출큐 도어벨 레지스터(SQ DBR)의 갱신이 필요하다면(S129:Y) 외부장치(100)는 제출큐 도어벨 레지스터(SQ DBR)를 갱신하고(S127), 스토리지 장치(200)는 제출큐에 입력된 커맨드를 처리할 수 있다(S200).
이와 같이, 스토리지 장치(200)는 전력모드별로 예측된 백그라운드 동작에 필요한 소요시간을 포함하는 예측정보를 생성하여 외부장치(100)로 전송한다. 스토리지 장치(200)는 또한 유휴상태에서 외부장치(100)로부터 전력모드 제어신호가 전송되면 대응하는 전력 모드로 전환하고 백그라운드 동작을 수행한다.
외부장치(100)는 스토리지 장치(200)가 유휴상태가 되면 예측정보에 기초하여 스토리지 장치(200)의 전력모드 및 의도적 유휴시간을 결정하여 스토리지 장치(200)가 해당 전력모드로 천이하도록 하며, 결정된 의도적 유휴시간 동안 커맨드 처리 요청을 유보한다. 결국, 스토리지 장치(200)는 외부장치(200)가 보장하는 의도적 유휴시간 동안 백그라운드 동작을 안정적으로 수행하여 외부장치(100)의 요청에 최적의 성능으로 응답할 수 있다.
도 7은 일 실시예에 의한 스토리지 시스템의 구성도이다.
도 7을 참조하면, 스토리지 시스템(1000)은 호스트 장치(1100)와 데이터 저장 장치(1200)를 포함할 수 있다. 일 실시예에서, 데이터 저장 장치(1200)는 솔리드 스테이트 드라이브(solid state drive)(SSD)로 구성될 수 있다.
호스트 장치(1100)는 도 1 내지 도 3에 도시한 외부장치(100)일 수 있고, 데이터 저장 장치(1200)는 도 1 또는 도 4에 도시한 스토리지 장치(200)일 수 있다.
데이터 저장 장치(1200)는 컨트롤러(1210), 비휘발성 메모리 장치들(1220-0 ~ 1220-n), 버퍼 메모리 장치(1230), 전원 공급기(1240), 신호 커넥터(1101) 및 전원 커넥터(1103)를 포함할 수 있다.
컨트롤러(1210)는 데이터 저장 장치(1200)의 제반 동작을 제어할 수 있다. 컨트롤러(1210)는 호스트 인터페이스 유닛, 컨트롤 유닛, 동작 메모리로서의 랜덤 액세스 메모리, 에러 정정 코드(ECC) 유닛 및 메모리 인터페이스 유닛을 포함할 수 있다. 예를 들어, 컨트롤러(1210)는 도 1 또는 도 4에 도시한 메모리 컨트롤러(210)로 구성될 수 있다.
호스트 장치(1100)와 데이터 저장 장치(1200)는 신호 커넥터(1101)를 통해 신호를 송수신할 수 있다. 여기에서, 신호란 명령어, 어드레스, 데이터를 포함할 수 있다.
컨트롤러(1210)는 호스트 장치(1100)로부터 입력된 신호를 분석하고 처리할 수 있다. 컨트롤러(1210)는 데이터 저장 장치(1200)를 구동하기 위한 펌웨어 또는 소프트웨어에 따라서 백그라운드 기능 블럭들의 동작을 제어할 수 있다
버퍼 메모리 장치(1230)는 비휘발성 메모리 장치들(1220-0 ~ 1220-n)에 저장될 데이터를 임시 저장할 수 있다. 또한, 버퍼 메모리 장치(1230)는 비휘발성 메모리 장치들(1220-0 ~ 1220-n)로부터 읽혀진 데이터를 임시 저장할 수 있다. 버퍼 메모리 장치(1230)에 임시 저장된 데이터는 컨트롤러(1210)의 제어에 따라 호스트 장치(1100) 또는 비휘발성 메모리 장치들(1220-0 ~ 1220-n)로 전송될 수 있다.
비휘발성 메모리 장치들(1220-0 ~ 1220-n)은 데이터 저장 장치(1200)의 저장 매체로 사용될 수 있다. 비휘발성 메모리 장치들(1220-0 ~ 1220-n) 각각은 복수의 채널들(CH0~CHn)을 통해 컨트롤러(1210)와 연결될 수 있다. 하나의 채널에는 하나 또는 그 이상의 비휘발성 메모리 장치가 연결될 수 있다. 하나의 채널에 연결되는 비휘발성 메모리 장치들은 동일한 신호 버스 및 데이터 버스에 연결될 수 있다.
전원 공급기(1240)는 전원 커넥터(1103)를 통해 입력된 전원을 데이터 저장 장치(1200)의 컨트롤러(1210), 비휘발성 메모리 장치들(1220-0 ~ 1220-n) 및 버퍼 메모리(1230)에 제공할 수 있다. 전원 공급기(1240)는 보조 전원 공급기(1241)를 포함할 수 있다. 보조 전원 공급기(1241)는 서든 파워 오프(sudden power off)가 발생되는 경우, 데이터 저장 장치(1200)가 정상적으로 종료될 수 있도록 전원을 공급할 수 있다. 보조 전원 공급기(1241)는 대용량 캐패시터들(capacitors)을 포함할 수 있으나 이에 한정되는 것은 아니다.
신호 커넥터(1101)는 호스트 장치(1100)와 데이터 저장 장치(1200)의 인터페이스 방식에 따라서 다양한 형태의 커넥터로 구성될 수 있음은 자명하다.
전원 커넥터(1103)는 호스트 장치(1100)의 전원 공급 방식에 따라서 다양한 형태의 커넥터로 구성될 수 있음은 물론이다.
도 8 및 도 9는 실시예들에 따른 데이터 처리 시스템의 구성도이다.
도 8을 참조하면, 데이터 처리 시스템(3000)은 호스트 장치(3100)와 메모리 시스템(3200)을 포함할 수 있다.
호스트 장치(3100)는 도 1 내지 도 3에 도시한 외부장치(100)일 수 있고, 메모리 시스템(3200)은 도 1 또는 도 4에 도시한 스토리지 장치(200)일 수 있다.
호스트 장치(3100)는 인쇄 회로 기판(printed circuit board)과 같은 기판(board) 형태로 구성될 수 있다. 비록 도시되지 않았지만, 호스트 장치(3100)는 호스트 장치(3100)의 기능을 수행하기 위한 백그라운드 기능 블럭들을 포함할 수 있다.
호스트 장치(3100)는 소켓(socket), 슬롯(slot) 또는 커넥터(connector)와 같은 접속 터미널(3110)을 포함할 수 있다. 메모리 시스템(3200)은 접속 터미널(3110)에 마운트(mount)될 수 있다.
메모리 시스템(3200)은 인쇄 회로 기판과 같은 기판 형태로 구성될 수 있다. 메모리 시스템(3200)은 메모리 모듈 또는 메모리 카드로 불릴 수 있다. 메모리 시스템(3200)은 컨트롤러(3210), 버퍼 메모리 장치(3220), 비휘발성 메모리 장치(3231~3232), PMIC(power management integrated circuit)(3240) 및 접속 터미널(3250)을 포함할 수 있다.
컨트롤러(3210)는 메모리 시스템(3200)의 제반 동작을 제어할 수 있다.
컨트롤러(3210)는 도 1 또는 도 4에 도시된 메모리 컨트롤러(210)로 구성될 수 있다.
버퍼 메모리 장치(3220)는 비휘발성 메모리 장치들(3231~3232)에 저장될 데이터를 임시 저장할 수 있다. 또한, 버퍼 메모리 장치(3220)는 비휘발성 메모리 장치들(3231~3232)로부터 읽혀진 데이터를 임시 저장할 수 있다. 버퍼 메모리 장치(3220)에 임시 저장된 데이터는 컨트롤러(3210)의 제어에 따라 호스트 장치(3100) 또는 비휘발성 메모리 장치들(3231~3232)로 전송될 수 있다.
비휘발성 메모리 장치들(3231~3232)은 메모리 시스템(3200)의 저장 매체로 사용될 수 있다.
PMIC(3240)는 접속 터미널(3250)을 통해 입력된 전원을 메모리 시스템(3200)에 제공할 수 있다. PMIC(3240)는, 컨트롤러(3210)의 제어에 따라서, 메모리 시스템(3200)의 전원을 관리할 수 있다.
접속 터미널(3250)은 호스트 장치의 접속 터미널(3110)에 연결될 수 있다. 접속 터미널(3250)을 통해서, 호스트 장치(3100)와 메모리 시스템(3200) 간에 커맨드, 어드레스, 데이터 등과 같은 신호와, 전원이 전달될 수 있다. 접속 터미널(3250)은 호스트 장치(3100)와 메모리 시스템(3200)의 인터페이스 방식에 따라 다양한 형태로 구성될 수 있다. 접속 터미널(3250)은 메모리 시스템(3200)의 어느 한 변에 배치될 수 있다.
도 9는 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 데이터 처리 시스템을 예시적으로 도시하는 도면이다.
도 9를 참조하면, 데이터 처리 시스템(4000)은 호스트 장치(4100)와 메모리 시스템(4200)을 포함할 수 있다.
호스트 장치(4100)는 도 1 내지 도 3에 도시한 외부장치(100)일 수 있고, 메모리 시스템(4200)은 도 1 또는 도 4에 도시한 스토리지 장치(200)일 수 있다.
호스트 장치(4100)는 인쇄 회로 기판(printed circuit board)과 같은 기판(board) 형태로 구성될 수 있다. 비록 도시되지 않았지만, 호스트 장치(4100)는 호스트 장치(4100)의 기능을 수행하기 위한 백그라운드 기능 블럭들을 포함할 수 있다.
메모리 시스템(4200)은 표면 실장형 패키지 형태로 구성될 수 있다. 메모리 시스템(4200)은 솔더 볼(solder ball)(4250)을 통해서 호스트 장치(4100)에 마운트될 수 있다. 메모리 시스템(4200)은 컨트롤러(4210), 버퍼 메모리 장치(4220) 및 비휘발성 메모리 장치(4230)를 포함할 수 있다.
컨트롤러(4210)는 메모리 시스템(4200)의 제반 동작을 제어할 수 있다. 컨트롤러(4210)는 도4에 도시한 메모리 컨트롤러(210)와 동일하게 구성될 수 있다.
버퍼 메모리 장치(4220)는 비휘발성 메모리 장치(4230)에 저장될 데이터를 임시 저장할 수 있다. 또한, 버퍼 메모리 장치(4220)는 비휘발성 메모리 장치들(4230)로부터 읽혀진 데이터를 임시 저장할 수 있다. 버퍼 메모리 장치(4220)에 임시 저장된 데이터는 컨트롤러(4210)의 제어에 따라 호스트 장치(4100) 또는 비휘발성 메모리 장치(4230)로 전송될 수 있다.
비휘발성 메모리 장치(4230)는 메모리 시스템(4200)의 저장 매체로 사용될 수 있다.
도 10은 일 실시예에 의한 데이터 저장 장치를 포함하는 네트워크 시스템의 구성도이다.
도 10을 참조하면, 네트워크 시스템(5000)은 네트워크(5500)를 통해서 연결된 서버 시스템(5300) 및 복수의 클라이언트 시스템들(5410~5430)을 포함할 수 있다.
서버 시스템(5300)은 복수의 클라이언트 시스템들(5410~5430)의 요청에 응답하여 데이터를 서비스할 수 있다. 예를 들면, 서버 시스템(5300)은 복수의 클라이언트 시스템들(5410~5430)로부터 제공된 데이터를 저장할 수 있다. 다른 예로서, 서버 시스템(5300)은 복수의 클라이언트 시스템들(5410~5430)로 데이터를 제공할 수 있다.
서버 시스템(5300)은 호스트 장치(5100) 및 메모리 시스템(5200)을 포함할 수 있다. 호스트 장치(5100)는 도 1 내지 도 3에 도시한 호스트 장치(100)로 구성될 수 있고, 메모리 시스템(5200)은 도 4에 도시한 메모리 컨트롤러(210) 및 메모리 장치(220)를 포함할 수 있다.
도 11은 일 실시 예에 따른 데이터 저장 장치에 포함된 비휘발성 메모리 장치의 구성도이다.
도 11을 참조하면, 비휘발성 메모리 장치(300)는 메모리 셀 어레이(310), 행 디코더(320), 데이터 읽기/쓰기 블럭(330), 열 디코더(340), 전압 발생기(350) 및 제어 로직(360)을 포함할 수 있다.
메모리 셀 어레이(310)는 워드 라인들(WL1~WLm)과 비트 라인들(BL1~BLn)이 서로 교차된 영역에 배열된 메모리 셀(MC)들을 포함할 수 있다.
메모리 셀 어레이(310)는 3차원 메모리 어레이를 포함할 수 있다. 3차원 메모리 어레이는 반도체 기판의 평판면에 대해 수직의 방향성을 가지며, 적어도 하나의 메모리 셀이 다른 하나의 메모리 셀의 수직 상부에 위치하는 낸드(NAND) 스트링을 포함하는 구조를 의미한다. 하지만 3차원 메모리 어레이의 구조가 이에 한정되는 것은 아니며 수직의 방향성뿐 아니라 수평의 방향성을 가지고 고집적도로 형성된 메모리 어레이 구조라면 선택적으로 적용 가능함은 자명하다.
행 디코더(320)는 워드 라인들(WL1~WLm)을 통해서 메모리 셀 어레이(310)와 연결될 수 있다. 행 디코더(320)는 제어 로직(360)의 제어에 따라 동작할 수 있다. 행 디코더(320)는 외부장치(도시되지 않음)로부터 제공된 어드레스를 디코딩할 수 있다. 행 디코더(320)는 디코딩 결과에 근거하여 워드 라인들(WL1~WLm)을 선택하고, 구동할 수 있다. 예시적으로, 행 디코더(320)는 전압 발생기(350)로부터 제공된 워드 라인 전압을 워드 라인들(WL1~WLm)에 제공할 수 있다.
데이터 읽기/쓰기 블럭(330)은 비트 라인들(BL1~BLn)을 통해서 메모리 셀 어레이(310)와 연결될 수 있다. 데이터 읽기/쓰기 블럭(330)은 비트 라인들(BL1~BLn) 각각에 대응하는 읽기/쓰기 회로들(RW1~RWn)을 포함할 수 있다. 데이터 읽기/쓰기 블럭(330)은 제어 로직(360)의 제어에 따라 동작할 수 있다. 데이터 읽기/쓰기 블럭(330)은 동작 모드에 따라서 쓰기 드라이버로서 또는 감지 증폭기로서 동작할 수 있다. 예를 들면, 데이터 읽기/쓰기 블럭(330)은 쓰기 동작시 외부장치로부터 제공된 데이터를 메모리 셀 어레이(310)에 저장하는 쓰기 드라이버로서 동작할 수 있다. 다른 예로서, 데이터 읽기/쓰기 블럭(330)은 읽기 동작 시 메모리 셀 어레이(310)로부터 데이터를 독출하는 감지 증폭기로서 동작할 수 있다.
열 디코더(340)는 제어 로직(360)의 제어에 따라 동작할 수 있다. 열 디코더(340)는 외부장치로부터 제공된 어드레스를 디코딩할 수 있다. 열 디코더(340)는 디코딩 결과에 근거하여 비트 라인들(BL1~BLn) 각각에 대응하는 데이터 읽기/쓰기 블럭(330)의 읽기/쓰기 회로들(RW1~RWn)과 데이터 입출력 라인(또는 데이터 입출력 버퍼)을 연결할 수 있다.
전압 발생기(350)는 비휘발성 메모리 장치(300)의 백그라운드 동작에 사용되는 전압을 생성할 수 있다. 전압 발생기(350)에 의해서 생성된 전압들은 메모리 셀 어레이(310)의 메모리 셀들에 인가될 수 있다. 예를 들면, 프로그램 동작 시 생성된 프로그램 전압은 프로그램 동작이 수행될 메모리 셀들의 워드 라인에 인가될 수 있다. 다른 예로서, 소거 동작 시 생성된 소거 전압은 소거 동작이 수행될 메모리 셀들의 웰-영역에 인가될 수 있다. 다른 예로서, 읽기 동작 시 생성된 읽기 전압은 읽기 동작이 수행될 메모리 셀들의 워드 라인에 인가될 수 있다.
제어 로직(360)은 외부장치로부터 제공된 제어신호에 근거하여 비휘발성 메모리 장치(300)의 제반 동작을 제어할 수 있다. 예를 들면, 제어 로직(360)은 비휘발성 메모리 장치(300)의 읽기, 쓰기, 소거 동작을 제어할 수 있다.
이와 같이, 본 발명이 속하는 기술분야의 당업자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
10 : 데이터 처리 시스템
100 : 외부장치
200 : 스토리지 장치
210 : 메모리 컨트롤러
220 : 메모리 장치

Claims (19)

  1. 메모리 장치를 관리하기 위한 백그라운드 동작에 필요한 시간을 전력모드별로 예측한 예측정보를 외부로 전송하며, 유휴상태에서 전력모드 제어신호가 수신되면 대응하는 전력모드로 전환하여 상기 백그라운드 동작을 수행하는 스토리지 장치; 및
    상기 예측정보에 기초하여 상기 스토리지 장치의 전력모드 및 상기 백그라운드 동작을 위한 의도적 유휴시간을 결정하여 상기 전력모드 제어신호를 생성하여 상기 스토리지 장치로 전송하며, 상기 의도적 유휴시간 동안 상기 스토리지 장치로 커맨드 처리 요청을 유보하는 외부장치;
    를 포함하도록 구성되는 데이터 처리 시스템.
  2. 제 1 항에 있어서,
    상기 외부장치는 신규로 생성되는 커맨드가 저장되는 제출큐를 포함하고,
    상기 스토리지 장치는 상기 제출큐의 마지막 커맨드 저장 위치를 지시하는 테일 포인터를 저장하는 제출큐 도어벨 레지스터를 포함하며,
    상기 외부장치는 상기 커맨드 처리 요청을 유보하기 위하여 상기 테일 포인터의 갱신을 유보하도록 구성되는 데이터 처리 시스템.
  3. 제 2 항에 있어서,
    상기 외부장치는 상기 의도적 유휴시간 동안 상기 제출큐가 풀(Full) 상태가 되면 상기 테일 포인터를 갱신하도록 구성되는 데이터 처리 시스템.
  4. 제 1 항에 있어서,
    상기 스토리지 장치는 온도센서를 더 포함하고, 상기 예측정보는 온도정보를 더 포함하도록 구성되는 데이터 처리 시스템.
  5. 제 4 항에 있어서,
    상기 외부장치는 상기 온도정보를 더 참조하여 상기 스토리지 장치의 전력모드 및 상기 의도적 유휴시간을 결정하도록 구성되는 데이터 처리 시스템.
  6. 제 1 항에 있어서,
    상기 스토리지 장치는 상기 의도적 유휴시간 동안 유휴상태를 유지하도록 구성되는 데이터 처리 시스템.
  7. 제 1 항에 있어서,
    상기 예측정보 및 상기 전력모드 제어신호는 SMBus(System Management Bus), I2C(Inter-Integrated Circuit), I3C(Improved Inter-Integrated Circuit) 프로토콜에 기반한 인터페이스 장치 중 하나를 통해 송수신되는 데이터 처리 시스템.
  8. 제 1 항에 있어서,
    상기 백그라운드 동작은 가비지 콜렉션, 데이터 마이그레이션, 웨어 레벨링, 리드 리프레쉬, 백그라운드 트림 중 적어도 하나를 포함하는 데이터 처리 시스템.
  9. 스토리지 장치가, 메모리 장치를 관리하기 위한 백그라운드 동작에 필요한 시간을 전력모드별로 예측하여 예측정보를 전송하는 단계;
    외부장치가, 상기 예측정보에 기초하여 상기 스토리지 장치의 전력모드 및 상기 백그라운드 동작을 위한 의도적 유휴시간을 결정하여 전력모드 제어신호를 생성하고, 상기 스토리지 장치로 전송하는 단계;
    유휴상태에서 상기 전력모드 제어신호를 수신한 상기 스토리지 장치가, 상기 전력모드 제어신호에 대응하는 전력모드로 전환하여 상기 백그라운드 동작을 수행하는 단계; 및
    상기 외부장치가, 상기 의도적 유휴시간 동안 상기 스토리지 장치로 커맨드 처리 요청을 유보하는 단계;
    를 포함하도록 구성되는 데이터 처리 시스템의 동작 방법.
  10. 제 9 항에 있어서,
    상기 외부장치는 신규로 생성되는 커맨드가 저장되는 제출큐를 포함하고,
    상기 스토리지 장치는 상기 제출큐의 마지막 커맨드 저장 위치를 지시하는 테일 포인터를 저장하는 제출큐 도어벨 레지스터를 포함하며,
    상기 커맨드 처리 요청을 유보하는 단계는, 상기 외부장치가 상기 테일 포인터의 갱신을 유보하는 단계를 포함하도록 구성되는 데이터 처리 시스템의 동작 방법.
  11. 제 10 항에 있어서,
    상기 의도적 유휴시간 동안 상기 제출큐가 풀(Full) 상태가 되면 상기 외부장치가 상기 테일 포인터를 갱신하는 단계를 더 포함하도록 구성되는 데이터 처리 시스템의 동작 방법.
  12. 제 9 항에 있어서,
    상기 스토리지 장치는 온도센서를 더 포함하고, 상기 예측정보는 온도정보를 더 포함하여 생성되는 데이터 처리 시스템의 동작 방법.
  13. 제 12 항에 있어서,
    상기 외부장치가 상기 전력모드 제어신호를 생성할 때 상기 온도정보를 더 참조하는 데이터 처리 시스템의 동작 방법.
  14. 제 9 항에 있어서,
    상기 의도적 유휴시간 동안 상기 스토리지 장치가, 유휴상태를 유지하는 데이터 처리 시스템의 동작 방법.
  15. 제 9 항에 있어서,
    상기 예측정보 및 상기 전력모드 제어신호를 송수신하는 단계는 SMBus(System Management Bus), I2C(Inter-Integrated Circuit), I3C(Improved Inter-Integrated Circuit) 프로토콜에 기반한 인터페이스 장치 중 하나를 통해 수행되는 데이터 처리 시스템의 동작 방법.
  16. 제 9 항에 있어서,
    상기 백그라운드 동작은 가비지 콜렉션, 데이터 마이그레이션, 웨어 레벨링, 리드 리프레쉬, 백그라운드 트림 중 적어도 하나를 포함하는 데이터 처리 시스템의 동작 방법.
  17. 메모리 장치; 및
    상기 메모리 장치를 관리하기 위한 백그라운드 동작에 필요한 시간을 전력모드별로 예측한 예측정보를 외부로 전송하며, 유휴상태에서 외부로부터 전력모드 제어신호가 수신되면 대응하는 전력모드로 전환하여 상기 메모리 장치에 대한 상기 백그라운드 동작을 수행하는 메모리 컨트롤러;
    를 포함하도록 구성되는 스토리지 장치.
  18. 제 17 항에 있어서,
    상기 메모리 컨트롤러는, 외부에 의해 갱신되는 테일 포인터를 저장하는 제출큐 도어벨 레지스터를 포함하며, 상기 테일 포인터가 갱신되기 전에 상기 백그라운드 동작을 수행하도록 구성되는 스토리지 장치.
  19. 제 17 항에 있어서,
    상기 스토리지 장치는 온도센서를 더 포함하고, 상기 예측정보는 온도정보를 더 포함하도록 구성되는 스토리지 장치.
KR1020220008520A 2022-01-20 2022-01-20 데이터 처리 시스템 및 그 동작 방법과, 이를 위한 스토리지 장치 KR20230112362A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020220008520A KR20230112362A (ko) 2022-01-20 2022-01-20 데이터 처리 시스템 및 그 동작 방법과, 이를 위한 스토리지 장치
US17/877,771 US11921557B2 (en) 2022-01-20 2022-07-29 Data processing system, operation method thereof, and storage device therefor
CN202211119197.1A CN116521057A (zh) 2022-01-20 2022-09-13 数据处理系统、其操作方法及其存储装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020220008520A KR20230112362A (ko) 2022-01-20 2022-01-20 데이터 처리 시스템 및 그 동작 방법과, 이를 위한 스토리지 장치

Publications (1)

Publication Number Publication Date
KR20230112362A true KR20230112362A (ko) 2023-07-27

Family

ID=87161770

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020220008520A KR20230112362A (ko) 2022-01-20 2022-01-20 데이터 처리 시스템 및 그 동작 방법과, 이를 위한 스토리지 장치

Country Status (3)

Country Link
US (1) US11921557B2 (ko)
KR (1) KR20230112362A (ko)
CN (1) CN116521057A (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117806837B (zh) * 2024-02-29 2024-06-07 山东云海国创云计算装备产业创新中心有限公司 一种硬盘任务管理方法、装置、存储介质及系统

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050024788A (ko) 2003-09-04 2005-03-11 삼성전자주식회사 메모리모듈 및 이를 사용하는 컴퓨터
US8943334B2 (en) 2010-09-23 2015-01-27 Intel Corporation Providing per core voltage and frequency control
US8892813B2 (en) * 2012-04-20 2014-11-18 Sandisk Technologies Inc. Intelligent scheduling of background operations in memory
KR102149679B1 (ko) 2014-02-13 2020-08-31 삼성전자주식회사 데이터 저장 장치, 그 동작 방법, 및 이를 포함하는 데이터 처리 시스템
US9645829B2 (en) 2014-06-30 2017-05-09 Intel Corporation Techniques to communicate with a controller for a non-volatile dual in-line memory module
US9658800B2 (en) * 2014-12-22 2017-05-23 Sandisk Technologies Llc End of life prediction based on memory wear
KR102316441B1 (ko) 2015-04-14 2021-10-25 삼성전자주식회사 스토리지 장치 및 스토리지 장치의 동작 방법
US10108450B2 (en) 2016-04-21 2018-10-23 Samsung Electronics Co., Ltd. Mechanism for SSDs to efficiently manage background activity with notify
US10635335B2 (en) * 2017-03-21 2020-04-28 Western Digital Technologies, Inc. Storage system and method for efficient pipeline gap utilization for background operations
KR20190069286A (ko) 2017-12-11 2019-06-19 에스케이하이닉스 주식회사 호스트 아이들을 이용한 가비지 컬렉션 방법 및 장치
KR20210101632A (ko) * 2020-02-10 2021-08-19 삼성전자주식회사 스토리지 장치 및 상기 스토리지 장치의 동작 방법
US11640251B2 (en) * 2021-01-20 2023-05-02 Western Digital Technologies, Inc. Early transition to low power mode for data storage devices
US12032836B2 (en) * 2021-08-09 2024-07-09 Micron Technology, Inc. Power management techniques

Also Published As

Publication number Publication date
CN116521057A (zh) 2023-08-01
US20230229218A1 (en) 2023-07-20
US11921557B2 (en) 2024-03-05

Similar Documents

Publication Publication Date Title
KR102532084B1 (ko) 데이터 저장 장치 및 동작 방법, 이를 포함하는 스토리지 시스템
KR102527265B1 (ko) 데이터 저장 장치 및 동작 방법, 이를 포함하는 스토리지 시스템
US20190266096A1 (en) Data storage device, method of operating the same, and storage system having the same
CN110390988B (zh) 数据存储装置、防止读取干扰的操作方法及存储系统
KR102381233B1 (ko) 데이터 저장 장치 및 그것의 동작 방법
KR20200113480A (ko) 데이터 저장 장치 및 동작 방법
US12026398B2 (en) Memory system performing flush operation for buffer region
KR102444606B1 (ko) 데이터 저장 장치 및 그것의 동작 방법
KR20200067035A (ko) 데이터 저장 장치 및 동작 방법, 이를 포함하는 스토리지 시스템
US11921557B2 (en) Data processing system, operation method thereof, and storage device therefor
KR20200029085A (ko) 데이터 저장 장치 및 동작 방법, 이를 포함하는 스토리지 시스템
US11269528B2 (en) Data storage device with reduced memory access operation method thereof and controller therefor
KR20190023196A (ko) 데이터 저장 장치
US10606509B2 (en) Data storage device managing write tag, writing operation method thereof, and storage system including the same
US20200073701A1 (en) Data storage device, operation method thereof and storage system having the same
KR20210063724A (ko) 메모리 시스템
KR20200121068A (ko) 데이터 저장 장치 및 이의 동작 방법, 이를 위한 컨트롤러
US20220156184A1 (en) Memory system
US11243718B2 (en) Data storage apparatus and operation method i&#39;hereof
CN112783428A (zh) 包括交换存储器的数据存储设备及其操作方法
US11847332B2 (en) Data storage apparatus and operating method thereof
US10628322B2 (en) Memory system and operating method thereof
KR102668125B1 (ko) 메모리 시스템 및 그것의 동작 방법
KR20230135357A (ko) 메모리 시스템 및 그 동작 방법
KR20230001257A (ko) 메모리 시스템