JP2006276114A - Liquid crystal display device - Google Patents

Liquid crystal display device Download PDF

Info

Publication number
JP2006276114A
JP2006276114A JP2005090723A JP2005090723A JP2006276114A JP 2006276114 A JP2006276114 A JP 2006276114A JP 2005090723 A JP2005090723 A JP 2005090723A JP 2005090723 A JP2005090723 A JP 2005090723A JP 2006276114 A JP2006276114 A JP 2006276114A
Authority
JP
Japan
Prior art keywords
circuit
reference voltage
power supply
voltage
liquid crystal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005090723A
Other languages
Japanese (ja)
Inventor
Soichiro Ohama
総一郎 大濱
Kazuhiro Nishikawa
和博 西川
Nobuo Tsubokura
伸夫 坪倉
Mitsuteru Onda
光輝 音田
Hisatoshi Ishikawa
久敏 石川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Epson Imaging Devices Corp
Original Assignee
Sanyo Epson Imaging Devices Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Epson Imaging Devices Corp filed Critical Sanyo Epson Imaging Devices Corp
Priority to JP2005090723A priority Critical patent/JP2006276114A/en
Publication of JP2006276114A publication Critical patent/JP2006276114A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Liquid Crystal (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a liquid crystal display device which has simple circuit constitution and inexpensive and further enables a user to feel that gamma correction is ideally performed. <P>SOLUTION: In a grayscale reference voltage generation circuit 14 for gamma correction, a plurality of reference voltages VGM1 to VGM10 are generated by resistance dividing of predetermined reference voltages VCOM1 and VCOM2 and in a power supply circuit 28A (28B) of a source driver, a maximum grayscale reference voltage VGM1 (VGM6) and a minimum grayscale reference voltage VGM5 (VGM10) of the grayscale reference voltages are made low in impedance by a pair of buffers 31 and 32 (33 and 34). Resistance voltage dividing circuits R2' to R5' (R7' to R10') of predetermined resolution are connected between outputs of the pair of buffers and the other grayscale reference voltages are respectively supplied to voltage dividing points of the corresponding resistance voltage dividing circuit in parallel. Moreover, each voltage dividing point including both ends of the resistance voltage dividing circuits is connected to a corresponding reference voltage input terminal of a DA converting circuit 26A (26B). <P>COPYRIGHT: (C)2007,JPO&INPIT

Description

本発明は、γ補正回路を備えた液晶表示装置に関し、特に簡単な構成のγ補正回路でありながらも視覚的には従来のγ補正回路と実質的に同等のγ補正を行うことができるγ補正回路を備えた液晶表示装置に関する。   The present invention relates to a liquid crystal display device having a γ correction circuit, and in particular, a γ correction circuit having a simple configuration, but capable of performing γ correction that is visually equivalent to a conventional γ correction circuit. The present invention relates to a liquid crystal display device including a correction circuit.

陰極線管（ＣＲＴ、ブラウン管）においては、駆動電圧Ｖと発光輝度Ｙとの間の関係は比例関係ではなく、Ｙ＝ＫＶγという関係式で表現される。この定数γをガンマ（ｇａｍｍａ）と呼び、わが国のテレビジョン（ＴＶ）方式においては、あらかじめこの特性を考慮しγ＝２．２として送信側で補正を行っている。 In a cathode ray tube (CRT, cathode ray tube), the relationship between the drive voltage V and the light emitting luminance Y rather than proportional, is expressed by the relational expression Y = KV gamma. This constant γ is called gamma, and in Japan's television (TV) system, this characteristic is taken into consideration and γ = 2.2 is corrected in advance on the transmission side.

送信側で元の信号に加えられたγ補正は、画像の明るさだけでなく赤・緑・青（ＲＧＢ）の割合まで変えてしまうが、受信側ではそのγ補正された信号をＣＲＴで表示すると、駆動電圧Ｖと発光強度Ｙとの関係が比例関係となって、元の色を再現できるようになっている。   The gamma correction added to the original signal on the transmitting side changes not only the brightness of the image but also the ratio of red, green, and blue (RGB), but the receiving side displays the gamma corrected signal on the CRT. Then, the relationship between the drive voltage V and the light emission intensity Y becomes a proportional relationship so that the original color can be reproduced.

しかしながら、特に液晶表示装置においては、駆動電圧と輝度ないし透過光量との間の関係はＣＲＴの場合とは異なるので、ＴＶ受信機用の液晶表示装置においては受信側でγ補正を行ってＣＲＴで表示した場合と同様の色が再現できるようにする必要がある。   However, particularly in a liquid crystal display device, the relationship between the driving voltage and the luminance or transmitted light amount is different from that in the case of a CRT. Therefore, in a liquid crystal display device for a TV receiver, γ correction is performed on the receiving side and the CRT It is necessary to be able to reproduce the same color as displayed.

一方、人間の目が表示された画像に対して違和感なく自然に感じるのは、画像の信号レベルと輝度との関係が図７に示した曲線に示すような特性でなければならないことが知られている。   On the other hand, it is known that the human eye feels natural with no sense of incongruity in the relationship between the signal level of the image and the luminance as shown by the curve shown in FIG. ing.

したがって、一般的な液晶表示パネルを使用して、図７に示したような理想的な輝度−信号レベル特性を持つ液晶表示装置とするためには、液晶表示パネルの液晶セルにかける電圧として、図８に示したような信号レベルに相当するアナログ電圧を液晶セルに印加すればよいことになる。   Therefore, in order to obtain a liquid crystal display device having ideal luminance-signal level characteristics as shown in FIG. 7 using a general liquid crystal display panel, as a voltage applied to the liquid crystal cell of the liquid crystal display panel, An analog voltage corresponding to the signal level as shown in FIG. 8 may be applied to the liquid crystal cell.

最近の液晶表示パネルを使用したＴＶ受信機のγ補正は列駆動用ＩＣ、すなわちソースドライバ内に設けられているＤＡ変換回路へ供給する階調基準電圧を制御することで行っている（下記特許文献１、２参照）。そこで、以下において従来の液晶表示装置の階調基準電圧発生回路について図面を用いて簡単に説明する。   Γ correction of a TV receiver using a recent liquid crystal display panel is performed by controlling a gradation reference voltage supplied to a column driving IC, that is, a DA converter circuit provided in a source driver (the following patents) References 1 and 2). Accordingly, a conventional gray scale reference voltage generation circuit of a liquid crystal display device will be briefly described with reference to the drawings.

図９は、従来から普通に使用されているガンマ補正用の階調基準電圧発生回路１００を示す。このガンマ補正用の階調基準電圧発生回路１００は、たとえば８本の抵抗Ｒ０〜Ｒ７が直列に接続された抵抗分割回路によって図示しない定電圧源から供給されている一定の電圧ＶＲを８分割し、それぞれの分割した電圧をバッファ回路１０１〜１０８により低インピーダンス化している。   FIG. 9 shows a gradation reference voltage generating circuit 100 for gamma correction that has been conventionally used. This gamma correction gradation reference voltage generating circuit 100 divides a constant voltage VR supplied from a constant voltage source (not shown) into eight by a resistor dividing circuit in which eight resistors R0 to R7 are connected in series. The divided voltages are reduced in impedance by the buffer circuits 101 to 108.

そして、図７に示した理想出力曲線画が得られるように任意に選択した８個の基準電圧ＶＲ１〜ＶＲ８（ＶＲ０も含めると９個）を得て、このＶＲ０〜ＶＲ８を図示しないソースドライバのＤＡ変換回路に供給するようになされている。   Then, eight reference voltages VR1 to VR8 (9 including VR0) arbitrarily selected so as to obtain the ideal output curve image shown in FIG. 7 are obtained, and VR0 to VR8 are obtained from a source driver (not shown). The signal is supplied to a DA conversion circuit.

なお、ＲＶＡＲは階調基準電圧微調整用の半固定抵抗である。このガンマ補正用の階調基準電圧発生回路１００で生成する階調基準電圧は、複数個であれば任意である。しかし、あまり数が少ないと補正間隔が粗くなるため、通常６個以上、特に高精度補正の場合には８個以上が使用されている。 R VAR is a semi-fixed resistor for fine adjustment of the gradation reference voltage. The gradation reference voltage generated by the gradation reference voltage generating circuit 100 for gamma correction is arbitrary as long as it is plural. However, if the number is too small, the correction interval becomes coarse, so usually 6 or more, especially 8 or more are used in the case of high precision correction.

また、基準電圧ＶＲとしては、コモン電圧Ｖcomに対して互いに反転する基準電圧あるいは反転しない基準電圧が供給される。一般に液晶表示装置は、焼き付き、あるいはフリッカを低減するために１水平ライン等の所定の水平ラインごとや１フレームごとに反転する電圧が印加される。   As the reference voltage VR, a reference voltage that is inverted with respect to the common voltage Vcom or a reference voltage that is not inverted is supplied. In general, a liquid crystal display device is applied with a voltage that is inverted every predetermined horizontal line such as one horizontal line or every frame in order to reduce image sticking or flicker.

そのため、反転しない基準電圧が供給される場合は、その電圧レベルは一定であるが、その電圧の反転は各ソースドライバ内部において、液晶表示パネルに供給する際に行われる。   Therefore, when a reference voltage that is not inverted is supplied, the voltage level is constant, but the voltage is inverted when it is supplied to the liquid crystal display panel inside each source driver.

また、図１０は、下記特許文献１に開示されている、液晶表示パネルの白レベル点及び黒レベル点のバラツキに対応できるようにするとともに、簡単に正負両極性の補正電圧の相対値を等しくできるようにしたγ補正用の階調基準電圧発生回路を示す。このγ補正回路用の階調基準電圧発生回路１２０は、ＡＶＤＤとグラウンド間の分圧電位Ｖ０’とＶ６’とをそれぞれバッファ回路１２１及び１２２を介して可変抵抗を含む分圧抵抗Ｒ０〜Ｒ１０及びＲｅ１〜Ｒｅ４により分圧している。   Further, FIG. 10 is adapted to cope with the variation of the white level point and the black level point of the liquid crystal display panel disclosed in the following Patent Document 1, and the relative values of the positive and negative polarity correction voltages are easily made equal. A gradation reference voltage generation circuit for γ correction that can be performed is shown. The gray scale reference voltage generation circuit 120 for the γ correction circuit uses voltage dividing resistances R0 to R10 including variable resistances through the buffer circuits 121 and 122, respectively, through the divided potentials V0 ′ and V6 ′ between AVDD and ground. The pressure is divided by Re1 to Re4.

そして、その分圧出力をそれぞれバッファ回路１２３〜１２７を介して正極性のγ補正電圧用の基準電圧Ｖ０〜Ｖ６を得て、この正極性のγ補正用の基準電圧Ｖ０〜Ｖ６をそれぞれ反転増幅器１２８〜１３４を介して負極性のγ補正用の階調基準電圧Ｖ７〜Ｖ１３を得るようになしたものである。   Then, the divided outputs are obtained through the buffer circuits 123 to 127, respectively, to obtain the reference voltages V0 to V6 for the positive γ correction voltage, and the reference voltages V0 to V6 for the positive γ correction are respectively inverted amplifiers. The negative reference γ correction gradation reference voltages V7 to V13 are obtained via 128 to 134, respectively.

図示しないソースドライバ内のＤＡ変換回路では、前述のようにしてガンマ補正用の階調基準電圧発生回路１００ないし１２０等から供給された複数個の階調基準電圧を等間隔に分割することにより所望精度の参照基準電圧が作成される。   In the DA converter circuit in the source driver (not shown), a plurality of gradation reference voltages supplied from the gradation reference voltage generation circuits 100 to 120 for gamma correction are divided at equal intervals as described above. An accuracy reference voltage is created.

そして、別途、ラッチ、サンプリングメモリ、ホールドメモリ及びレベルシフタ等（何れも図示せず）を経て供給された赤色（Ｒ）、緑色（Ｇ）、青色（Ｂ）の各表示信号ＤＲ、ＤＧ、ＤＢのデジタル信号に対応する参照基準電圧の一つが選択されてアナログ階調出力値として出力される。そして、図示しない液晶表示パネルの信号線に供給され、液晶表示パネルの光透過率がＲＧＢの各画素に対して、所望精度の階調表示となるようにされている。
特開２００２−２５０９０８号公報 特開２００３−２８０６１５号公報 Separately, the red (R), green (G), and blue (B) display signals DR, DG, and DB supplied through a latch, a sampling memory, a hold memory, a level shifter, and the like (all not shown) One of the reference reference voltages corresponding to the digital signal is selected and output as an analog gradation output value. Then, it is supplied to a signal line of a liquid crystal display panel (not shown) so that the light transmittance of the liquid crystal display panel is a gradation display with a desired accuracy for each pixel of RGB.
JP 2002-250908 A JP 2003-280615 A

上述のように、図９及び図１０に示した従来の液晶表示装置によれば、所定のγ補正を行った高精度の画像表示が可能である。しかし、抵抗分割した階調基準電圧を低インピーダンス化するためのバッファ回路１０１〜１０８（図９参照）と、１２１〜１２７ないし負極性化するための反転回路１２８〜１３４（図１０参照）等の外付け回路が各分圧後の配線毎に多数設けられており、かつ、ディスクリートに配置されている。そのため、回路全体が大きくなり、コスト高になるという問題点が存在している。   As described above, according to the conventional liquid crystal display device shown in FIG. 9 and FIG. 10, high-precision image display with predetermined γ correction is possible. However, buffer circuits 101 to 108 (see FIG. 9) for reducing the impedance of the gradation reference voltage divided by resistance, and inversion circuits 128 to 134 (see FIG. 10) for making negative polarity 121 to 127 or negative polarity, etc. A large number of external circuits are provided for each divided wiring, and are arranged discretely. Therefore, there is a problem that the entire circuit becomes large and the cost is high.

本願の発明者は、上述のような従来の液晶表示装置における外付け回路の問題点を解決すべく種々検討を重ねた。その結果、γ補正用の階調基準電圧は、白レベル（全赤、全緑又は全青を含む。以下、同じ）用基準電圧と、黒レベル用基準電圧とが図７に示した理想的な輝度−信号レベル特性曲線上に位置していればよい事を見出した。その中間部では多少理想曲線からずれがあっても、人の目にはほとんど認識できない事を見出した。   The inventor of the present application has made various studies in order to solve the problems of the external circuit in the conventional liquid crystal display device as described above. As a result, the gray level reference voltage for γ correction is ideal in that the reference voltage for white level (including all red, all green, or all blue; the same applies hereinafter) and the black level reference voltage are shown in FIG. It has been found that it suffices to be positioned on a proper luminance-signal level characteristic curve. In the middle part, it was found that even if there was a slight deviation from the ideal curve, it was hardly recognized by human eyes.

そして、本発明者は、白レベル及び黒レベル基準電圧生成用外付け回路を除く、他の外付け回路は省略できる事、及び、外付け回路が簡単なものですむので容易にソースドライバ内に組み込むことができる事、しかもγ補正用の階調基準電圧発生回路としては単なる抵抗分圧回路を使用できるようになる事を見出し、本発明を完成するに至ったのである。   The present inventor can omit the other external circuits except the white level and black level reference voltage generating external circuits, and can easily omit the external circuit, and can easily be included in the source driver. In addition, the inventors have found that a simple voltage dividing circuit can be used as a gradation reference voltage generating circuit for γ correction, and the present invention has been completed.

すなわち、本発明は、γ補正用の階調基準電圧発生回路として、単なる抵抗分圧回路を使用しながらも、特に低インピーダンス化のための外付け回路を減らし、かつ、簡単な回路構成で、安価であり、しかも人の目には理想的にγ補正されていると感じられるγ補正回路を備えた液晶表示装置を提供することを目的とする。   That is, the present invention reduces the number of external circuits especially for reducing the impedance while using a simple resistance voltage dividing circuit as a gradation reference voltage generating circuit for γ correction, and has a simple circuit configuration. An object of the present invention is to provide a liquid crystal display device including a γ correction circuit that is inexpensive and that is ideally γ corrected by human eyes.

上記課題を解決するために、請求項１に記載の液晶表示装置の発明は、複数の行ライン及び複数の列ラインを有する液晶セルと、各行ラインを駆動するゲートドライバと、各列ラインを駆動するソースドライバと、前記ソースドライバに複数個のγ補正用の階調基準電圧を供給するγ補正用階調基準電圧発生回路とを備え、前記ソースドライバは電源回路及びＤＡ変換回路を備え、前記電源回路は、前記複数個の入力された階調基準電圧のうち最大階調基準電圧及び最小階調基準電圧がそれぞれ入力される１対のバッファ回路と、前記一対のバッファ回路の出力間に接続された所定の分解能の抵抗分圧回路とを備え、前記最大階調基準電圧及び最小階調基準電圧以外の階調基準電圧はそれぞれ対応する前記抵抗分圧回路の分圧点に並列に供給され、さらに、前記抵抗分圧回路の両端を含む各分圧点はそれぞれ対応するＤＡ変換回路の基準電圧入力端子に接続されていることを特徴とする。   In order to solve the above problems, the invention of the liquid crystal display device according to claim 1 is a liquid crystal cell having a plurality of row lines and a plurality of column lines, a gate driver for driving each row line, and driving each column line. And a γ correction gradation reference voltage generation circuit that supplies a plurality of γ correction gradation reference voltages to the source driver, the source driver including a power supply circuit and a DA conversion circuit, The power supply circuit is connected between a pair of buffer circuits to which a maximum gradation reference voltage and a minimum gradation reference voltage among the plurality of input gradation reference voltages are input, and outputs of the pair of buffer circuits. A resistor voltage dividing circuit having a predetermined resolution, and gradation reference voltages other than the maximum gradation reference voltage and the minimum gradation reference voltage are respectively supplied in parallel to the voltage dividing points of the corresponding resistor dividing circuit. Further, each voltage dividing point including both ends of the resistor voltage dividing circuit is connected to a reference voltage input terminal of the corresponding DA converter circuit.

また、請求項２に記載の発明は、請求項１に記載の液晶表示装置において、前記電源回路及びＤＡ変換回路は、正極性側用の第１電源回路及び第１ＤＡ変換回路と、負極性側用の第２電源回路及び第２ＤＡ変換回路とからなり、前記第１及び第２電源回路は、それぞれの側において、前記複数個の入力された階調基準電圧のうち最大階調基準電圧及び最小階調基準電圧がそれぞれ入力される１対のバッファ回路と、前記一対のバッファ回路の出力間に接続された所定の分解能の抵抗分圧回路とを備え、前記最大階調基準電圧及び最小階調基準電圧以外の入力された階調基準電圧はそれぞれ対応する前記抵抗分圧回路の分圧点に並列に供給され、さらに、前記抵抗分圧回路の両端を含む各分圧点はそれぞれ対応する前記第１ないし第２ＤＡ変換回路の基準電圧入力端子に接続されていることを特徴とする。なお、本発明における正極性側ないし負極性側とは、液晶表示パネルの共通電極に印加されるコモン電圧を基準とした場合の極性を表し、必ずしも０Ｖを基準とした正負の極性を表すものではない。   According to a second aspect of the present invention, in the liquid crystal display device according to the first aspect, the power supply circuit and the DA conversion circuit include a first power supply circuit and a first DA conversion circuit for a positive polarity side, and a negative polarity side. A first power supply circuit and a second DA converter circuit, and the first power supply circuit and the second power supply circuit each have a maximum gradation reference voltage and a minimum of the plurality of input gradation reference voltages on each side. A pair of buffer circuits each receiving a gradation reference voltage; and a resistance voltage dividing circuit having a predetermined resolution connected between the outputs of the pair of buffer circuits, the maximum gradation reference voltage and the minimum gradation The input gray scale reference voltages other than the reference voltage are supplied in parallel to the corresponding voltage dividing points of the resistor voltage dividing circuit, and each voltage dividing point including both ends of the resistor voltage dividing circuit corresponds to the corresponding voltage dividing point. 1st to 2nd DA conversion Characterized in that it is connected to the reference voltage input terminal of the road. In addition, the positive polarity side or the negative polarity side in the present invention represents the polarity when the common voltage applied to the common electrode of the liquid crystal display panel is used as a reference, and does not necessarily represent the positive or negative polarity with reference to 0V. Absent.

また、請求項３に記載の発明は、請求項２に記載の液晶表示装置において、前記ソースドライバは、選択信号ＰＯＬによって前記正極性用の第１の電源回路及び第１ＤＡ変換回路又は前記負極性用の第２電源回路及び第２ＤＡ変換回路のいずれかの組合せを選択し、前記第１又は第２ＤＡ変換回路により入力されたデジタルＲ、Ｇ、Ｂ信号に対応するアナログ階調電圧の一つを選択して出力することを特徴とする。   According to a third aspect of the present invention, in the liquid crystal display device according to the second aspect, the source driver is configured such that the first power supply circuit for positive polarity and the first DA converter circuit or the negative polarity is selected by a selection signal POL. One combination of the second power supply circuit and the second DA converter circuit is selected, and one of the analog gradation voltages corresponding to the digital R, G, and B signals input by the first or second DA converter circuit is selected. It selects and outputs.

また、請求項４に記載の発明は、請求項２に記載の液晶表示装置において、１対のバッファ回路を有する前記第１電源回路と、他の１対のバッファ回路を有する前記第２電源回路と、前記第１ＤＡ変換回路と、前記第２ＤＡ変換回路とを備える前記ソースドライバは、単一の集積回路素子にて構成されたことを特徴とする。   According to a fourth aspect of the present invention, in the liquid crystal display device according to the second aspect, the first power supply circuit having a pair of buffer circuits and the second power supply circuit having another pair of buffer circuits. The source driver including the first DA conversion circuit and the second DA conversion circuit is configured by a single integrated circuit element.

請求項１の発明によれば、階調基準電圧発生回路自体は単なる抵抗分圧回路であり、また、階調基準電圧の低インピーダンス化のためのバッファ回路は数が少ないので簡単にソースドライバ内に内蔵できる。それと共に、回路構成も簡単であるため、回路全体を小型化でき、しかも、安価なソースドライバ及び階調基準電圧発生回路を備えた液晶表示装置が得られる。さらに、最大階調基準電圧及び最小階調基準電圧はバッファ回路によって低インピーダンス化されているため、少なくとも白、全赤、全緑、全青及び全黒において望ましい輝度特性が得られるようになる。また、その他の階調においても、負荷によらず実質的に階調基準電圧の変動が避けられるため、実質的に正常にγ補正された表示が可能な液晶表示装置が得られる。   According to the first aspect of the present invention, the gradation reference voltage generation circuit itself is a simple resistance voltage dividing circuit, and the number of buffer circuits for reducing the impedance of the gradation reference voltage is small. Can be built in. At the same time, since the circuit configuration is simple, the entire circuit can be reduced in size, and an inexpensive liquid crystal display device including a source driver and a gradation reference voltage generation circuit can be obtained. Further, since the maximum gradation reference voltage and the minimum gradation reference voltage are reduced in impedance by the buffer circuit, desirable luminance characteristics can be obtained at least in white, all red, all green, all blue, and all black. Further, since the gradation reference voltage is substantially prevented from changing regardless of the load at other gradations, a liquid crystal display device capable of substantially γ-corrected display can be obtained.

また、請求項２の発明によれば、ソース回路内の電源回路及びＤＡ変換回路を、正極性用及び負極性用に２分割して構成したので、これらの回路を一体構成としたものに比するとγ補正の精度が向上すると共に、回路構成が簡略化されるので、安価なソースドライバ及び階調基準電圧発生回路を備えた液晶表示装置が得られる。   According to the second aspect of the present invention, the power supply circuit and the DA converter circuit in the source circuit are divided into two parts for positive polarity and negative polarity, so that these circuits are integrated with each other. Then, the accuracy of γ correction is improved and the circuit configuration is simplified, so that a liquid crystal display device including an inexpensive source driver and a gradation reference voltage generation circuit can be obtained.

また、請求項３の発明によれば、選択信号により正極性側用の第１電源回路及び第１ＤＡ変換回路と、負極性側用の第２電源回路及び第２ＤＡ変換回路を選択して駆動し得る。その結果、各ＤＡ変換回路により正確に所望の分解能のアナログ階調基準電圧を得ることができるようになるから、実質的に正常にγ補正された表示が可能な液晶表示装置が得られる。   According to the invention of claim 3, the first power supply circuit and the first DA conversion circuit for the positive polarity side and the second power supply circuit and the second DA conversion circuit for the negative polarity side are selected and driven by the selection signal. obtain. As a result, an analog gradation reference voltage having a desired resolution can be accurately obtained by each DA converter circuit, so that a liquid crystal display device capable of substantially normal γ-corrected display can be obtained.

請求項４の発明によると、各々が１対のバッファ回路を有する第１および第２電源回路と、第１および第２ＤＡ変換回路とを備えるソースドライバを単一の集積回路素子にて構成した。この様に、従来に比べて、バッファ回路は１対のものが２組しかないので、回路構成（レイアウト）が簡素化し、コストが安くなる。   According to the fourth aspect of the present invention, the source driver including the first and second power supply circuits each having a pair of buffer circuits and the first and second DA conversion circuits is configured by a single integrated circuit element. Thus, compared to the conventional case, there are only two pairs of buffer circuits, so that the circuit configuration (layout) is simplified and the cost is reduced.

以下、本発明を実施するための最良の形態を実施例及び図面を用いて詳細に説明する。しかし、以下に述べた実施例は、本発明の技術思想を具体化するための液晶表示装置の一例を例示するものであって、本発明をこの実施例に特定することを意図するものでない。本発明は特許請求の範囲に示した技術思想を逸脱することなく、種々の変更を行ったものにも均しく適用し得るものである。なお、図１は、本発明の液晶表示装置の概略構成を示すブロック図であり、図２はソースドライバの概略構成を示すブロック図である。   Hereinafter, the best mode for carrying out the present invention will be described in detail with reference to examples and drawings. However, the embodiment described below exemplifies an example of a liquid crystal display device for embodying the technical idea of the present invention, and is not intended to specify the present invention in this embodiment. The present invention can be equally applied to various modifications without departing from the technical idea shown in the claims. FIG. 1 is a block diagram showing a schematic configuration of the liquid crystal display device of the present invention, and FIG. 2 is a block diagram showing a schematic configuration of a source driver.

図１において、本実施例の液晶表示装置１０は、液晶表示パネル１１、制御用集積回路１２、電源供給用集積回路１３、γ補正用階調基準電圧発生回路１４、複数個のソースドライバ１５及びゲートドライバ１６を備えている。液晶表示パネル１１の構成、ソースドライバ１５及びゲートドライバ１６の配置は、従来例のものと同様であるので、その詳細な説明は省略する。   In FIG. 1, a liquid crystal display device 10 of this embodiment includes a liquid crystal display panel 11, a control integrated circuit 12, a power supply integrated circuit 13, a γ correction gradation reference voltage generation circuit 14, a plurality of source drivers 15, and A gate driver 16 is provided. Since the configuration of the liquid crystal display panel 11 and the arrangement of the source driver 15 and the gate driver 16 are the same as those of the conventional example, detailed description thereof is omitted.

制御用集積回路１２は、図示しない入力インタフェースを介して、コンピュータ、テレビジョン装置、ビデオ再生装置、ＤＶＤ（Digital Versatile Disk）再生装置等から送られてきたデータイネーブル信号ＤＥ、たとえばＲＧＢ各６ビットのデジタル画素データＩＲＤ、ＩＧＤ、ＩＢＤ、クロック信号ＤＯＴＣＬ、垂直同期信号ＶＳＹＮ、水平同期信号ＨＳＹＮ等を取り込んでデジタル的に信号処理する。   The control integrated circuit 12 receives a data enable signal DE sent from a computer, a television set, a video playback device, a DVD (Digital Versatile Disk) playback device, etc. via an input interface (not shown), for example, 6 bits for each of RGB. Digital pixel data IRD, IGD, IBD, clock signal DOTCL, vertical synchronization signal VSYN, horizontal synchronization signal HSYN and the like are taken in and digitally processed.

そして、制御用集積回路１２は、デジタルＲＧＢ表示データＤＲ、ＤＧ、ＤＢをソースドライバ１５へ供給し、クロックパルスＣＰＶを電源供給用集積回路１３及びゲートドライバ１６へ供給する。また、フレーム信号（スタートパルス）ＦＬＭもゲートドライバ１６へ供給する。   Then, the control integrated circuit 12 supplies the digital RGB display data DR, DG, and DB to the source driver 15 and supplies the clock pulse CPV to the power supply integrated circuit 13 and the gate driver 16. A frame signal (start pulse) FLM is also supplied to the gate driver 16.

電源供給用集積回路１３は、供給された電源電圧ＶＩＮ（たとえば１２Ｖ）をもとに、液晶表示装置１０内で使用される各種の電圧、たとえば、制御用集積回路１２、ソースドライバ１５及びゲートドライバＩＣ１６に対し、駆動用電圧ＶＤＤを生成する。また、電源供給用集積回路１３は、γ補正用階調基準電圧発生回路１４へ供給する基準電圧ＶＣＯＭ１及びＶＣＯＭ２を生成する。   The power supply integrated circuit 13 uses various voltages used in the liquid crystal display device 10 based on the supplied power supply voltage VIN (for example, 12V), such as the control integrated circuit 12, the source driver 15, and the gate driver. A driving voltage VDD is generated for the IC 16. The power supply integrated circuit 13 generates reference voltages VCOM1 and VCOM2 to be supplied to the γ correction gradation reference voltage generation circuit 14.

更に、電源供給用集積回路１３は、ソースドライバ１５を介して液晶表示パネル１１の列ライン１７に印加するための電圧ＶＧＥＮを生成する。電源供給用集積回路１３は、ゲートドライバ１６を介して液晶表示パネル１１の行ライン１８に印加するための電圧ＶＧＨ及びＶＧＬを生成する。電源供給用集積回路１３は、液晶表示パネル１１の共通電極に印加するための電圧Ｖｃｏｍを生成する。   Further, the power supply integrated circuit 13 generates a voltage VGEN to be applied to the column line 17 of the liquid crystal display panel 11 via the source driver 15. The power supply integrated circuit 13 generates voltages VGH and VGL to be applied to the row line 18 of the liquid crystal display panel 11 via the gate driver 16. The power supply integrated circuit 13 generates a voltage Vcom to be applied to the common electrode of the liquid crystal display panel 11.

γ補正用階調基準電圧発生回路１４は、電源供給用集積回路１３から供給されたγ補正回路用基準電圧ＶＣＯＭ１及びＶＣＯＭ２を抵抗分圧することにより階調基準電圧ＶＧＭ１〜ＶＧＭ１０を生成し、各ソースドライバ１５へ供給する。ソースドライバ１５は、この階調基準電圧ＶＧＭ１〜ＶＧＭ１０を、内蔵されているＤＡ変換回路の基準電圧として利用する。ソースドライバ１５は、上記基準電圧により、デジタルＲＧＢ表示データＤＲ、ＤＧ、ＤＢを処理し、液晶表示パネル１１の列ライン１７に対し、γ補正されたアナログ電圧を供給する。   The γ correction gradation reference voltage generation circuit 14 generates gradation reference voltages VGM1 to VGM10 by resistance-dividing the γ correction circuit reference voltages VCOM1 and VCOM2 supplied from the power supply integrated circuit 13, and generates each of the sources. Supply to the driver 15. The source driver 15 uses the gradation reference voltages VGM1 to VGM10 as reference voltages for the built-in DA converter circuit. The source driver 15 processes the digital RGB display data DR, DG, and DB with the reference voltage, and supplies a γ-corrected analog voltage to the column line 17 of the liquid crystal display panel 11.

ソースドライバ１５は、図２に示すように、１８ビットラッチ２１、シフトレジスタ２２、サンプリングメモリ２３、ホールドメモリ２４、レベルシフタ２５、ＤＡ変換回路２６、出力バッファ２７、電源回路２８を備えている。   As shown in FIG. 2, the source driver 15 includes an 18-bit latch 21, a shift register 22, a sampling memory 23, a hold memory 24, a level shifter 25, a DA conversion circuit 26, an output buffer 27, and a power supply circuit 28.

制御用集積回路１２からソースドライバ１５へ入力されたデジタル化されたＲＧＢの各６ビットの表示データＤＲ、ＤＧ、ＤＢは、図２に示したように、ラッチ２１において時分割で内部にラッチされる。そして、サンプリングメモリ２３、ホールドメモリ２４、レベルシフタ２５を経て、水平同期信号ＨＳＹＮに同期して発生される水平スタートパルスＳＰに基づいて、電源回路２８からの基準電圧を基に、ＤＡ変換回路２６によりＤＡ変換を行う。そのことにより、階調表示用のγ補正されたアナログ電圧（階調表示電圧）を発生し、出力バッファ２７を経て、液晶表示パネル１１のＹ１〜Ｙｎからなるｎ本の信号線（列ライン）１７に供給する。 The digitized RGB 6-bit display data DR, DG, and DB input from the control integrated circuit 12 to the source driver 15 are latched in a time division manner in the latch 21 as shown in FIG. The Based on the reference voltage from the power supply circuit 28 based on the horizontal start pulse SP generated through the sampling memory 23, the hold memory 24, the level shifter 25, and in synchronization with the horizontal synchronization signal HSYN, the DA conversion circuit 26 Perform DA conversion. As a result, a γ-corrected analog voltage (gradation display voltage) for gradation display is generated, and after passing through the output buffer 27, n signal lines (columns) composed of Y 1 to Y n of the liquid crystal display panel 11. Line) 17.

また、制御用集積回路１２からゲートドライバ１６へ供給された垂直同期信号ＶＳＹＮに同期し、発生されるゲートドライバ用クロック信号ＣＰＶや、ゲートスタートパルスＦＬＭは、ゲートドライバ１６により処理される。そして、走査信号は、液晶表示パネル１１のＸ１〜Ｘｍからなるｍ本の走査線（行ライン）１８に供給される。 The gate driver 16 processes the gate driver clock signal CPV and the gate start pulse FLM generated in synchronization with the vertical synchronization signal VSYN supplied from the control integrated circuit 12 to the gate driver 16. The scanning signal is supplied to m scanning lines (row lines) 18 composed of X 1 to X m of the liquid crystal display panel 11.

なお、この場合、電源回路２８は一つのソースドライバ用ＩＣ１５に一つ設けられて共有されている。また、ＤＡ変換回路２６は、ソースドライバ１５の出力端子（合計１６０個）毎に、設けられている。   In this case, one power supply circuit 28 is provided in one source driver IC 15 and shared. Further, the DA conversion circuit 26 is provided for each output terminal (a total of 160) of the source driver 15.

また、これらソースドライバ１５及びゲートドライバ１６内の具体的な信号処理に関しては、既に周知（下記特許文献１及び２参照）であるので、その詳細な説明は省略する。   Further, specific signal processing in the source driver 15 and the gate driver 16 is already well-known (see Patent Documents 1 and 2 below), and thus detailed description thereof is omitted.

このようにして、本実施例においては、ソースドライバ１５において、液晶表示パネル１１の信号線１７に印加する階調表示用電圧をアナログ電圧に変換することにより、液晶表示パネル１１の光透過率がＲＧＢの各画素に対して６ビット、すなわち６４段階の階調表示ができるようにしている。   Thus, in the present embodiment, the source driver 15 converts the gradation display voltage applied to the signal line 17 of the liquid crystal display panel 11 into an analog voltage, whereby the light transmittance of the liquid crystal display panel 11 is increased. 6-bit, that is, 64 levels of gradation can be displayed for each pixel of RGB.

この場合、基準電圧ＶＣＯＭ１及びＶＣＯＭ２に従い、γ補正用階調基準電圧発生回路１４において生成された階調基準電圧ＶＧＭ１〜ＶＧＭ１０に基づいて、電源回路２８及びＤＡ変換回路２６により、階調表示用のアナログ電圧を得る際に所定のγ補正が行われる。そのγ補正用階調基準電圧発生回路１４と、電源回路２８及びＤＡ変換回路２６の一具体例を図３を用いて説明する。   In this case, according to the reference voltages VCOM1 and VCOM2, based on the gradation reference voltages VGM1 to VGM10 generated in the γ correction gradation reference voltage generation circuit 14, the power supply circuit 28 and the DA conversion circuit 26 perform gradation display. When obtaining an analog voltage, a predetermined γ correction is performed. Specific examples of the γ correction gradation reference voltage generation circuit 14, the power supply circuit 28, and the DA conversion circuit 26 will be described with reference to FIG.

この実施例におけるγ補正用階調基準電圧発生回路１４自体は、１１本の抵抗Ｒ１〜Ｒ１１を直列接続した分圧回路である。ここでは、γ補正回路用基準電圧ＶＣＯＭ１及びＶＣＯＭ２を基に、１０分割して階調基準電圧ＶＧＭ１〜ＶＧＭ１０を生成するようにしている。   The γ correction gradation reference voltage generation circuit 14 itself in this embodiment is a voltage dividing circuit in which 11 resistors R1 to R11 are connected in series. Here, based on the γ correction circuit reference voltages VCOM1 and VCOM2, the gradation reference voltages VGM1 to VGM10 are generated by dividing into ten.

また、この実施例においては、電源回路２８及びＤＡ変換回路２６は、液晶表示パネルを周期的に反転駆動するために、正極性側用の第１電源回路２８Ａ及び第１ＤＡ変換回路２６Ａと、負極性側用の第２電源回路２８Ｂおよび第２ＤＡ変換回路２６Ｂとを備えている。   In this embodiment, the power supply circuit 28 and the DA conversion circuit 26 are connected to the first power supply circuit 28A and the first DA conversion circuit 26A for the positive polarity side in order to periodically invert and drive the liquid crystal display panel. The second power supply circuit 28B for the sex side and the second DA conversion circuit 26B are provided.

このうち、正極性側用の第１電源回路２８Ａは、最大階調基準電圧ＶＧＭ１及び最小階調基準電圧ＶＧＭ５の入力部にのみ低インピーダンス化のため、一対のバッファ回路３１及び３２を備えている。それと共に、これらの一対のバッファ回路３１及び３２の出力間に接続された所定の分解能、ここでは６ビットの分解能の抵抗分圧回路Ｒ２’〜Ｒ５’とを備えている。   Among these, the first power supply circuit 28A for the positive polarity side includes a pair of buffer circuits 31 and 32 for reducing impedance only at the input portion of the maximum gradation reference voltage VGM1 and the minimum gradation reference voltage VGM5. . At the same time, there are provided resistance dividing circuits R2 'to R5' having a predetermined resolution, here 6-bit resolution, connected between the outputs of the pair of buffer circuits 31 and 32.

前記最大階調基準電圧及び最小階調基準電圧以外の入力された階調基準電圧ＶＧＭ２〜ＶＧＭ４は、それぞれ対応する前記抵抗分圧回路の分圧点に、それぞれ並列に供給されている。   The input gradation reference voltages VGM2 to VGM4 other than the maximum gradation reference voltage and the minimum gradation reference voltage are respectively supplied in parallel to the voltage dividing points of the corresponding resistor voltage dividing circuits.

各抵抗分圧回路Ｒ２’〜Ｒ５’は、図３では、それぞれ１本の抵抗のように示されている。しかし、実際には、図４にＲ４’の例を示したように、１６本の抵抗からなる抵抗分圧回路である。   Each of the resistance voltage dividing circuits R2 'to R5' is shown as one resistor in FIG. However, actually, as shown in the example of R4 'in FIG. 4, it is a resistance voltage dividing circuit composed of 16 resistors.

このようにして、第１の電源回路２８Ａにおいては、６ビット＝４×１６＝６４階調分の階調基準電圧Ｖ０〜Ｖ６３が作成され、これらの階調基準電圧が第１ＤＡ変換回路２６Ａに入力される。   Thus, in the first power supply circuit 28A, gradation reference voltages V0 to V63 for 6 bits = 4 × 16 = 64 gradations are created, and these gradation reference voltages are supplied to the first DA conversion circuit 26A. Entered.

第１ＤＡ変換回路２６Ａは、図５に示したように、第１電源回路２８Ａより入力された６４階調分の階調基準電圧Ｖ０〜Ｖ６３から、入力されたデジタルＲ、Ｇ、Ｂ表示データＤＲ、ＤＧないしＤＢに対応する階調基準電圧の一つを選択して出力する。γ補正されたアナログ電圧として、液晶表示パネル１１のＹ１〜Ｙｎからなるｎ本の信号線１７に供給されるようになっている。 As shown in FIG. 5, the first DA conversion circuit 26A receives the digital R, G, B display data DR inputted from the gradation reference voltages V0 to V63 for 64 gradations inputted from the first power supply circuit 28A. , One of the gradation reference voltages corresponding to DG or DB is selected and output. The analog voltage subjected to γ correction is supplied to n signal lines 17 composed of Y 1 to Y n of the liquid crystal display panel 11.

なお、第２の電源回路２８Ｂ及び第２のＤＡ変換回路２６Ｂは、第１の電源回路２８Ａ及び第２の電源回路２８Ｂと同様の構成を備えている。即ち、第２ＤＡ変換回路２６Ｂは、第２電源回路２８Ｂより入力された６４階調分の階調基準電圧Ｖ６３’〜Ｖ０’から、入力されたデジタルＲ、Ｇ、Ｂ表示データＤＲ、ＤＧないしＤＢに対応する階調基準電圧の一つを選択して出力する。γ補正されたアナログ電圧として、液晶表示パネル１１のＹ１〜Ｙｎからなるｎ本の信号線１７に供給されるようになっている。 The second power supply circuit 28B and the second DA conversion circuit 26B have the same configuration as the first power supply circuit 28A and the second power supply circuit 28B. That is, the second DA conversion circuit 26B receives the input digital R, G, B display data DR, DG or DB from the gradation reference voltages V63 ′ to V0 ′ for 64 gradations input from the second power supply circuit 28B. One of the gradation reference voltages corresponding to is selected and output. The analog voltage subjected to γ correction is supplied to n signal lines 17 composed of Y 1 to Y n of the liquid crystal display panel 11.

また、この実施例では、電源回路２８及びＤＡ変換回路２６として、正極性側用の第１電源回路２８Ａ及び第１ＤＡ変換回路２６Ａと、負極性側用の第２電源回路２８Ｂ及び第２ＤＡ変換回路２６Ｂとを備えているものについて述べた。しかし、正極性側用の第１電源回路２８Ａ及び第１ＤＡ変換回路２６Ａと、負極性側用の第２電源回路２８Ｂ及び第２ＤＡ変換回路２６Ｂとの間の切換は、制御用集積回路１２内で生成された極性信号ＰＯＬによって行われる。   Further, in this embodiment, as the power supply circuit 28 and the DA conversion circuit 26, the first power supply circuit 28A and the first DA conversion circuit 26A for the positive polarity side and the second power supply circuit 28B and the second DA conversion circuit for the negative polarity side are used. What is provided with 26B was described. However, switching between the first power supply circuit 28A and the first DA conversion circuit 26A for the positive polarity side and the second power supply circuit 28B and the second DA conversion circuit 26B for the negative polarity side is performed in the control integrated circuit 12. This is performed by the generated polarity signal POL.

すなわち、赤色のデジタルＲデータであるＤＲを例にとると、選択信号ＰＯＬと選択されるＤＡ変換回路との関係は、図６に示したとおりとなる。しかも、ＤＲ＝００００００の全黒に対応する階調基準電圧Ｖ０，Ｖ０’と、ＤＲ＝１１１１１１の全赤に対応する階調基準電圧Ｖ６３，Ｖ６３’は、バッファ回路３１〜３４により低インピーダンス化されている。   That is, taking DR as red digital R data as an example, the relationship between the selection signal POL and the selected DA conversion circuit is as shown in FIG. Moreover, the gradation reference voltages V0 and V0 ′ corresponding to all black of DR = 000000 and the gradation reference voltages V63 and V63 ′ corresponding to all red of DR = 111111 are reduced in impedance by the buffer circuits 31 to 34. ing.

その結果、第１及び第２ＤＡ変換回路２６Ａ、２６Ｂの負荷の変動によらずに、安定に維持される。その他の階調基準電圧Ｖ１〜Ｖ６２、Ｖ１’〜Ｖ６２’も、第１及び第２ＤＡ変換回路２６Ａ、２６Ｂの負荷の変動を、あまり受けなくなっている。そのために、人の目には実質的に安定化されているように見えるようになる。   As a result, the first and second DA conversion circuits 26A and 26B are stably maintained regardless of fluctuations in the load. Other gradation reference voltages V1 to V62 and V1 'to V62' are also less susceptible to fluctuations in the load of the first and second DA conversion circuits 26A and 26B. As a result, it appears to the human eye to be substantially stabilized.

しかも、本実施例では、γ補正用階調基準電圧発生回路１４として、単なる抵抗の直列回路よりなる分圧回路で済む。また、バッファ回路３１〜３４は数が少ないために、バッファ回路３１〜３４を有するソースドライバ１５は、単一の集積回路素子（ＩＣ）として構成される。その結果、上記ＩＣを小型化でき、また、安価で良好な表示画質の液晶表示装置が得られる。   In addition, in this embodiment, the γ correction gradation reference voltage generation circuit 14 may be a voltage dividing circuit formed of a simple series circuit of resistors. Further, since the buffer circuits 31 to 34 are small in number, the source driver 15 having the buffer circuits 31 to 34 is configured as a single integrated circuit element (IC). As a result, the above-mentioned IC can be miniaturized, and an inexpensive and good display image quality liquid crystal display device can be obtained.

また、本実施例では、共通電極への印加電圧は、ａ＝３．６ボルトであり、ＴＦＴの突き抜け電圧は、ｂ＝１．７７ボルトである。Ｖ６３は５．６ボルトであり、Ｖ６３’は３．９４ボルトであり、両者の中間値ｃは４．７７ボルトである。このように、ｃ＝ａ＋ｂとなる様に、設定されている。また、Ｖ０は８．５ボルトであり、Ｖ０’は０．２ボルトである。   In this embodiment, the applied voltage to the common electrode is a = 3.6 volts, and the penetration voltage of the TFT is b = 1.77 volts. V63 is 5.6 volts, V63 'is 3.94 volts, and an intermediate value c between them is 4.77 volts. Thus, it is set so that c = a + b. V0 is 8.5 volts, and V0 'is 0.2 volts.

なお、本実施例では、電源回路２８及びＤＡ変換回路２６として、正極性側用の第１電源回路２８Ａ及び第１ＤＡ変換回路２６Ａと、負極性側用の第２電源回路２８Ｂ及び第２ＤＡ変換回路２６Ｂとを備えているものを用いた例を示した。しかし、単一の電源回路及びＤＡ変換回路からなるものを使用してもよい。   In this embodiment, as the power supply circuit 28 and the DA conversion circuit 26, the first power supply circuit 28A and the first DA conversion circuit 26A for the positive polarity side, and the second power supply circuit 28B and the second DA conversion circuit for the negative polarity side are used. The example using what was equipped with 26B was shown. However, a single power supply circuit and a DA converter circuit may be used.

また、本実施例では、ＤＡ変換回路として分解能が６ビット＝６４階調のものを使用した。しかし、必要に応じて、より分解能が高いものを使用してもよく、より分解能が低いものを使用してもよく、当業者が適宜に定めればよい。   In this embodiment, a DA converter having a resolution of 6 bits = 64 gradations is used. However, if necessary, a higher resolution may be used, or a lower resolution may be used, and a person skilled in the art may determine as appropriate.

本発明の液晶表示装置の概略構成を示すブロック図である。It is a block diagram which shows schematic structure of the liquid crystal display device of this invention. ソースドライバの概略構成を示すブロック図である。It is a block diagram which shows schematic structure of a source driver. γ補正用階調基準電圧発生回路、電源回路及びＤＡ変換回路の一具体例の概略構成を示すブロック図である。FIG. 3 is a block diagram showing a schematic configuration of a specific example of a γ correction gradation reference voltage generation circuit, a power supply circuit, and a DA conversion circuit. 電源回路における抵抗分圧回路の一部の具体例を示す図である。It is a figure which shows the specific example of a part of resistance divider circuit in a power supply circuit. ＤＡ変換回路の内部構成を示す図である。It is a figure which shows the internal structure of a DA converter circuit. 選択信号と選択されるＤＡ変換回路との関係を示す図である。It is a figure which shows the relationship between a selection signal and the DA conversion circuit selected. 人間の目が表示された画像に対して違和感なく自然に感じる画像の信号レベルと輝度との関係を示す図である。It is a figure which shows the relationship between the signal level of an image and the brightness | luminance which are naturally felt with respect to the image by which a human eye was displayed. 図７に示した関係を得るための液晶表示パネルの信号階調電圧と印加電圧との関係の一例を示す図である。It is a figure which shows an example of the relationship between the signal gradation voltage of a liquid crystal display panel and the applied voltage for obtaining the relationship shown in FIG. 従来のγ補正用階調基準電圧発生回路の概略構成を示す図である。It is a figure which shows schematic structure of the conventional gradation reference voltage generation circuit for (gamma) correction | amendment. 別の従来のγ補正用階調基準電圧発生回路の概略構成を示す図である。It is a figure which shows schematic structure of another conventional (gamma) correction gradation reference voltage generation circuit.

符号の説明Explanation of symbols

１０ 液晶表示装置
１１ 液晶表示パネル
１２ 制御用集積回路
１３ 電源供給用集積回路
１４ γ補正用階調基準電圧発生回路
１５ ソースドライバ
１６ ゲートドライバ
２１ １８ビットラッチ
２２ シフトレジスタ
２３ サンプリングメモリ
２４ ホールドメモリ
２５ レベルシフタ
２６ ＤＡ変換回路
２６Ａ、２６Ｂ 第１及び第２ＤＡ変換回路
２７ 出力バッファ
２８ 電源回路
２８Ａ、２８Ｂ 第１及び第２電源回路
３１〜３４ バッファ回路 DESCRIPTION OF SYMBOLS 10 Liquid crystal display device 11 Liquid crystal display panel 12 Control integrated circuit 13 Power supply integrated circuit 14 Gamma correction gradation reference voltage generation circuit 15 Source driver 16 Gate driver 21 18-bit latch 22 Shift register 23 Sampling memory 24 Hold memory 25 Level shifter 26 DA conversion circuit 26A, 26B First and second DA conversion circuit 27 Output buffer 28 Power supply circuit 28A, 28B First and second power supply circuit 31-34 Buffer circuit

Claims (4)

複数の行ライン及び複数の列ラインを有する液晶セルと、各行ラインを駆動するゲートドライバと、各列ラインを駆動するソースドライバと、前記ソースドライバに複数個のγ補正用の階調基準電圧を供給するγ補正用階調基準電圧発生回路とを備え、前記ソースドライバは電源回路及びＤＡ変換回路を備え、前記電源回路は、前記複数個の入力された階調基準電圧のうち最大階調基準電圧及び最小階調基準電圧がそれぞれ入力される１対のバッファ回路と、前記一対のバッファ回路の出力間に接続された所定の分解能の抵抗分圧回路とを備え、前記最大階調基準電圧及び最小階調基準電圧以外の階調基準電圧はそれぞれ対応する前記抵抗分圧回路の分圧点に並列に供給され、さらに、前記抵抗分圧回路の両端を含む各分圧点はそれぞれ対応するＤＡ変換回路の基準電圧入力端子に接続されていることを特徴とする液晶表示装置。 A liquid crystal cell having a plurality of row lines and a plurality of column lines, a gate driver for driving each row line, a source driver for driving each column line, and a plurality of gamma correction gradation reference voltages for the source driver A γ correction gradation reference voltage generating circuit to be supplied, the source driver including a power supply circuit and a DA conversion circuit, and the power supply circuit is a maximum gradation reference among the plurality of inputted gradation reference voltages. A pair of buffer circuits to which a voltage and a minimum gradation reference voltage are input, respectively, and a resistance voltage dividing circuit having a predetermined resolution connected between outputs of the pair of buffer circuits, the maximum gradation reference voltage and Gray scale reference voltages other than the minimum gray scale reference voltage are supplied in parallel to the corresponding voltage dividing points of the resistor voltage dividing circuit, and each voltage dividing point including both ends of the resistor voltage dividing circuit corresponds to each other. A liquid crystal display device connected to a reference voltage input terminal of the DA converter circuit. 前記電源回路及びＤＡ変換回路は、正極性側用の第１電源回路及び第１ＤＡ変換回路と、負極性側用の第２電源回路及び第２ＤＡ変換回路とからなり、前記第１及び第２電源回路は、それぞれの側において、前記複数個の入力された階調基準電圧のうち最大階調基準電圧及び最小階調基準電圧がそれぞれ入力される１対のバッファ回路と、前記一対のバッファ回路の出力間に接続された所定の分解能の抵抗分圧回路とを備え、前記最大階調基準電圧及び最小階調基準電圧以外の入力された階調基準電圧はそれぞれ対応する前記抵抗分圧回路の分圧点に並列に供給され、さらに、前記抵抗分圧回路の両端を含む各分圧点はそれぞれ対応する前記第１ないし第２ＤＡ変換回路の基準電圧入力端子に接続されていることを特徴とする請求項１に記載の液晶表示装置。 The power supply circuit and the DA conversion circuit include a first power supply circuit and a first DA conversion circuit for positive polarity side, and a second power supply circuit and a second DA conversion circuit for negative polarity side, and the first and second power supplies The circuit includes, on each side, a pair of buffer circuits to which a maximum gradation reference voltage and a minimum gradation reference voltage among the plurality of input gradation reference voltages are respectively input, and a pair of buffer circuits A resistor voltage dividing circuit having a predetermined resolution connected between the outputs, and the input gradation reference voltages other than the maximum gradation reference voltage and the minimum gradation reference voltage are respectively divided by the corresponding resistor dividing circuits. The voltage dividing point is supplied in parallel to the pressure point, and each voltage dividing point including both ends of the resistance voltage dividing circuit is connected to a reference voltage input terminal of the corresponding first or second DA converter circuit. Claim 1 The liquid crystal display device. 前記ソースドライバは、選択信号ＰＯＬによって前記正極性用の第１の電源回路及び第１ＤＡ変換回路又は前記負極性用の第２電源回路及び第２ＤＡ変換回路のいずれかの組合せを選択し、前記第１又は第２ＤＡ変換回路により入力されたデジタルＲ、Ｇ、Ｂ信号に対応するアナログ階調電圧の一つを選択して出力することを特徴とする請求項２に記載の液晶表示装置。 The source driver selects any combination of the positive first power circuit and the first DA converter circuit or the negative second power circuit and the second DA converter circuit according to a selection signal POL, and 3. The liquid crystal display device according to claim 2, wherein one of the analog gradation voltages corresponding to the digital R, G, and B signals input by the first or second DA conversion circuit is selected and output. １対のバッファ回路を有する前記第１電源回路と、他の１対のバッファ回路を有する前記第２電源回路と、前記第１ＤＡ変換回路と、前記第２ＤＡ変換回路とを備える前記ソースドライバは、単一の集積回路素子にて構成されたことを特徴とする請求項２に記載の液晶表示装置。 The source driver comprising the first power supply circuit having a pair of buffer circuits, the second power supply circuit having another pair of buffer circuits, the first DA conversion circuit, and the second DA conversion circuit, 3. The liquid crystal display device according to claim 2, comprising a single integrated circuit element.
JP2005090723A 2005-03-28 2005-03-28 Liquid crystal display device Pending JP2006276114A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005090723A JP2006276114A (en) 2005-03-28 2005-03-28 Liquid crystal display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005090723A JP2006276114A (en) 2005-03-28 2005-03-28 Liquid crystal display device

Publications (1)

Publication Number Publication Date
JP2006276114A true JP2006276114A (en) 2006-10-12

Family

ID=37210988

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005090723A Pending JP2006276114A (en) 2005-03-28 2005-03-28 Liquid crystal display device

Country Status (1)

Country Link
JP (1) JP2006276114A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009128621A2 (en) * 2008-04-16 2009-10-22 (주)실리콘웍스 Lcd module for eliminating block-dim effects
US8217870B2 (en) 2007-10-12 2012-07-10 Samsung Electronics Co., Ltd. Method and apparatus for generating gradation voltage for X-axis symmetric gamma inversion
CN103366667A (en) * 2013-07-01 2013-10-23 北京京东方光电科技有限公司 Gamma voltage generation circuit and control method
US8730223B2 (en) 2007-05-22 2014-05-20 Samsung Display Co., Ltd. Source driver and display device having the same

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0420991A (en) * 1990-05-16 1992-01-24 Nippon Telegr & Teleph Corp <Ntt> Circuit and method for liquid crystal picture signal control
JPH0926765A (en) * 1995-07-11 1997-01-28 Texas Instr Japan Ltd Signal line driving circuit for liquid crystal display
JP2000003159A (en) * 1998-06-15 2000-01-07 Oki Electric Ind Co Ltd Gradation drive circuit for liquid crystal display
JP2000137467A (en) * 1998-11-04 2000-05-16 Texas Instr Japan Ltd Signal line driving circuit for liquid crystal display
JP2002366115A (en) * 2001-06-07 2002-12-20 Hitachi Ltd Liquid crystal driving device
JP2003228348A (en) * 2001-11-30 2003-08-15 Koninkl Philips Electronics Nv Column electrode driving circuit and display device using the same
JP2004341075A (en) * 2003-05-14 2004-12-02 Sharp Corp Liquid crystal driving gear and liquid crystal display device
JP2005037834A (en) * 2003-07-18 2005-02-10 Seiko Epson Corp Power supply circuit, display driver, and voltage supply method
JP2005526295A (en) * 2002-05-16 2005-09-02 サムスン　エレクトロニクス　カンパニー　リミテッド Driving device for liquid crystal display device

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0420991A (en) * 1990-05-16 1992-01-24 Nippon Telegr & Teleph Corp <Ntt> Circuit and method for liquid crystal picture signal control
JPH0926765A (en) * 1995-07-11 1997-01-28 Texas Instr Japan Ltd Signal line driving circuit for liquid crystal display
JP2000003159A (en) * 1998-06-15 2000-01-07 Oki Electric Ind Co Ltd Gradation drive circuit for liquid crystal display
JP2000137467A (en) * 1998-11-04 2000-05-16 Texas Instr Japan Ltd Signal line driving circuit for liquid crystal display
JP2002366115A (en) * 2001-06-07 2002-12-20 Hitachi Ltd Liquid crystal driving device
JP2003228348A (en) * 2001-11-30 2003-08-15 Koninkl Philips Electronics Nv Column electrode driving circuit and display device using the same
JP2005526295A (en) * 2002-05-16 2005-09-02 サムスン　エレクトロニクス　カンパニー　リミテッド Driving device for liquid crystal display device
JP2004341075A (en) * 2003-05-14 2004-12-02 Sharp Corp Liquid crystal driving gear and liquid crystal display device
JP2005037834A (en) * 2003-07-18 2005-02-10 Seiko Epson Corp Power supply circuit, display driver, and voltage supply method

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8730223B2 (en) 2007-05-22 2014-05-20 Samsung Display Co., Ltd. Source driver and display device having the same
US8217870B2 (en) 2007-10-12 2012-07-10 Samsung Electronics Co., Ltd. Method and apparatus for generating gradation voltage for X-axis symmetric gamma inversion
WO2009128621A2 (en) * 2008-04-16 2009-10-22 (주)실리콘웍스 Lcd module for eliminating block-dim effects
WO2009128621A3 (en) * 2008-04-16 2010-01-14 (주)실리콘웍스 Lcd module for eliminating block-dim effects
CN103366667A (en) * 2013-07-01 2013-10-23 北京京东方光电科技有限公司 Gamma voltage generation circuit and control method
US9466256B2 (en) 2013-07-01 2016-10-11 Boe Technology Group Co., Ltd. Gamma voltage generating circuit, controlling method thereof, and liquid crystal display

Similar Documents

Publication Publication Date Title
JP4199141B2 (en) Display signal processing device and display device
JP4278510B2 (en) Liquid crystal display device and driving method
JP4986334B2 (en) Liquid crystal display device and driving method thereof
KR101069210B1 (en) Display device, liquid crystal monitor, liquid crystal television receiver, and display method
US8514158B2 (en) Liquid crystal driving device
JP4627773B2 (en) Drive circuit device
JP2000200076A (en) Multi-level display device
US8416175B2 (en) Liquid crystal display device and method for driving the same
KR100520383B1 (en) Reference voltage generating circuit of liquid crystal display device
KR20070083350A (en) Apparatus of driving source, method of driving the same, display device and method of driving the display device
TWI747557B (en) Apparatus for performing brightness enhancement in display module
JP2006276114A (en) Liquid crystal display device
JP2007065134A (en) Liquid crystal display
KR101446999B1 (en) Driving Circuit And Liquid Crystal Display Device Including The Same
KR101388350B1 (en) Source driver integrated circuit and liquid crystal display using the same
KR101363652B1 (en) LCD and overdrive method thereof
KR20180014388A (en) DAC and Source IC having the Same and Display Device having the Same
JP2008107653A (en) Drive unit having gamma correction function
KR100864978B1 (en) Gamma-correction method and apparatus of liquid crystal display device
KR101201332B1 (en) Driving liquid crystal display and apparatus for driving the same
JP2006337787A (en) Liquid crystal display device
KR20120126309A (en) Flat panel display device and method for driving the same
KR101097585B1 (en) Voltage Generating Circuit For Liquid Crystal Display And Liquid Crystal Display Using The Same
KR20050073996A (en) Display device and method for driving therof
JP2008032790A (en) Voltage converter

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20070403

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070410

A131 Notification of reasons for refusal

Effective date: 20100622

Free format text: JAPANESE INTERMEDIATE CODE: A131

RD03 Notification of appointment of power of attorney

Effective date: 20100702

Free format text: JAPANESE INTERMEDIATE CODE: A7423

A521 Written amendment

Effective date: 20100705

Free format text: JAPANESE INTERMEDIATE CODE: A821

A521 Written amendment

Effective date: 20100820

Free format text: JAPANESE INTERMEDIATE CODE: A523

A521 Written amendment

Effective date: 20100823

Free format text: JAPANESE INTERMEDIATE CODE: A821

A131 Notification of reasons for refusal

Effective date: 20101005

Free format text: JAPANESE INTERMEDIATE CODE: A131

A521 Written amendment

Effective date: 20101206

Free format text: JAPANESE INTERMEDIATE CODE: A523

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20101207

A02 Decision of refusal

Effective date: 20110222

Free format text: JAPANESE INTERMEDIATE CODE: A02