KR20180014388A - DAC and Source IC having the Same and Display Device having the Same - Google Patents

DAC and Source IC having the Same and Display Device having the Same Download PDF

Info

Publication number
KR20180014388A
KR20180014388A KR1020160097482A KR20160097482A KR20180014388A KR 20180014388 A KR20180014388 A KR 20180014388A KR 1020160097482 A KR1020160097482 A KR 1020160097482A KR 20160097482 A KR20160097482 A KR 20160097482A KR 20180014388 A KR20180014388 A KR 20180014388A
Authority
KR
South Korea
Prior art keywords
image data
data
gamma
operational amplifier
input terminal
Prior art date
Application number
KR1020160097482A
Other languages
Korean (ko)
Other versions
KR102570416B1 (en
Inventor
권기태
신승환
김규진
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020160097482A priority Critical patent/KR102570416B1/en
Publication of KR20180014388A publication Critical patent/KR20180014388A/en
Application granted granted Critical
Publication of KR102570416B1 publication Critical patent/KR102570416B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0828—Several active elements per pixel in active matrix panels forming a digital to analog [D/A] conversion circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/06—Adjustment of display parameters
    • G09G2320/0673—Adjustment of display parameters for control of gamma adjustment, e.g. selecting another gamma curve

Abstract

A display device comprises a display panel, a data mapping unit, and a data driving unit. The display panel includes pixels located in a region where data lines and gate lines cross each other. The data mapping unit receives image data and expands the number of bits of the image data to generate gamma image data with an expanded number of bits. The data driving unit converts the gamma image data into a gamma voltage to generate a data voltage, and outputs the data voltage to the data lines. The data driving unit includes an operational amplifier, a parallel resistor, a feedback resistor, and switch elements. The operational amplifier amplifies an input voltage. The parallel resistor is composed of a plurality of resistors connected in parallel between an inverting input terminal and a high potential input terminal of the operational amplifier. The feedback resistor is connected between the inverting input terminal of the operational amplifier and an output terminal of the operational amplifier. The switch elements include switch elements which select, in response to the gamma image data, a resistance value connected to the inverting input terminal of the operational amplifier.

Description

디지털 아날로그 변화부 및 이를 포함하는 데이터 구동부와 표시장치{DAC and Source IC having the Same and Display Device having the Same}BACKGROUND OF THE INVENTION 1. Field of the Invention [0001] The present invention relates to a digital-analog conversion unit, a data driving unit,

본 발명은 디지털 아날로그 변환부 및 이를 포함하는 데이터 구동부와 표시장치에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a digital-analog converter, a data driver including the same, and a display device.

평판표시장치에는 액정표시장치(Liquid Crystal Display : LCD), 전계 방출 표시장치(Field Emission Display : FED), 플라즈마 디스플레이 패널(Plasma Display Panel : PDP) 및 유기 발광다이오드소자(Organic Light Emitting Diode Device, OLED) 등이 있다. The flat panel display includes a liquid crystal display (LCD), a field emission display (FED), a plasma display panel (PDP), and an organic light emitting diode (OLED) ).

이러한 표시장치는 영상을 표시하는 표시패널과, 표시패널에 신호 및 전원을 공급하는 구동회로를 포함하고, 구동회로는 표시패널의 각 화소영역에 게이트전압을 공급하는 게이트 구동부 및 데이터전압을 공급하는 데이터 구동부를 포함한다.Such a display device includes a display panel for displaying an image and a drive circuit for supplying a signal and power to the display panel, the drive circuit including a gate driver for supplying a gate voltage to each pixel region of the display panel, And a data driver.

데이터 구동부는 디지털 형태의 영상데이터를 입력받아서 아날로그 형태의 데이터전압을 생성하고, 이를 데이터라인으로 출력한다. 영상데이터를 데이터전압으로 변환하는 디지털 아날로그 변환부는 저항스트링과 저항스트링들의 각 노드를 선택하여 전압값을 결정하는 다수의 트랜지스터들을 포함한다. 디지털 아날로그 변환부는 상당히 많은 수의 저항 및 트랜지스터들을 필요로 하기 때문에, 데이터 구동부의 절반 수준에 해당하는 면적을 차지하게 된다. The data driver receives digital image data, generates an analog data voltage, and outputs the data voltage to the data line. A digital-to-analog converter for converting image data into a data voltage includes a plurality of transistors for selecting each node of the resistor string and the resistor strings to determine a voltage value. Since the digital-to-analog converter requires a relatively large number of resistors and transistors, it occupies an area corresponding to half of the data driver.

본 발명은 저항 및 스위칭 소자를 줄일 수 있는 디지털 아날로그 변환부 및 이를 포함하는 데이터 구동부 및 표시장치에 관한 것이다.The present invention relates to a digital-to-analog converter capable of reducing a resistance and a switching element, and a data driver and a display device including the same.

본 발명의 표시장치는 표시패널, 데이터 맵핑부 및 데이터 구동부를 포함한다. 표시패널은 데이터라인과 게이트라인이 교차하는 영역에 위치하는 픽셀을 포함한다. 데이터 맵핑부는 영상데이터를 입력받고, 영상데이터의 비트 수를 확장하여, 확장된 비트 수를 갖는 감마 영상데이터를 생성한다. 데이터 구동부는 감마 영상데이터를 감마전압으로 변환하여 데이터전압을 생성하고, 데이터전압을 데이터라인들로 출력한다. 데이터 구동부는 연산 증폭기, 병렬 저항부, 피드백 저항 및 스위치 소자들을 포함한다. 연산 증폭기는 입력전압을 증폭한다. 병렬 저항부는 연산 증폭기의 반전 입력단자과 고전위전압 입력단 사이에 병렬로 연결된 다수의 저항들로 이루어진다. 피드백 저항은 연산 증폭기의 반전 입력 단자와 연산 증폭기의 출력 단자 사이에 연결된다. 스위치 소자들은 감마 영상데이터에 응답하여, 연산 증폭기의 반전 입력 단자에 연결되는 저항값을 선택하는 스위치 소자들을 포함한다.A display device of the present invention includes a display panel, a data mapping unit, and a data driver. The display panel includes pixels located in a region where the data line and the gate line cross each other. The data mapping unit receives the image data and expands the number of bits of the image data to generate gamma image data having an expanded number of bits. The data driver converts the gamma image data into a gamma voltage to generate a data voltage, and outputs the data voltage to the data lines. The data driver includes an operational amplifier, a parallel resistor, a feedback resistor, and switch elements. The operational amplifier amplifies the input voltage. The parallel resistor section comprises a plurality of resistors connected in parallel between the inverting input terminal and the high potential input terminal of the operational amplifier. The feedback resistor is connected between the inverting input terminal of the operational amplifier and the output terminal of the operational amplifier. The switch elements include switch elements responsive to the gamma image data for selecting a resistance value connected to the inverting input terminal of the operational amplifier.

본 발명의 디지털 아날로그 변환부는 저항 스트링을 제거하고, 수신되는 데이터의 비트 수에 대응하는 스위치 소자들만을 이용하여 데이터전압을 생성하기 때문에 저항 및 트랜지스터들의 개수를 대폭 줄일 수 있다. 그 결과 디지털 아날로그 변화부를 포함하는 데이터 구동부의 사이즈를 줄일 수 있다. The digital-to-analog conversion unit of the present invention can greatly reduce the number of resistors and transistors because the resistor string is removed and the data voltage is generated using only the switch elements corresponding to the number of bits of the received data. As a result, the size of the data driver including the digital analog changing part can be reduced.

또한, 디지털 아날로그 변환부는 저항스트링의 각 노드에 인가하는 감마기준전압을 필요로 하지 않기 때문에, 감마기준전압을 생성하기 위해서 필요한 회로를 없앨 수 있고, 감마기준전압을 공급하기 위한 신호 배선을 필요로 하지 않는다. 그 결과 전제척인 구동회로의 사이즈를 줄일 수 있고, 신호 배선들이 배치되는 어레이 구조를 간소하게 할 수 있다.In addition, since the digital-to-analog converter does not require a gamma reference voltage to be applied to each node of the resistor string, it is possible to eliminate the circuit necessary to generate the gamma reference voltage and to provide a signal wiring for supplying the gamma reference voltage I never do that. As a result, the total size of the driver circuit can be reduced, and the array structure in which the signal lines are arranged can be simplified.

또한, 본 발명은 영상데이터의 비트 수를 확장하여, 이를 바탕으로 데이터전압을 생성하기 때문에 비선형 감마 특성 곡선을 표현할 수 있다. In addition, since the present invention expands the number of bits of image data and generates a data voltage based on the number of bits, the nonlinear gamma characteristic curve can be expressed.

도 1은 본 발명에 의한 표시장치를 나타내는 도면이다.
도 2는 데이터 맵핑부의 룩업 테이블을 나타내는 도면이다.
도 3은 룩업 테이블의 감마 영상데이터 매칭 방법을 설명하는 도면이다.
도 4는 본 발명에 의한 데이터 구동부의 구성을 나타내는 도면이다.
도 5는 도 4에 도시된 디지털 아날로그 변환부를 나타내는 도면이다.
도 6은 감마 영상데이터의 일례를 나타내는 도면이다.
도 7은 비교 예에 의한 디지털 아날로그 변환부를 나타내는 도면이다.
도 8 및 도 9는 각각 비교 예에 의한 데이터 구동부를 나타내는 도면이다.
도 10은 본 발명의 다른 실시 예에 의한 데이터 구동부를 나타내는 도면이다.1 is a view showing a display device according to the present invention.
2 is a diagram showing a lookup table of the data mapping unit.
3 is a view for explaining a gamma image data matching method of the lookup table.
4 is a diagram showing a configuration of a data driver according to the present invention.
FIG. 5 is a diagram showing the digital-analog converter shown in FIG.
6 is a diagram showing an example of gamma image data.
7 is a diagram showing a digital-analog converter according to a comparative example.
8 and 9 are views showing a data driver according to a comparative example, respectively.
10 is a diagram illustrating a data driver according to another embodiment of the present invention.

이하 첨부된 도면을 참조하여 본 발명에 따른 바람직한 실시예들을 상세히 설명한다. 명세서 전체에 걸쳐서 동일한 참조번호들은 실질적으로 동일한 구성요소들을 의미한다. 이하의 설명에서, 본 발명과 관련된 공지 기능 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우, 그 상세한 설명을 생략한다. 본 명세서에서 발명의 실시 예들은 액정표시장치를 중심으로 설명되지만, 본 발명은 유기발광다이오드 표시장치 등의 다른 표시장치에도 적용될 수 있다.DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Reference will now be made in detail to the preferred embodiments of the present invention, examples of which are illustrated in the accompanying drawings. Like reference numerals throughout the specification denote substantially identical components. In the following description, a detailed description of known functions and configurations incorporated herein will be omitted when it may make the subject matter of the present invention rather unclear. Although embodiments of the invention are described herein with respect to a liquid crystal display device, the present invention can also be applied to other display devices such as an organic light emitting diode display device.

도 1은 본 발명에 의한 표시장치를 나타내는 도면이다. 1 is a view showing a display device according to the present invention.

도 1을 참조하면, 본 발명의 표시장치는 표시패널(100), 타이밍 콘트롤러(110), 레벨 쉬프터(130), 쉬프트 레지스터(140), 데이터 구동부(150) 및 기준전압 생성부(160) 등을 포함한다.1, the display device of the present invention includes a display panel 100, a timing controller 110, a level shifter 130, a shift register 140, a data driver 150, and a reference voltage generator 160 .

표시패널(100)은 매트릭스 형태로 배치된 픽셀들이 형성된 픽셀 어레이를 포함하여 입력 영상데이터를 기반으로 계조를 표시한다. 픽셀 어레이는 하부 기판에 형성된 TFT 어레이, 상부 기판에 형성된 컬러필터 어레이, 및 하부 기판과 상부 기판 사이에 형성된 액정셀들(Clc)을 포함한다. TFT 어레이에는 데이터라인(DL), 데이터라인(DL)과 교차되는 게이트라인(GL), 데이터라인(DL)과 게이트라인(GL)의 교차부마다 형성된 TFT들, TFT에 접속된 화소전극(1), 스토리지 커패시터(Cst) 등이 형성된다. 컬러필터 어레이에는 블랙매트릭스와 컬러필터를 포함한 컬러필터 어레이가 형성된다. 공통전극(2)은 하부 기판이나 상부 기판에 형성될 수 있다. 액정셀들(Clc)은 데이터전압이 공급되는 화소전극(1)과, 공통전압(Vcom)이 공급되는 공통전극(2) 사이의 전계에 의해 구동된다. 표시패널(100)의 상부 기판과 하부 기판 상에는 광축이 직교하는 편광판이 부착되고, 액정층과 접하는 계면에 액정의 프리틸트각을 설정하기 위한 배향막이 형성된다. 표시패널(100)의 상부 기판과 하부 기판 사이에는 액정층의 셀갭(Cell gap)을 유지하기 위한 스페이서(spacer)가 배치된다.The display panel 100 includes a pixel array in which pixels arranged in a matrix are formed, and displays gradations based on the input image data. The pixel array includes a TFT array formed on the lower substrate, a color filter array formed on the upper substrate, and liquid crystal cells (Clc) formed between the lower substrate and the upper substrate. The TFT array is provided with a data line DL, a gate line GL which intersects the data line DL, TFTs formed at intersections of the data line DL and the gate line GL, pixel electrodes 1 ), A storage capacitor (Cst), and the like are formed. In the color filter array, a color filter array including a black matrix and a color filter is formed. The common electrode 2 may be formed on the lower substrate or the upper substrate. The liquid crystal cells Clc are driven by the electric field between the pixel electrode 1 to which the data voltage is supplied and the common electrode 2 to which the common voltage Vcom is supplied. On the upper substrate and the lower substrate of the display panel 100, a polarizing plate whose optical axis is orthogonal is attached, and an alignment film for setting a pre-tilt angle of the liquid crystal is formed at the interface with the liquid crystal layer. Between the upper substrate and the lower substrate of the display panel 100, a spacer for maintaining a cell gap of the liquid crystal layer is disposed.

타이밍 콘트롤러(110)는 외부 호스트로부터 영상데이터(RGB)를 입력받고, 수직 동기신호(Vsync), 수평 동기신호(Hsync), 데이터 인에이블 신호(Data Enable, DE), 메인 클럭(CLK) 등의 타이밍 신호를 입력받는다. 타이밍 콘트롤러(110)는 타이밍 신호(Vsync, Hsync, DE, CLK)를 이용하여 데이터 구동부(150)의 동작 타이밍을 제어하기 위한 데이터 타이밍 제어신호(DDC)와, 게이트 구동부(130,140)의 동작 타이밍을 제어하기 위한 게이트 타이밍 제어신호(GDC)을 발생한다. The timing controller 110 receives image data RGB from an external host and receives a vertical synchronizing signal Vsync, a horizontal synchronizing signal Hsync, a data enable signal DE and a main clock CLK And receives a timing signal. The timing controller 110 generates a data timing control signal DDC for controlling the operation timing of the data driver 150 using the timing signals Vsync, Hsync, DE and CLK and the operation timings of the gate drivers 130 and 140 And generates a gate timing control signal GDC for controlling.

타이밍 콘트롤러(110)의 데이터 맵핑부(200)는 호스트로부터 입력받는 영상데이터(RGB)의 비트 수를 확장하여 감마 영상데이터로 변환한다. 일반적으로 호스트로부터 입력받는 영상데이터(RGB)는 256 계조를 표현하기 위한 8비트의 디지털 데이터이다. 데이터 맵핑부(200)는 영상데이터(RGB)의 비트 수를 8비트 이상, 예컨대 10비트로 확장한다. 이를 위해서 데이터 맵핑부(200)는 10비트의 감마 영상데이터(GDATA)를 포함하는 룩업테이블(LUT)을 포함한다. The data mapping unit 200 of the timing controller 110 enlarges the number of bits of image data (RGB) received from the host and converts it into gamma image data. Generally, image data (RGB) received from a host is 8-bit digital data for representing 256 gradations. The data mapping unit 200 expands the number of bits of the image data RGB to 8 bits or more, for example, 10 bits. To this end, the data mapping unit 200 includes a lookup table (LUT) including 10-bit gamma image data (GDATA).

룩업테이블(LUT)은 8비트의 영상데이터(RGB) 각각에 대응하는 10비트의 감마 영상데이터(GDATA)를 저장한다. 데이터 맵핑부(200)는 입력되는 영상데이터(RGB)에 따라, 10비트의 감마 영상데이터(GDATA)를 출력한다. The lookup table (LUT) stores 10-bit gamma image data (GDATA) corresponding to each of 8-bit image data (RGB). The data mapping unit 200 outputs 10-bit gamma image data (GDATA) according to input image data (RGB).

8 비트의 영상데이터(RGB)는 256 단계의 계조를 표현하기 위한 것이다. 인간의 시각은 밝기에 대해서 비선형적으로 반응하기 때문에, 각 단계들 간의 계조의 크기는 비선형적으로 변하도록 설정하는 것이 바람직하다. 8-bit image data (RGB) is for expressing gradations of 256 steps. Since human vision reacts nonlinearly with respect to brightness, it is desirable to set the magnitude of gradation between each step to change non-linearly.

후술하는 데이터 구동부(150)는 감마 영상데이터(GDATA)에 비례하는 감마전압을 생성한다. 따라서, 8 비트의 영상데이터(RGB)를 바탕으로 256 단계의 계조를 표현하면, 각 단계들 간의 계조 차이는 동일하기 때문에 감마전압은 선형적으로 표현된다. 즉, 시청자의 시인성에 이상적인 2.2 감마 커브에 대응하는 휘도 표현이 불가능하게 된다. The data driver 150, which will be described later, generates a gamma voltage proportional to the gamma image data GDATA. Therefore, if 256 gradations are expressed based on 8-bit image data (RGB), the gradation difference between the respective steps is the same, so that the gamma voltage is expressed linearly. That is, it is impossible to express the luminance corresponding to the 2.2 gamma curve which is ideal for the viewer's visibility.

본 발명의 데이터 맵핑부(200)는 256 단계의 계조를 표현하기 위해서 10 비트, 즉 1024 단계 내에서 256 개의 감마 영상데이터(GDATA)를 선택한다. 감마 영상데이터(GDATA)의 최소값은 “0000000000”이고, 최대값은 “1111111111”이다. 감마 영상데이터(GDATA)의 크기의 차이는 계조값의 크기에 비례한다. 총 256개의 제1 감마 영상데이터(GDATA) 내지 제255 감마 영상데이터(GDATA)들 간의 간격은 일정하지 않는다. 따라서, 각 감마 영상데이터(GDATA)들 간의 계조 차이는 서로 다르다. The data mapping unit 200 of the present invention selects 256 gamma image data (GDATA) within 10 bits, that is, 1024 steps, to express 256 gradations. The minimum value of the gamma image data GDATA is " 0000000000 ", and the maximum value is " 1111111111 ". The difference in the size of the gamma image data (GDATA) is proportional to the magnitude of the tone value. The intervals between the first 256 gamma image data (GDATA) to 255th gamma image data (GDATA) are not constant. Therefore, the gradation differences between the respective gamma image data GDATA are different from each other.

본 발명에 의한 데이터 맵핑부(200)가 1024개의 경우의 수에서 256개의 영상데이터(RGB)에 대응하는 256개의 감마 영상데이터(GDATA)를 매핑하는 방법은 다음과 같다. A method of mapping 256 gamma image data (GDATA) corresponding to 256 image data (RGB) in the number of 1024 data mapping unit 200 according to the present invention is as follows.

도 3은 10비트의 데이터들 중에서 감마 영상데이터(GDATA)를 선택하는 방법을 나타내는 도면이다. 3 is a diagram illustrating a method of selecting gamma image data GDATA from 10-bit data.

도 3을 참조하면, 제1 그래프(L1)는 10비트 데이터에 대한 휘도 변화를 나타내는 도면이다. 휘도가 데이터에 비례하면, 제1 그래프(L1)와 같이 감마전압은 선형으로 표현된다. 제2 그래프(L2)는 인간의 시각적 인지 특성을 바탕으로 한 비선형 감마 커브를 나타내고 있다. Referring to FIG. 3, a first graph (L1) shows a change in luminance with respect to 10-bit data. When the luminance is proportional to the data, the gamma voltage is linearly expressed like the first graph L1. The second graph L2 represents a non-linear gamma curve based on human visual perception characteristics.

시청자는 저계조 영역(A1)에서는 작은 휘도 차이에 민감하기 반응하기 때문에, 저계조 영역(A11)에서는 감마 영상데이터(GDATA)들 간의 차이를 작게 설정한다. 예컨대, 0G의 감마 영상데이터(GDATA)는 ”0000000000”으로 설정하고, 1G의 감마 영상데이터(GDATA)는 “0000000001”로 설정하여 한 단계의 감마 영상데이터(GDATA) 차이가 “1”이 되도록 한다.Since the viewer responds sensitively to the small luminance difference in the low gradation region A1, the difference between the gamma image data GDATA is set small in the low gradation region A11. For example, the gamma image data GDATA of 0G is set to "0000000000" and the 1G gamma image data GDATA is set to "0000000001" so that the difference of the gamma image data GDATA of one level is "1" .

시청자는 고계조 영역(A2)에서는 상대적으로 휘도 차이에 둔감하기 때문에, 고계조 영역(A2)에서는 감마 영상데이터(GDATA)들 간의 차이를 크게 설정한다. 예컨대, 126G의 감마 영상데이터(GDATA)는 “0010000000”으로 설정하고, 127G의 감마 영상데이터(GDATA)는 “0010000011”로 설정하여, 한 단계의 감마 영상데이터(GDATA)의 차이가 “3”이 되도록 한다. Since the viewer is relatively insensitive to the luminance difference in the high gradation region A2, the difference between the gamma image data GDATA is set large in the high gradation region A2. For example, the gamma image data GDATA of 126G is set to "0010000000", the gamma image data GDATA of 127G is set to "0010000011", and the difference of the gamma image data GDATA of one level is set to "3" .

이와 같이, 본 발명에 의한 데이터 맵핑부(200)는 영상데이터(RGB)의 비트수를 확장하고, 경우의 수가 늘어난 데이터 중에서 영상데이터(RGB)의 비트수에 대응하는 감마 영상데이터(GDATA)를 출력한다. 그 결과 감마 영상데이터(GDATA)의 크기에 비례하는 감마전압(VGamma)을 생성하더라도 256계조를 표현하기 위한 비선형 감마커브를 구현할 수 있다. 또한, 본 명세서에서는 8 비트의 영상데이터를 10비트로 확장하는 실시 예를 중심으로 설명하고 있지만, 영상데이터를 9비트 또는 10비트 이상의 데이터로 확장하는 실시 예를 이용하는 것도 가능하다. As described above, the data mapping unit 200 according to the present invention extends the number of bits of the image data (RGB), and outputs the gamma image data (GDATA) corresponding to the number of bits of the image data (RGB) Output. As a result, even if a gamma voltage VGamma proportional to the size of the gamma image data GDATA is generated, a nonlinear gamma curve for expressing 256 gradations can be implemented. In the present specification, an 8 bit image data is expanded to 10 bits. However, it is also possible to use an embodiment in which the image data is expanded to 9 bits or 10 bits or more of data.

게이트 구동부(130,140)는 타이밍 콘트롤러(110)로부터 제공받는 게이트 타이밍 제어신호(GDC)에 응답하여, 표시패널(100)에 포함된 픽셀(P)들의 트랜지스터들을 동작시키는 게이트펄스를 순차적으로 출력한다. 게이트 구동부(130,140)는 레벨 쉬프터(130) 및 쉬프트 레지스터(140)를 포함한다. 게이트 쉬프트 레지스터(140)는 표시패널(100)에서 박막 트랜지스터들의 조합으로 이루어지는 게이트-인-패널(Gate Ii Paiel, 이하 GIP) 형태로 구현될 수 있다. The gate drivers 130 and 140 sequentially output gate pulses that operate the transistors of the pixels P included in the display panel 100 in response to a gate timing control signal GDC supplied from the timing controller 110. [ The gate drivers 130 and 140 include a level shifter 130 and a shift register 140. The gate shift register 140 may be implemented in a gate-in-panel (GIP) configuration including a combination of thin film transistors in the display panel 100.

레벨 쉬프터(130)는 타이밍 콘트롤러(110)로부터 스타트 펄스(ST), 클럭신호(CLK) 등을 입력받는다. 또한, 레벨 쉬프터(130)는 게이트 하이 전압(VGH)과 게이트 로우 전압(VGL) 등의 구동 전압을 공급받는다. 레벨 쉬프터(130)는 타이밍 콘트롤러(110)로부터 입력되는 스타트 펄스(VST), 클럭신호(CLK)에 응답하여 각각 게이트 하이전압(VGH)과 게이트 로우 전압(VGL) 사이에서 스윙하는 스타트 펄스(VST)와 게이트클럭을 출력한다. 레벨 쉬프터(130)로부터 출력된 게이트클럭은 순차적으로 위상이 쉬프트되어 표시패널(100)에 형성된 게이트 쉬프트 레지스터(140)로 전송된다. The level shifter 130 receives the start pulse ST, the clock signal CLK, and the like from the timing controller 110. Further, the level shifter 130 is supplied with driving voltages such as a gate high voltage VGH and a gate low voltage VGL. The level shifter 130 receives the start pulse VST and the start pulse VST swinging between the gate high voltage VGH and the gate low voltage VGL in response to the start pulse VST and the clock signal CLK input from the timing controller 110, ) And the gate clock. The gate clocks output from the level shifter 130 are sequentially shifted in phase and transferred to the gate shift register 140 formed on the display panel 100.

쉬프트 레지스터(140)는 종속적으로 접속된 다수의 스테이지들을 포함한다. 쉬프트 레지스터(140)는 레벨 쉬프터(130)로부터 입력되는 스타트 펄스(VST)를 게이트클럭에 따라 쉬프트하여 게이트라인들(GL)에 게이트펄스를 순차적으로 공급한다.The shift register 140 includes a plurality of stages that are connected in a dependent manner. The shift register 140 shifts the start pulse VST input from the level shifter 130 according to the gate clock to sequentially supply gate pulses to the gate lines GL.

데이터 구동부(150)는 데이터 구동부(150)은 타이밍 콘트롤러(110)로부터의 데이터 타이밍 제어신호에 응답하여 감마 영상데이터(GDATA)을 정극성 또는 부극성 아날로그 데이터전압으로 변환한다. 그리고 데이터 구동부(150)는 데이터전압(Vdata)을 게이트펄스에 동기되도록 표시패널(100)의 데이터라인(DL)들에 공급한다. The data driver 150 converts the gamma image data GDATA into a positive or negative analog data voltage in response to a data timing control signal from the timing controller 110. The data driver 150 supplies the data voltage Vdata to the data lines DL of the display panel 100 in synchronization with the gate pulse.

도 4는 본 발명의 실시 예에 의한 데이터 구동부의 구성을 나타내는 도면이고, 도 5는 도 4에 도시된 디지털 아날로그 변환부를 나타내는 도면이다. FIG. 4 is a diagram showing the configuration of a data driver according to an embodiment of the present invention, and FIG. 5 is a diagram showing the digital-analog converter shown in FIG.

도 4 및 도 5를 참조하면, 데이터 구동부(150)는 레지스터부(151), 제1 래치(152), 제2 래치(153), 디지털-아날로그-변환부(Digital to Analog Converter; 이하, DAC)(157) 및 출력부(157)를 포함한다. 4 and 5, the data driver 150 includes a register 151, a first latch 152, a second latch 153, a digital-to-analog converter (DAC) ) 157 and an output unit 157. [

레지스터부(151)는 타이밍 콘트롤러(110)로부터 제공받는 소스 스타트 펄스(SSP) 및 소스 샘플링 클럭(SSC)을 이용하여 샘플링신호를 출력한다.The register unit 151 outputs a sampling signal using a source start pulse SSP and a source sampling clock SSC provided from the timing controller 110. [

제1 래치(152)는 레지스터부(151)로부터 순차적으로 제공받은 클럭에 따라서 감마 영상데이터(GDATA)를 샘플링하여 래치하고, 래치한 감마 영상데이터(GDATA)들을 동시에 출력한다. 제2 래치(153)는 제1 래치(152)로부터 제공받은 감마 영상데이터(GDATA)들을 래치하고, 소스출력인에이블신호(SOE)에 응답하여 래치한 감마 영상데이터(GDATA)들을 동시에 출력한다. The first latch 152 samples and latches the gamma image data GDATA according to the clocks sequentially supplied from the register unit 151 and simultaneously outputs the latched gamma image data GDATA. The second latch 153 latches the gamma image data GDATA supplied from the first latch 152 and simultaneously outputs the latched gamma image data GDATA in response to the source output enable signal SOE.

디지털 아날로그 변환부(155)(이하, DAC) 제2 래치부(153)로부터 입력된 감마 영상데이터(GDATA)들을 데이터전압(Vdata)으로 변환한다.And converts the gamma image data GDATA input from the second latch 153 into the data voltage Vdata.

출력부(157)는 소스 출력 인에이블신호(SOE)의 로우논리기간 동안에, DAC(155)에서 출력하는 아날로그 형태의 아날로그 형태의 데이터전압(Vdata)을 증폭하여 데이터라인(DL)들에 제공한다. The output section 157 amplifies the data voltage Vdata in analog form in analog form output from the DAC 155 during the row logic period of the source output enable signal SOE and provides the amplified data voltage Vdata to the data lines DL .

도 5에서와 같이, DAC(155)는 가변 저항부(250) 및 연산 증폭기(255)를 포함한다.5, the DAC 155 includes a variable resistor section 250 and an operational amplifier 255. [

연산 증폭기(255)는 입력전압을 증폭하고, 이를 위해서 연산 증폭기(255)의 반전 입력 단자(-)와 연산 증폭기의 출력 단자 사이에는 피드백 저항(Rf)이 연결된다. The operational amplifier 255 amplifies the input voltage. To this end, a feedback resistor Rf is connected between the inverting input terminal (-) of the operational amplifier 255 and the output terminal of the operational amplifier.

가변 저항부(250)의 양 끝단은 저전위전압(GND) 단자 및 고전위기준전압(Vref) 단자와 연결된다.Both ends of the variable resistor section 250 are connected to the low potential voltage (GND) terminal and the high potential reference voltage (Vref) terminal.

가변 저항부(250)는 제1 노드(n1)와 제2 노드(n2) 사이에 위치하는 병렬 저항부(251) 및 스위치부(253)를 포함한다. 병렬 저항부(251)는 서로 병렬로 연결되는 다수의 저항들(Rf,R1,R2,R3...R10)을 포함한다. 제1 노드(n1)는 고전위전압(VDD)에 연결되고, 제2 노드(n2)는 연산 증폭기(255)의 반전입력단자(-)에 연결된다. The variable resistor section 250 includes a parallel resistor section 251 and a switch section 253 located between the first node n1 and the second node n2. The parallel resistor unit 251 includes a plurality of resistors Rf, R1, R2, R3, ..., R10 connected in parallel with each other. The first node n1 is connected to the high potential voltage VDD and the second node n2 is connected to the inverting input terminal (-) of the operational amplifier 255. [

제1 내지 제10 스위치 소자들(T1~T10)은 각각 감마 영상데이터(GDATA)의 10비트의 논리 신호에 따라 동작한다. The first to tenth switch elements T1 to T10 operate according to a 10-bit logic signal of the gamma image data GDATA.

도 6은 감마 영상데이터(GDATA)의 각 비트 데이터를 나타내는 도면이다. 6 is a diagram showing each bit data of the gamma image data GDATA.

도 6을 참조하면, 제1 스위치 소자(T1)는 제1 비트 데이터(b1)가 하이 논리일 때 턴-온되고, 제2 스위치 소자(T2)는 제2 비트 데이터(b2)가 하이 논리일 때 턴-온된다. 마찬가지로, 제i(i는 10이하의 자연수) 스위치 소자(Ti)는 제i 비트 데이터(bi)가 하이 논리일 때 턴-온된다. 6, the first switch element T1 is turned on when the first bit data b1 is high logic and the second switch element T2 is turned on when the second bit data b2 is high logic Turn on when. Similarly, the switch element Ti of the i-th (i is a natural number of 10 or less) is turned on when the i-th bit data bi is high logic.

결과적으로, 제1 스위치 소자(T1)는 제1 비트(bi)가 하이논리일 때, 제1 저항(R1)을 경유하는 제1 노드(n1)와 제2 노드(n2) 간의 전류 패스를 형성한다. 제2 스위치 소자(T2)는 제2 비트(b2)가 하이논리일 때, 제2 저항(R2)을 경유하는 제1 노드(n1)와 제2 노드(n2) 간의 전류 패스를 형성한다. 마찬가지로 제i 스위치 소자(Ti)는 제10 비트(b10)가 하이논리일 때, 제10 저항(R10)을 경유하는 제1 노드(n1)와 제2 노드(n2) 간의 전류 패스를 형성한다. As a result, when the first bit bi is logic high, the first switch element T1 forms a current path between the first node n1 and the second node n2 via the first resistor R1 do. The second switch element T2 forms a current path between the first node n1 and the second node n2 via the second resistor R2 when the second bit b2 is high logic. Likewise, the ith switch element Ti forms a current path between the first node n1 and the second node n2 via the tenth resistor R10 when the tenth bit b10 is high logic.

스위치 소자들(T1~T10)에 의해서 제1 노드(n1)와 제2 노드(n2) 간의 전류 패스가 선택되고, 제1 노드(n1)와 제2 노드(n2) 사이의 병렬 저항들에 의해서 전체 저항값이 정해진다. The current path between the first node n1 and the second node n2 is selected by the switch elements T1 to T10 and the current path between the first node n1 and the second node n2 The total resistance value is determined.

연산 증폭기(255)는 제1 노드(n1)의 가변 저항부(250)의 저항값에 의해 전압강하된 고전위전압(VDD)을 반전 입력단자(-)로 인가받고, 이를 증폭하여 감마전압(VGamma)을 출력한다. The operational amplifier 255 receives the high-potential voltage VDD dropped by the resistance value of the variable resistor section 250 of the first node n1 to the inverting input terminal - VGamma).

가변 저항부(250)의 저항값에 따라 연산 증폭기(255)가 출력하는 감마전압(VGamma)의 관계식은 아래의 [수학식 1]과 같다.The relationship of the gamma voltage VGamma output from the operational amplifier 255 according to the resistance value of the variable resistance unit 250 is expressed by Equation (1) below.

[수학식 1][Equation 1]

Vgamma = VDD+VR

Figure pat00001
VDDVgamma = VDD + VR
Figure pat00001
VDD

[수학식 1]에서 VR은 가변 저항부(250)의 가변 저항값을 의미한다. 따라서, 가변저항값(VR)은 감마 영상데이터(GDATA)에 의해서 선택되는 스위치 소자(T)들에 따라 달라진다. In Equation (1), VR denotes a variable resistance value of the variable resistance unit 250. Therefore, the variable resistance value VR depends on the switch elements T selected by the gamma image data GDATA.

예컨대, 제1 내지 제10 스위치 소자(T1~T10)가 모두 턴-온되면, 가변 저항값(VR)은 "Rf/R1+Rf/R2+...+Rf/R10"가 되고, 제1 스위치 소자(T1)만 턴-온되면, 가변 저항값(VR)은 "Rf/R1"이 된다. For example, when all of the first to tenth switch elements T1 to T10 are turned on, the variable resistance value VR becomes "Rf / R1 + Rf / R2 + ... + Rf / R10" When only the element T1 is turned on, the variable resistance value VR becomes "Rf / R1 ".

감마 영상데이터(GDATA)는 총 256 개로 설정되기 때문에, 감마 영상데이터(GDATA)에 의해서 턴-온되는 스위치 소자부(253)의 조합의 수는 총 256 가지가 된다. 결국, 감마전압(VGamma)은 총 256 단계가 된다. Since the total number of the gamma image data GDATA is set to 256, the number of combinations of the switch element portions 253 turned on by the gamma image data GDATA is 256 in total. As a result, the gamma voltage VGamma becomes 256 steps in total.

본 발명에 의한 DAC(155)는 저항스트링을 이용하지 않고, 가변 저항부(250)의 가변 저항값에 따라 감마전압(VGamma)을 출력한다. 그 결과 DAC(155)는 저항스트링에 필요한 저항의 개수를 줄일 수 있고, 저항스트링의 전압을 분배하기 위한 트랜지스터들의 개수를 줄일 수 있다. The DAC 155 according to the present invention outputs the gamma voltage VGamma according to the variable resistance value of the variable resistor section 250 without using the resistor string. As a result, the DAC 155 can reduce the number of resistors required for the resistor string and reduce the number of transistors for distributing the voltage of the resistor string.

이를 비교 예에 대비하여 설명하면 다음과 같다. This will be described in comparison with a comparative example.

도 7은 비교 예에 의한 데이터 구동부의 DAC를 나타내는 도면이다. 7 is a diagram showing a DAC of a data driver according to a comparative example.

비교 예에 의한 데이터 구동부는 저항스트링(RS) 및 다수의 트랜지스터(Tsw)들을 포함한다. 트랜지스터(Tsw)들은 각각 영상데이터의 하이논리 신호 또는 로우논리 신호에 따라 턴-온되어, 저항스트링(TS)과 오피 앰프(Op Amp)를 연결하는 전류 경로를 선택한다. 비교 예에 의한 저항스트링(RS)은 8비트의 255G를 표현하기 위해서 256개의 저항을 필요로 한다. 또한, 트랜지스터(Tsw)들은 8비트의 영상데이터(RGB)를 입력받아서 전류 경로를 선택하기 위해서 총 510개의 트랜지스터(Tsw)들을 필요로 한다. The data driver according to the comparative example includes a resistor string RS and a plurality of transistors Tsw. The transistors Tsw are turned on according to the high logic signal or the low logic signal of the video data, respectively, to select the current path connecting the resistor string TS and the op amp. The resistor string RS according to the comparative example requires 256 resistors to represent 255G of 8 bits. In addition, the transistors Tsw need a total of 510 transistors Tsw to receive the 8-bit image data RGB and select the current path.

이에 반해서, 본 발명에 의한 DAC(155)의 가변 저항부(250)는 기준저항(Rf)과 감마 영상데이터(GDATA)의 비트 수에 대응하는 개수의 저항으로 구성되기 때문에, 10비트의 감마 영상데이터(GDATA)를 기준으로 11개의 저항만을 필요로 한다. 또한 본 발명에 의한 DAC(155)는 가변 저항부(250)의 가변 저항값(VR)을 선택하기 위해서 비트 수에 대응하는 스위치 소자(T1~T10)들만 필요로 하기 때문에, 10비트 기준으로 10개의 스위치 소자를 필요로 한다. 즉, 본 발명에 의한 DAC(155)는 저항의 개수와 트랜지스터의 개수를 대폭 줄일 수 있기 때문에, 데이터 구동부의 전체 사이즈를 크게 줄일 수 있고, 제조 비용을 절감할 수 있다.On the other hand, since the variable resistor section 250 of the DAC 155 according to the present invention is constituted by the number of resistors corresponding to the number of bits of the reference resistor Rf and the gamma image data GDATA, Only 11 resistors are required based on the data (GDATA). Since the DAC 155 according to the present invention requires only the switch elements T1 to T10 corresponding to the number of bits in order to select the variable resistance value VR of the variable resistor section 250, Switching elements are required. In other words, since the DAC 155 according to the present invention can greatly reduce the number of resistors and the number of transistors, the entire size of the data driver can be greatly reduced, and manufacturing cost can be reduced.

본 발명에 의한 표시장치는 데이터 맵핑부(200)가 생성하는 감마 영상데이터(GDATA)를 바탕으로 감마전압(VGamma)을 생성한다. 즉, 도 7에 도시된 비교 예는 저항 스트링(RS)에서 특정 노드에 감마기준전압(GMA)을 인가하여야 하고, 감마기준전압(GMA)을 생성하기 위한 감마기준전압 생성부(GMA-IC)를 필요로 한다. 이에 반해서, 본 발명에 의한 DAC는 감마기준전압 생성부(GMA-IC)가 필요하지 않기 때문에 회로의 크기를 줄일 수 있다. 또한, 감마기준전압 생성부(GMA-IC)와 DAC를 연결하기 위한 배선을 없앨 수 있기 때문에, 표시패널(100)의 어레이 구조를 간소하게 할 수 있다. The display apparatus according to the present invention generates the gamma voltage VGamma based on the gamma image data GDATA generated by the data mapping unit 200. 7, the gamma reference voltage GMA should be applied to a specific node in the resistance string RS and the gamma reference voltage generator GMA-IC for generating the gamma reference voltage GMA, . On the other hand, since the DAC according to the present invention does not require the gamma reference voltage generator (GMA-IC), the size of the circuit can be reduced. In addition, since wiring for connecting the gamma reference voltage generator (GMA-IC) to the DAC can be eliminated, the array structure of the display panel 100 can be simplified.

특히, 본 발명은 R,G,B 색상별로 감마전압(VGamma)을 설정하는 과정이 매우 단순하기 때문에 독립 감마 방식을 적용하기가 수월하다. 비교 예와 본 발명의 DAC가 적용된 표시장치의 데이터 구동부를 살펴보면 다음과 같다. Particularly, since the process of setting the gamma voltage VGamma for each color of R, G, and B is very simple, it is easy to apply the independent gamma method. The data driver of the display device to which the comparative example and the DAC of the present invention are applied will be described below.

도 8은 제1 비교 예에 의한 데이터 구동부를 나타내는 도면이고, 도 9는 제2 비교 예에 의한 데이터 구동부를 나타내는 도면이다. FIG. 8 shows a data driver according to a first comparative example, and FIG. 9 shows a data driver according to a second comparative example.

도 8을 참조하면, 제1 비교 예에 의한 데이터 구동부는 정극성(+)의 데이터전압을 출력하는 "P-DAC1" 및 "P-DAC2" 및 부극성(-)의 데이터전압을 출력하는 "N-DAC1" 및 "N-DAC2"를 포함한다. Referring to FIG. 8, the data driver according to the first comparative example includes "P-DAC1" and "P-DAC2" for outputting positive data voltages and " N-DAC1 "and" N-DAC2 ".

래치부(LAT)의 R영상데이터는 제1 멀티플렉서(MUX1)에 의해서 "P-DAC1" 또는 "N-DAC1"으로 공급된다. 래치부(LAT)의 G영상데이터는 제1 멀티플렉서(MUX1)에 의해서 "N-DAC1" 또는 "P-DAC2"로 공급되고, 래치부(LAT)의 B영상데이터는 제1 멀티플렉서(MUX1)에 의해서 "P-DAC2" 또는 "N-DAC2"로 공급된다. The R video data of the latch unit LAT is supplied to the "P-DAC1" or "N-DAC1" by the first multiplexer MUX1. The G video data of the latch unit LAT is supplied to the first multiplexer MUX1 to the N-DAC1 or P-DAC2 and the B video data of the latch unit LAT is supplied to the first multiplexer MUX1 To "P-DAC2" or "N-DAC2"

"P-DAC1", "N-DAC1", "P-DAC2" 및 "N-DAC2"에서 생성된 각각의 데이터전압은 제2 멀티플렉서(MUX2)에 의해서 제1 내지 제3 버퍼(BUF1~BUF3) 중 어느 하나에 인가된다.Each data voltage generated in the P-DAC1, N-DAC1, P-DAC2 and N-DAC2 is supplied to the first to third buffers BUF1 to BUF3 by the second multiplexer MUX2, Or the like.

제1 비교 예는 인접하는 채널 간의 DAC를 공유하여 정극성(+) 데이터전압 및 부극성(-) 데이터전압을 생성함으로써, DAC의 개수를 줄일 수 있다. 하지만, 제1 비교 예는 "P-DAC1", "N-DAC1", "P-DAC2" 및 "N-DAC2" 각각에 감마기준전압(GMA)을 인가하기 위한 감마기준전압 생성부 및 감마기준전압라인(GMA_L)을 필요로 한다.The first comparative example can reduce the number of DACs by sharing a DAC between adjacent channels to generate a positive (+) data voltage and a negative (-) data voltage. However, in the first comparative example, the gamma reference voltage generator for applying the gamma reference voltage (GMA) to each of the "P-DAC1", "N-DAC1", "P- Voltage line GMA_L.

도 9를 참조하면, 제2 비교 예는 독립 감마 방식을 이용하기 위한 데이터 구동부를 도시하고 있다. 제2 비교 예에 의한 데이터 구동부는 정극성(+)의 데이터전압을 출력하는 "P-DAC1", "P-DAC2" 및 "P-DAC3"과 부극성(-)의 데이터전압을 출력하는 "N-DAC1", "N-DAC2" 및 "N-DAC3"을 포함한다. Referring to FIG. 9, the second comparative example shows a data driver for using the independent gamma method. The data driver according to the second comparative example outputs data voltages of "P-DAC1", "P-DAC2" and "P-DAC3" outputting positive data voltages and negative (- N-DAC1 ", "N-DAC2 ", and" N-DAC3 ".

래치부(LAT)의 R영상데이터는 제1 멀티플렉서(MUX1)에 의해서 "P-DAC1" 또는 "N-DAC1"으로 공급된다. 래치부(LAT)의 G영상데이터는 제1 멀티플렉서(MUX1)에 의해서 "P-DAC2" 또는 "N-DAC2"으로 공급되고, 래치부(LAT)의 B영상데이터는 제1 멀티플렉서(MUX1)에 의해서 "P-DAC3" 또는 "N-DAC3"으로 공급된다. The R video data of the latch unit LAT is supplied to the "P-DAC1" or "N-DAC1" by the first multiplexer MUX1. The G video data of the latch unit LAT is supplied to the "P-DAC2" or "N-DAC2" by the first multiplexer MUX1 and the B video data of the latch unit LAT is supplied to the first multiplexer MUX1 Quot; P-DAC3 "or" N-DAC3 "

"P-DAC1~3", 및 "N-DAC1~3"에서 생성된 각각의 데이터전압은 제2 멀티플렉서(MUX2)에 의해서 제1 내지 제3 버퍼(BUF1~BUF3) 중 어느 하나에 인가된다.The respective data voltages generated in the "P-DAC1 to 3" and the "N-DAC1 to 3" are applied to the first to third buffers BUF1 to BUF3 by the second multiplexer MUX2.

독립 감마는 R,G,B 색감 보정을 위해서 각 색상별로 감마값을 다르게 설정하는 방식으로 알려져 있다. 독립 감마 방식을 이용하기 위해서는 R,G,B 색상 별로 감마기준전압(R GMA, G GMA, B GMA)이 다르기 때문에, 각각의 감마기준전압(R GMA, G GMA, B GMA)을 생성하기 위한 감마기준전압 생성부가 별도로 추가되어야 한다. 또한, 각각의 감마기준전압(R GMA, G GMA, B GMA)을 인가하기 위한 감마기준전압라인(GMA_L1, GMA_L2, GMA_L3)을 필요로 한다. Independent gamma is known as a method of setting gamma values differently for each color for R, G, B color correction. Since the gamma reference voltages (R GMA, G GMA, and B GMA) are different for the R, G, and B colors in order to use the independent gamma method, the gamma reference voltages (R GMA, G GMA, and B GMA) The gamma reference voltage generator must be added separately. Also, gamma reference voltage lines (GMA_L1, GMA_L2, GMA_L3) for applying the respective gamma reference voltages (R GMA, G GMA, B GMA) are required.

그리고 독립 감마 방식에서는 각 색상별로 감마기준전압이 다르기 때문에, 각 채널마다 DAC를 분리하여야 한다. 따라서 독립 감마 방식에서는 도 8에서와 같이 인접하는 채널의 DAC를 공유하는 구조를 이용할 수 없다.Since the gamma reference voltage is different for each color in the independent gamma method, the DAC should be separated for each channel. Therefore, in the independent gamma method, it is not possible to use a structure sharing the DAC of adjacent channels as shown in FIG.

도 10은 본 발명에 의한 데이터 맵핑부 및 데이터 구동부를 나타내는 도면이다. FIG. 10 illustrates a data mapping unit and a data driving unit according to the present invention.

도 10을 참조하면, 데이터 맵핑부(200)는 R 감마 영상데이터(GDATA)를 생성하기 위한 제1 룩업 테이블(R-LUT), G 감마 영상데이터(GDATA)를 생성하기 위한 제2 룩업 테이블(G-LUT) 및 B 감마 영상데이터(GDATA)를 생성하기 위한 제3 룩업 테이블(B-LUT)을 포함한다. 제1 내지 제3 룩업 테이블(R-LUT, G-LUT, B-LUT)은 각각의 색상에 대한 감마 영상데이터(GDATA)의 계조 크기를 다르게 설정하여, 독립 감마 방식과 동일한 효과를 가져올 수 있다.Referring to FIG. 10, the data mapping unit 200 includes a first lookup table (R-LUT) for generating R gamma image data (GDATA), a second lookup table And a third lookup table (B-LUT) for generating B gamma image data GDATA. The first to third lookup tables (R-LUT, G-LUT, and B-LUT) may have the same effect as the independent gamma method by setting different gradation levels of the gamma image data GDATA for each color .

각각의 감마 영상데이터(GDATA)는 도 4에서 설명된 것과 유사하게 래치부(LAT)로 전달된다.Each gamma image data GDATA is transferred to the latch unit LAT similar to that described in Fig.

래치부(LAT)의 R 감마 영상데이터(GDATA)는 제1 멀티플렉서(MUX1)에 의해서 "P-DAC1" 또는 "N-DAC1"으로 공급된다. 래치부(LAT)의 G 감마 영상데이터(GDATA)는 제1 멀티플렉서(MUX1)에 의해서 "N-DAC1" 또는 "P-DAC2"로 공급되고, 래치부(LAT)의 B 감마 영상데이터(GDATA)는 제1 멀티플렉서(MUX1)에 의해서 "P-DAC2" 또는 "N-DAC2"로 공급된다. The R gamma image data GDATA of the latch unit LAT is supplied to the "P-DAC1" or "N-DAC1" by the first multiplexer MUX1. The G gamma image data GDATA of the latch unit LAT is supplied to the N-DAC1 or P-DAC2 by the first multiplexer MUX1 and the B gamma image data GDATA of the latch unit LAT is supplied to the N- Is supplied to "P-DAC2" or "N-DAC2" by the first multiplexer MUX1.

"P-DAC1"은 R 감마 영상데이터를 바탕으로 정극성의 R 감마전압을 생성한다. "N-DAC1"은 R 감마 영상데이터를 바탕으로 부극성의 R 감마전압을 생성하거나, G 감마 영상데이터를 바탕으로, 부극성의 G 감마전압을 생성한다. "P-DAC2"은 G 감마 영상데이터를 바탕으로 정극성의 G 감마전압을 생성하거나, B 감마 영상데이터를 바탕으로, 정극성의 B 감마전압을 생성한다. "N-DAC2"은 B 감마 영상데이터를 바탕으로 부극성의 B 감마전압을 생성한다. "P-DAC1", "N-DAC1", "P-DAC2" 및 "N-DAC2"에서 생성된 각각의 감마전압은 제2 멀티플렉서(MUX2)에 의해서 제1 내지 제3 버퍼(BUF1~BUF3) 중 어느 하나에 인가된다."P-DAC1" generates a positive R-gamma voltage based on R gamma image data. "N-DAC1" generates a negative R gamma voltage based on the R gamma image data or a negative G gamma voltage based on the G gamma image data. "P-DAC2" generates a positive G gamma voltage based on the G gamma image data or a positive B gamma voltage based on the B gamma image data. "N-DAC2" generates a negative B gamma voltage based on the B gamma image data. The respective gamma voltages generated in the P-DAC1, N-DAC1, P-DAC2 and N-DAC2 are input to the first to third buffers BUF1 to BUF3 by the second multiplexer MUX2, Or the like.

이와 같이, 본 발명은 감마전압을 생성하기 위해서 감마기준전압을 필요로 하지 않기 때문에, 감마기준전압을 생성하기 위한 회로를 없애서 전체적인 구동회로의 사이즈를 줄일 수 있다. 또한, 도 8 및 도 9에 도시된 감마기준전압라인을 줄일 수 있다.As such, since the present invention does not require a gamma reference voltage to generate a gamma voltage, it is possible to reduce the size of the entire drive circuit by eliminating the circuit for generating the gamma reference voltage. In addition, the gamma reference voltage lines shown in Figs. 8 and 9 can be reduced.

또한, 본 발명은 감마기준전압을 이용하지 않기 때문에, 도 8에서와 같이 인접하는 채널 간에는 "N-DAC1" 및 "P-DAC2"를 공유하여 전체적인 DAC의 개수를 줄일 수 있다. Further, since the present invention does not use the gamma reference voltage, the number of DACs can be reduced by sharing "N-DAC1" and "P-DAC2" between adjacent channels as shown in FIG.

이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.It will be apparent to those skilled in the art that various modifications and variations can be made in the present invention without departing from the spirit or scope of the invention. Therefore, the technical scope of the present invention should not be limited to the contents described in the detailed description of the specification, but should be defined by the claims.

100 : 표시패널 110 : 타이밍 콘트롤러
130 : 레벨 쉬프터 140 : 쉬프트레지스터
150 : 데이터 구동부 200 : 데이터 맵핑부100: display panel 110: timing controller
130: level shifter 140: shift register
150: Data driver 200: Data mapping unit

Claims (14)

데이터라인과 게이트라인이 교차하는 영역에 픽셀이 위치하는 표시패널;
영상데이터를 입력받고, 상기 영상데이터의 비트 수를 확장하여, 확장된 비트 수를 갖는 감마 영상데이터를 생성하는 데이터 맵핑부; 및
감마 영상데이터를 감마전압으로 변환하여 데이터전압을 생성하고, 상기 데이터전압을 상기 데이터라인들로 출력하는 데이터 구동부를 포함하고,
상기 데이터 구동부는
입력전압을 증폭하는 연산 증폭기;
상기 연산 증폭기의 반전 입력단자과 고전위전압 입력단 사이에 병렬로 연결된 다수의 저항들로 이루어지는 병렬 저항부;
상기 연산 증폭기의 반전 입력 단자와 연산 증폭기의 출력 단자 사이에 연결된 피드백 저항; 및
상기 감마 영상데이터에 응답하여, 상기 연산 증폭기의 반전 입력 단자에 연결되는 저항값을 선택하는 스위치 소자들을 포함하는 표시장치.A display panel in which a pixel is located in an area where a data line and a gate line intersect;
A data mapping unit receiving image data and expanding the number of bits of the image data to generate gamma image data having an expanded number of bits; And
And a data driver for converting the gamma image data into a gamma voltage to generate a data voltage and outputting the data voltage to the data lines,
The data driver
An operational amplifier for amplifying an input voltage;
A parallel resistor unit including a plurality of resistors connected in parallel between an inverting input terminal and a high potential input terminal of the operational amplifier;
A feedback resistor connected between the inverting input terminal of the operational amplifier and the output terminal of the operational amplifier; And
And a switch element for selecting a resistance value connected to the inverting input terminal of the operational amplifier in response to the gamma image data. 제 1 항에 있어서,
상기 데이터 맵핑부는
n(n은 자연수) 비트의 상기 영상데이터를 입력받고, 2(n+k) (k는 자연수)개의 (n+k) 비트 데이터들 중에서 상기 영상데이터와 매칭되는 (n+k) 비트를 갖는 2n 개의 데이터를 저장하는 룩업테이블을 이용하여, 상기 영상데이터의 비트 수를 확장하여 상기 감마 영상데이터를 생성하는 표시장치.The method according to claim 1,
The data mapping unit
n (n is a natural number) receives the image data of the bit, 2 (n + k) having (n + k) matching the image data from among the (k is a natural number) (n + k) bit data bit And generates a gamma image data by expanding the number of bits of the image data using a look-up table that stores 2 n pieces of data. 제 2 항에 있어서,
상기 병렬 저항부는 기준저항 및 제1 내지 제(n+k) 저항을 포함하는 표시장치.3. The method of claim 2,
Wherein the parallel resistor portion includes a reference resistor and first to (n + k) resistors. 제 3 항에 있어서,
상기 스위치 소자들은
상기 고전위전압 입력단과 상기 연산 증폭기의 반전 입력단자 사이에 배치되는 제1 내지 제(n+k) 스위치 소자를 포함하고,
제j(j는 'n+k'이하의 자연수) 스위치 소자는 제j(j는 'n+k'이하의 자연수) 저항과 직렬로 연결되는 표시장치.The method of claim 3,
The switch elements
And first to (n + k) switch elements disposed between the high potential input terminal and the inverting input terminal of the operational amplifier,
A switch device is connected in series with a j-th (j is a natural number less than or equal to n + k) resistors in a jth (j is a natural number equal to or smaller than 'n + k'). 제 4 항에 있어서,
상기 제j 스위치 소자는 상기 감마 영상데이터의 j 번째 비트의 논리값에 따라 스위칭되는 표시장치.5. The method of claim 4,
And the jth switch element is switched according to a logic value of the jth bit of the gamma image data. 제 2 항에 있어서,
상기 감마 영상데이터들 간의 크기는 서로 동일하지 않게 설정되며, 상기 디지털 아날로그 변환부는 상기 감마 영상데이터의 크기에 비례하는 상기 감마전압을 출력함으로써, 상기 감마전압은 비선형 특성 곡선으로 표현되는 표시장치.3. The method of claim 2,
Wherein the size of the gamma image data is set not to be equal to each other, and the digital-analog converter outputs the gamma voltage proportional to the size of the gamma image data, whereby the gamma voltage is represented by a non-linear characteristic curve. 제 2 항에 있어서,
상기 룩업 테이블은
R 영상데이터와 R 감마 영상데이터를 매칭시킨 제1 룩업테이블;
G 영상데이터와 G 감마 영상데이터를 매칭시킨 제2 룩업테이블; 및
B 영상데이터와 B 감마 영상데이터를 매칭시킨 제3 룩업테이블을 포함하는 표시장치.3. The method of claim 2,
The look-
A first lookup table matching the R image data and the R gamma image data;
A second lookup table matching the G image data with the G gamma image data; And
And a third lookup table that matches the B image data with the B gamma image data. 제 7 항에 있어서,
상기 디지털 아날로그 변환부는
상기 R 감마 영상데이터를 바탕으로 정극성의 R 감마전압을 생성하는 제1 P-DAC;
상기 R 감마 영상데이터를 바탕으로 부극성의 R 감마전압을 생성하거나, 상기 G 감마 영상데이터를 바탕으로, 부극성의 G 감마전압을 생성하는 제1 N-DAC;
상기 G 감마 영상데이터를 바탕으로 정극성의 G 감마전압을 생성하거나, 상기 B 감마 영상데이터를 바탕으로, 정극성의 B 감마전압을 생성하는 제2 P-DAC;
상기 B 감마 영상데이터를 바탕으로 부극성의 B 감마전압을 생성하는 제2 N-DAC을 포함하는 표시장치.8. The method of claim 7,
The digital-to-
A first P-DAC for generating a positive R gamma voltage based on the R gamma image data;
A first N-DAC that generates a negative R gamma voltage based on the R gamma image data or generates a negative G gamma voltage based on the G gamma image data;
A second P-DAC generating a positive G gamma voltage based on the G gamma image data or a positive B gamma voltage based on the B gamma image data;
And a second N-DAC that generates a negative B gamma voltage based on the B gamma image data. n 비트의 영상데이터를 입력받아서, 샘플링하여 래치하는 래치부;
상기 래치부로부터 전달받은 상기 영상데이터를 바탕으로 아날로그 형태의 데이터전압을 생성하는 디지털 아날로그 변환부; 및
상기 데이터전압을 증폭하여 출력하는 버퍼부를 구비하고,
상기 디지털 아날로그 변환부는
입력전압을 증폭하는 연산 증폭기;
상기 연산 증폭기의 반전 입력단자과 고전위전압 입력단 사이에 병렬로 연결된 다수의 저항들로 이루어지는 병렬 저항부;
상기 연산 증폭기의 반전 입력 단자와 연산 증폭기의 출력 단자 사이에 연결된 피드백 저항; 및
상기 영상데이터에 응답하여, 상기 연산 증폭기의 반전 입력 단자에 연결되는 저항값을 선택하는 스위치 소자들을 포함하는 데이터 구동부.a latch unit for receiving n-bit video data, sampling and latching the video data;
A digital-analog converter for generating an analog data voltage based on the image data received from the latch unit; And
And a buffer unit for amplifying and outputting the data voltage,
The digital-to-
An operational amplifier for amplifying an input voltage;
A parallel resistor unit including a plurality of resistors connected in parallel between an inverting input terminal and a high potential input terminal of the operational amplifier;
A feedback resistor connected between the inverting input terminal of the operational amplifier and the output terminal of the operational amplifier; And
And a switch element for selecting a resistance value connected to an inverting input terminal of the operational amplifier in response to the image data. 제 9 항에 있어서,
상기 병렬 저항부는 기준저항 및 제1 내지 제(n+k) 저항을 포함하고,
상기 스위치 소자들은 고전위전압 입력단과 상기 연산 증폭기의 반전 입력단자 사이에 배치되는 제1 내지 제n 스위치 소자를 포함하고, 제j(j는 n 이하의 자연수) 스위치 소자는 제j(j는 n 이하의 자연수) 저항과 직렬로 연결되는 데이터 구동부.10. The method of claim 9,
Wherein the parallel resistor portion includes a reference resistor and first to (n + k) resistors,
(J is a natural number equal to or less than n) switch elements are arranged in a jth (j is an integer equal to or larger than n), and the switch elements include first to nth switch elements disposed between a high potential input terminal and an inverting input terminal of the operational amplifier, And a data driver connected in series with a resistor. 제 10 항에 있어서,
상기 j 스위치 소자는 상기 영상데이터의 j 번째 비트의 논리값에 따라 스위칭되는 데이터 구동부.11. The method of claim 10,
And the j switch element is switched according to a logic value of a j-th bit of the image data. 입력전압을 증폭하는 연산 증폭기;
상기 연산 증폭기의 반전 입력단자과 고전위전압 입력단 사이에 병렬로 연결된 다수의 저항들로 이루어지는 병렬 저항부;
상기 연산 증폭기의 반전 입력 단자와 연산 증폭기의 출력 단자 사이에 연결된 피드백 저항; 및
디지털 형태의 데이터를 수신하고, 상기 데이터에 응답하여, 상기 연산 증폭기의 반전 입력 단자에 연결되는 저항값을 선택하는 스위치 소자들을 포함하는 디지털 아날로그 변환부.An operational amplifier for amplifying an input voltage;
A parallel resistor unit including a plurality of resistors connected in parallel between an inverting input terminal and a high potential input terminal of the operational amplifier;
A feedback resistor connected between the inverting input terminal of the operational amplifier and the output terminal of the operational amplifier; And
A digital-to-analog converter for receiving data in digital form and for selecting a resistance value connected to an inverting input terminal of the operational amplifier in response to the data. 제 12 항에 있어서,
상기 병렬 저항부는 기준저항 및 제1 내지 제(n+k) 저항을 포함하고,
상기 스위치 소자들은 고전위전압 입력단과 상기 연산 증폭기의 반전 입력단자 사이에 배치되는 제1 내지 제n 스위치 소자를 포함하고, 제j(j는 n 이하의 자연수) 스위치 소자는 제j(j는 n 이하의 자연수) 저항과 직렬로 연결되는 디지털 아날로그 변환부.13. The method of claim 12,
Wherein the parallel resistor portion includes a reference resistor and first to (n + k) resistors,
(J is a natural number equal to or less than n) switch elements are arranged in a jth (j is an integer equal to or larger than n), and the switch elements include first to nth switch elements disposed between a high potential input terminal and an inverting input terminal of the operational amplifier, And a digital-analog converter connected in series with a resistor. 제 13 항에 있어서,
상기 j 스위치 소자는 상기 데이터의 j 번째 비트의 논리값에 따라 스위칭되는 디지털 아날로그 변환부.14. The method of claim 13,
And the j-switch element is switched according to a logic value of a j-th bit of the data.
KR1020160097482A 2016-07-29 2016-07-29 DAC and Source IC having the Same and Display Device having the Same KR102570416B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020160097482A KR102570416B1 (en) 2016-07-29 2016-07-29 DAC and Source IC having the Same and Display Device having the Same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160097482A KR102570416B1 (en) 2016-07-29 2016-07-29 DAC and Source IC having the Same and Display Device having the Same

Publications (2)

Publication Number Publication Date
KR20180014388A true KR20180014388A (en) 2018-02-08
KR102570416B1 KR102570416B1 (en) 2023-08-24

Family

ID=61232497

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160097482A KR102570416B1 (en) 2016-07-29 2016-07-29 DAC and Source IC having the Same and Display Device having the Same

Country Status (1)

Country Link
KR (1) KR102570416B1 (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110675796A (en) * 2019-09-25 2020-01-10 昆山龙腾光电股份有限公司 Wide-narrow viewing angle switching circuit, display device and viewing angle control method
KR20210078994A (en) * 2019-12-19 2021-06-29 엘지디스플레이 주식회사 Apparatus for generating a nonlinear signal and display appartus usig the same
US11804185B2 (en) 2021-12-17 2023-10-31 Lg Display Co., Ltd. Display device and driving method of the same

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050104599A (en) * 2004-04-29 2005-11-03 삼성에스디아이 주식회사 Digital/analog converter, and light emitting display device using the same and display panel thereof
KR20070046450A (en) * 2005-10-31 2007-05-03 엘지.필립스 엘시디 주식회사 Variable gamma reference voltage circuit and liquid crystal display using the same
KR20080061556A (en) * 2006-12-28 2008-07-03 엘지디스플레이 주식회사 Apparatus and method for diriving data in liquid crystal display device
KR20080075616A (en) * 2007-02-13 2008-08-19 삼성전자주식회사 Digital-to-analog converter and method thereof
KR20090109872A (en) * 2008-04-16 2009-10-21 삼성전자주식회사 Method and system of generating gamma data of display device
KR20100092558A (en) * 2009-02-13 2010-08-23 삼성전자주식회사 Hybrid digital to analog converter, source driver and liquid crystal display apparatus

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050104599A (en) * 2004-04-29 2005-11-03 삼성에스디아이 주식회사 Digital/analog converter, and light emitting display device using the same and display panel thereof
KR20070046450A (en) * 2005-10-31 2007-05-03 엘지.필립스 엘시디 주식회사 Variable gamma reference voltage circuit and liquid crystal display using the same
KR20080061556A (en) * 2006-12-28 2008-07-03 엘지디스플레이 주식회사 Apparatus and method for diriving data in liquid crystal display device
KR20080075616A (en) * 2007-02-13 2008-08-19 삼성전자주식회사 Digital-to-analog converter and method thereof
KR20090109872A (en) * 2008-04-16 2009-10-21 삼성전자주식회사 Method and system of generating gamma data of display device
KR20100092558A (en) * 2009-02-13 2010-08-23 삼성전자주식회사 Hybrid digital to analog converter, source driver and liquid crystal display apparatus

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110675796A (en) * 2019-09-25 2020-01-10 昆山龙腾光电股份有限公司 Wide-narrow viewing angle switching circuit, display device and viewing angle control method
KR20210078994A (en) * 2019-12-19 2021-06-29 엘지디스플레이 주식회사 Apparatus for generating a nonlinear signal and display appartus usig the same
US11804185B2 (en) 2021-12-17 2023-10-31 Lg Display Co., Ltd. Display device and driving method of the same

Also Published As

Publication number Publication date
KR102570416B1 (en) 2023-08-24

Similar Documents

Publication Publication Date Title
CN111179798B (en) Display device and driving method thereof
KR101352189B1 (en) Gamma Reference Voltage Generation Circuit And Flat Panel Display Using It
US10255871B2 (en) Display device including a MUX to vary voltage levels of a switching circuit used to drive a display panel
KR101806407B1 (en) Gamma voltage controller, gradation voltage generator and display device
KR102340326B1 (en) Display Device and Driving Method Thereof
KR101503064B1 (en) Liquid Crystal Display and Driving Method thereof
KR20080107855A (en) Display and driving method the smae
KR20070076957A (en) Driving device, display device having the same and driving mathod of the same
KR102468727B1 (en) Timing controller, data driver, display device, and the method for driving the display device
KR20070111791A (en) Display device, and driving apparatus and method thereof
KR20090038701A (en) Driving apparatus and method for display
KR20150080361A (en) Curcuit for Generating Gamma Voltage and Display Panel having the Same
KR100520383B1 (en) Reference voltage generating circuit of liquid crystal display device
KR102570416B1 (en) DAC and Source IC having the Same and Display Device having the Same
US20120169779A1 (en) Gradation voltage generator and display device having the same
KR20100015135A (en) Driving circuit for light emitting display device and method for driving the same
CN110689851B (en) Display device based on organic light emitting diode and driving method thereof
KR101388350B1 (en) Source driver integrated circuit and liquid crystal display using the same
KR20180002966A (en) Display Device
KR102098879B1 (en) Driving circuit of display device and method for driving the same
KR100864978B1 (en) Gamma-correction method and apparatus of liquid crystal display device
KR20050031145A (en) Liquid crystal display, apparatus and method for driving thereof
KR101201332B1 (en) Driving liquid crystal display and apparatus for driving the same
KR20140058258A (en) Organic light emitting diode display device and method for driving the same
KR102126542B1 (en) Gamma voltage generation circuit and flat panel display including the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant