JP2006270298A - 固体撮像装置 - Google Patents

Abstract

【課題】１画面のサンプリングを複数のフィールドをかけて行うため、全画素のサンプリング後の１画面が画素ごとに本来の位置関係と異なるという課題があった。また、静止画撮像を行おうとする場合、全画素のサンプリングが終了するまでの間、被写体または固体撮像装置が移動しないように固定しなければ、鮮明な静止画を得ることができないという欠点を有していた。
【解決手段】リセットパルス間引き回路１０６と、信号経路選択回路１０７と、画素加算選択手段１０８とを備え、１フィールドの読み出しで１画面をサンプリングすることにより、被写体が移動してもサンプリングの位置関係のずれが少ない状態で撮像できる。また、動画撮像に対して高い解像度を必要とされる静止画撮像時には、リセットパルス間引き回路１０６、信号経路選択回路１０７、画素加算選択手段１０８によって画素加算なしで撮像でき、高解像度で鮮明な画像を得ることができる。
【選択図】図１

Description

本発明は、解像度劣化を抑えつつ画素加算を行い、高感度及び低電力を実現する固体撮像装置に関するものである。

近年、民生用ビデオカメラにおいて、動画だけではなく静止画を記録できる機能を持つものが多く開発されており、記録する静止画の高解像度化に伴って固体撮像素子の高画素化も急速に進んでいる。しかしながら、固体撮像素子の高画素化は駆動のための消費電力を増加させることにつながる。さらに固体撮像素子の１画素あたりの面積が減少するため、感度の低下は免れない。そこで固体撮像素子の出力を加算することによって、感度の向上、ダイナミックレンジの拡大を可能とした手段などが提案されている。

図１０、図１１、図１２、図１３は、従来技術の一実施例を示しており、固体撮像素子から出力される画素のサンプリング構成及び画素加算後の重心位置を表している。また、同図は固体撮像素子の一部（６×６画素分）空間位置に注目したものである。赤（Ｒ）、緑（Ｇ）、青（Ｂ）に色分解された撮像光のうち、Ｇの成分を光電変換するＧ用固体撮像素子に対してＲ及びＢ用固体撮像素子が１／２画素空間的にシフトした水平画素ずらし配置となっている。また、図中太線で囲われた画素が加算されることを示している。第１フィールドを示す図１０において、Ｇ用固体撮像素子では（ａ）のように縦方向に２画素、横方向に２画素計４画素の加算を行っており、Ｒ及びＢ用固体撮像素子では（ｂ）及び（ｃ）のように縦方向に４画素の加算が行われている。その結果、加算後の各画素の重心配置としては（ｄ）のようになる。第２フィールドを示す図１１においては、逆にＧ用固体撮像素子では（ａ）のように縦方向に４画素の加算、Ｒ及びＢ固体撮像素子では（ｂ）及び（ｃ）のように縦方向２画素、横方向に２画素計４画素の加算が行われている。

第３フィールド、第４フィールドではそれぞれ図１２、図１３に示すように画素の加算方法は第１フィールド、第２フィールドと同じだがサンプリングポイントの組み合わせが異なっている。したがって、それぞれの固体撮像素子の画素加算の重心は一致しており、かつ４フィールドで固体撮像素子の画素数と同数のサンプリングポイントを実現していることになる。これによって画素加算を行っても解像度の低下を抑え、感度及びダイナミックレンジを拡大させることができる。
特許第２８１７５８１号公報

しかしながら、前記の構成による固体撮像装置では、画素加算数と同数すなわち複数のフィールドをかけて画素数と同数のサンプリングを行うため、撮像中に被写体または固体撮像装置が移動した場合、不具合が生じるという課題を有していた。すなわち動画撮像時、１画面のサンプリングを複数のフィールドをかけて行うことにより、全画素のサンプリングを終えたとき、サンプリング後の１画面が画素ごとに本来の位置関係と異なるという不具合が生じる。また、従来の固体撮像装置によって静止画撮像を行おうとする場合、上記課題によって、位置関係のずれのない鮮明な静止画を得ることができないという欠点を有していた。さらに、前記の構成による固体撮像装置では、すべての画素に対応するサンプリングが終了するまでの間、途中の画素加算結果を保持しておく必要があるため、大容量のメモリを必要とする。このため装置全体の回路規模が増大し、コスト高を避けられないという欠点があった。

本発明は、以上のような課題を解決し、画素加算を行いながらも解像度劣化を抑えつつ、高感度及び低電力を実現する固体撮像装置を提供することを目的とする。

前記従来の課題を解決するために、本発明の固体撮像装置は、複数の固体撮像素子を有し、それら固体撮像素子のうち少なくとも１つの固体撮像素子を他の固体撮像素子に対して空間的にシフトさせて配置した撮像手段と、前記複数の固体撮像素子を駆動するために、一定の周期を持つ駆動信号を出力する撮像素子駆動手段と、前記複数の固体撮像素子の出力をそれぞれ独立した加算画素数及び画素加算位置で画素加算するために、前記撮像素子駆動手段から出力される駆動信号の周期及び位相をそれぞれ独立して変更する画素加算手段とを有することを特徴とする。

あるいは本発明は、Ｒ、Ｇ、Ｂに色分解された撮像光をそれぞれ独立して光電変換し、かつ水平方向の画素配列間隔がＰである３つの固体撮像素子を有し、Ｇ用固体撮像素子がＲ及びＢ用固体撮像素子に対して水平方向にＷ（Ｐ×１／４≦Ｗ≦Ｐ×３／４）だけ空間的にシフトさせて配置した撮像手段と、前記３つの固体撮像素子を駆動するために、一定の周期を持つ駆動信号を出力する撮像素子駆動手段と、Ｒ及びＢ用固体撮像素子の出力をそれぞれ独立した加算画素数及び画素加算位置で画素加算するために、前記撮像素子駆動手段から出力される駆動信号の周期及び位相をそれぞれ独立して変更する画素加算手段と、前記撮像素子駆動手段から前記画素加算手段を通過し前記撮像手段へ至る駆動信号の経路及び画素加算手段を通過せず前記撮像手段へ至る駆動信号の経路を切り替えるための信号経路選択手段と、前記信号経路選択手段による経路選択を制御することで、画素加算の有効及び無効を決定する画素加算選択手段とを有することを特徴とする。

またあるいは本発明は、Ｒ、Ｇ、Ｂに色分解された撮像光をそれぞれ独立して光電変換し、かつ水平方向の画素配列間隔がＰである３つの固体撮像素子を有し、Ｇ用固体撮像素子がＲ及びＢ用固体撮像素子に対して水平方向にＷ（Ｐ×１／４≦Ｗ≦Ｐ×３／４）だけ空間的にシフトさせて配置した撮像手段と、前記３つの固体撮像素子を駆動するために、一定の周期を持つ駆動信号を出力する撮像素子駆動手段と、前記３つの固体撮像素子の出力をそれぞれ独立した加算画素数及び画素加算位置で画素加算するために、前記撮像素子駆動手段から出力される駆動信号の周期及び位相をそれぞれ独立して変更する画素加算手段と、前記画素加算手段に対して、加算画素数及び画素加算位置を制御するための画素加算制御手段とを有することを特徴とする。

固体撮像装置のデジタル信号処理プロセスにおいては、輝度信号は以下の式によって求められる。

Ｙ ＝ ０．３０Ｒ ＋ ０．５９Ｇ ＋ ０．１１Ｂ ・・・（数式１）
上記の数式１において、Ｙは輝度信号、Ｒ、Ｇ、Ｂはそれぞれ赤、緑、青の各信号を示している。数式１によれば、Ｒ、Ｇ、Ｂの各信号の中で、輝度信号の生成に対する寄与率が一番高いのはＧ信号であることがわかる。

本発明の固体撮像装置によれば、例えば上記のように比較的高い周波数特性が必要とされるＧ画素は加算せず、それ以外の色成分をそれぞれ画素加算するといったことが可能であり、これによって解像度劣化を抑えつつ高感度で動画撮像を行える。また、複数のフィールドをかけて１画面をサンプリングする前記従来技術に対して、本発明の固体撮像装置では、１フィールドの読み出しで１画面をサンプリングするため、被写体が移動してもサンプリングの位置関係のずれはない。さらに、前記従来技術では、すべての画素に対応するサンプリングが終了するまでの間、途中の画素加算結果を保持しておく必要があった。このため、大容量メモリを必要としていたが、本発明の固体撮像装置では、このようなメモリを必要としないため、装置の回路規模を比較的小さくすることができる。そればかりでなく、画素加算によって撮像装置の駆動周波数を下げることができ、装置の低電力化の効果を得ることができるという利点もある。また、動画撮像に対して高い解像度を必要とされる静止画撮像時には、前記信号経路選択手段及び前記画素加算選択手段によって画素加算なしで撮像でき、高解像度で鮮明な画像を得ることができる。

あるいは、本発明の固体撮像装置によれば、画素加算によって高感度で撮像することが可能であるため、夜間のような低照度下においても明るく撮像を行うことができる。

本発明の請求項１に記載の発明は、複数の固体撮像素子を有し、それら固体撮像素子のうち少なくとも１つの固体撮像素子を他の固体撮像素子に対して空間的にシフトさせて配置した撮像手段と、前記複数の固体撮像素子を駆動するために、一定の周期を持つ駆動信号を出力する撮像素子駆動手段と、前記複数の固体撮像素子の出力をそれぞれ独立した加算画素数及び画素加算位置で画素加算するために、前記撮像素子駆動手段から出力される駆動信号の周期及び位相をそれぞれ独立して変更する画素加算手段とを有するものである。

請求項２に記載の発明は、Ｒ、Ｇ、Ｂに色分解された撮像光をそれぞれ独立して光電変換し、かつ水平方向の画素配列間隔がＰである３つの固体撮像素子を有し、Ｇ用固体撮像素子がＲ及びＢ用固体撮像素子に対して水平方向にＷ（Ｐ×１／４≦Ｗ≦Ｐ×３／４）だけ空間的にシフトさせて配置した撮像手段と、前記３つの固体撮像素子を駆動するために、一定の周期を持つ駆動信号を出力する撮像素子駆動手段と、Ｒ及びＢ用固体撮像素子の出力をそれぞれ独立した加算画素数及び画素加算位置で画素加算するために、前記撮像素子駆動手段から出力される駆動信号の周期及び位相をそれぞれ独立して変更する画素加算手段と、前記撮像素子駆動手段から前記画素加算手段を通過し前記撮像手段へ至る駆動信号の経路及び画素加算手段を通過せず前記撮像手段へ至る駆動信号の経路を切り替えるための信号経路選択手段と、前記信号経路選択手段による経路選択を制御することで、画素加算の有効及び無効を決定する画素加算選択手段とを有するものである。

請求項３に記載の発明は、前記画素加算手段が、Ｒ及びＢ用固体撮像素子の出力に対して、それぞれ水平方向に２画素ずつの加算を行うこととしたものである。

請求項４に記載の発明は、前記画素加算手段が、Ｂ画素の画素加算開始位置をＲ画素の画素加算開始位置に対して水平方向に１画素分シフトした上で画素加算を行うこととしたものである。

請求項５に記載の発明は、Ｒ、Ｇ、Ｂに色分解された撮像光をそれぞれ独立して光電変換し、かつ水平方向の画素配列間隔がＰである３つの固体撮像素子を有し、Ｇ用固体撮像素子がＲ及びＢ用固体撮像素子に対して水平方向にＷ（Ｐ×１／４≦Ｗ≦Ｐ×３／４）だけ空間的にシフトさせて配置した撮像手段と、前記３つの固体撮像素子を駆動するために、一定の周期を持つ駆動信号を出力する撮像素子駆動手段と、前記３つの固体撮像素子の出力をそれぞれ独立した加算画素数及び画素加算位置で画素加算するために、前記撮像素子駆動手段から出力される駆動信号の周期及び位相をそれぞれ独立して変更する画素加算手段と、前記画素加算手段に対して、加算画素数及び画素加算位置を制御するための画素加算制御手段とを有するものである。

請求項６に記載の発明は、前記画素加算手段が、前記３つの固体撮像素子の出力に対して、それぞれ水平方向に３画素ずつの加算を行うこととしたものである。

請求項７に記載の発明は、前記画素加算手段が、Ｒ及びＢ用固体撮像素子の出力に対して、それぞれ水平方向に２画素ずつの加算を行うこととしたものである。

請求項８に記載の発明は、前記画素加算手段が、Ｒ及びＢ画素の画素加算開始位置をＧ画素の画素加算開始位置に対して水平方向に１画素分シフトした上で画素加算を行うこととしたものである。

請求項９に記載の発明は、前記画素加算手段が、Ｂ画素の画素加算開始位置をＲ画素の画素加算開始位置に対して水平方向に１画素分シフトした上で画素加算を行うこととしたものである。

以下、本発明を実施するための最良の形態について、図面を参照しながら説明する。

（実施の形態１）
図１は本発明の実施の形態１における固体撮像装置の基本的な構成を例示するブロック図である。

図１において、１０１ａ〜１０１ｃはＲ、Ｇ、Ｂに色分解された撮像光をそれぞれ独立して光電変換する撮像手段としての固体撮像素子であり、その水平方向の画素配列間隔は１である。また、Ｇ用固体撮像素子１０１ｂに対してＲ用固体撮像素子１０１ａ、Ｂ用固体撮像素子１０１ｃが、図４に示すように水平方向に１／２画素分だけ空間的にシフトした水平画素ずらし配置となっている。すなわち、固体撮像素子１０１ａ〜１０１ｃは、前記Ｗ＝１／２（Ｐ＝１）として構成されている。

１０２ａ〜１０２ｃは固体撮像素子１０１ａ〜１０１ｃの各出力に対し、それぞれサンプルとホールド動作を行うＣＤＳ回路や信号レベルを一定に保つようゲイン制御を行うＡＧＣ回路を含むアナログ信号処理回路である。

１０３はアナログ信号処理回路１０２ａ〜１０２ｃからのアナログ信号をデジタル信号に変換するアナログ／デジタルコンバータ（以下、Ａ／Ｄコンバータと記す）である。

１０４はＡ／Ｄコンバータ１０３の出力に対してデジタル信号処理を行い、輝度信号Ｙ及びクロマ信号Ｃ信号として出力するデジタル信号処理回路である。

１０５は固体撮像素子１０１ａ〜１０１ｃをそれぞれ駆動する撮像素子駆動手段としての撮像素子駆動回路である。

１０６ａ及び１０６ｂは撮像素子駆動回路１０５から固体撮像素子１０１ｃ及び１０１ａへ出力するそれぞれのリセットパルスを間引くことで、画素加算を行う画素加算手段としてのリセットパルス間引き回路である。

１０７ａ及び１０７ｂは撮像素子駆動回路１０５からリセットパルス間引き回路１０６ａ及び１０６ｂを通過する信号経路または通過しない信号経路を選択するための信号経路選択手段としての信号経路選択回路である。

１０８は信号経路選択回路１０７ａ及び１０７ｂに対して、動画撮像時には撮像素子駆動回路１０５からリセットパルス間引き回路１０６ａ及び１０６ｂを通過する信号経路を選択するよう制御し、静止画撮像時には撮像素子駆動回路１０５からリセットパルス間引き回路１０６ａ及び１０６ｂを通過しない信号経路を選択するよう制御する画素加算選択手段である。

図１の固体撮像装置の動作について図面を用いて説明する。

Ｒ、Ｇ、Ｂに色分解された撮像光が固体撮像装置に入射されると、固体撮像素子１０１ａ〜１０１ｃはそれぞれ光電変換を行い、Ｒ、Ｇ、Ｂに対応するのアナログ電気信号を出力する。これら固体撮像素子１０１ａ〜１０１ｃの構成例を図２に示す。

図２において、２０１は撮像光を受光しアナログ電気信号に変換するフォト・ダイオード、２０２はフォト・ダイオード２０１から読み出された信号電荷を垂直方向に転送する垂直転送部、２０３は垂直転送部２０２から転送されてきた信号電荷を水平方向に転送する水平転送部、２０４は水平転送部の信号電荷を検出して増幅し、電気信号として出力する電荷検出増幅部である。垂直転送部２０２、水平転送部２０３及び電荷検出増幅部２０４は図１の撮像素子駆動回路１０５、リセットパルス間引き回路１０６ａ及び１０６ｂ、信号経路選択回路１０７ａ及び１０７ｂ、画素加算選択手段１０８によって制御される。この制御の詳細については後述する。

固体撮像素子１０１ａ〜１０１ｃから出力されたＲ、Ｇ、Ｂのアナログ電気信号は後段のアナログ信号処理回路１０２ａ〜１０２ｃに入力される。アナログ信号処理回路１０２ａ〜１０２ｃは前記のようにＣＤＳ回路やＡＧＣ回路から成っており、入力信号に対してサンプル・ホールド動作やゲイン制御を施す。アナログ信号処理回路１０２ａ〜１０２ｃから出力されたアナログ信号は、Ａ／Ｄコンバータ１０３に入力され、デジタル信号に変換された後、デジタル信号処理回路１０４に出力される。デジタル信号処理回路１０４は入力されたＲ、Ｇ、Ｂの各デジタル信号に対してマトリクス演算を行い、輝度信号Ｙ及びクロマ信号Ｃを生成して出力する。

まず、静止画撮像時の制御について、その詳細を述べる。静止画撮像時には画素加算を行わないような制御が行われる。

画素加算を行わない場合、画素加算選択手段１０８は信号経路選択回路１０７ａ及び１０７ｂに対して、リセットパルス間引き回路１０６ａ及び１０６ｂを通らない経路を選択するよう制御する。図３は静止画撮像時における固体撮像素子１０１ａ〜１０１ｃの駆動動作を示したものである。

図３において、（ａ）及び（ｂ）に示すＨ１及びＨ２は、図２の固体撮像素子における水平転送部２０３の駆動パルスであり、互いに反転した理論で動作することにより、水平転送部２０３を駆動する。また、図３において、（ｃ）に示すＲＧは図２の固体撮像素子における電荷検出増幅部２０４に蓄積される電荷をリセットするリセットパルスである。

図３のように、撮像素子駆動回路１０５は水平転送部駆動パルスＨ１及びＨ２とリセットパルスＲＧを同一の周期で出力する。また、これらの各信号は同タイミングで共通にＲ用、Ｇ用、Ｂ用固体撮像素子に向けて出力される。前記のように、画素加算選択手段１０８は信号経路選択回路１０７ａ及び１０７ｂに対してリセットパルス間引き回路１０６ａ及び１０６ｂを通らない経路を選択するよう制御するため、撮像素子駆動回路１０５の各出力パルスは、そのまま固体撮像素子の駆動パルスとしてＲ用、Ｇ用、Ｂ用固体撮像素子１０１ａ〜１０１ｃに入力される。その結果、固体撮像素子１０１ａ〜１０１ｃから出力されるアナログ電気信号は図３（ｄ）に示すようになる。なお、図３中フィールド・スルー部は前記ＣＤＳ回路において雑音成分を除去するために用いられ、またデータ部は１画素分の映像信号レベルを示している。

図４（ａ）は画素加算を行わない場合における、固体撮像素子１０１ａ〜１０１ｃから出力される各画素の空間位置を表したものである。前記のように、Ｇ画素に対してＲ画素及びＢ画素が水平方向に１／２画素分だけ空間的にシフトした水平画素ずらし配置となっていることがわかる。これにより静止画撮像時、輝度信号を得る際にＧ信号とほかの信号を等量加算することで、固体撮像素子によるサンプリングによって発生する折り返し成分を除去して、高い解像度の信号を得ることができる。

次に、動画撮像時の制御について、その詳細を述べる。動画撮像時にはＧ画素以外の画素加算を行うように制御が行われる。

画素加算を行う場合、画素加算選択手段１０８は信号経路選択回路１０７ａ及び１０７ｂに対して、リセットパルス間引き回路１０６ａ及び１０６ｂを通る経路を選択するよう制御する。図５は動画撮像時における固体撮像素子１０１ａ〜１０１ｃの駆動動作を示したものである。なお図５において、（ａ）、（ｂ）及び（ｃ）に示すＨ１、Ｈ２及びＧ用ＲＧは、図２の固体撮像素子における水平転送部２０３の駆動パルス、及び電荷検出増幅部２０４に蓄積される電荷をリセットするリセットパルスであり、図３で述べたものと同様の信号である。Ｒ用固体撮像素子１０１ａ及びＢ用固体撮像素子１０１ｃのためのリセットパルスＲＧは、リセットパルス間引き回路１０６ａ及び１０６ｂを通過した結果、図５（ｅ）、（ｇ）に示すようになる。

以下、リセットパルス間引き回路１０６ａ及び１０６ｂの動作について述べる。

まず、リセットパルス間引き回路１０６ａ及び１０６ｂは入力されたリセットパルスＲＧの周期を変更する。すなわちリセットパルスＲＧの周期を駆動パルスＨ１及びＨ２の周期の２倍になるように制御する。この制御によって、固体撮像素子１０１a及び１０１ｃの水平転送部２０３から出力される連続２画素分の信号電荷がリセットされずに電荷検出増幅部２０４に蓄積される。このため、図５に示すＲ用及びＢ用固体撮像素子出力のデータ部のように、画素加算を行わない場合に対して２倍の振幅レベルの信号を得ることができる。

また、リセットパルス間引き回路１０６ａ及び１０６ｂはリセットパルスＲＧの位相をシフトし、Ｒ用ＲＧパルスとＢ用ＲＧパルスが互いに駆動パルスＨ１及びＨ２の１周期分ずれるようにする。これによって、固体撮像素子１０１ａ〜１０１ｃから出力される画素の空間位置は図４（ｂ）のようになる。すなわち、Ｒ用固体撮像素子１０１ａではＲ１、Ｒ２の画素加算やＲ３、Ｒ４のような画素加算が行われ、Ｒ１２、Ｒ３４として出力される。

また、Ｂ用固体撮像素子１０１ｃでは、Ｂ用リセットパルスＲＧの位相がＲ用リセットパルスＲＧの位相よりもＨ１、Ｈ２パルス１周期分、すなわち１画素分遅れているため、Ｂ２、Ｂ３の画素加算やＢ４、Ｂ５のような画素加算が行われ、Ｂ２３、Ｂ４５として出力される。一方、Ｇ用固体撮像素子１０１ｂからは画素加算が行われずにＧ１、Ｇ２、・・・、Ｇ６のような出力が得られる。以上の制御の結果、固体撮像素子１０１ａ〜１０１ｃから出力されるアナログ電気信号はそれぞれ図５（ｄ）、（ｆ）、（ｈ）に示すようになる。

以上の制御の後、固体撮像素子１０１ａ〜１０１ｃから出力されたＲ、Ｇ、Ｂのアナログ電気信号は、前記のようにアナログ信号処理回路１０２ａ〜１０２ｃ、Ａ／Ｄコンバータ１０３を通過し、デジタル信号処理回路１０４に入力される。デジタル信号処理回路１０４では入力されたＲ、Ｇ、Ｂの各デジタル信号から、Ｒ及びＢ信号のうちの画素加算によって欠落した部分、すなわち、図４（ｂ）におけるＲ１２とＲ３４の間の画素やＢ０１とＢ２３の間の画素をオーバーサンプリングフィルタによって補間した後、輝度信号Ｙ及びクロマ信号Ｃを生成して出力する。

以上により、比較的高い周波数特性が必要とされるＧ画素は画素加算せず、それ以外の色成分をそれぞれ画素加算することができ、解像度劣化を抑えつつ高感度で動画撮像を行える。また、動画撮像時は画素加算によって撮像装置の駆動周波数を下げることができ、装置の低電力化の効果を得ることができる。さらに、前記信号経路選択回路及び前記画素加算選択手段によって静止画撮像時には画素加算なしで撮像でき、高解像度な画像を得ることができる。

なお、実施の形態１において、画素加算選択手段１０８と、例えば静止画撮像を行う際に押下する撮像ボタンとを連動させて動作させることにより、使用者が特に意識をしなくても静止画撮像時だけ画素加算を行わない制御ができ、高解像度な画像を撮像することが可能となる。

なお、実施の形態１において、画素加算手段としてリセットパルス間引き回路を設けたが、これに限るものではなく、例えば固体撮像素子の転送段上で画素加算できるような特殊構造の固体撮像素子を用いても同様の効果が得られる。

なお、実施の形態１において、水平方向にのみ画素加算を行ったが、これに限るものではなく、垂直方向の画素加算についても同様に適用できる。例えば、垂直方向に２画素の加算を行う場合、垂直転送段を４相駆動とすれば容易に実現できる。

なお、実施の形態１において、固体撮像素子１０１ａ〜１０１ｃは水平方向にのみ画素ずらし配置を行ったものであるが、水平、垂直ともに画素ずらし配置を行った場合でも、水平方向の画素加算に対しては同様の効果が得られることは言うまでもない。

なお、実施の形態１において、Ｗ＝１／２として構成したが、これに限るものではなく、解像度向上の効果が得られる範囲で変動しても同様の効果が得られることは言うまでもない。

なお、実施の形態１において、Ｐ＝１として構成したが、これに限るものではなく、Ｐがどのような値をとっても同様の効果が得られることは言うまでもない。

（実施の形態２）
図６は本発明の実施の形態２における固体撮像装置の基本的な構成を例示するブロック図である。

図６において、図１と同じ機能動作を行うブロックについては、図１と同じ符号を記載し、名称及び動作の説明は省略する。図６において、６０１ａ〜６０１ｃは撮像素子駆動回路１０５から固体撮像素子１０１ａ〜１０１ｃへ出力するそれぞれのリセットパルスを間引くことで、画素加算を行う画素加算手段としてのリセットパルス間引き回路、６０２は前記リセットパルス間引き回路６０１ａ〜６０１ｃに対して、それぞれ独立して前記リセットパルスの間引き数及び間引き位置を制御するための画素加算制御手段である。

図６の固体撮像装置が実施の形態１と異なる点は、リセットパルス間引き回路がＲ用６０１ａ、Ｇ用６０１ｂ、Ｂ用６０１ｃと３つから構成されている点、及びそれらを制御する画素加算制御手段６０２の動作である。画素加算制御手段６０２は昼間など撮像時の照度が十分である場合と、夜間など撮像時の照度が低い場合で２パターンの制御を切り替える。

まず、昼間など撮像時の照度が十分である場合の制御について、図面を用いて説明する。

照度が十分である場合、画素加算制御手段６０２はＧ用固体撮像装置１０１ｂの出力に対しては画素加算を行わず、Ｒ用固体撮像装置１０１ａ及びＢ用固体撮像装置１０１ｃの出力を、水平方向に２画素分加算するように制御を行う。また、Ｒ及びＢ画素の画素加算開始位置をＧ画素の画素加算開始位置に対して水平方向に１画素分シフトした位置関係で画素加算を行う。この制御によって固体撮像素子１０１ａ〜１０１ｃの駆動動作は図５、また固体撮像素子１０１ａ〜１０１ｃから出力される画素の空間位置は図４（ｂ）のようになる。すなわち、この制御は実施の形態１における動画撮像時と同じ制御である。この制御により、実施の形態１の場合と同様、解像度劣化を抑えつつ高感度で動画撮像を行える。また、Ｒ画素及びＢ画素の画素加算によって撮像装置の駆動周波数を下げることができ、装置の低電力化の効果を得ることができる。

次に、夜間など撮像時の照度が低い場合の制御について図面を用いて説明する。

照度が低い場合、画素加算制御手段６０２はＲ、Ｇ、Ｂ用固体撮像装置１０１ａ〜１０１ｃの出力に対して、水平方向にそれぞれ３画素分加算するように制御を行う。図７は低照度時における固体撮像素子１０１ａ〜１０１ｃの駆動動作を示したものである。図７において、（ａ）、（ｂ）に示すＨ１、Ｈ２は、図２の固体撮像素子における水平転送部２０３の駆動パルスであり、図３及び図５で述べたものと同様の信号である。固体撮像素子１０１ａ〜１０１ｃのためのリセットパルスＲＧは、リセットパルス間引き回路６０１ａ〜６０１ｃをそれぞれ通過した結果、図７（ｅ）、（ｃ）、（ｇ）に示すようになる。

以下、画素加算制御手段６０２によって制御を受けたリセットパルス間引き回路６０１ａ〜６０１ｃの動作について述べる。

まず、リセットパルス間引き回路６０１ａ〜６０１ｃは入力されたリセットパルスＲＧの周期を駆動パルスＨ１及びＨ２の周期の３倍になるように動作する。この動作によって、固体撮像素子１０１a〜１０１ｃの水平転送部２０３から出力される連続３画素分の信号電荷がリセットされずに電荷検出増幅部２０４に蓄積される。このため、図７に示すＧ用、Ｒ用、Ｂ用固体撮像素子出力のデータ部のように、画素加算を行わない場合に対して３倍の振幅レベルの信号を得ることができる。

また、リセットパルス間引き回路６０１ａ〜６０１ｃはリセットパルスＲＧの位相をシフトし、Ｇ用ＲＧパルスに対して、Ｒ用ＲＧパルス及びＢ用ＲＧパルスを駆動パルスＨ１及びＨ２の１周期分ずれるようにする。これによって、固体撮像素子１０１ａ〜１０１ｃから出力される画素の空間位置は、画素加算を行わない場合を示す図８（ａ）に対して、図８（ｂ）のようになる。すなわち、Ｇ用固体撮像素子１０１ｂではＧ１、Ｇ２、Ｇ３の画素加算やＧ４、Ｇ５、Ｇ６のような画素加算が行われ、Ｇ１２３、Ｇ４５６として出力される。

一方、Ｒ用及びＢ用固体撮像素子１０１ａ及び１０１ｃについては、Ｇ用ＲＧパルスに対して、Ｒ用リセットパルスＲＧ及びＢ用リセットパルスＲＧの位相がＨ１、Ｈ２パルス１周期分、すなわち１画素分遅れている。これによってＲ用固体撮像素子１０１ａではＲ２、Ｒ３、Ｒ４の画素加算やＲ５、Ｒ６、Ｒ７のような画素加算が行われ、Ｒ２３４、Ｒ５６７として出力される。また、Ｂ用固体撮像素子１０１ｃでは、Ｂ２、Ｂ３、Ｂ４の画素加算やＢ５、Ｂ６、Ｂ７のような画素加算が行われ、Ｂ２３４、Ｂ５６７として出力される。以上の結果、固体撮像素子１０１ａ〜１０１ｃから出力されるアナログ電気信号はそれぞれ図７（ｄ）、（ｆ）、（ｈ）に示すようになる。

以上のような低照度時の制御により、本固体撮像装置の最終出力であるデジタル信号処理回路１０４の出力信号は、水平３画素の加算によって画素数が１／３に減少するものの、信号レベルは３倍となり、夜間のような低照度下においても明るく撮像することができる。また画素加算後の空間位置も、図８（ｂ）のように１／２画素ずらし配置の関係を維持するため、画素加算による解像度の劣化も抑えることができる。さらに、固体撮像素子３つの画素加算によって撮像装置の駆動周波数を下げることができ、装置の低電力化の効果を得ることができる。

なお、実施の形態２において、画素加算制御手段６０２と、例えば通常照度時及び低照度時を切り替えるモードスイッチとを連動させて動作させることにより、照度環境に合わせた撮像を行うことが可能となる。

なお、実施の形態２において、画素加算手段としてリセットパルス間引き回路を設けたが、これに限るものではなく、例えば固体撮像素子の転送段上で画素加算できるような特殊構造の固体撮像素子を用いても同様の効果が得られる。

なお、実施の形態２において、水平方向にのみ画素加算を行ったが、これに限るものではなく、垂直方向の画素加算についても同様に適用できる。例えば、垂直方向に２画素の加算を行う場合、垂直転送段を４相駆動とすれば容易に実現できる。

なお、実施の形態２において、固体撮像素子１０１ａ〜１０１ｃは水平方向にのみ画素ずらし配置を行ったものであるが、水平、垂直ともに画素ずらし配置を行った場合でも、水平方向の画素加算に対しては同様の効果が得られることは言うまでもない。

なお、実施の形態２において、水平方向の３画素加算を行っているが、これに限るものではない。例えば図９は、水平５画素加算前後の固体撮像素子１０１ａ〜１０１ｃから出力される画素の空間位置を表したものである。この場合、Ｇ用固体撮像素子１０１ｂではＧ１〜Ｇ５の画素加算やＧ６〜Ｇ９のような画素加算が行われ、Ｇ３´、Ｇ８´として出力される。一方、Ｒ用及びＢ用固体撮像素子１０１ａ及び１０１ｃについては、Ｇ用ＲＧパルスに対して、Ｒ用リセットパルスＲＧ及びＢ用リセットパルスＲＧの位相がＨ１、Ｈ２パルス２周期分、すなわち２画素分遅れている。これによってＲ用固体撮像素子１０１ａではＲ３〜Ｒ７のような画素加算が行われ、Ｒ５´として出力される。また、Ｂ用固体撮像素子１０１ｃでは、Ｂ３〜Ｂ７のような画素加算が行われ、Ｂ５´として出力される。これによって、本固体撮像装置の最終出力であるデジタル信号処理回路１０４の出力信号は、水平５画素の加算によって画素数が１／５に減少するものの、信号レベルは５倍となる。また画素加算後の空間位置も、図９（ｂ）のように１／２画素ずらし配置の関係を維持するため、画素加算による解像度の劣化も抑えることができる。

なお、実施の形態２において、Ｗ＝１／２として構成したが、これに限るものではなく、解像度向上の効果が得られる範囲で変動しても同様の効果が得られることは言うまでもない。

なお、実施の形態２において、Ｐ＝１として構成したが、これに限るものではなく、Ｐがどのような値をとっても同様の効果が得られることは言うまでもない。

本発明にかかる固体撮像装置は、例えば比較的高い周波数特性が必要とされるＧ画素は加算せず、それ以外の色成分をそれぞれ画素加算するといったことが可能であるため、解像度劣化を抑えつつ高感度で撮像を行う固体撮像装置に有用である。

また、本発明にかかる固体撮像装置は、画素加算によって撮像装置の駆動周波数を下げることが可能であるため、低電力で駆動する固体撮像装置に有用である。

さらに、本発明にかかる固体撮像装置は、動画撮像に対して高い解像度を必要とされる静止画撮像時には、画素加算を行わない制御によって撮像でき、高解像度な画像を得ることが可能であるため、動画撮像及び静止画撮像の両方が可能な固体撮像装置に有用である。

あるいは、本発明にかかる固体撮像装置は、夜間のような低照度下においても画素加算によって高感度で撮像することが可能であるため、低照度下において明るく撮像を行う固体撮像装置に有用である。

本発明の実施の形態１における固体撮像装置の構成を示すブロック図 本発明の実施の形態１に用いられる固体撮像素子の構成例を示すブロック図 本発明の実施の形態１における水平画素加算を行わない場合の固体撮像素子駆動動作を表す説明図 本発明の実施の形態１におけるＲ、Ｇ、Ｂ用固体撮像素子から出力される各画素の空間位置を表す説明図 本発明の実施の形態１における水平画素加算を行う場合の固体撮像素子駆動動作を表す説明図 本発明の実施の形態２における固体撮像装置の構成を示すブロック図 本発明の実施の形態２における水平画素加算を行う場合の固体撮像素子駆動動作を表す説明図 本発明の実施の形態２におけるＲ、Ｇ、Ｂ用固体撮像素子から出力される各画素の空間位置を表す説明図 本発明の実施の形態２におけるＲ、Ｇ、Ｂ用固体撮像素子から出力される各画素の空間位置を表す説明図 従来技術の画素サンプリング構成図及び加算後の重心位置を表す説明図 従来技術の画素サンプリング構成図及び加算後の重心位置を表す説明図 従来技術の画素サンプリング構成図及び加算後の重心位置を表す説明図 従来技術の画素サンプリング構成図及び加算後の重心位置を表す説明図

符号の説明

１０１ 固体撮像素子
１０２ アナログ信号処理回路
１０３ Ａ／Ｄコンバータ
１０４ デジタル信号処理回路
１０５ 撮像素子駆動回路
１０６ リセットパルス間引き回路
１０７ 信号経路選択回路
１０８ 画素加算選択手段
２０１ フォト・ダイオード
２０２ 垂直転送部
２０３ 水平転送部
２０４ 電荷検出増幅部
６０１ リセットパルス間引き回路
６０２ 画素加算制御手段

Claims (9)

1. 複数の固体撮像素子を有し、それら固体撮像素子のうち少なくとも１つの固体撮像素子を他の固体撮像素子に対して空間的にシフトさせて配置した撮像手段と、
   前記複数の固体撮像素子を駆動するために、一定の周期を持つ駆動信号を出力する撮像素子駆動手段と、
   前記複数の固体撮像素子の出力をそれぞれ独立した加算画素数及び画素加算位置で画素加算するために、前記撮像素子駆動手段から出力される駆動信号の周期及び位相をそれぞれ独立して変更する画素加算手段とを有することを特徴とする固体撮像装置。
2. Ｒ、Ｇ、Ｂに色分解された撮像光をそれぞれ独立して光電変換し、かつ水平方向の画素配列間隔がＰである３つの固体撮像素子を有し、Ｇ用固体撮像素子がＲ及びＢ用固体撮像素子に対して水平方向にＷ（Ｐ×１／４≦Ｗ≦Ｐ×３／４）だけ空間的にシフトさせて配置した撮像手段と、
   前記３つの固体撮像素子を駆動するために、一定の周期を持つ駆動信号を出力する撮像素子駆動手段と、
   Ｒ及びＢ用固体撮像素子の出力をそれぞれ独立した加算画素数及び画素加算位置で画素加算するために、前記撮像素子駆動手段から出力される駆動信号の周期及び位相をそれぞれ独立して変更する画素加算手段と、
   前記撮像素子駆動手段から前記画素加算手段を通過し前記撮像手段へ至る駆動信号の経路及び画素加算手段を通過せず前記撮像手段へ至る駆動信号の経路を切り替えるための信号経路選択手段と、
   前記信号経路選択手段による経路選択を制御することで、画素加算の有効及び無効を決定する画素加算選択手段とを有することを特徴とする固体撮像装置。
3. 前記画素加算手段が、Ｒ及びＢ用固体撮像素子の出力に対して、それぞれ水平方向に２画素ずつの加算を行うこととした請求項２記載の固体撮像装置。
4. 前記画素加算手段が、Ｂ画素の画素加算開始位置をＲ画素の画素加算開始位置に対して水平方向に１画素分シフトした上で画素加算を行うこととした請求項２または３記載の固体撮像装置。
5. Ｒ、Ｇ、Ｂに色分解された撮像光をそれぞれ独立して光電変換し、かつ水平方向の画素配列間隔がＰである３つの固体撮像素子を有し、Ｇ用固体撮像素子がＲ及びＢ用固体撮像素子に対して水平方向にＷ（Ｐ×１／４≦Ｗ≦Ｐ×３／４）だけ空間的にシフトさせて配置した撮像手段と、
   前記３つの固体撮像素子を駆動するために、一定の周期を持つ駆動信号を出力する撮像素子駆動手段と、
   前記３つの固体撮像素子の出力をそれぞれ独立した加算画素数及び画素加算位置で画素加算するために、前記撮像素子駆動手段から出力される駆動信号の周期及び位相をそれぞれ独立して変更する画素加算手段と、
   前記画素加算手段に対して、加算画素数及び画素加算位置を制御するための画素加算制御手段とを有することを特徴とする固体撮像装置。
6. 前記画素加算手段が、前記３つの固体撮像素子の出力に対して、それぞれ水平方向に３画素ずつの加算を行うこととした請求項５記載の固体撮像装置。
7. 前記画素加算手段が、Ｒ及びＢ用固体撮像素子の出力に対して、それぞれ水平方向に２画素ずつの加算を行うこととした請求項５記載の固体撮像装置。
8. 前記画素加算手段が、Ｒ及びＢ画素の画素加算開始位置をＧ画素の画素加算開始位置に対して水平方向に１画素分シフトした上で画素加算を行うこととした請求項５または６記載の固体撮像装置。
9. 前記画素加算手段が、Ｂ画素の画素加算開始位置をＲ画素の画素加算開始位置に対して水平方向に１画素分シフトした上で画素加算を行うこととした請求項５または７記載の固体撮像装置。

Images