JP2006269641A - Semiconductor device and method for manufacturing same - Google Patents
Semiconductor device and method for manufacturing same Download PDFInfo
- Publication number
- JP2006269641A JP2006269641A JP2005084062A JP2005084062A JP2006269641A JP 2006269641 A JP2006269641 A JP 2006269641A JP 2005084062 A JP2005084062 A JP 2005084062A JP 2005084062 A JP2005084062 A JP 2005084062A JP 2006269641 A JP2006269641 A JP 2006269641A
- Authority
- JP
- Japan
- Prior art keywords
- oxide film
- semiconductor device
- gate oxide
- region
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
Description
この発明は、炭化珪素基板上に作製したPチャネル型の金属−酸化膜−半導体(MOS)電界効果トランジスタである半導体装置及びその製造方法、特にゲート酸化膜の形成方法を最適化した半導体装置及びその製造方法に関する。 The present invention relates to a semiconductor device which is a P-channel type metal-oxide-semiconductor (MOS) field effect transistor fabricated on a silicon carbide substrate, and a manufacturing method thereof, in particular, a semiconductor device with optimized gate oxide film formation method and It relates to the manufacturing method.
炭化珪素基板を用いたMOS電界効果トランジスタに関する発明は数多く開示されているが、その殆どがP型基板を用い、N型に反転したチャネルに電子を流す、いわゆるNチャネルMOS電界効果トランジスタに関するものである。
炭化珪素をPチャネルMOS電界効果トランジスタとした例は、今まで開示されていない。
Many inventions related to MOS field effect transistors using a silicon carbide substrate have been disclosed. Most of them relate to so-called N channel MOS field effect transistors that use a P-type substrate and allow electrons to flow through a channel inverted to an N-type. is there.
An example in which silicon carbide is used as a P-channel MOS field effect transistor has not been disclosed so far.
例えば、下記特許文献1には、炭化珪素半導体装置の熱酸化膜形成語の界面準位密度を低減するために、(1)水素と酸素を導入して熱酸化するパイロジェニック酸化によって酸化珪素膜を成長させる熱酸化膜形成方法において、水素と酸素の流量比を1:1よりも水素の流量が多い流量比とし、あるいは、(2)酸化後の冷却を水素原子を含む雰囲気中で行い、その冷却速度を0.3〜3°C/minの範囲とし、あるいは、(3)酸化、冷却後の取り出し温度を900°C以下とする炭化珪素半導体装置の熱酸化膜形成方法が開示されているが、これはNチャネルMOS電界効果トランジスタに関するものであり、Pチャネルについては記述がない。
For example, in
学術論文においても、いくつかの報告があるのみである。例えば、下記非特許文献1では、6H−SiCを用いたPチャネルMOS電界効果トランジスタの結果が示されている。ゲート酸化はウェットO2中で行っており、チャネル移動度は4.7cm2/Vsが得られている。
この非特許文献1では、ゲート酸化膜中の水素又は水酸基の濃度についての記述がなく、またウェットO2中での酸化の際のH2O(水)の濃度についての記述はないので著しく具体性に欠けるものである。
In this
一般に、炭化珪素基板を用いた酸化膜−炭化珪素界面は、界面準位密度が高いのが問題とされている。さらにPチャネルMOS電界効果トランジスタにおいては、キャリアが正孔となるため本質的に移動度が低くなってしまう。これらの要因により、PチャネルMOS電界効果トランジスタのチャネル移動度は〜5cm2/Vs程度しか得られていなかった。
この発明は上記に鑑み提案されたもので、炭化珪素基板を用いた半導体装置において、PチャネルMOS電界効果トランジスタの構造及びゲート酸化膜の製造方法を最適化することにより、高いチャネル移動度を有するトランジスタである半導体装置及びその製造方法を提供することを目的としている。
In general, an oxide film-silicon carbide interface using a silicon carbide substrate has a problem of high interface state density. Furthermore, in a P-channel MOS field effect transistor, the mobility becomes low because the carriers become holes. Due to these factors, the channel mobility of the P-channel MOS field effect transistor was only about ˜5 cm 2 / Vs.
The present invention has been proposed in view of the above, and has high channel mobility in a semiconductor device using a silicon carbide substrate by optimizing the structure of the P-channel MOS field effect transistor and the method of manufacturing the gate oxide film. It is an object to provide a semiconductor device which is a transistor and a manufacturing method thereof.
上記に鑑み、本願発明は、
1)N型の炭化珪素からなる領域が形成された半導体基板と、該半導体基板のN型領域上に形成されたゲート酸化膜と、該ゲート酸化膜上に形成されたゲート電極と、前記ゲート酸化膜とゲート電極に隣接して配置されたトランジスタを構成するP型不純物領域からなるソースとドレイン領域を備えた半導体装置において、前記ゲート酸化膜中に1×1019個cm−3〜1×1020個cm−3の範囲の水素又は水酸基(OH)を含むことを特徴とする半導体装置
2)N型の炭化珪素からなる領域が形成された半導体基板と、該半導体基板のN型領域上に形成されたゲート酸化膜と、該ゲート酸化膜上に形成されたゲート電極と、前記のゲート酸化膜とゲート電極に隣接してトランジスタを構成するP型不純物領域からなるソースとドレイン領域を備えた半導体装置において、前記ゲート酸化膜と半導体領域の界面に1×1020個cm−3〜1×1022個cm−3の範囲の水素又は水酸基(OH)が存在することを特徴とする半導体装置
3)Al(アルミニウム)又はB(ホウ素)が注入されたソース及び/又はドレインのP型不純物の濃度が1×1019cm−3〜1×1021cm−3であることを特徴とする上記1)又は2)記載の半導体装置
を提供する。
In view of the above, the present invention
1) a semiconductor substrate in which a region made of N-type silicon carbide is formed, a gate oxide film formed on the N-type region of the semiconductor substrate, a gate electrode formed on the gate oxide film, and the gate In a semiconductor device having a source and drain regions composed of P-type impurity regions constituting a transistor arranged adjacent to an oxide film and a gate electrode, 1 × 10 19 cm −3 to 1 × in the gate oxide film Semiconductor device characterized by containing hydrogen or hydroxyl group (OH) in the range of 10 20 cm −3 2) A semiconductor substrate in which a region made of N-type silicon carbide is formed, and an N-type region of the semiconductor substrate A gate oxide film formed on the gate oxide film, a gate electrode formed on the gate oxide film, and a source and drain made of a P-type impurity region constituting a transistor adjacent to the gate oxide film and the gate electrode. In the semiconductor device having the emission region, that hydrogen or hydroxyl in the range of the gate oxide film and 1 × 10 20 pieces at the interface of the semiconductor regions cm -3 ~1 × 10 22 atoms cm -3 (OH) is present Characteristic semiconductor device 3) The concentration of P-type impurities in the source and / or drain implanted with Al (aluminum) or B (boron) is 1 × 10 19 cm −3 to 1 × 10 21 cm −3. A semiconductor device as described in 1) or 2) above is provided.
また、本願発明は、
4)N型の炭化珪素からなる領域が形成された半導体基板と、該半導体基板のN型領域上に形成されたゲート酸化膜と、該ゲート酸化膜上に形成されたゲート電極と、前記のゲート酸化膜とゲート電極に隣接してトランジスタを構成するP型不純物領域からなるソースとドレイン領域を備えた半導体装置を製造する方法において、H2O(水)を含む雰囲気で熱酸化することによりゲート酸化膜を形成することを特徴とする半導体装置の製造方法。
5)N型の炭化珪素からなる領域が形成された半導体基板と、該半導体基板のN型領域上に形成されたゲート酸化膜と、該ゲート酸化膜上に形成されたゲート電極と、前記のゲート酸化膜とゲート電極に隣接してトランジスタを構成するP型不純物領域からなるソースとドレイン領域を備えた半導体装置を製造する方法において、ゲート酸化膜を形成した後に、H2(水素)又はH2O(水)を含んだ雰囲気で熱処理することを特徴とする半導体装置の製造方法。
6)上記H2Oを含んだ雰囲気がH2Oと酸素と不活性ガスからなり、H2O濃度を10〜100%(未満)の範囲で調節することを特徴とする上記4)又は5)記載の半導体装置の製造方法
7)上記H2O(水)ガスは、半導体基板の置かれた雰囲気において、H2(水素)ガスとO2(酸素)ガスの反応により生成されたものであることを特徴とする上記4)〜6)のいずれかに記載の半導体装置の製造方法
8)H2(水素)ガスの流量[H2]、とO2(酸素)ガスの流量[O2]の比を[O2]/[H2]=0.1〜100の範囲で調節することを特徴とする上記7)に記載の半導体装置の製造方法
9)半導体基板の酸化温度を1000°C〜1250°Cの範囲に調節することを特徴とする上記4)〜8)のいずれかに記載の半導体装置の製造方法
10)Al(アルミニウム)又はB(ホウ素)が注入されたソース及び又はドレインのP型不純物の濃度が1×1019cm−3〜1×1021cm−3であることを特徴とする上記4)〜9)のいずれかに記載の半導体装置の製造方法
11)ソース及び/又はドレイン領域に電極金属を形成した後に、800°C〜1100°Cの範囲の温度で熱処理を行うことを特徴とする上記4)〜10)のいずれかに記載の半導体装置の製造方法
12)ゲート酸化膜中に1×1019個cm−3〜1×1020個cm−3の範囲の水素又は水酸基(OH)を含ませるか又はゲート酸化膜と半導体領域の界面に1×1020個cm−3〜1×1022個cm−3の範囲の水素又は水酸基(OH)を存在させることを特徴とする上記4)〜11)のいずれかに記載の半導体装置の製造方法
を提供する。
In addition, the present invention
4) a semiconductor substrate in which a region made of N-type silicon carbide is formed, a gate oxide film formed on the N-type region of the semiconductor substrate, a gate electrode formed on the gate oxide film, In a method of manufacturing a semiconductor device having a source and drain regions composed of P-type impurity regions constituting a transistor adjacent to a gate oxide film and a gate electrode, thermal oxidation is performed in an atmosphere containing H 2 O (water). A method of manufacturing a semiconductor device, comprising forming a gate oxide film.
5) a semiconductor substrate in which a region made of N-type silicon carbide is formed, a gate oxide film formed on the N-type region of the semiconductor substrate, a gate electrode formed on the gate oxide film, In a method of manufacturing a semiconductor device having a source and a drain region composed of a P-type impurity region constituting a transistor adjacent to a gate oxide film and a gate electrode, H 2 (hydrogen) or H A method for manufacturing a semiconductor device, wherein heat treatment is performed in an atmosphere containing 2 O (water).
6) The above 4) or 5), wherein the atmosphere containing H 2 O comprises H 2 O, oxygen, and an inert gas, and the H 2 O concentration is adjusted in the range of 10 to 100% (less than). 7) The H 2 O (water) gas is generated by the reaction of H 2 (hydrogen) gas and O 2 (oxygen) gas in the atmosphere where the semiconductor substrate is placed. 8. A method of manufacturing a semiconductor device according to any one of 4) to 6) above, wherein 8) a flow rate [H 2 ] of H 2 (hydrogen) gas, and a flow rate [O 2 ] of O 2 (oxygen) gas. ] Is adjusted in the range of [O 2 ] / [H 2 ] = 0.1 to 100. 9) The method for manufacturing a semiconductor device according to 7) above, wherein the oxidation temperature of the semiconductor substrate is 1000 ° Any of 4) to 8) above, wherein the temperature is adjusted to a range of C to 1250 ° C. 10) The concentration of the P-type impurity in the source and / or drain implanted with Al (aluminum) or B (boron) is 1 × 10 19 cm −3 to 1 × 10 21 cm −3. 11) The method of manufacturing a semiconductor device according to any one of 4) to 9) above, wherein after forming an electrode metal in the source and / or drain region, the temperature is in the range of 800 ° C. to 1100 ° C. The method of manufacturing a semiconductor device according to any one of 4) to 10) above, wherein the heat treatment is performed at a temperature. 12) 1 × 10 19 cm −3 to 1 × 10 20 cm − in the gate oxide film. 3 in the range of hydrogen or a
この発明は上記に鑑み提案されたもので、本願発明の半導体装置及びその製造方法は、炭化珪素基板を用いた半導体装置において、PチャネルMOS電界効果トランジスタの構造及びゲート酸化膜の製造方法を最適化することにより、高いチャネル移動度を有するトランジスタを提供することができるという優れた効果を有する。 The present invention has been proposed in view of the above, and the semiconductor device and the manufacturing method thereof according to the present invention are optimized for the structure of the P-channel MOS field-effect transistor and the manufacturing method of the gate oxide film in the semiconductor device using the silicon carbide substrate. Thus, a transistor having high channel mobility can be provided.
以下に、この発明の実施の形態を、表及び図を用いて詳細に説明する。なお、以下の説明は、本願発明の理解を容易にするためのものであり、これに制限されるものではない。すなわち、本願発明の技術思想に基づく変形、実施態様、他の例は、本願発明に含まれるものである。 Embodiments of the present invention will be described below in detail with reference to tables and drawings. In addition, the following description is for making an understanding of this invention easy, and is not restrict | limited to this. That is, modifications, embodiments, and other examples based on the technical idea of the present invention are included in the present invention.
図1(a)のN型炭化珪素基板1(4H−SiC、不純物濃度:5×1015個cm−3)を通常のRCA洗浄をした後に、N型炭化珪素基板1にフォトリソグラフィー用のアライメントマークをRIE(Reactive Ion Etching)で形成した。次いで、図1(b)に示すようにソース領域あるいはドレイン領域のイオン注入用マスク4を、熱酸化膜又はCVD(Chemical Vapor Deposition)法によるSiO2膜で形成した。
The N-type
本例では、図1(b)に示すようにイオン注入マスクとして、LTO(Low Temperature Oxide)膜を用いた。LTO膜は、シランと酸素を400°C〜800°Cで反応させて二酸化珪素をN型炭化珪素基板1に堆積することにより形成した。次いで、フォトリソグラフィーでソース・ドレイン領域を形成した後に、HF(フッ酸)でLTOをエッチングしてイオン注入されるソース領域あるいはドレイン領域を開口した。
次いで、図1(b)に示したソース3あるいはドレイン4を形成するために500°Cで、アルミニウム又はホウ素を深さ0.5μmになるようにイオン注入する。本実施例では、多段注入により、(Al)アルミニウムを用いて不純物濃度が1×1020個cm−3になるように形成した。
In this example, an LTO (Low Temperature Oxide) film was used as an ion implantation mask as shown in FIG. The LTO film was formed by reacting silane and oxygen at 400 ° C. to 800 ° C. to deposit silicon dioxide on the N-type
Next, in order to form the
不純物元素はB(ホウ素)でも良い。ソース・ドレインへの接触抵抗を十分下げるには、1×1019個cm−3以上の不純物濃度が必要である。不純物濃度が1×1021個cm−3を越えると、ゲート酸化膜の電気耐圧が著しく低下してしまうため、ソース・ドレイン領域の不純物濃度は1×1019個cm−3〜1×1021個cm−3の範囲とするのが望ましい。その後、アルゴン雰囲気中1600°Cで5分間にわたる活性化アニールを行った。
次いで、図1(c)に示すように熱酸化によりゲート酸化膜5を形成した。本実施例では、ゲート酸化膜の形成方法による影響を調べるために後述するいくつかの方法でゲート酸化を行った。
The impurity element may be B (boron). In order to sufficiently reduce the contact resistance to the source / drain, an impurity concentration of 1 × 10 19 cm −3 or more is required. When the impurity concentration exceeds 1 × 10 21 cm −3 , the electric breakdown voltage of the gate oxide film is remarkably lowered, so that the impurity concentration in the source / drain region is 1 × 10 19 cm −3 to 1 × 10 21. It is desirable to set it as the range of piece cm- 3 . Thereafter, activation annealing was performed in an argon atmosphere at 1600 ° C. for 5 minutes.
Next, a
その後にゲート電極6を形成するが、その方法としては、次のようにいくつかの方法が知られている。
1)CVD法で多結晶ポリシリコンを形成した後に、ボロンやフッ化ボロンをイオン注入することによりP型多結晶シリコンを形成する。
2)CVD法で多結晶ポリシリコンを形成した後に、ボロンを含んだSiO2膜をCVD法やスピン塗布により形成し、800°〜1100°Cで熱処理して拡散することにより、P型多結晶シリコンを形成する。
3)シランとジボランを一緒に流して600°Cで熱処理することにより多結晶シリコンにジボランを拡散しながら成長させてP型多結晶シリコンを形成する。
以上の方法などがあるが、本実施例では、2)の方法を用いた。必要に応じて、上記1)又は3)の方法を採用することができる。特に上記方法に制限はない。
After that, the gate electrode 6 is formed. As the method, several methods are known as follows.
1) After the polycrystalline polysilicon is formed by the CVD method, P-type polycrystalline silicon is formed by ion implantation of boron or boron fluoride.
2) After forming polycrystalline polysilicon by the CVD method, a SiO 2 film containing boron is formed by the CVD method or spin coating, and is diffused by heat treatment at 800 ° C. to 1100 ° C. Silicon is formed.
3) P-type polycrystalline silicon is formed by growing diborane while diffusing diborane in polycrystalline silicon by flowing silane and diborane together and performing heat treatment at 600 ° C.
Although there are the above methods, the method 2) is used in this embodiment. If necessary, the above method 1) or 3) can be employed. There is no restriction | limiting in particular in the said method.
次いで、P型多結晶シリコンあるいは、シリサイド膜とP型多結晶シリコン膜の複合膜とゲート酸化膜をエッチングすることによりゲート電極を形成した。引き続いて、ソース領域あるいはドレイン領域上の酸化膜をエッチングしてコンタクト孔を開口する。
次いで、ニッケル、チタン、アルミニウムを含有した金属あるいはこれらの積層膜を蒸着あるいは、スパッタ法で形成した後に、RIEあるいはウェットエッチングにより金属配線7を形成する。本実施例ではニッケルを蒸着した後にウェットエッチングした。次いで、良好なオーミックコンタクトを形成するために熱処理を加え、MOS電界効果トランジスタを完成させた。
Next, a gate electrode was formed by etching P-type polycrystalline silicon or a composite film of a silicide film and a P-type polycrystalline silicon film and a gate oxide film. Subsequently, the oxide film on the source region or the drain region is etched to open a contact hole.
Next, after depositing a metal containing nickel, titanium or aluminum or a laminated film thereof by vapor deposition or sputtering, the metal wiring 7 is formed by RIE or wet etching. In this embodiment, nickel was deposited and then wet etching was performed. Next, heat treatment was applied to form a good ohmic contact, and a MOS field effect transistor was completed.
表1に、ゲート酸化条件を変えて作製したMOS電界効果トランジスタのチャネル移動度を示す。乾燥O2(酸素)でゲート酸化膜を形成したサンプルのチャネル移動度は10cm2/Vsであるのに対し、H2Oを含む雰囲気でゲート酸化膜を形成したサンプルのチャネル移動度は16cm2/Vsと大きく改善された。
また、乾燥O2でゲート酸化膜を形成した後に、H2Oを含む雰囲気で再酸化を行ったサンプルでは、チャネル移動度13cm2/Vsが得られた。H2Oを含む雰囲気での再酸化によりチャネル移動度が改善されることがわかる。再酸化の雰囲気はH2でも同様の結果が得られている。
なお、本実施例において用いたH2O雰囲気に含まれる水分濃度は25%である。10%未満ではH2Oの効果が現れない。酸化温度は1200°Cで行っている。1250°Cでは、酸化反応炉の石英チューブが損傷してしまうため酸化温度の上限は1250°Cに限定される。1000°C未満では、酸化がほとんど進行しないため、下限は1000°Cに限定される。
Table 1 shows the channel mobility of MOS field effect transistors manufactured by changing the gate oxidation conditions. The channel mobility of the sample in which the gate oxide film is formed with dry O 2 (oxygen) is 10 cm 2 / Vs, whereas the channel mobility of the sample in which the gate oxide film is formed in an atmosphere containing H 2 O is 16 cm 2. / Vs and greatly improved.
Further, in the sample in which the gate oxide film was formed by dry O 2 and then re-oxidized in an atmosphere containing H 2 O, channel mobility of 13 cm 2 / Vs was obtained. It can be seen that channel mobility is improved by reoxidation in an atmosphere containing H 2 O. Similar results are obtained even when the reoxidation atmosphere is H2.
The water concentration contained in the H 2 O atmosphere used in this example is 25%. If it is less than 10%, the effect of H 2 O does not appear. The oxidation temperature is 1200 ° C. At 1250 ° C, the quartz tube of the oxidation reactor is damaged, so the upper limit of the oxidation temperature is limited to 1250 ° C. Below 1000 ° C, oxidation hardly proceeds, so the lower limit is limited to 1000 ° C.
さらに、チャネル移動度が改善されたサンプルの酸化膜−炭化珪素界面においては1×1021個cm−3の水素元素が検出された。1×1022個cm−3を超えると同様に酸化膜の電気耐圧が低下する。これらの検出される水素量は、水素元素として結合しているか又は水酸基として結合しているかのいずれかと考えられるが、水酸基としても同様に考えることができる。
Further, 1 × 10 21 cm −3 of hydrogen element was detected at the oxide film-silicon carbide interface of the sample with improved channel mobility. When 1 × 10 22 pieces cm −3 is exceeded, the electric breakdown voltage of the oxide film is similarly lowered. The amount of hydrogen detected can be considered to be either bonded as a hydrogen element or bonded as a hydroxyl group, but can also be considered as a hydroxyl group.
これらの現象は、水素元素あるいは水酸基によりゲート酸化膜中のダングリングボンドやカーボンクラスターがパッシベートされ、チャネル移動度が改善されたためと考えられる。また、上記からゲート酸化膜中に、1×1019個cm−3〜1×1020個cm−3の範囲の水素又は水酸基(OH)を含むことが最適であることが分る。
上記については、チャンネル移動度を改善するのに最適なゲート酸化膜中の水素又は水酸基(OH)の濃度について述べたが、ゲート酸化膜と半導体領域の界面においてはこの限りではない。酸化膜−半導体界面は完全性が低く、珪素の未結合手(ダングリングボンド)やカーボンクラスターが多く存在するため、水素又は水酸基のパッシベートが促進され、界面での濃度が増加する。酸化膜−半導体界面では、酸化膜中と比較して1桁〜2桁多い、1×1020個cm−3〜1×1022個cm−3の範囲の水素又は水酸基(OH)が存在するときにチャンネル移動度が改善された。
These phenomena are thought to be due to the fact that dangling bonds and carbon clusters in the gate oxide film were passivated by hydrogen elements or hydroxyl groups, and channel mobility was improved. From the above, it can be seen that it is optimal that the gate oxide film contains hydrogen or a hydroxyl group (OH) in the range of 1 × 10 19 cm −3 to 1 × 10 20 cm −3 .
In the above, the optimum concentration of hydrogen or hydroxyl group (OH) in the gate oxide film for improving the channel mobility has been described, but this is not limited to the interface between the gate oxide film and the semiconductor region. The oxide film-semiconductor interface has low integrity, and there are many silicon dangling bonds (dangling bonds) and carbon clusters. Therefore, hydrogen or hydroxyl passivating is promoted, and the concentration at the interface increases. Oxide - In semiconductor interface, 1 two orders of magnitude larger compared to the oxide film, 1 × 10 20 atoms cm -3 to 1 × 10 22 atoms cm -3 range of hydrogen or hydroxyl (OH) is present Sometimes channel mobility was improved.
次に、純水を暖めてH2Oの蒸気にし、これをアルゴンガスで流して炭化珪素基板を酸化した場合と、H2とO2の燃焼によりH2Oを生成して、アルゴンガスで流して炭化珪素基板を酸化した場合のチャネル移動度の結果を表2に示す。
本例では、O2の流量[O2]とH2の流量[H2]との比、[O2]/[H2]=3.0の条件で酸化を行った。H2とO2を燃焼によるH2Oの生成では不純物の混入が抑えられるため、チャネル移動度の向上に効果があることがわかる。
また、H2(水素)ガスの流量[H2]、とO2(酸素)ガスの流量[O2]の比については、[O2]/[H2]=0.1〜100の範囲で調節することによって、同様の結果が得られた。
Then, the vapor of H 2 O to warm pure water, which in the case where oxidizing the silicon carbide substrate by flowing an argon gas, to generate of H 2 O by combustion of H 2 and O 2, with argon gas Table 2 shows the results of channel mobility when the silicon carbide substrate was oxidized by flowing the current.
In the present example was carried out in O 2 flow rate [O 2] and the ratio between the flow rate of H 2 [H 2], the oxidation under the conditions of [O 2] / [H 2 ] = 3.0. It can be seen that the generation of H 2 O by burning H 2 and O 2 suppresses the mixing of impurities, which is effective in improving channel mobility.
The ratio of the flow rate [H 2 ] of H 2 (hydrogen) gas and the flow rate [O 2 ] of O 2 (oxygen) gas is in the range of [O 2 ] / [H 2 ] = 0.1-100. A similar result was obtained by adjusting with.
コンタクトアニールを施すことにより、ソース・ドレイン領域へのコンタクト抵抗は十分下げることができる。本実実施例では、熱処理を不活性ガスであるAr中で行っているが、Heを用いてもよい。また、不活性ガスとH2(水素)の混合ガスを用いても良い。
By performing contact annealing, the contact resistance to the source / drain regions can be sufficiently reduced. In this embodiment, the heat treatment is performed in Ar, which is an inert gas, but He may be used. It is also possible to use a mixed gas of inert gas and H 2 (hydrogen).
アニール温度は、1100°Cを超えると温度によるダメージが増大し、水素によるパッシベーションが損なわれるためチャネル移動度は10cm2/Vsまで低下してしまう。また、800°C未満では十分に金属と炭化珪素との反応が進まないため接触抵抗が増大し、チャネル移動度は5cm2/Vs以下まで低下する。また、アニール時間は30秒〜30分の範囲であり、望ましくは1分〜5分である。
以上から、ソース及び/又はドレイン領域に電極金属を形成した後に、800°C〜1100°Cの範囲の温度で熱処理を行うことが望ましいと言える。
When the annealing temperature exceeds 1100 ° C., the damage due to the temperature increases and the passivation due to hydrogen is impaired, so that the channel mobility is reduced to 10 cm 2 / Vs. Further, when the temperature is less than 800 ° C., the reaction between the metal and silicon carbide does not sufficiently proceed, so that the contact resistance increases, and the channel mobility decreases to 5 cm 2 / Vs or less. The annealing time is in the range of 30 seconds to 30 minutes, preferably 1 minute to 5 minutes.
From the above, it can be said that it is desirable to perform heat treatment at a temperature in the range of 800 ° C. to 1100 ° C. after forming the electrode metal in the source and / or drain regions.
本発明によって奏する作用(機能)及び効果をまとめると、次の通りである。
第1:N型炭化珪素領域に形成されたPチャネル電界効果トランジスタにおいて、ゲート酸化膜中の水素あるいは水酸基の濃度を制御することにより、チャネル移動度を向上することができた。
第2:N型炭化珪素領域に形成されたPチャネル電界効果トランジスタに第おいて、ゲート酸化膜中の特に酸化膜―炭化珪素界面の水素あるいは水酸基の濃度を制御することにより、チャネル移動度を向上することができた。
第3:N型炭化珪素領域に形成されたPチャネル電界効果トランジスタにおいて、ゲート酸化膜を水が含まれた雰囲気で形成することにより、チャネル移動度を向上することができた。
第4:N型炭化珪素領域に形成されたPチャネル電界効果トランジスタにおいて、ゲート酸化膜を形成した後に、H2あるいはH2Oを含んだ雰囲気で熱処理することにより、チャネル移動度を向上することができた。
第5:第3あるいは第4の発明の特徴に加えて、H2Oを含んだ雰囲気がH2OとO2と不活性ガスからなり、H2Oが10%から100%の予め決められた濃度である雰囲気を用いることにより、チャネル移動度を向上することができた。
第6:第3ないし第5の発明の特徴に加えて、H2Oを含んだ雰囲気をH2とO2の燃焼により生成することにより、不純物の混入を抑えてチャネル移動度を向上することができた。
第7:第6の発明の特徴に加えて、O2とH2の流量の比が[O2]/[H2]=0.1〜100にすることにより、チャネル移動度を向上することができた。
第8:第1ないし第7の発明の特徴に加えて、酸化温度が1000°C〜1250°Cの範囲の予め決められた温度範囲にあるようにすることにより、チャネル移動度を向上することができた。
第9:第1ないし第8の発明の特徴に加えて、ソース・ドレインの不純物濃度を1×1019cm−3〜1×1021cm−3とすることにより、十分低い接触抵抗を持ち、かつ十分高いゲート酸化膜の電気耐圧を持たせることができ、チャネル移動度を向上することができた。
第10:第1ないし第9の発明の特徴に加えて、ソース・ドレインのコンタクト電極を800°C〜1000°Cの温度範囲で予め決められた時間熱処理することにより、コンタクト抵抗が低減され、チャネル移動度を向上することができた。
The actions (functions) and effects achieved by the present invention are summarized as follows.
In the P-channel field effect transistor formed in the first 1: N-type silicon carbide region, the channel mobility could be improved by controlling the concentration of hydrogen or hydroxyl group in the gate oxide film.
Second: In the P-channel field effect transistor formed in the N-type silicon carbide region, the channel mobility is controlled by controlling the concentration of hydrogen or hydroxyl group in the gate oxide film, particularly at the oxide film-silicon carbide interface. I was able to improve.
Third: In the P-channel field effect transistor formed in the N-type silicon carbide region, the channel mobility can be improved by forming the gate oxide film in an atmosphere containing water.
Fourth: In a P-channel field effect transistor formed in an N-type silicon carbide region, after forming a gate oxide film, heat treatment is performed in an atmosphere containing H 2 or H 2 O, thereby improving channel mobility. I was able to.
Fifth: In addition to the features of the third or fourth invention, the atmosphere containing H 2 O is composed of H 2 O, O 2 and an inert gas, and H 2 O is predetermined from 10% to 100%. The channel mobility could be improved by using an atmosphere having a high concentration.
Sixth: In addition to the characteristics of the third to fifth inventions, the atmosphere containing H 2 O is generated by the combustion of H 2 and O 2 , thereby suppressing the mixing of impurities and improving the channel mobility. I was able to.
Seventh: In addition to the features of the sixth invention, channel mobility is improved by setting the ratio of the flow rate of O 2 and H 2 to [O 2 ] / [H 2 ] = 0.1-100. I was able to.
Eighth: In addition to the features of the first to seventh inventions, channel mobility is improved by making the oxidation temperature within a predetermined temperature range of 1000 ° C. to 1250 ° C. I was able to.
Ninth: In addition to the features of the first to eighth inventions, by setting the impurity concentration of the source / drain to 1 × 10 19 cm −3 to 1 × 10 21 cm −3 , it has a sufficiently low contact resistance, In addition, the gate oxide film can have a sufficiently high withstand voltage, and the channel mobility can be improved.
10th: In addition to the features of the first to ninth inventions, the contact resistance is reduced by heat-treating the source / drain contact electrodes in a temperature range of 800 ° C. to 1000 ° C. for a predetermined time, The channel mobility could be improved.
本願発明の半導体装置及びその製造方法は、炭化珪素基板を用いた半導体装置において、PチャネルMOS電界効果トランジスタの構造及びゲート酸化膜の製造方法を最適化することにより、高いチャネル移動度を有するトランジスタを提供することができるという優れた効果を有するので、MOS電界効果トランジスタに最適である。 A semiconductor device and a manufacturing method thereof according to the present invention are a transistor having a high channel mobility in a semiconductor device using a silicon carbide substrate by optimizing the structure of a P-channel MOS field effect transistor and the manufacturing method of a gate oxide film. Therefore, it is suitable for a MOS field effect transistor.
1 N型炭化珪素基板
2 イオン注入用マスク
3 ソース
4 ドレイン
5 ゲート酸化膜
6 ゲート電極
7 金属配線
1 N-type
Claims (12)
Hydrogen or hydroxyl group (OH) in the range of 1 × 10 19 cm −3 to 1 × 10 20 cm −3 is included in the gate oxide film, or 1 × 10 20 at the interface between the gate oxide film and the semiconductor region. The method for manufacturing a semiconductor device according to claim 4, wherein hydrogen or a hydroxyl group (OH) in a range of cm −3 to 1 × 10 22 cm −3 is present.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005084062A JP2006269641A (en) | 2005-03-23 | 2005-03-23 | Semiconductor device and method for manufacturing same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005084062A JP2006269641A (en) | 2005-03-23 | 2005-03-23 | Semiconductor device and method for manufacturing same |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006269641A true JP2006269641A (en) | 2006-10-05 |
Family
ID=37205300
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005084062A Pending JP2006269641A (en) | 2005-03-23 | 2005-03-23 | Semiconductor device and method for manufacturing same |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2006269641A (en) |
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008244455A (en) * | 2007-02-28 | 2008-10-09 | Denso Corp | Silicon carbide semiconductor device and manufacturing method thereof |
WO2010024243A1 (en) * | 2008-08-26 | 2010-03-04 | 本田技研工業株式会社 | Bipolar semiconductor device and method for manufacturing same |
JP2011176158A (en) * | 2010-02-25 | 2011-09-08 | Mitsubishi Electric Corp | Method of manufacturing semiconductor device |
US8133787B2 (en) | 2007-02-28 | 2012-03-13 | Denso Corporation | SiC semiconductor device and method for manufacturing the same |
US8691649B2 (en) | 2008-09-22 | 2014-04-08 | Samsung Electronics Co., Ltd. | Methods of forming recessed channel array transistors and methods of manufacturing semiconductor devices |
JP2014229879A (en) * | 2013-05-27 | 2014-12-08 | 富士通株式会社 | Semiconductor device and method for manufacturing the same |
WO2015005397A1 (en) * | 2013-07-11 | 2015-01-15 | 富士電機株式会社 | Silicon-carbide semiconductor device and method for manufacturing silicon-carbide semiconductor device |
WO2015015672A1 (en) * | 2013-07-31 | 2015-02-05 | 三菱電機株式会社 | Silicon carbide semiconductor device and method for manufacturing same |
US9330905B2 (en) | 2012-04-04 | 2016-05-03 | Renesas Electronics Corporation | Semiconductor device and manufacturing method of the same |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09301799A (en) * | 1996-05-10 | 1997-11-25 | Ion Kogaku Kenkyusho:Kk | Formation of high-resistance silicon carbide layer and silicon carbide semiconductor device |
JP2002222943A (en) * | 2001-01-25 | 2002-08-09 | National Institute Of Advanced Industrial & Technology | Method of manufacturing semiconductor device |
JP2002543593A (en) * | 1999-04-22 | 2002-12-17 | アクレオ アーベー | High temperature available SiC field effect transistor, use of said transistor and method of manufacturing same |
JP2003086792A (en) * | 2001-09-10 | 2003-03-20 | National Institute Of Advanced Industrial & Technology | Manufacturing method for semiconductor device |
WO2004003989A1 (en) * | 2002-06-28 | 2004-01-08 | National Institute Of Advanced Industrial Science And Technology | Semiconductor device and its manufacturing method |
-
2005
- 2005-03-23 JP JP2005084062A patent/JP2006269641A/en active Pending
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09301799A (en) * | 1996-05-10 | 1997-11-25 | Ion Kogaku Kenkyusho:Kk | Formation of high-resistance silicon carbide layer and silicon carbide semiconductor device |
JP2002543593A (en) * | 1999-04-22 | 2002-12-17 | アクレオ アーベー | High temperature available SiC field effect transistor, use of said transistor and method of manufacturing same |
JP2002222943A (en) * | 2001-01-25 | 2002-08-09 | National Institute Of Advanced Industrial & Technology | Method of manufacturing semiconductor device |
JP2003086792A (en) * | 2001-09-10 | 2003-03-20 | National Institute Of Advanced Industrial & Technology | Manufacturing method for semiconductor device |
WO2004003989A1 (en) * | 2002-06-28 | 2004-01-08 | National Institute Of Advanced Industrial Science And Technology | Semiconductor device and its manufacturing method |
Cited By (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7824995B2 (en) | 2007-02-28 | 2010-11-02 | Denso Corporation | SiC semiconductor device and method for manufacturing the same |
US8133787B2 (en) | 2007-02-28 | 2012-03-13 | Denso Corporation | SiC semiconductor device and method for manufacturing the same |
JP2008244455A (en) * | 2007-02-28 | 2008-10-09 | Denso Corp | Silicon carbide semiconductor device and manufacturing method thereof |
WO2010024243A1 (en) * | 2008-08-26 | 2010-03-04 | 本田技研工業株式会社 | Bipolar semiconductor device and method for manufacturing same |
US8691649B2 (en) | 2008-09-22 | 2014-04-08 | Samsung Electronics Co., Ltd. | Methods of forming recessed channel array transistors and methods of manufacturing semiconductor devices |
JP2011176158A (en) * | 2010-02-25 | 2011-09-08 | Mitsubishi Electric Corp | Method of manufacturing semiconductor device |
US9330905B2 (en) | 2012-04-04 | 2016-05-03 | Renesas Electronics Corporation | Semiconductor device and manufacturing method of the same |
JP2014229879A (en) * | 2013-05-27 | 2014-12-08 | 富士通株式会社 | Semiconductor device and method for manufacturing the same |
WO2015005397A1 (en) * | 2013-07-11 | 2015-01-15 | 富士電機株式会社 | Silicon-carbide semiconductor device and method for manufacturing silicon-carbide semiconductor device |
JP6025007B2 (en) * | 2013-07-11 | 2016-11-16 | 富士電機株式会社 | Method for manufacturing silicon carbide semiconductor device |
US9922822B2 (en) | 2013-07-11 | 2018-03-20 | Fuji Electric Co., Ltd. | Silicon carbide semiconductor device and manufacturing method of silicon carbide semiconductor device |
WO2015015672A1 (en) * | 2013-07-31 | 2015-02-05 | 三菱電機株式会社 | Silicon carbide semiconductor device and method for manufacturing same |
JP5800107B2 (en) * | 2013-07-31 | 2015-10-28 | 三菱電機株式会社 | Silicon carbide semiconductor device |
US10002931B2 (en) | 2013-07-31 | 2018-06-19 | Mitsubishi Electric Corporation | Silicon carbide semiconductor device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3940560B2 (en) | Manufacturing method of semiconductor device | |
JP3881840B2 (en) | Semiconductor device | |
JP2006269641A (en) | Semiconductor device and method for manufacturing same | |
JP5306193B2 (en) | Silicon carbide switching device including p-type channel and method of forming the same | |
JP4525958B2 (en) | Manufacturing method of semiconductor device | |
JP5452062B2 (en) | Method for manufacturing silicon carbide semiconductor device | |
JP5119806B2 (en) | Silicon carbide semiconductor device and manufacturing method thereof | |
CN101174569B (en) | Method of manufacturing silicon carbide semiconductor device | |
JP6052911B2 (en) | Formation of SiC MOSFET with high channel mobility by treating oxide interface with cesium ions | |
JP2006066439A (en) | Semiconductor device and its manufacturing method | |
JPWO2009050871A1 (en) | Semiconductor device and manufacturing method thereof | |
JP2006210818A (en) | Semiconductor element and its manufacturing method | |
JP2009266871A (en) | Silicon carbide semiconductor device and method of manufacturing same | |
JP4842527B2 (en) | Manufacturing method of semiconductor device | |
JP2002075984A (en) | Silicon carbide semiconductor device and method of manufacturing the same | |
CN105431947B (en) | Manufacturing silicon carbide semiconductor device | |
JP2017175115A (en) | Silicon carbide semiconductor device and manufacturing method of silicon carbide semiconductor device | |
JP5316428B2 (en) | Silicon carbide semiconductor device and manufacturing method thereof | |
JP2009043880A (en) | Method of manufacturing silicon carbide semiconductor device and silicon carbide semiconductor device | |
JP2012038919A (en) | Method for manufacturing silicon carbide semiconductor device | |
JP2007180118A (en) | Silicon carbide semiconductor device, and method of manufacturing same | |
JP2006339478A (en) | Insulating-gate semiconductor device and its manufacturing method | |
JP2012054505A (en) | Silicon carbide semiconductor device and method of manufacturing the same | |
WO2014102994A1 (en) | Silicon-carbide semiconductor device and manufacturing method therefor | |
JP4100070B2 (en) | Manufacturing method of semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070213 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080912 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101130 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110127 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20110127 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20110222 |