JP2006253475A - 有機強誘電体メモリおよびその製造方法 - Google Patents

Abstract

【課題】 製造プロセスが容易な有機強誘電体メモリ及びその製造方法を提供する。
【解決手段】 本発明にかかる有機強誘電体メモリ１００は、単純マトリクス型の構造を有し、有機半導体層４０を有する薄膜トランジスタ９０と、前記薄膜トランジスタ４０の上方に形成された層間絶縁膜７０と、前記層間絶縁膜７０の上方に形成され、下部電極５２、有機強誘電体層５０及び上部電極５４を有する強誘電体キャパシタ５６と、前記強誘電体キャパシタ５６と前記薄膜トランジスタ９０とを電気的に接続するための、前記層間絶縁膜７０を貫通するコンタクト層６２と、を含む。
【選択図】 図８

Description

本発明は、有機強誘電体メモリおよびその製造方法に関する。特に本発明は、有機強誘電体材料を用いた有機強誘電体メモリおよびその製造方法に関する。

強誘電体メモリとして、ＰＺＴ系又はＳＢＴ系などの無機強誘電体層を含む強誘電体キャパシタの構造が周知である。無機強誘電体層は成膜するときに６００℃以上の高温のアニール処理を必要とする。そのため、強誘電体キャパシタを形成するための基板は耐熱性を有するものに限られ、ガラス基板やプラスチックなどのフレキシブル基板を基板として使用することは不可能である。さらに、無機強誘電体はＰｂ、Ｂｉなどの重金属を含むので環境に有害であり、その取り扱いが煩雑である。

本発明の目的の１つは、製造プロセスが容易な有機強誘電体メモリ及びその製造方法を提供することにある。

本発明にかかる強誘電体メモリは、
マトリクス型の有機強誘電体メモリであって、
基板と、該基板上方に形成され、有機半導体層を有する薄膜トランジスタと、
前記基板上方に形成され、下部電極、有機強誘電体層及び上部電極を有する第１の強誘電体キャパシタと、
前記第１の強誘電体キャパシタと前記薄膜トランジスタとを電気的に接続するコンタクト層と、
を含む。

本発明によれば、有機強誘電体層を含む強誘電体キャパシタおよび有機半導体層を含む薄膜トランジスタを形成するので、例えば１５０℃以下の低温プロセスが可能になる。そのため、基板の耐熱性の制約が緩和され、基板の選択自由度が向上する。また、有機強誘電体材料は低エネルギーによる処理が可能であるので、製造プロセスの容易化を図ることができる。さらに、重金属による環境負荷の問題がなく、容易に廃棄可能であり取り扱いが簡単である。

なお、本発明において、特定のＡ層の上方にＢ層が設けられているとは、Ａ層上に直接Ｂ層が設けられている場合と、Ａ層上に他の層を介してＢ層が設けられている場合と、を含むものとする。このことは、以下の発明においても同様である。

本発明に係る有機強誘電体メモリにおいて、
前記薄膜トランジスタは、
前記有機半導体層の下方に形成されたソース電極およびドレイン電極と、
前記有機半導体層の上方に形成されたゲート絶縁層と、
前記ゲート絶縁層の上方に形成されたゲート電極と、をさらに有することができる。

本発明に係る有機強誘電体メモリにおいて、
前記薄膜トランジスタは、
前記有機半導体層の上方に形成されたソース電極およびドレイン電極と、
前記ソース電極および前記ドレイン電極の上方に形成されたゲート絶縁層と、
前記ゲート絶縁層の上方に形成されたゲート電極と、をさらに有することができる。

本発明に係る有機強誘電体メモリにおいて、
前記薄膜トランジスタは、
基板の上方に形成されたゲート電極と、
前記ゲート電極の上方に形成されたゲート絶縁層と、
前記ゲート絶縁層の上方に形成されたソース電極およびドレイン電極と、
前記ソース電極および前記ドレイン電極の上方に形成された有機半導体層と、を有することができる。

本発明に係る有機強誘電体メモリにおいて、
前記薄膜トランジスタは、
基板の上方に形成されたゲート電極と、
前記ゲート電極の上方に形成されたゲート絶縁層と、
前記ゲート絶縁層の上方に形成された有機半導体層と、
前記有機半導体層の上方に形成されたソース電極およびドレイン電極と、を有することができる。

本発明に係る有機強誘電体メモリにおいて、
複数の前記第１の強誘電体キャパシタを含むメモリセルアレイ領域の少なくとも一部は、前記薄膜トランジスタを含む駆動回路領域とオーバーラップして配置されていることができる。

本発明に係る有機強誘電体メモリにおいて、
前記第１の強誘電体キャパシタの上方に、さらに第２の有強誘電体キャパシタが形成されていることができる。

本発明に係る有機強誘電体メモリにおいて、
前記上部電極および前記下部電極の少なくとも一方は、導電性有機材料を含むことができる。

本発明に係る有機強誘電体メモリにおいて、
前記基板は、フレキシブル基板であることができる。

本発明にかかる有機強誘電体メモリの製造方法は、
（ａ）ソース電極と、ドレイン電極と、有機半導体層と、ゲート絶縁層と、ゲート電極とを有する薄膜トランジスタを形成する工程と、
（ｂ）前記薄膜トランジスタの上方に層間絶縁膜を形成する工程と、
（ｃ）前記層間絶縁膜に、前記薄膜トランジスタと電気的に接続するコンタクト層を形成する工程と、
（ｄ）前記コンタクト層と電気的に接続し、下部電極、有機強誘電体層及び上部電極を有する第１の強誘電体キャパシタを形成する工程と、
を含む。

本発明にかかる有機強誘電体メモリの製造方法は、
（ａ）下部電極と、有機強誘電体層及び上部電極を有する、第１の強誘電体キャパシタを形成する工程と
（ｂ）前記第１の強誘電体キャパシタの上方に層間絶縁膜を形成する工程と、
（ｃ）前記層間絶縁膜に、前記第１の強誘電体キャパシタと電気的に接続するコンタクト層を形成する工程と、
（ｄ）前記コンタクト層と電気的に接続し、ソース電極と、ドレイン電極と、有機半導体層と、ゲート絶縁層と、ゲート電極とを有する薄膜トランジスタを形成する工程と、
を含む。

本発明にかかる有機強誘電体メモリの製造方法において、
前記ソース電極、ドレイン電極、有機半導体層、ゲート絶縁層、ゲート電極、層間絶縁層、下部電極、有機強誘電体層及び上部電極の少なくとも一つを、液体材料を用いて形成することができる。

本発明にかかる有機強誘電体メモリの製造方法において、
前記有機強誘電体層は、ポリ（フッ化ビニリデン／トリフルオロエチレン）、ポリフッ化ビニリデン、（フッ化ビニリデン／トリフルオロエチレン）コオリゴマー、フッ化ビニリデンオリゴマー、および奇数ナイロンのいずれかの有機強誘電体材料を用いて形成されることができる。

本発明にかかる有機強誘電体メモリの製造方法において、
前記有機半導体層は、フルオレン−チオフェン共重合体を用いて形成されることができる。

本発明にかかる有機強誘電体メモリの製造方法において、
複数の前記第１の強誘電体キャパシタを含むメモリセルアレイ領域の少なくとも一部を、複数の前記薄膜トランジスタを含む駆動回路領域とオーバーラップするように配置することができる。

本発明にかかる有機強誘電体メモリの製造方法において、
前記第１の強誘電体キャパシタの上方に第２の強誘電体キャパシタが形成されていることができる。

以下、本発明の好適な実施の形態について、図面を参照しながら説明する。

図１〜図７は、本発明の実施の形態にかかる有機強誘電体メモリ１００の製造方法を模式的に示す断面図である。図８は、有機強誘電体メモリ１００を模式的に示す断面図であり、図９は、有機強誘電体メモリ１００の回路を示す図である。

１．有機強誘電体メモリの製造方法
（１）まず、図１に示すように基板１０を用意する。本実施の形態において基板１０としては、ポリエチレンテレフタレート基板、ポリエチレンナフタレート基板、ポリアラミド基板、ポリフェニリンサルファイド基板、ポリオレフィン系基板、ポリイミド基板、エポキシ基板、などのフレキシブル基板、またはガラス基板を用いることができる。あるいは、基板１０としては、液晶素子やＥＬ素子などの電気光学素子、その他の電子部品が搭載又は内蔵されているものを用いることもできる。

ついで、基板１０の上面にソース電極２０およびドレイン電極２２が形成される。まず、ソース電極２０およびドレイン電極２２の原料を含む液体の材料を基板１０上の所定の領域に塗布する。ソース電極２０およびドレイン電極２２のための液体の材料としては、たとえば導電性微粒子を含む分散液（例えば導電性有機材料、金属微粒子）を用いることができる。導電性微粒子は、例えばアルミニウム、金、銀、銅、パラジウム、白金、ニッケルなどの金属微粒子、導電層有機材料の微粒子、又は超電導体、導電性酸化物など、その他の微粒子が挙げられる。微粒子とは、特に大きさを限定したものではなく、分散液とともに吐出できる粒子である。導電性微粒子は、反応を抑制するために、有機物などのコート材によって被覆されていてもよい。分散液は、乾燥しにくく再溶解性のあるものであってもよい。導電性微粒子は、分散液中に均一に分散していることが好ましい。導電性有機材料としては、例えば導電性高分子であるポリスチレンサルフォネート（ＰＳＳ）をドープしたポリエチレンジオキサンチオフェン（ＰＥＤＯＴ）またはポリアニリンなどが挙げられる。

液体の材料の塗布方法としては、液滴吐出法を用いることが好ましい。液滴吐出法を適用することにより、高価かつ手間のかかるフォトリソグラフィ技術及びエッチング技術を使用することなく、所定のパターンを有するソース電極２０およびドレイン電極２２を直接形成することが可能となる。液滴吐出法としては、スピンコート法、マイクロディスペンス法、インクジェット法、バブルジェット（登録商標）法、ジェルジェット（登録商標）法、又は溶液霧化法（ＬＳＭＣＤ：Liquid Source Misted Chemical Deposition）を適用することができる。例えばインクジェット法によれば、インクジェットプリンタ用に実用化された技術を応用することによって、高速かつインクを無駄なく経済的に設けることができる。

液体を塗布する前に、必要に応じて、基板１０の上面を表面処理してもよい。たとえば、ソース電極２０およびドレイン電極２２を形成するための領域以外の領域に撥液処理を行う。これにより、吐出された液体がソース電極２０およびドレイン電極２２を形成するための領域に滴下されなかった場合でも、所望のパターンのソース電極２０およびドレイン電極２２を形成することができる。

液体を塗布した後、必要に応じて、分散液を揮発させる処理や、導電性微粒子を相互に結合（例えば焼結）させる処理（加熱）を行う。なお、ソース電極２０およびドレイン電極２２の成膜方法としては、上述した液滴吐出法に限定されず、液体材料を用いた場合にはスピンコート法、あるいはスパッタ法、蒸着法、メッキ法等の公知の方法を用いてもよい。

（２）次に、図２に示すように、ソース電極２０およびドレイン電極２２の上に有機半導体層４０が形成される。まず、有機半導体層４０の原料を含む液体の材料をソース電極２０およびドレイン電極２２を覆うように塗布する。有機半導体層４０のための液体の材料としては、たとえばフルオレン−チオフェン共重合体の一つであるＦ８Ｔ２を含む液体を用いることができる。また、有機半導体層としては、以下の高分子系有機半導体材料、低分子系有機半導体材料も使用することができる。
高分子系有機半導体材料としては、例えば、ポリ（３−アルキルチオフェン）（ポリ（３−ヘキシルチオフェン）（Ｐ３ＨＴ）、ポリ（３−オクチルチオフェン）、ポリ（２，５−チエニレンビニレン）（ＰＴＶ）、ポリ（パラ−フェニレンビニレン）（ＰＰＶ）、ポリ（９，９−ジオクチルフルオレン−コ−ビス−Ｎ，Ｎ’−（４−メトキシフェニル）−ビス−Ｎ，Ｎ’−フェニル−１，４−フェニレンジアミン）（ＰＦＭＯ）、ポリ（９，９ジオクチルフルオレン−コ−ベンゾチアジアゾール）（ＢＴ）、フルオレン−トリアリルアミン共重合体、トリアリルアミン系ポリマー、フルオレン−チオフェン共重合体、ポリ（３，４−エチレンジオキシチオフェン／スチレンスルホン酸）（ＰＥＤＯＴ／ＰＳＳ）、ポリチオフェン、ポリ（チオフェンビニレン）、ポリ（２，２’−チエニルピロール）、ポリアニリン、等が挙げられる。
低分子系有機半導体としては、例えば、Ｃ６０、或いは、金属フタロシアニン、或いは、それらの置換誘導体、或いは、アントラセン、テトラセン、ペンタセン、ヘキサセン等のアセン分子材料、或いは、α−オリゴチオフェン類、具体的にはクォーターチオフェン（４Ｔ）、セキシチオフェン（６Ｔ）、オクチチオフェン（８Ｔ）、ジヘキシルクォーターチオフェン（ＤＨ４Ｔ）、ジヘキルセキシチオフェン（ＤＨ６Ｔ）、等が挙げられる。

液体の材料の塗布方法としては、液滴吐出法を用いることが好ましい。液滴吐出法を適用することにより、高価かつ手間のかかるフォトリソグラフィ技術及びエッチング技術を使用することなく、所定のパターンを有する有機半導体層４０を直接形成することが可能となる。液滴吐出法の具体例としては、上述したとおりである。

液体を塗布した後、必要に応じて加熱処理を行う。半導体層の材料として有機半導体を用いることにより、低温プロセスが可能となり、シリコンを用いる場合と比べてきわめて簡便に半導体層を形成することができる。

（３）次に、図３に示すように、有機半導体層４０の上にゲート絶縁層８０が形成される。まず、ゲート絶縁層８０の原料を含む液体の材料を、有機半導体層４０を覆うように塗布する。ゲート絶縁層８０のための液体の材料としては、絶縁体材料であれば特に限定されないが、有機半導体層４０の耐熱温度より低い温度で成膜できる材料を用いることが好ましい。かかる材料としては、たとえばＰＭＭＡ等の樹脂材料を用いることができる。

液体の材料の塗布方法としては、液滴吐出法を用いることが好ましい。液滴吐出法を適用することにより、高価かつ手間のかかるフォトリソグラフィ技術及びエッチング技術を使用することなく、所定のパターンを有するゲート絶縁層８０を直接形成することが可能となる。液滴吐出法の具体例としては、上述したとおりである。

液体を塗布した後、必要に応じて加熱処理を行うことにより、ゲート絶縁層８０を成膜する。

（４）次に、図４に示すように、ゲート絶縁層８０の上にゲート電極６０が形成される。ゲート電極６０の原料を含む液体の材料をゲート絶縁層８０上に塗布する。ゲート電極６０ための液体の材料としては、上述したソース電極２０およびドレイン電極２２と同様の材料を用いることができる。

液体の材料の塗布方法としては、液滴吐出法を用いることが好ましい。液滴吐出法を適用することにより、高価かつ手間のかかるフォトリソグラフィ技術及びエッチング技術を使用することなく、所定のパターンを有するゲート電極６０を直接形成することが可能となる。液滴吐出法の具体例としては、上述したとおりである。

液体を塗布した後、必要に応じて、分散液を揮発させる処理や、導電性微粒子を相互に結合（例えば焼結）させる処理（加熱）を行う。なお、ゲート電極６０の成膜方法としては、上述した液滴吐出法に限定されず、スパッタ法、蒸着法、メッキ法等の方法を用いてもよい。

また、ゲート絶縁層８０の材質によっては、ゲート電極６０を成膜する前に、ゲート電極６０を形成するための領域以外の領域に受容層を形成してもよい。たとえばゲート絶縁層８０が、撥水性の高い材質からなり、かつゲート電極６０の液体材料が水溶性である場合、所望の形状にゲート電極６０を塗布するのは困難である。そこで、ポリビニルフェノール（ＰＶＰ）等からなる受容層を予め形成することによって、より簡便に所望の形状のゲート電極６０を形成することができる。以上の工程により、ソース電極２０、ドレイン電極２２、有機半導体層４０、ゲート絶縁層８０、およびゲート電極６０を有する薄膜トランジスタ９０を形成することができる。

（５）次に、図５に示すように、ゲート電極６０およびゲート絶縁層８０を覆うように第１の層間絶縁膜７０が形成される。第１の層間絶縁膜７０の原料としては、有機半導体層４０の耐熱温度より低い温度で成膜できるものであれば特に限定されない。具体的には、有機半導体層４０がＦ８Ｔ２からなる場合には、たとえば、テトラメチルシラン（ＴＭＳ）またはポリメタクリル酸メチル（ＰＭＭＡ）または光硬化型樹脂（例えばＵＶ硬化型樹脂）等が挙げられる。これらを用いることにより、有機半導体層４０に与えるダメージを低減することができる。成膜方法としては、ＣＶＤ法、液滴吐出法などが挙げられる。

（６）次に、図６に示すように、コンタクト層６２が形成される。まず、第１の層間絶縁膜７０にコンタクトホールを形成した後、当該コンタクトホールを埋めるようにコンタクト層６２を形成する。コンタクトホールは、ソース電極２０と後述する強誘電体キャパシタ５６とを電気的に接続するための貫通穴であり、たとえばドライエッチング法により形成される。コンタクト層６２の材料は、導電性を有していれば特に限定されないが、ソース電極２０等の電極材料と同様の材料を用いることができ、その成膜方法についてもソース電極２０等と同様の成膜方法を用いることができる。

ついで、強誘電体キャパシタ５６の下部電極５２が形成される。下部電極５２は、第１の層間絶縁膜７０およびコンタクト層６２の上方に形成される。下部電極５２の材料は、導電性を有していれば特に限定されないが、ソース電極２０等の電極材料と同様の材料を用いることができ、その成膜方法についてもソース電極２０等と同様の成膜方法を用いることができる。特に、下部電極５２の材料として、導電性有機材料を用いることが好ましい。導電性有機材料を用いることによって、良好なヒステリシス特性を有する有機強誘電体メモリ１００が得られる。

（７）次に、図７に示すように、下部電極５２の上に有機強誘電体層５０が形成される。まず、有機強誘電体層５０の原料を含む液体の材料を、下部電極５２を覆うように塗布する。有機強誘電体層５０のための液体の材料としては、たとえばポリ（フッ化ビニリデン−トリフルオロエチレン）共重合体、ポリフッ化ビニリデン、または奇数ナイロンをケトン系の溶媒等に溶かした液体を用いることができる。

液体の材料の塗布方法としては、液滴吐出法を用いることが好ましい。液滴吐出法を適用することにより、高価かつ手間のかかるフォトリソグラフィ技術及びエッチング技術を使用することなく、所定のパターンを有する有機強誘電体層５０を直接形成することが可能となる。液滴吐出法の具体例としては、上述したとおりである。

液体を塗布した後、必要に応じて加熱処理、たとえば、１４０℃程度のアニール処理を行うことにより、有機強誘電体層５０を成膜する。

このように有機強誘電体の成膜は、無機強誘電体の成膜と比べて低温でアニールが行われるため、成膜が容易であり、有機強誘電体層の周囲の素子に与えるダメージを低減することができる。なお、有機強誘電体層の成膜方法としては、液滴吐出法にかえて、蒸着法、ＬＢ（Langmuir-Blodgett）法等を用いてもよい。

（８）次に、図８に示すように、有機強誘電体層５０の上に上部電極５４が形成される。上部電極５４の材料は、導電性を有していれば特に限定されないが、ソース電極２０等の電極材料と同様の材料を用いることができ、その成膜方法についてもソース電極２０等と同様の成膜方法を用いることができる。以上の工程により、有機強誘電体層５０、下部電極５２、および上部電極５４を有する強誘電体キャパシタ５６を形成することができる。

ついで、第２の層間絶縁膜７２が形成、強誘電体キャパシタ５６の上に第２の層間絶縁膜７２が形成される。第２の層間絶縁膜７２は、その上にさらにデバイスを形成するための層間絶縁層であってもよいし、最上層のパッシベーション層であってもよい。第２の層間絶縁膜７２の成膜方法および材質については、第１の層間絶縁膜７０と同様の成膜方法および材質を用いることができる。

以上の工程により、図８に示す有機強誘電体メモリ１００が形成される。上述したように、本実施の形態にかかる有機強誘電体メモリ１００のすべての成膜工程において、液滴吐出法を用いることができる。たとえばインクジェット法を用いた場合には、インクジェットのインクとしての液体をかえるだけで、同一の吐出装置を用いることができるため、有機強誘電体メモリ１００を非常に容易に製造することができる。

２．有機強誘電体メモリの構成
図８は、有機強誘電体メモリ１００を模式的に示す断面図であり、図９は、有機強誘電体メモリ１００の回路図である。本実施の形態にかかる有機強誘電体メモリ１００は、強誘電体キャパシタ５６と、薄膜トランジスタ９０と、強誘電体キャパシタ５６と薄膜トランジスタ９０とを電気的に接続するための第１の層間絶縁膜７０を貫通するコンタクト層６２と、を含む。薄膜トランジスタ９０は、いわゆるトップゲートボトムコンタクト型の構造を有する。有機強誘電体メモリ１００は、単純マトリクス型のメモリであって、複数の強誘電体キャパシタ５６を有するメモリセルアレイ１１０を含む。メモリセルアレイ１１０は、列選択のための下部電極５２と行選択のための上部電極５４とが交差するように配列されている。下部電極５２および上部電極５４は、それぞれストライプ形状を有する。なお、図８に示すように、メモリセルアレイ１１０は、薄膜トランジスタ９０を含む駆動回路領域とオーバーラップして配置されている。これにより、駆動回路領域がメモリセルアレイ１１０の周囲に形成されている有機強誘電体メモリと比べて、高集積化が可能となる。

有機強誘電体メモリ１００は、図９に示す回路方式に基づいて動作する。図９に示すように、ワード線（ＷＬ）及びビット線（ＢＬ）の交差する部分に強誘電体キャパシタ（Ｃferro）が設けられている。

また有機強誘電体メモリ１００は、有機強誘電体材料を用いて形成されている。これにより有機強誘電体メモリ１００は、無機強誘電体材料として頻繁に用いられる鉛、ビスマス等の重金属を含まないため、環境を害する可能性を低減することができる。また有機強誘電体メモリ１００は、上述したように低温工程で製造可能なため、簡便な装置で製造することができ、コストを削減することができる。また、本発明によれば、有機強誘電体材料は、フレキシブルな材料であるため、フレキシブルなメモリを提供することができる。特に、フレキシブル基板、有機半導体、導電性有機材料、絶縁性有機材料等の他のフレキシブル材料と組み合わせることにより、互いにかける負荷を軽減し、より高性能なフレキシブルメモリを提供することができる。

３．変形例
本実施の形態の変形例にかかる有機強誘電体メモリについて説明する。

３．１．第１の変形例
図１０は、第１の変形例にかかる有機強誘電体メモリ２００を模式的に示す断面図である。有機強誘電体メモリ２００は、ソース電極２０およびドレイン電極２２が有機半導体層４０の上に形成されている点で、図８に示す有機強誘電体メモリ１００と異なる。有機強誘電体メモリ２００は、基板１０上に形成された有機半導体層４０と、有機半導体層４０上に形成されたソース電極２０およびドレイン電極２２と、ソース電極２０およびドレイン電極２２の上に形成されたゲート絶縁層８０と、ゲート絶縁層８０上に形成されたゲート電極６０とを有する薄膜トランジスタ１９０を含む。有機強誘電体メモリ２００は、いわゆるトップゲートトップコンタクト型の構造の薄膜トランジスタ１９０を有し、有機強誘電体メモリ１００と同様に図９に示す回路方式に基づいて動作する。

有機強誘電体メモリ２００の他の構成については、有機強誘電体メモリ１００と同様であるので、説明を省略する。

３．２．第２の変形例
図１１は、第２の変形例にかかる有機強誘電体メモリ３００を模式的に示す断面図である。有機強誘電体メモリ３００は、ゲート電極６０がゲート絶縁層８０の下に形成されている点、ならびにソース電極２０およびドレイン電極２２が有機半導体層４０の上に形成されている点で、図８に示す有機強誘電体メモリ１００と異なる。有機強誘電体メモリ３００は、基板１０上に形成されているゲート電極６０と、ゲート電極６０上に形成されているゲート絶縁層８０と、ゲート絶縁層８０上に形成されている有機半導体層４０と、有機半導体層４０上に形成されているソース電極２０およびドレイン電極２２とを有する薄膜トランジスタ２９０を含む。有機強誘電体メモリ３００は、いわゆるボトムゲートトップコンタクト型の構造の薄膜トランジスタ２９０を有し、有機強誘電体メモリ１００と同様に図９に示す回路方式に基づいて動作する。

有機強誘電体メモリ３００の他の構成については、有機強誘電体メモリ１００と同様であるので、説明を省略する。

３．３．第３の変形例
図１２は、第３の変形例にかかる有機強誘電体メモリ４００を模式的に示す断面図である。有機強誘電体メモリ４００は、ゲート電極６０がゲート絶縁層８０の下に形成されている点で、図８に示す有機強誘電体メモリ１００と異なる。有機強誘電体メモリ４００は、基板１０上に形成されたゲート電極６０と、ゲート電極６０上に形成されたゲート絶縁層８０と、ゲート絶縁層８０上に形成されたソース電極２０およびドレイン電極２２と、ソース電極２０およびドレイン電極２２上に形成された有機半導体層４０とを有する薄膜トランジスタ３９０を含む。有機強誘電体メモリ４００は、いわゆるボトムゲートボトムコンタクト型の構造の薄膜トランジスタ３９０を有し、有機強誘電体メモリ１００と同様に図９に示す回路方式に基づいて動作する。

有機強誘電体メモリ４００の他の構成については、有機強誘電体メモリ１００と同様であるので、説明を省略する。

３．４．第４の変形例
図１３は、第４の変形例にかかる有機強誘電体メモリ５００を模式的に示す断面図である。有機強誘電体メモリ５００は、強誘電体キャパシタ５６の上方に薄膜トランジスタ９０が形成されている点で、強誘電体キャパシタ５６の下方に薄膜トランジスタ９０が形成されている有機強誘電体メモリ１００と異なる。有機強誘電体メモリ５００は、基板１０上に形成された強誘電体キャパシタ５６と、強誘電体キャパシタ５６上に形成された第２の層間絶縁膜７２と、強誘電体キャパシタ５６と薄膜トランジスタ９０の上部電極とを電気的に接続するための第２の層間絶縁膜７２を貫通するコンタクト層６４と、第２の層間絶縁膜７２上に形成された薄膜トランジスタ９０と、薄膜トランジスタ９０上に形成された第１の層間絶縁膜７０とを含む。

このように、メモリセルアレイ１１０の上方に薄膜トランジスタ９０を形成することによって、薄膜トランジスタ９０を形成する前に有機強誘電体層５０を形成することができる。これにより、たとえば有機強誘電体層５０の成膜温度が有機半導体層４０の耐熱温度より高い場合に、有機半導体層４０が有機強誘電体層５０の成膜時のアニール処理によって受けるダメージを防止することができる。

有機強誘電体メモリ５００の他の構成については、有機強誘電体メモリ１００と同様であるので、説明を省略する。

３．５．第５の変形例
図１４は、第５の変形例にかかる有機強誘電体メモリ６００を模式的に示す断面図である。有機強誘電体メモリ６００は、強誘電体キャパシタ５６の上方に薄膜トランジスタ１９０が形成されている点で、強誘電体キャパシタ５６の下方に薄膜トランジスタ９０が形成されている有機強誘電体メモリ１００と異なる。有機強誘電体メモリ６００は、基板１０上に形成された強誘電体キャパシタ５６と、強誘電体キャパシタ５６上に形成された第２の層間絶縁膜７２と、強誘電体キャパシタ５６と薄膜トランジスタ１９０の上部電極とを電気的に接続するための第２の層間絶縁膜７２を貫通するコンタクト層６４と、第２の層間絶縁膜７２上に形成された薄膜トランジスタ１９０と、薄膜トランジスタ１９０上に形成された第１の層間絶縁膜７０とを含む。薄膜トランジスタ１９０は、第１の変形例にかかる有機強誘電体メモリ２００の薄膜トランジスタ１９０と同様の構成である。

このように、メモリセルアレイ１１０の上方に薄膜トランジスタ１９０を形成することによって、薄膜トランジスタ１９０を形成する前に有機強誘電体層５０を形成することができる。これにより、たとえば有機強誘電体層５０の成膜温度が有機半導体層４０の耐熱温度より高い場合に、有機半導体層４０が有機強誘電体層５０の成膜時のアニール処理によって受けるダメージを防止することができる。

有機強誘電体メモリ６００の他の構成については、有機強誘電体メモリ１００と同様であるので、説明を省略する。

３．６．第６の変形例
図１５は、第６の変形例にかかる有機強誘電体メモリ７００を模式的に示す断面図である。有機強誘電体メモリ７００は、強誘電体キャパシタ５６の上方に薄膜トランジスタ２９０が形成されている点で、強誘電体キャパシタ５６の下方に薄膜トランジスタ９０が形成されている有機強誘電体メモリ１００と異なる。有機強誘電体メモリ７００は、基板１０上に形成された強誘電体キャパシタ５６と、強誘電体キャパシタ５６上に形成された第２の層間絶縁膜７２と、強誘電体キャパシタ５６と薄膜トランジスタ２９０の上部電極とを電気的に接続するための第２の層間絶縁膜７２を貫通するコンタクト層６４と、第２の層間絶縁膜７２上に形成された薄膜トランジスタ２９０と、薄膜トランジスタ２９０上に形成された第１の層間絶縁膜７０とを含む。薄膜トランジスタ２９０は、第２の変形例にかかる有機強誘電体メモリ３００の薄膜トランジスタ２９０と同様の構成である。

このように、メモリセルアレイ１１０の上方に薄膜トランジスタ２９０を形成することによって、薄膜トランジスタ２９０を形成する前に有機強誘電体層５０を形成することができる。これにより、たとえば有機強誘電体層５０の成膜温度が有機半導体層４０の耐熱温度より高い場合に、有機半導体層４０が有機強誘電体層５０の成膜時のアニール処理によって受けるダメージを防止することができる。

有機強誘電体メモリ７００の他の構成については、有機強誘電体メモリ１００と同様であるので、説明を省略する。

３．７．第７の変形例
図１６は、第７の変形例にかかる有機強誘電体メモリ８００を模式的に示す断面図である。有機強誘電体メモリ８００は、強誘電体キャパシタ５６の上方に薄膜トランジスタ３９０が形成されている点で、強誘電体キャパシタ５６の下方に薄膜トランジスタ９０が形成されている有機強誘電体メモリ１００と異なる。有機強誘電体メモリ８００は、基板１０上に形成された強誘電体キャパシタ５６と、強誘電体キャパシタ５６上に形成された第２の層間絶縁膜７２と、強誘電体キャパシタ５６と薄膜トランジスタ３９０の上部電極とを電気的に接続するための第２の層間絶縁膜７２を貫通するコンタクト層６４と、第２の層間絶縁膜７２上に形成された薄膜トランジスタ３９０と、薄膜トランジスタ３９０上に形成された第１の層間絶縁膜７０とを含む。薄膜トランジスタ３９０は、第３の変形例にかかる有機強誘電体メモリ４００の薄膜トランジスタ３９０と同様の構成である。

このように、メモリセルアレイ１１０の上方に薄膜トランジスタ３９０を形成することによって、薄膜トランジスタ３９０を形成する前に有機強誘電体層５０を形成することができる。これにより、たとえば有機強誘電体層５０の成膜温度が有機半導体層４０の耐熱温度より高い場合に、有機半導体層４０が有機強誘電体層５０の成膜時のアニール処理によって受けるダメージを防止することができる。

有機強誘電体メモリ８００の他の構成については、有機強誘電体メモリ１００と同様であるので、説明を省略する。

３．８．第８の変形例
図１７は、第８の変形例にかかる有機強誘電体メモリ９００を模式的に示す断面図である。有機強誘電体メモリ９００は、複数層のメモリセルアレイ１１０を有する点で、単一層のメモリセルアレイ１１０のみを有する有機強誘電体メモリ１００と異なる。有機強誘電体メモリ９００においては、複数層のメモリセルアレイ１１０が第１の層間絶縁膜７０上に積層されている。この有機強誘電体メモリ９００によれば、同一の平面面積を維持しつつ大容量化を実現することができる。また、上述したように強誘電体キャパシタ５６の形成工程では、例えば全ての層を液相プロセスにより成膜することができるので、極めて容易な製造プロセスで複数層のメモリセルアレイ１１０を積層することができる。

本発明は、上述した実施の形態に限定されるものではなく、種々の変形が可能である。例えば、本発明は、実施の形態で説明した構成と実質的に同一の構成（例えば、機能、方法及び結果が同一の構成、あるいは目的及び結果が同一の構成）を含む。また、本発明は、実施の形態で説明した構成の本質的でない部分を置き換えた構成を含む。また、本発明は、実施の形態で説明した構成と同一の作用効果を奏する構成又は同一の目的を達成することができる構成を含む。また、本発明は、実施の形態で説明した構成に公知技術を付加した構成を含む。

実施の形態にかかる有機強誘電体メモリの製造方法を模式的に示す断面図。 実施の形態にかかる有機強誘電体メモリの製造方法を模式的に示す断面図。 実施の形態にかかる有機強誘電体メモリの製造方法を模式的に示す断面図。 実施の形態にかかる有機強誘電体メモリの製造方法を模式的に示す断面図。 実施の形態にかかる有機強誘電体メモリの製造方法を模式的に示す断面図。 実施の形態にかかる有機強誘電体メモリの製造方法を模式的に示す断面図。 実施の形態にかかる有機強誘電体メモリの製造方法を模式的に示す断面図。 実施の形態にかかる有機強誘電体メモリを模式的に示す断面図。 実施の形態にかかる有機強誘電体メモリを示す回路図。 第１の変形例にかかる有機強誘電体メモリを模式的に示す断面図。 第２の変形例にかかる有機強誘電体メモリを模式的に示す断面図。 第３の変形例にかかる有機強誘電体メモリを模式的に示す断面図。 第４の変形例にかかる有機強誘電体メモリを模式的に示す断面図。 第５の変形例にかかる有機強誘電体メモリを模式的に示す断面図。 第６の変形例にかかる有機強誘電体メモリを模式的に示す断面図。 第７の変形例にかかる有機強誘電体メモリを模式的に示す断面図。 第８の変形例にかかる有機強誘電体メモリを模式的に示す断面図。

符号の説明

１０ 基板、２０ ソース電極、２２ ドレイン電極、４０ 有機半導体層、５０ 有機強誘電体層、５２ 下部電極、５４ 上部電極、５６ 強誘電体キャパシタ、６０ ゲート電極、６２ コンタクト層、７０ 第１の層間絶縁膜、７２ 第２の層間絶縁膜、８０ ゲート絶縁層、９０、１９０、２９０、３９０ 薄膜トランジスタ、１００、２００、３００、４００、５００、６００、７００、９００ 有機強誘電体メモリ

Claims (16)

1. マトリクス型の有機強誘電体メモリであって、
   基板と、該基板上方に形成され、有機半導体層を有する薄膜トランジスタと、
   前記基板上方に形成され、下部電極、有機強誘電体層及び上部電極を有する第１の強誘電体キャパシタと、
   前記第１の強誘電体キャパシタと前記薄膜トランジスタとを電気的に接続するコンタクト層と、
   を含む、有機強誘電体メモリ。
2. 請求項１において、
   前記薄膜トランジスタは、
   前記有機半導体層の下方に形成されたソース電極およびドレイン電極と、
   前記有機半導体層の上方に形成されたゲート絶縁層と、
   前記ゲート絶縁層の上方に形成されたゲート電極と、をさらに有する、有機強誘電体メモリ。
3. 請求項１において、
   前記薄膜トランジスタは、
   前記有機半導体層の上方に形成されたソース電極およびドレイン電極と、
   前記ソース電極および前記ドレイン電極の上方に形成されたゲート絶縁層と、
   前記ゲート絶縁層の上方に形成されたゲート電極と、をさらに有する、有機強誘電体メモリ。
4. 請求項１において、
   前記薄膜トランジスタは、
   基板の上方に形成されたゲート電極と、
   前記ゲート電極の上方に形成されたゲート絶縁層と、
   前記ゲート絶縁層の上方に形成されたソース電極およびドレイン電極と、
   前記ソース電極および前記ドレイン電極の上方に形成された有機半導体層と、を有する、有機強誘電体メモリ。
5. 請求項１において、
   前記薄膜トランジスタは、
   基板の上方に形成されたゲート電極と、
   前記ゲート電極の上方に形成されたゲート絶縁層と、
   前記ゲート絶縁層の上方に形成された有機半導体層と、
   前記有機半導体層の上方に形成されたソース電極およびドレイン電極と、を有する、有機強誘電体メモリ。
6. 請求項１ないし５のいずれかにおいて、
   複数の前記第１の強誘電体キャパシタを含むメモリセルアレイ領域の少なくとも一部は、前記薄膜トランジスタを含む駆動回路領域とオーバーラップして配置されている、有機強誘電体メモリ。
7. 請求項１ないし６のいずれかにおいて、
   前記第１の強誘電体キャパシタの上方に、さらに第２の有強誘電体キャパシタが形成されている、有機強誘電体メモリ。
8. 請求項１ないし７のいずれかにおいて、
   前記上部電極および前記下部電極の少なくとも一方は、導電性有機材料を含む、有機強誘電体メモリ。
9. 請求項１ないし８のいずれかにおいて、
   前記基板は、フレキシブル基板である、有機強誘電体メモリ。
10. （ａ）ソース電極と、ドレイン電極と、有機半導体層と、ゲート絶縁層と、ゲート電極とを有する薄膜トランジスタを形成する工程と、
    （ｂ）前記薄膜トランジスタの上方に層間絶縁膜を形成する工程と、
    （ｃ）前記層間絶縁膜に、前記薄膜トランジスタと電気的に接続するコンタクト層を形成する工程と、
    （ｄ）前記コンタクト層と電気的に接続し、下部電極、有機強誘電体層及び上部電極を有する第１の強誘電体キャパシタを形成する工程と、
    を含む、有機強誘電体メモリの製造方法。
11. （ａ）下部電極と、有機強誘電体層及び上部電極を有する、第１の強誘電体キャパシタを形成する工程と
    （ｂ）前記第１の強誘電体キャパシタの上方に層間絶縁膜を形成する工程と、
    （ｃ）前記層間絶縁膜に、前記第１の強誘電体キャパシタと電気的に接続するコンタクト層を形成する工程と、
    （ｄ）前記コンタクト層と電気的に接続し、ソース電極と、ドレイン電極と、有機半導体層と、ゲート絶縁層と、ゲート電極とを有する薄膜トランジスタを形成する工程と、
    を含む、有機強誘電体メモリの製造方法。
12. 請求項１０または１１において、
    前記ソース電極、ドレイン電極、有機半導体層、ゲート絶縁層、ゲート電極、層間絶縁層、下部電極、有機強誘電体層及び上部電極の少なくとも一つを、液体材料を用いて形成する、有機強誘電体メモリの製造方法。
13. 請求項１０ないし１２のいずれかにおいて、
    前記有機強誘電体層は、ポリ（フッ化ビニリデン／トリフルオロエチレン）、ポリフッ化ビニリデン、（フッ化ビニリデン／トリフルオロエチレン）コオリゴマー、フッ化ビニリデンオリゴマー、および奇数ナイロンのいずれかの有機強誘電体材料を用いて形成される、有機強誘電体メモリの製造方法。
14. 請求項１０ないし１３のいずれかにおいて、
    前記有機半導体層は、フルオレン−チオフェン共重合体を用いて形成される、有機強誘電体メモリの製造方法。
15. 請求項１０ないし１４のいずれかにおいて、
    複数の前記第１の強誘電体キャパシタを含むメモリセルアレイ領域の少なくとも一部を、複数の前記薄膜トランジスタを含む駆動回路領域とオーバーラップするように配置する、有機強誘電体メモリの製造方法。
16. 請求項１０ないし１５のいずれかにおいて、
    前記第１の強誘電体キャパシタの上方に第２の強誘電体キャパシタが形成されている、有機強誘電体メモリの製造方法。

Images