JP2006253277A - Semiconductor device for module, module using the same, and module manufacturing method - Google Patents

Semiconductor device for module, module using the same, and module manufacturing method Download PDF

Info

Publication number
JP2006253277A
JP2006253277A JP2005065257A JP2005065257A JP2006253277A JP 2006253277 A JP2006253277 A JP 2006253277A JP 2005065257 A JP2005065257 A JP 2005065257A JP 2005065257 A JP2005065257 A JP 2005065257A JP 2006253277 A JP2006253277 A JP 2006253277A
Authority
JP
Japan
Prior art keywords
module
semiconductor element
bump
substrate
resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005065257A
Other languages
Japanese (ja)
Inventor
Mikio Nishimura
幹夫 西村
Junichi Kimura
潤一 木村
Motoyoshi Kitagawa
元祥 北川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2005065257A priority Critical patent/JP2006253277A/en
Publication of JP2006253277A publication Critical patent/JP2006253277A/en
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73203Bump and layer connectors
    • H01L2224/73204Bump and layer connectors the bump connector being embedded into the layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92Specific sequence of method steps
    • H01L2224/921Connecting a surface with connectors of different types
    • H01L2224/9212Sequential connecting processes
    • H01L2224/92122Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector

Abstract

<P>PROBLEM TO BE SOLVED: To provide a semiconductor device for module where a less amount of bubbles are generated in the gaps between an electronic component and a substrate. <P>SOLUTION: The semiconductor device for module comprises a first bump arrangement 52a where a plurality of connecting bumps 52 are arranged to have the first gap 53a between the adjacent connecting bumps, and a second bump arrangement 52d where a plurality of connecting bumps 52 are arranged to have the second gap 53b having an aperture area larger than that of the first gaps 53a. Consequently, a less amount of bubbles remains among the gaps. <P>COPYRIGHT: (C)2006,JPO&NCIPI

Description

本発明は、小型化が要求される携帯用電子機器等に用いるモジュール用半導体素子と、これを用いたモジュールならびにその製造方法に関するものである。   The present invention relates to a module semiconductor element used for portable electronic devices and the like that are required to be miniaturized, a module using the same, and a method of manufacturing the same.

以下、従来のモジュール用半導体素子を用いたモジュールの製造方法について図面を用いて説明する。図24は、従来のモジュールの製造フローチャートであり、図25から図27は、従来のモジュールの製造工程におけるモジュールの断面図である。   Hereinafter, a method of manufacturing a module using a conventional module semiconductor element will be described with reference to the drawings. FIG. 24 is a manufacturing flowchart of a conventional module, and FIGS. 25 to 27 are cross-sectional views of the module in the manufacturing process of the conventional module.

図24において、従来のモジュールの製造方法は、基板1にクリームはんだ2を印刷するクリームはんだ印刷工程3と、このクリームはんだ印刷工程3の後で電子部品4を装着する装着工程5と、この装着工程5の後に設けられたリフロー工程6と、このリフロー工程6の後で半導体素子7を装着する半導体装着工程8と、この半導体装着工程8の後で中間材9を注入する中間材注入工程10と、この中間材注入工程10の後に設けられた乾燥工程11とを有していた。   24, the conventional module manufacturing method includes a cream solder printing process 3 for printing the cream solder 2 on the substrate 1, a mounting process 5 for mounting the electronic component 4 after the cream solder printing process 3, and this mounting. A reflow process 6 provided after the process 5, a semiconductor mounting process 8 for mounting the semiconductor element 7 after the reflow process 6, and an intermediate material injection process 10 for injecting the intermediate material 9 after the semiconductor mounting process 8. And a drying step 11 provided after the intermediate material injection step 10.

では、これらの工程について、図24に示した工程の順に詳細に説明する。図25は、従来のモジュール製造方法の装着工程5におけるモジュールの断面図である。図25に示すように、基板1の上面に形成された接続パターン21a上にクリームはんだ2をスクリーン印刷で印刷していた。そして、このクリームはんだ2上に電子部品4を装着し、リフロー工程6で加熱することで、電子部品4を基板1へ接続していた。   Now, these steps will be described in detail in the order of the steps shown in FIG. FIG. 25 is a cross-sectional view of the module in the mounting process 5 of the conventional module manufacturing method. As shown in FIG. 25, the cream solder 2 was printed on the connection pattern 21a formed on the upper surface of the substrate 1 by screen printing. And the electronic component 4 was mounted | worn on this cream solder 2, and the electronic component 4 was connected to the board | substrate 1 by heating by the reflow process 6. FIG.

図26は、従来の半導体素子の装着工程におけるモジュールの断面図である。この半導体素子の装着工程8で基板1上に搭載される半導体素子7には、下面7a側に金バンプ22が配列されたものであり、そしてこの半導体装着工程8においては、金バンプ22が、ランド21bに対応する位置となるように装着される。   FIG. 26 is a cross-sectional view of a module in a conventional semiconductor element mounting process. The semiconductor element 7 mounted on the substrate 1 in this semiconductor element mounting step 8 has gold bumps 22 arranged on the lower surface 7a side. In this semiconductor mounting step 8, the gold bumps 22 are It is mounted so as to be in a position corresponding to the land 21b.

図27は、従来のモジュール製造方法の中間材注入工程におけるモジュールの断面図である。図27に示すように、中間材注入工程10では、ディスペンサ31で半導体素子7と基板1との間に中間材32を注入し、隙間33を埋めていた。そして、乾燥工程11でこれらの中間材32を乾燥させることによって、金バンプ22と半導体素子接続パターン21bとを電気的、機械的に接続していた。   FIG. 27 is a cross-sectional view of the module in the intermediate material injection step of the conventional module manufacturing method. As shown in FIG. 27, in the intermediate material injection step 10, the intermediate material 32 is injected between the semiconductor element 7 and the substrate 1 by the dispenser 31 to fill the gap 33. Then, by drying these intermediate members 32 in the drying step 11, the gold bumps 22 and the semiconductor element connection patterns 21b are electrically and mechanically connected.

なお、この出願の発明に関連する先行技術文献情報としては、例えば、特許文献1や特許文献2あるいは特許文献3などが知られている。
特開2002−93957号公報 特開2003−289128号公報 特開2003−86949号公報
For example, Patent Document 1, Patent Document 2, or Patent Document 3 is known as prior art document information related to the invention of this application.
JP 2002-93957 A JP 2003-289128 A JP 2003-86949 A

しかしながらこのような従来のモジュールの製造方法において、ディスペンサ31によって基板1と半導体素子7との間の隙間33へ中間材32を注入する場合、隙間33が狭いために粘性を有する中間材32は流れが悪くなる。従って、隙間33において、中間材32が充分に流れず、気泡が残留する箇所が発生するという問題を有していた。   However, in such a conventional module manufacturing method, when the intermediate material 32 is injected into the gap 33 between the substrate 1 and the semiconductor element 7 by the dispenser 31, the viscous intermediate material 32 flows because the gap 33 is narrow. Becomes worse. Therefore, in the gap 33, the intermediate material 32 does not sufficiently flow, and there is a problem that a portion where bubbles remain is generated.

そこで本発明は、この問題を解決したもので、電子部品と基板との間の隙間に、気泡が発生することが少ないモジュールを実現できるモジュール用半導体素子を提供することを目的としたものである。   Therefore, the present invention has been made to solve this problem, and an object of the present invention is to provide a module semiconductor element that can realize a module in which bubbles are not generated in a gap between an electronic component and a substrate. .

この目的を達成するために本発明のモジュール用半導体素子は、半導体素子に2種類の大きさの隙間を有するように接続バンプの列を配列したものである。   In order to achieve this object, the module semiconductor element of the present invention is an array of connection bumps arranged so as to have two kinds of gaps in the semiconductor element.

以上のように本発明のモジュール用半導体をモジュールへ用いた場合、モジュール用半導体には、第1の隙間を設けて前記接続バンプを配列した第1のバンプ配列部と、この第1のバンプ配列部よりも大きな第2の隙間を設けて前記接続バンプを配列した第2のバンプ配列部とを設けているので、隙間には気泡が残留することが少ないモジュール用半導体素子を提供することができる。   As described above, when the module semiconductor of the present invention is used for a module, the module semiconductor has a first bump arrangement portion in which the connection bumps are arranged with a first gap, and the first bump arrangement. Since the second bump arrangement portion in which the connection bumps are arranged is provided with a second gap larger than the portion, it is possible to provide a module semiconductor element in which bubbles do not remain in the gap. .

(実施の形態1)
以下、本発明の実施の形態1について、図面を用いて説明する。なお、本実施の形態図1において、従来のものと同じものについては同じ番号とし、その説明は簡略化している。なお、本実施の形態におけるモジュールの製造フローチャートは、図24に示した従来のモジュールの製造フローチャートと同じであるので、これらの各工程について、図24に示した工程の順に詳細に説明する。図24に示すように、クリームはんだ印刷工程3と、このクリームはんだ印刷工程3の後で部品4を装着する装着工程5と、この装着工程5の後で半田付けするリフロー工程6と、このリフロー工程6の後で本実施の形態における半導体素子51を装着する半導体装着工程8と、この半導体素子装着工程8の後で半導体素子51と基板1との間の隙間53へ樹脂32を流し込む中間材注入工程10と、この中間材注入工程10の後で樹脂32を硬化させる硬化工程11とから構成される。
(Embodiment 1)
Embodiment 1 of the present invention will be described below with reference to the drawings. In FIG. 1 of the present embodiment, the same components as those in the prior art are designated by the same reference numerals, and the description thereof is simplified. Since the module manufacturing flowchart in the present embodiment is the same as the conventional module manufacturing flowchart shown in FIG. 24, each of these steps will be described in detail in the order of the steps shown in FIG. As shown in FIG. 24, the cream solder printing process 3, the mounting process 5 for mounting the component 4 after the cream solder printing process 3, the reflow process 6 for soldering after the mounting process 5, and the reflow A semiconductor mounting step 8 for mounting the semiconductor element 51 in the present embodiment after the step 6 and an intermediate material for pouring the resin 32 into the gap 53 between the semiconductor element 51 and the substrate 1 after the semiconductor element mounting step 8 The injection process 10 and the curing process 11 for curing the resin 32 after the intermediate material injection process 10 are configured.

図2は、本実施の形態1におけるモジュール用半導体素子を用いたモジュールの装着工程における断面図である。図2に示すように、基板1の上面に形成された接続パターン21a上にクリームはんだ2をスクリーン印刷で印刷する。そして、クリームはんだ2の上に、電子部品4を装着し、リフロー工程6で加熱し、電子部品4を基板1へ接続する。   FIG. 2 is a cross-sectional view of a module mounting process using the module semiconductor element according to the first embodiment. As shown in FIG. 2, the cream solder 2 is printed on the connection pattern 21a formed on the upper surface of the substrate 1 by screen printing. Then, the electronic component 4 is mounted on the cream solder 2 and heated in the reflow process 6 to connect the electronic component 4 to the substrate 1.

図3は、本実施の形態1の半導体素子装着工程におけるモジュールの断面図である。図3において、51は、装着工程8で基板1上に搭載される半導体素子(モジュール用半導体素子の一例として用いた)である。   FIG. 3 is a cross-sectional view of the module in the semiconductor element mounting step of the first embodiment. In FIG. 3, 51 is a semiconductor element (used as an example of a module semiconductor element) mounted on the substrate 1 in the mounting step 8.

ここでまず本実施の形態で用いる半導体素子51(モジュール用半導体素子の一例として用いた)について説明する。この半導体素子51の下面51a側には、半導体回路(図示せず)に接続された電極(図示せず)が16箇所(4×4列)設けられている。これらの電極全てには、金バンプ(接続バンプの一例として用いた)52a、52b、52c、52dが接続されている。これらの金バンプ52a、52b、52c、52dは、図3に示すように4列に並んで配列される。そしてこの半導体装着工程8では、これら金バンプ52は、基板1上に設けられたランド21bと対応する位置に装着される。   First, the semiconductor element 51 (used as an example of a module semiconductor element) used in this embodiment will be described. On the lower surface 51 a side of the semiconductor element 51, 16 electrodes (not shown) connected to a semiconductor circuit (not shown) are provided (4 × 4 rows). Gold bumps (used as an example of connection bumps) 52a, 52b, 52c, and 52d are connected to all of these electrodes. These gold bumps 52a, 52b, 52c, and 52d are arranged in four rows as shown in FIG. In the semiconductor mounting step 8, these gold bumps 52 are mounted at positions corresponding to the lands 21b provided on the substrate 1.

このとき、本実施の形態1における半導体素子51は、基板1に対して傾斜した状態とする。そのために、金バンプ52a(第1のバンプ配列部の一例として用いた)から金バンプ52d(第2のバンプ配列部の一例として用いた)方向へ向かうに従って、金バンプの大きさを大きくしている。これにより、半導体素子51は、基板1に対して傾斜して装着されることとなる。   At this time, the semiconductor element 51 in the first embodiment is inclined with respect to the substrate 1. Therefore, the size of the gold bumps is increased from the gold bump 52a (used as an example of the first bump array portion) toward the gold bump 52d (used as an example of the second bump array portion). Yes. As a result, the semiconductor element 51 is mounted to be inclined with respect to the substrate 1.

ここで、最も大きな金バンプ52dは、半導体素子51の外周近傍に設けることが重要となる、つまり外周部の金バンプ52を最も大きくすることで、半導体素子51は、傾斜した状態で安定して基板1に装着される。   Here, it is important to provide the largest gold bump 52d in the vicinity of the outer periphery of the semiconductor element 51. That is, by making the gold bump 52 in the outer peripheral portion the largest, the semiconductor element 51 can be stably in an inclined state. Mounted on the substrate 1.

なお、本実施の形態1において、基板1に対する半導体素子51の傾斜角は、約6度となるようにしている。そのために、本実施の形態1における半導体素子51のサイズが、15mm角の大きさであるので、金バンプ52dの高さは、金バンプ52aに比べ約100μm大きな高さの金バンプを用いている。   In the first embodiment, the inclination angle of the semiconductor element 51 with respect to the substrate 1 is set to about 6 degrees. Therefore, since the size of the semiconductor element 51 in the first embodiment is 15 mm square, the height of the gold bump 52d is about 100 μm larger than that of the gold bump 52a. .

図4は、実施の形態1の中間材注入工程におけるモジュールの要部拡大図であり、図1は同、注入工程におけるモジュールの断面図である。図1、図5において、まず中間材注入工程10では、ディスペンサ31などによって、半導体素子7と基板1との間に中間材32を注入し、半導体素子7と基板1間の隙間53(図3)を埋める。   FIG. 4 is an enlarged view of a main part of the module in the intermediate material injecting step of Embodiment 1, and FIG. 1 is a cross-sectional view of the module in the injecting step. 1 and 5, first, in the intermediate material injection step 10, an intermediate material 32 is injected between the semiconductor element 7 and the substrate 1 by a dispenser 31 or the like, and a gap 53 between the semiconductor element 7 and the substrate 1 (FIG. 3). )

ここで中間材32の注入は、金バンプ52d側から行うことが重要である。これにより、金バンプ52d側から金バンプ52aに向かって隙間103は徐々に小さくなるので、隙間53は、漸次縮小管として考えることができる。従って樹脂32は漸次縮小管を流れる粘性流体と考えれば良く、隙間53に注入される中間材32の圧力損失は小さくなる。従って、中間材32は、隙間53へしっかりと注入される。   Here, it is important to inject the intermediate material 32 from the gold bump 52d side. As a result, the gap 103 gradually decreases from the gold bump 52d side toward the gold bump 52a, so that the gap 53 can be considered as a gradually reduced tube. Accordingly, the resin 32 may be considered as a viscous fluid that gradually flows through the reduction tube, and the pressure loss of the intermediate member 32 injected into the gap 53 is reduced. Accordingly, the intermediate material 32 is firmly injected into the gap 53.

そして、図1に示すように、乾燥工程11でこれらの中間材32を硬化させることによって、中間材層54(樹脂流動埋設部の一例として用いた)を形成し、金バンプ52a、52b、52c、52dと接続パターン21bとを電気的、機械的に接続する。   Then, as shown in FIG. 1, by curing these intermediate materials 32 in the drying step 11, an intermediate material layer 54 (used as an example of a resin flow buried portion) is formed, and gold bumps 52a, 52b, 52c are formed. , 52d and the connection pattern 21b are electrically and mechanically connected.

なお本実施の形態1においては、半導体素子51と基板1との間にのみ中間材を注入したが、これは、電子部品4と基板1との間にも中間材を注入しても良い。   In the first embodiment, the intermediate material is injected only between the semiconductor element 51 and the substrate 1. However, the intermediate material may also be injected between the electronic component 4 and the substrate 1.

以上の構成のように、本実施の形態1における半導体素子51は、金バンプ52aに比べ金バンプ52dの大きさを大きくすることによって、半導体素子51が基板1に対して傾斜して装着する。これにより、金バンプ列52a側における隙間53a(第1の隙間の一例として用いた)に比べて、金バンプ52d側の隙間53b(第2の隙間の一例として用いた)が大きくなるので、金バンプ102d側において中間材が隙間53a、53b、53cへ流れ易くなる。これにより、隙間53a、53b、53cにおいて、中間材層54中に気泡が残留することを少なくできる。   As described above, the semiconductor element 51 according to the first embodiment is mounted with the semiconductor element 51 inclined with respect to the substrate 1 by increasing the size of the gold bump 52d as compared with the gold bump 52a. As a result, the gap 53b (used as an example of the second gap) on the gold bump 52d side becomes larger than the gap 53a (used as an example of the first gap) on the gold bump row 52a side. On the bump 102d side, the intermediate material easily flows into the gaps 53a, 53b, and 53c. Thereby, bubbles can be reduced from remaining in the intermediate material layer 54 in the gaps 53a, 53b, and 53c.

さらに、半導体素子51は基板1に対して傾斜して装着されるので、中間材の注入時に発生した隙間53a、53b、53cの気泡は、下面51aの傾斜に沿って移動し、気泡が抜け易くなるという効果もある。   Further, since the semiconductor element 51 is mounted to be inclined with respect to the substrate 1, the bubbles in the gaps 53a, 53b, 53c generated during the injection of the intermediate material move along the inclination of the lower surface 51a, and the bubbles are easily removed. There is also an effect of becoming.

(実施の形態2)
以下、本発明の実施の形態2について、図面を用いて説明する。図5は、本発明の実施の形態におけるモジュールの製造方法のフローチャートであり、図6は、同モジュールの断面図であり、図7から図18は、本実施の形態のモジュールの製造方法における各工程の詳細図である。なお、図7から図18において、従来や実施の形態1と同じものは、同じ番号を用い、それらの説明は簡略化してある。
(Embodiment 2)
Hereinafter, Embodiment 2 of the present invention will be described with reference to the drawings. FIG. 5 is a flowchart of the module manufacturing method according to the embodiment of the present invention, FIG. 6 is a cross-sectional view of the module, and FIGS. 7 to 18 are diagrams illustrating the module manufacturing method according to the present embodiment. It is detail drawing of a process. 7 to 18, the same reference numerals are used for the same components as those in the prior art and the first embodiment, and the description thereof is simplified.

まず図6を用いて本実施の形態におけるモジュールの構成を説明する。図6において、101は熱硬化性の樹脂多層基板である。そして、この層内はインナービア(図示せず)で各層間が接続されている。また、各層の上面には銅箔パターン(図示せず)が敷設され、各電子回路を形成している。   First, the configuration of the module in the present embodiment will be described with reference to FIG. In FIG. 6, reference numeral 101 denotes a thermosetting resin multilayer substrate. The layers are connected to each other by inner vias (not shown). Also, a copper foil pattern (not shown) is laid on the upper surface of each layer to form each electronic circuit.

そして、この基板101の上面には、ランドパターン104a、104b、104c、104dが形成されている。そして、基板101の上面に載置された半導体素子105の電極(図示せず)は、夫々バンプ列102a、102b、102c(第1のバンプ配列部の一例として用いた)を介して、ランドパターン104a、104b、104cに接続される。なお、半導体素子105の外周端の近傍にはバンプ列102d(第2のバンプ配列部の一例として用いた)を有している。そして、バンプ列102a、102b、102cからバンプ列102dに向かって基板101と半導体素子105との間の間隔が順次大きくなるように半導体素子105は傾斜した状態で基板101へ装着されている。なお、抵抗106とランドパターン104dとの間も、はんだ107で接続されている。   Land patterns 104a, 104b, 104c, and 104d are formed on the upper surface of the substrate 101. The electrodes (not shown) of the semiconductor element 105 placed on the upper surface of the substrate 101 are land patterns via bump rows 102a, 102b, and 102c (used as an example of the first bump array portion), respectively. 104a, 104b, 104c are connected. A bump row 102d (used as an example of a second bump array portion) is provided near the outer peripheral edge of the semiconductor element 105. The semiconductor element 105 is mounted on the substrate 101 in an inclined state so that the distance between the substrate 101 and the semiconductor element 105 gradually increases from the bump row 102a, 102b, 102c toward the bump row 102d. The resistor 106 and the land pattern 104d are also connected by solder 107.

ここで、本実施の形態2においては、ランドパターン104aと104cとは電気的に独立した端子である。そして、ランドパターン104b(短絡阻止手段の一例として用いた)は、ランドパターン104aと104cとの間に設けられたランドであり、グランドパターン104aと共にグランドへ接続されたものである。   Here, in the second embodiment, the land patterns 104a and 104c are electrically independent terminals. The land pattern 104b (used as an example of a short-circuit prevention means) is a land provided between the land patterns 104a and 104c, and is connected to the ground together with the ground pattern 104a.

そして、このはんだ107、バンプ102a、102b、102c、102dは、全て錫・銀・銅系を用いた鉛フリーはんだを用いている。これは有害な物質を含まず、環境へ悪影響を与えないためである。また、バンプ102dの融点は、バンプ102a、102b、102cの融点よりも高いものを用いている。   The solder 107 and the bumps 102a, 102b, 102c, and 102d are all made of lead-free solder using tin / silver / copper. This is because it does not contain harmful substances and does not adversely affect the environment. The melting point of the bump 102d is higher than that of the bumps 102a, 102b, and 102c.

108は、基板101と銅箔パターン109との間に挟まれた熱硬化性の樹脂であり、この樹脂108内に半導体素子105や抵抗106が埋設された状態となっている。   Reference numeral 108 denotes a thermosetting resin sandwiched between the substrate 101 and the copper foil pattern 109. The semiconductor element 105 and the resistor 106 are embedded in the resin 108.

次に、本実施の形態2におけるモジュールの製造方法における各工程について、図5に示す工程の順に図7から図18を用いて説明する。図5は本実施の形態2におけるモジュールの製造フローチャートであり、図7は、フラックス塗布工程におけるモジュールの断面図である。図5、図7において、111は、フラックス塗布工程である。このフラックス塗布工程111では、半導体素子105(図9に示す)を装着するためのランドパターン104a、104b、104c上に、メタルスクリーン(図示せず)によってフラックス112を印刷する。   Next, each step in the method for manufacturing a module according to the second embodiment will be described with reference to FIGS. 7 to 18 in the order of steps shown in FIG. FIG. 5 is a manufacturing flowchart of the module according to the second embodiment, and FIG. 7 is a cross-sectional view of the module in the flux application process. 5 and 7, reference numeral 111 denotes a flux application process. In the flux application step 111, the flux 112 is printed by a metal screen (not shown) on the land patterns 104a, 104b, 104c for mounting the semiconductor element 105 (shown in FIG. 9).

図8は、本実施の形態1におけるクリームはんだ印刷工程におけるモジュールの断面図である。図5、図8において、113は、フラックス塗布工程111の後に設けられたクリームはんだ印刷工程である。このクリームはんだ印刷工程113では、抵抗106(図9に示す)を装着するためのランドパターン104d上にスクリーン131を用いて、クリームはんだ2(接続固定材の一例として用いた)を印刷する。なお、このスクリーンはステンレス製のメタルスクリーンを用い、このスクリーン131には、フラックス112が塗布された位置に凹部122を形成してある。そしてこの凹部122は、クリームはんだ2印刷時に、フラックス112がスクリーン131に付着することを防ぐものである。   FIG. 8 is a cross-sectional view of the module in the cream solder printing process according to the first embodiment. 5 and 8, 113 is a cream solder printing process provided after the flux application process 111. In this cream solder printing step 113, the cream solder 2 (used as an example of a connection fixing material) is printed on the land pattern 104d for mounting the resistor 106 (shown in FIG. 9) using the screen 131. The screen uses a stainless steel metal screen, and the screen 131 is formed with a recess 122 at a position where the flux 112 is applied. And this recessed part 122 prevents that the flux 112 adheres to the screen 131 at the time of cream solder 2 printing.

図9は、本実施の形態2の装着工程におけるモジュールの断面図である。図5、図9において、114はクリームはんだ印刷工程の後に設けられた電子部品装着工程であり、この電子部品装着工程114では、半導体素子105や抵抗106などが、自動実装機によって基板101の所定位置に装着される。なお、この半導体素子105には、4×4列の計16個のはんだバンプ102a、102b、102c、102dの高さが、全て略同じ高さとなるように、略同じ大きさのバンプを装着している。   FIG. 9 is a cross-sectional view of the module in the mounting process of the second embodiment. In FIGS. 5 and 9, reference numeral 114 denotes an electronic component mounting process provided after the cream solder printing process. In this electronic component mounting process 114, the semiconductor element 105, the resistor 106, etc. Mounted in position. The semiconductor element 105 is provided with bumps having substantially the same size so that the total of 16 solder bumps 102a, 102b, 102c, and 102d in 4 × 4 rows are substantially the same height. ing.

図10は、本実施の形態1のリフロー工程におけるモジュールの断面図である。図5、図10において、115は電子部品装着工程の後に設けられたリフロー工程であり、このリフロー工程115における温度をクリームはんだ2やバンプ102a、102b、102cを融点温度よりも高くしている。これによって、クリームはんだ2やバンプ102a、102b、102cを溶融させて、抵抗106とランドパターン104d、半導体素子105のバンプ102a、102b、102cとランドパターン104a、104b、104cとを夫々はんだ付け固定している。   FIG. 10 is a cross-sectional view of the module in the reflow process of the first embodiment. 5 and 10, reference numeral 115 denotes a reflow process provided after the electronic component mounting process. The temperature in the reflow process 115 is set so that the cream solder 2 and the bumps 102a, 102b, and 102c are higher than the melting point temperature. As a result, the cream solder 2 and the bumps 102a, 102b, and 102c are melted, and the resistor 106 and the land pattern 104d, and the bumps 102a, 102b, and 102c of the semiconductor element 105 and the land patterns 104a, 104b, and 104c are fixed by soldering. ing.

ここで、リフロー工程115の温度は、バンプ102a、102b、102cの融点以上であり、かつバンプ102dの融点より低くすることが重要である。つまり、リフロー工程115の温度に対し、バンプ102bの融点を高くすることによって、リフロー工程115においてバンプ102bは溶融しない。これにより、バンプ102a、102b、102cは溶け、バンプ102dのみ溶けないので、半導体素子105は基板101に対して傾斜して装着されることとなる。   Here, it is important that the temperature of the reflow process 115 is equal to or higher than the melting point of the bumps 102a, 102b, and 102c and lower than the melting point of the bump 102d. In other words, by increasing the melting point of the bump 102b with respect to the temperature of the reflow process 115, the bump 102b is not melted in the reflow process 115. As a result, the bumps 102a, 102b, and 102c are melted, and only the bump 102d is not melted. Therefore, the semiconductor element 105 is mounted with an inclination to the substrate 101.

なお、本実施の形態1においては、このリフロー工程115は窒素雰囲気で行っている。これによって、基板101の表面の酸化を抑えることができ、基板101とプリプレグ141(図11に示す)との密着性を良くしている。   In the first embodiment, the reflow process 115 is performed in a nitrogen atmosphere. Thereby, the oxidation of the surface of the substrate 101 can be suppressed, and the adhesion between the substrate 101 and the prepreg 141 (shown in FIG. 11) is improved.

また、このリフロー工程115の後に洗浄工程(図示せず)で洗浄し、フラックス112の残渣やはんだボールなどを清浄化している。さらに、O2アッシャー処理や、シランカップリング処理などを行うとさらに良い。これは、これらの表面改質処理によって、基板101とプリプレグとの密着性を向上させることができるためである。 Further, after the reflow process 115, cleaning is performed in a cleaning process (not shown) to clean the residue of the flux 112, solder balls, and the like. Further, it is better to perform O 2 asher treatment, silane coupling treatment, or the like. This is because the adhesion between the substrate 101 and the prepreg can be improved by these surface modification treatments.

図11は、本実施の形態1のプリプレグ積層工程におけるモジュールの断面図である。図5、図11において、116はリフロー工程の後に設けられたプリプレグ積層工程である。このプリプレグ積層工程116では、基板101上に孔付プリプレグ141(シートの一例として用いた)を積層する工程であり、この孔付プリプレグ141は、孔加工工程117で、プリプレグ141に予め半導体素子105が挿入される孔146と、抵抗106が挿入される孔142とが加工されたものを用いる。なお、本実施の形態2におけるプリプレグ141は、ガラス不織布に熱硬化性樹脂を含浸させ、乾燥させたものである。本実施の形態2においては、熱硬化性樹脂としてエポキシ樹脂を用いているが、これは、フェノールなど他の熱硬化性樹脂を用いても良い。また、本実施の形態においては、ガラス不織布を用いたが、これはガラス織布であるとか、他のアラミド樹脂などの樹脂系繊維などによる布を用いても良い。   FIG. 11 is a cross-sectional view of the module in the prepreg lamination step of the first embodiment. 5 and 11, reference numeral 116 denotes a prepreg lamination step provided after the reflow step. This prepreg laminating step 116 is a step of laminating a prepreg 141 with a hole (used as an example of a sheet) on the substrate 101, and the prepreg 141 with a hole is preliminarily formed on the prepreg 141 in the semiconductor element 105 in the hole processing step 117. The hole 146 into which the resistor 106 is inserted and the hole 142 into which the resistor 106 is inserted are processed. In addition, the prepreg 141 in the second embodiment is obtained by impregnating a glass nonwoven fabric with a thermosetting resin and drying it. In the second embodiment, an epoxy resin is used as the thermosetting resin, but other thermosetting resins such as phenol may be used. In the present embodiment, a glass nonwoven fabric is used. However, this may be a glass woven fabric, or a fabric made of other resin fibers such as an aramid resin.

ここで、孔146と半導体素子105の外周との間には、空隙143を設けている。従って、半導体素子105が装着された基板101に孔付プリプレグ141を容易に積層することができる。また、同様に、孔142と抵抗106の外周との間にも空隙144が設けられているので、抵抗106が装着された基板101に、孔付プリプレグ141を容易に積層することができる。   Here, a gap 143 is provided between the hole 146 and the outer periphery of the semiconductor element 105. Therefore, the prepreg 141 with a hole can be easily laminated on the substrate 101 on which the semiconductor element 105 is mounted. Similarly, since the gap 144 is also provided between the hole 142 and the outer periphery of the resistor 106, the prepreg 141 with a hole can be easily laminated on the substrate 101 on which the resistor 106 is mounted.

また、半導体素子105や抵抗106はリフローはんだ付けによって装着されるので、クリームはんだ2やバンプ102a、102b、102cの溶融によるセルフアライメント効果で、位置精度良く所定の位置へ装着される。つまり、半導体素子105や抵抗106の位置精度が良好であるので、空隙143、144を小さくすることができる。従って、エポキシ樹脂が隙間156、157へ流入しやすくできる。なお、本実施の形態1において、空隙143における半導体素子105の側面方向の空隙143aは、約0.4mmである。空隙144における抵抗106の側面方向の空隙144aは、約0.2mmとしている。これにより、空隙143a、144aを有しているので、たとえ半導体素子105や抵抗106の装着位置が、所定の位置よりもずれて装着されたとしても容易にプリプレグを積層することができる。   Further, since the semiconductor element 105 and the resistor 106 are mounted by reflow soldering, they are mounted at predetermined positions with high positional accuracy by the self-alignment effect due to the melting of the cream solder 2 and the bumps 102a, 102b, and 102c. That is, since the positional accuracy of the semiconductor element 105 and the resistor 106 is good, the gaps 143 and 144 can be reduced. Accordingly, the epoxy resin can easily flow into the gaps 156 and 157. In the first embodiment, the gap 143a in the side surface direction of the semiconductor element 105 in the gap 143 is about 0.4 mm. The gap 144a in the lateral direction of the resistor 106 in the gap 144 is about 0.2 mm. Thus, since the gaps 143a and 144a are provided, the prepreg can be easily stacked even if the mounting positions of the semiconductor element 105 and the resistor 106 are shifted from the predetermined positions.

本実施の形態1においては、基板101の上面に厚さ0.2mmのプリプレグ141a〜141fの6枚からなるプリプレグ141がこの順に積層されている。プリプレグ141aから141dまでの4枚のシートには、半導体素子105が挿入される孔146と、抵抗106が挿入される孔142とが形成されている。また、プリプレグ141eには抵抗106が挿入される孔142だけが設けられており、半導体素子105が挿入される孔146は設けられていない。即ち、電子部品の高さに応じた孔を設ける訳である。なおこの場合、半導体素子105や抵抗106の上方にも空隙143b、144bを設けておくと良い。これは、後述する一体化工程118で加えられる圧縮圧力により、半導体素子105や抵抗106が、破壊しないようにするためである。つまりこれは、エポキシ樹脂108が軟化する前に、半導体素子105や抵抗106へ圧縮圧力がかかることを防ぐものである。   In the first embodiment, six prepregs 141 a to 141 f having a thickness of 0.2 mm are stacked in this order on the upper surface of the substrate 101. In the four sheets from the prepregs 141a to 141d, a hole 146 into which the semiconductor element 105 is inserted and a hole 142 into which the resistor 106 is inserted are formed. The prepreg 141e is provided with only the hole 142 into which the resistor 106 is inserted, and is not provided with the hole 146 into which the semiconductor element 105 is inserted. That is, a hole corresponding to the height of the electronic component is provided. In this case, it is preferable to provide gaps 143b and 144b above the semiconductor element 105 and the resistor 106. This is to prevent the semiconductor element 105 and the resistor 106 from being destroyed by the compression pressure applied in the integration step 118 described later. That is, this prevents the compression pressure from being applied to the semiconductor element 105 and the resistor 106 before the epoxy resin 108 is softened.

そして、プリプレグ141eの上面には孔146、142ともに形成されていないプリプレグ141fが載置され、さらにこのプリプレグ141fの上面全体に銅箔145が設けられる。   A prepreg 141f in which neither of the holes 146 and 142 is formed is placed on the upper surface of the prepreg 141e, and a copper foil 145 is provided on the entire upper surface of the prepreg 141f.

118(図5に示す)は、プリプレグ積層工程で積層された基板101とプリプレグ141と銅箔145とを、はんだ107が溶融しない程度の温度で加熱圧着し、一体化する一体化工程である。以下にこの一体化工程118について、図5に示す工程の順で説明をする。   Reference numeral 118 (shown in FIG. 5) denotes an integration process in which the substrate 101, the prepreg 141, and the copper foil 145 laminated in the prepreg lamination process are heat-pressed and integrated at a temperature at which the solder 107 does not melt. Hereinafter, the integration step 118 will be described in the order shown in FIG.

図12は、本実施の形態2の一体化工程における一体化手段の断面図であり、図12を用いて、この一体化手段について詳細に説明する。151、152はプラテン(圧縮手段の一例として用いた)であり、このプラテン152側に基板101が搭載される。そしてこれらプラテン151、152と、伸縮壁153とで密封容器154(密閉手段の一例として用いた)が構成される。そして、この密封容器154には吸引機(図示せず)が接続されている。本実施の形態1においては、プラテン152の外周部近傍に設けられた孔155から密封容器154内の空気を吸引する。160は、プラテン151、152内に埋め込まれたヒータであり、このヒータによってプリプレグ141を加熱する。   FIG. 12 is a cross-sectional view of the integration means in the integration process of the second embodiment. The integration means will be described in detail with reference to FIG. Reference numerals 151 and 152 denote platens (used as an example of compression means), and the substrate 101 is mounted on the platen 152 side. The platens 151 and 152 and the stretchable wall 153 constitute a sealed container 154 (used as an example of a sealing means). A suction machine (not shown) is connected to the sealed container 154. In the first embodiment, the air in the sealed container 154 is sucked from the hole 155 provided in the vicinity of the outer peripheral portion of the platen 152. Reference numeral 160 denotes a heater embedded in the platens 151 and 152, and the prepreg 141 is heated by the heater.

162は、サーボモータであり、プラテン152を応答性良く駆動するために用いている。そしてさらに、サーボモータ162とプラテン152との間には、減速機構163が挿入され、回転運動を往復運動へと変換するとともに、サーボモータ162の回転を減速している。なお、本実施の形態1における減速機構163にはボールナット軸受けを用いているので、プラテン152の位置を精密に制御できる。   Reference numeral 162 denotes a servo motor which is used to drive the platen 152 with high responsiveness. Further, a speed reduction mechanism 163 is inserted between the servo motor 162 and the platen 152 to convert the rotary motion into a reciprocating motion and to reduce the rotation of the servo motor 162. Since the speed reduction mechanism 163 in the first embodiment uses a ball nut bearing, the position of the platen 152 can be precisely controlled.

プラテン151、152には温度センサと、圧力センサと、位置センサ(図示せず)とを設け、これらセンサの出力と、メモリ(図示せず)とが、制御回路(図示せず)の入力へ接続されている。そして、この制御回路の出力はサーボモータ162の入力、ヒータ160の入力と、吸引機へ接続され、それらの動作を制御している。なお、この制御回路には、クロックタイマの出力が接続されており、一体化工程118における時間の管理も行っている。また、本実施の形態1においては、エポキシ樹脂108は温度によって粘度が変化するため、このエポキシ樹脂108の粘度を温度に置き換えて管理している。さらに、メモリには、一体化工程におけるセンサ出力に対する判定条件をデータとして格納し、制御回路はこれらのデータと各センサからの出力とを比較・判定し、ヒータ160やサーボモータ162あるいは吸引機などを制御している。   The platens 151 and 152 are provided with a temperature sensor, a pressure sensor, and a position sensor (not shown), and outputs from these sensors and a memory (not shown) are input to a control circuit (not shown). It is connected. The output of this control circuit is connected to the input of the servo motor 162, the input of the heater 160, and the suction machine, and controls their operations. The control circuit is connected to the output of the clock timer, and also manages the time in the integration step 118. In the first embodiment, since the viscosity of the epoxy resin 108 changes depending on the temperature, the viscosity of the epoxy resin 108 is managed by replacing it with the temperature. Further, the memory stores determination conditions for the sensor output in the integration process as data, and the control circuit compares and determines these data and the output from each sensor, and the heater 160, servo motor 162, suction machine, etc. Is controlling.

では、次にこのようにして構成された一体化手段を用いた一体化工程について詳細に説明する。図13は、本実施の形態1の真空化工程における一体化手段の断面図である。図5、図12、図13において、119は、プリプレグ積層工程の後に設けられた真空化工程である。この真空化工程119において、プリプレグ積層工程116でプリプレグ141が基板101上に積層されたモジュールを、プラテン151、152と、伸縮壁153によって構成された密封容器154内に収納する。なお、本実施の形態1において、プラテン151側は固定であり、プラテン152側が可動するものである。   Next, an integration process using the integration means configured as described above will be described in detail. FIG. 13 is a cross-sectional view of the integration means in the vacuuming process of the first embodiment. 5, 12, and 13, reference numeral 119 denotes a vacuuming process provided after the prepreg lamination process. In this evacuation step 119, the module in which the prepreg 141 is laminated on the substrate 101 in the prepreg lamination step 116 is accommodated in a sealed container 154 constituted by the platens 151 and 152 and the stretchable wall 153. In the first embodiment, the platen 151 side is fixed and the platen 152 side is movable.

そして、吸引機によって、孔155から密封容器154内の空気を抜き取り、密封容器154内を略真空状態にする。このとき、孔146、142内を略真空とすることが重要である。これは、孔146、142内を真空とすることで、後述する強制流入工程122で、プリプレグ141中のエポキシ樹脂108を、空隙143、144や、基板101と半導体素子105との間の狭い隙間156であるとか、基板101と抵抗106間の狭い隙間157などへ確実に充填するためである。本実施の形態における隙間156は、約40μmから約350μmの寸法であり、隙間157は約10μmから約40μmであり、空隙143や空隙144に比べて非常に小さいものである。   Then, the air in the sealed container 154 is extracted from the hole 155 by a suction device, and the inside of the sealed container 154 is brought into a substantially vacuum state. At this time, it is important to make the inside of the holes 146 and 142 substantially vacuum. This is because the holes 146 and 142 are evacuated, and the epoxy resin 108 in the prepreg 141 is removed from the gaps 143 and 144 and the narrow gap between the substrate 101 and the semiconductor element 105 in the forced inflow step 122 described later. This is because it is surely filled into the narrow gap 157 between the substrate 101 and the resistor 106. The gap 156 in this embodiment has a size of about 40 μm to about 350 μm, and the gap 157 is about 10 μm to about 40 μm, which is very small compared to the gap 143 and the gap 144.

なお、本実施の形態においては説明の便宜上、半導体素子105を1個、抵抗106を2個のみ装着したものを用いて説明している。しかし、実際にはさらに多くの電子部品が基板101上に装着される。また、モジュールの生産性を考慮すると、基板101のサイズは大きい方が望ましい。従って、実際にはもっと多くの箇所に空隙143、144や隙間156、157を有することとなる訳である。そこで真空化工程119においては、これら数多くの空隙143、144や隙間156、157に存在する空気を吸引することが重要と成る。   In the present embodiment, for convenience of explanation, the description is made using one semiconductor element 105 and only two resistors 106 mounted. However, more electronic components are actually mounted on the substrate 101. In consideration of module productivity, it is desirable that the size of the substrate 101 be large. Therefore, in reality, the gaps 143 and 144 and the gaps 156 and 157 are provided in more places. Therefore, in the evacuation step 119, it is important to suck in the air existing in the numerous gaps 143 and 144 and the gaps 156 and 157.

従って、本実施の形態1におけるプリプレグ141は、常温において粘性を有していないものを複数枚用いる。そして、真空化工程119を、軟化工程120の前に設けることでプリプレグ141に粘性が生じ、プリプレグ141同士やプリプレグ141と基板101との間が粘着しないようにしている。つまり、プリプレグ141に粘性が生じるまでに真空化工程119を完了する訳である。これにより、各プリプレグ141同士の間や、プリプレグ141と基板101との間の隙間などから、空気を抜き、空隙143、144や隙間156、157を略真空にすることができる。   Accordingly, a plurality of prepregs 141 that are not viscous at room temperature are used in the first embodiment. Further, by providing the evacuation step 119 before the softening step 120, viscosity is generated in the prepreg 141 so that the prepregs 141 or between the prepreg 141 and the substrate 101 does not stick. That is, the vacuuming step 119 is completed before the prepreg 141 becomes viscous. Thereby, air can be extracted from between the prepregs 141 or between the prepreg 141 and the substrate 101, and the gaps 143, 144 and the gaps 156, 157 can be substantially vacuumed.

本実施の形態においては、密封容器154内の圧力が低下するに従って、伸縮壁153が縮まり、図12に示すように、プラテン152が矢印A方向へと持ち上げられる。そして、図13に示すように、基板101と積層されたプリプレグ141と銅箔145とは完全にプラテン151とプラテン152との間に挟まれて保持される。このとき密封容器154内は、略真空となり、プリプレグ141には、約0.2MPaの負圧がかかった状態となる。   In the present embodiment, as the pressure in the sealed container 154 decreases, the telescopic wall 153 contracts, and the platen 152 is lifted in the direction of arrow A as shown in FIG. As shown in FIG. 13, the prepreg 141 and the copper foil 145 laminated with the substrate 101 are completely sandwiched and held between the platen 151 and the platen 152. At this time, the inside of the sealed container 154 is substantially vacuum, and a negative pressure of about 0.2 MPa is applied to the prepreg 141.

図14は、本実施の形態2の軟化工程における一体化手段の断面図である。図5、図14において、120は、真空化工程の後に設けられた軟化工程である。この軟化工程120においては、ヒータ160を熱することにより、プリプレグ141に含浸したエポキシ樹脂108を軟化させる。本実施の形態1においてエポキシ樹脂108の温度は、約110まで上昇させ、粘度を約2100psまで低下させる。なお、この粘度は、本実施の形態1における真空化手段による真空化によって生じる圧力(0.2MPa)において、エポキシ樹脂108が流動を開始する粘度である。   FIG. 14 is a cross-sectional view of the integration means in the softening process of the second embodiment. 5 and 14, reference numeral 120 denotes a softening process provided after the vacuuming process. In the softening step 120, the epoxy resin 108 impregnated in the prepreg 141 is softened by heating the heater 160. In the first embodiment, the temperature of the epoxy resin 108 is increased to about 110, and the viscosity is decreased to about 2100 ps. This viscosity is a viscosity at which the epoxy resin 108 starts to flow at the pressure (0.2 MPa) generated by the evacuation by the evacuation means in the first embodiment.

図5において、121(図1に示す)は、軟化工程の後に設けられた樹脂流動抑制工程である。ここで、ヒータ160は、エポキシ樹脂108を流動できる粘度以上にまで加熱する。これは、後述する強制流入工程122において、樹脂108の粘度は、できるだけ小さい方が隙間156、157へ流入しやすくなるためである。   In FIG. 5, 121 (shown in FIG. 1) is a resin flow suppression step provided after the softening step. Here, the heater 160 heats the epoxy resin 108 to a viscosity that can flow. This is because, in the forced inflow process 122 described later, the viscosity of the resin 108 is likely to flow into the gaps 156 and 157 as much as possible.

そのため、たとえ真空化によって発生する程度の微小な圧力(0.2MPa)であっても、エポキシ樹脂108は基板101の外側や、空隙143、144や隙間156、157へと流れ出してしまうこととなる。例えば、エポキシ樹脂108が基板101よりも外へ流れ出した場合、本来後述する強制流入工程122で流れるエポキシ樹脂108の量が少なくなるので、隙間156、157などへの樹脂が流入し難くなってしまう。   For this reason, the epoxy resin 108 flows out to the outside of the substrate 101, the gaps 143 and 144, and the gaps 156 and 157 even if the pressure is as low as 0.2 MPa. . For example, when the epoxy resin 108 flows out of the substrate 101, the amount of the epoxy resin 108 that flows in the forced inflow process 122, which will be described later, is reduced, so that it is difficult for the resin to flow into the gaps 156, 157 and the like. .

また軟化工程120においてプラテン151、152は、基板101やプリプレグ141を上下方向から挟んで加熱するので、これらプラテン151、152に設けられたヒータ160から近い場所と、遠い場所との間に温度差が生じ易い。一般に隙間156、157は、プラテン151、152から離れた位置に形成される。つまり、この隙間156、157の温度はエポキシ樹脂108の温度よりも低い。従って強制流入工程122以前に、隙間156、157へエポキシ樹脂108が流入してしまうと、エポキシ樹脂108の温度が低下する。その結果、隙間156、157へ流入したエポキシ樹脂108の粘度が大きくなり、強制流入工程122においてそれ以上にエポキシ樹脂108が隙間へ流れ込まず、ボイドなどの発生要因となってしまう。   Further, in the softening process 120, the platens 151 and 152 heat the substrate 101 and the prepreg 141 from above and below, so that a temperature difference between a place close to the heater 160 provided on the platens 151 and 152 and a place far from them. Is likely to occur. In general, the gaps 156 and 157 are formed at positions away from the platens 151 and 152. That is, the temperature of the gaps 156 and 157 is lower than the temperature of the epoxy resin 108. Therefore, if the epoxy resin 108 flows into the gaps 156 and 157 before the forced inflow step 122, the temperature of the epoxy resin 108 decreases. As a result, the viscosity of the epoxy resin 108 that has flowed into the gaps 156 and 157 increases, and the epoxy resin 108 does not flow into the gap any more during the forced inflow process 122, which causes generation of voids and the like.

そこで、本実施の形態では、軟化工程120と強制流入工程122との間に樹脂流動抑制工程121を設けている。そしてこの樹脂流動抑制工程において、エポキシ樹脂108の流動開始から、エポキシ樹脂108を強制的に流入させるまでの間、プラテン151、152によるプリプレグ141への圧縮圧力を緩和し、エポキシ樹脂が流動しないようにするものである。これによって、エポキシ樹脂108が外へ流れ出したりすることが少なくなる。また、この工程中にエポキシ樹脂108が隙間に入り難くすることができるので、強制流入工程122において、エポキシ樹脂を確りと隙間へ充填することができる。   Therefore, in the present embodiment, a resin flow suppression process 121 is provided between the softening process 120 and the forced inflow process 122. In this resin flow suppression process, the compression pressure applied to the prepreg 141 by the platens 151 and 152 is relaxed so that the epoxy resin does not flow from the start of the flow of the epoxy resin 108 until the epoxy resin 108 is forced to flow. It is to make. As a result, the epoxy resin 108 is less likely to flow out. In addition, since the epoxy resin 108 can hardly enter the gap during this step, the epoxy resin can be surely filled into the gap in the forced inflow step 122.

なお、本実施の形態においては、温度センサの信号に基づき、このサーボモータが、プラテン152をB方向(図14に示す)へ広げることによって、エポキシ樹脂108に加わる圧縮圧力を緩和している。なお、エポキシ樹脂108は温度によって粘度が変化するため、このエポキシ樹脂108の粘度は、温度に置き換えて管理している。つまりメモリには、エポキシ樹脂108が流動を始める流動開始温度データを格納している。そして、制御回路は、温度センサで検出した信号と、流動開始温度データとを比較し、エポキシ樹脂108が流動開始温度の到達したと判定した場合に、サーボモータを駆動する。そして制御回路は、圧力センサからの圧力信号を入力し、サーボモータ162を制御することで、プラテン152の圧力が所定の圧力となるように制御している。   In the present embodiment, based on the signal from the temperature sensor, the servo motor relaxes the compression pressure applied to the epoxy resin 108 by expanding the platen 152 in the B direction (shown in FIG. 14). Since the viscosity of the epoxy resin 108 changes depending on the temperature, the viscosity of the epoxy resin 108 is managed by replacing it with the temperature. That is, the memory stores flow start temperature data at which the epoxy resin 108 starts to flow. The control circuit compares the signal detected by the temperature sensor with the flow start temperature data, and drives the servo motor when it is determined that the epoxy resin 108 has reached the flow start temperature. The control circuit inputs the pressure signal from the pressure sensor and controls the servo motor 162 so that the pressure of the platen 152 becomes a predetermined pressure.

また、エポキシ樹脂108の流動を抑制するためには、プラテン151、152と基板101、プリプレグ141とは、接触可能な範囲において、できるだけ低い圧力で保持することが望ましい。そこで、本実施の形態1の樹脂流動抑制工程121における圧力は、約0.1MPaとしている。これによって、エポキシ樹脂108が流動することを少なくでき、後述する強制流入工程122において、隙間156、157へエポキシ樹脂108を確りと充填することができる。   In order to suppress the flow of the epoxy resin 108, it is desirable to hold the platens 151 and 152, the substrate 101, and the prepreg 141 at a pressure as low as possible within a range where they can be contacted. Therefore, the pressure in the resin flow suppression step 121 of the first embodiment is about 0.1 MPa. As a result, it is possible to reduce the flow of the epoxy resin 108, and it is possible to reliably fill the gaps 156 and 157 with the epoxy resin 108 in the forced inflow process 122 described later.

次に図15は、本実施の形態2の強制流入工程における一体化手段の断面図であり、図16は同、強制流入工程における要部拡大断面図である。図5および図15、図16において、122は、樹脂流動抑制工程の後に設けられた強制流入工程である。この強制流入工程122では、プリプレグ141は略3分の2の厚みにまで圧縮され、プリプレグ141のガラス不織布に含まれたエポキシ樹脂108が流出し、空隙143、144や隙間156、157全体に充填される。つまり、図15における矢印C方向へプラテン152を高速に移動させ、プリプレグ141を基板側へ圧縮する。これによって、軟化したエポキシ樹脂108を空隙143、144ならびに隙間156、157へと流入させるものであり、このとき、プラテン152の圧縮速度を大きくすることによって、短時間でかつ流動樹脂の速度が失速することなく隙間156、157へ樹脂を注入させている。   Next, FIG. 15 is a cross-sectional view of the integration means in the forced inflow process of the second embodiment, and FIG. 16 is an enlarged cross-sectional view of the main part in the forced inflow process. 5, 15, and 16, reference numeral 122 denotes a forced inflow process provided after the resin flow suppressing process. In this forced inflow process 122, the prepreg 141 is compressed to a thickness of approximately two thirds, and the epoxy resin 108 contained in the glass nonwoven fabric of the prepreg 141 flows out, filling the gaps 143 and 144 and the gaps 156 and 157 as a whole. Is done. That is, the platen 152 is moved at high speed in the direction of arrow C in FIG. 15, and the prepreg 141 is compressed toward the substrate side. As a result, the softened epoxy resin 108 is caused to flow into the gaps 143 and 144 and the gaps 156 and 157. At this time, by increasing the compression speed of the platen 152, the speed of the fluid resin is stalled in a short time. The resin is injected into the gaps 156 and 157 without doing so.

ここで、隙間156、157は、空隙143、144に比べて非常に小さいので、エポキシ樹脂108がこの隙間156、157へ流れ込むときに大きな圧力損失が発生する。また、エポキシ樹脂108は粘性流体であるので、基板101や半導体素子105や抵抗106との接触面で摩擦が発生する。特に、半導体素子105は数多くのバンプ102を有しているので、エポキシ樹脂108が流れる通路の幅は、バンプ102によって縮小、拡大が繰り返される。従って特にこの隙間156におけるエポキシ樹脂108の圧力損失は大きくなる。   Here, since the gaps 156 and 157 are very small compared to the gaps 143 and 144, a large pressure loss occurs when the epoxy resin 108 flows into the gaps 156 and 157. Further, since the epoxy resin 108 is a viscous fluid, friction is generated on the contact surface with the substrate 101, the semiconductor element 105, and the resistor 106. In particular, since the semiconductor element 105 has a large number of bumps 102, the width of the passage through which the epoxy resin 108 flows is repeatedly reduced and enlarged by the bumps 102. Therefore, in particular, the pressure loss of the epoxy resin 108 in the gap 156 increases.

そこで、本実施の形態において半導体素子105は、基板101に対して傾斜して装着される。これによって、開口面積の広いバンプ102d(隙間156c)側からのエポキシ樹脂108の流入が容易となり、圧力損失を小さくすることができる。従って、エポキシ樹脂108の隙間156、157への充填が完了するまでに、圧力損失や摩擦力によって流れが止まらず、エポキシ樹脂108を隙間156へ充填することができるものである。   Therefore, in this embodiment mode, the semiconductor element 105 is mounted with an inclination with respect to the substrate 101. This facilitates the inflow of the epoxy resin 108 from the bump 102d (gap 156c) side having a large opening area, and the pressure loss can be reduced. Therefore, by the time the filling of the epoxy resin 108 into the gaps 156 and 157 is completed, the flow does not stop due to pressure loss or frictional force, and the epoxy resin 108 can be filled into the gap 156.

また、強制流入工程122において、エポキシ樹脂108に残留した気泡が隙間156へ流れ込むことがある。このような場合一般的にボイドは、バンプ102d側から流入したエポキシ樹脂108aと、バンプ102a側から流入したエポキシ樹脂108bとが衝突する衝突部108cで発生し易い。   Further, in the forced inflow process 122, bubbles remaining in the epoxy resin 108 may flow into the gap 156. In such a case, generally, voids are likely to occur at the collision portion 108c where the epoxy resin 108a flowing in from the bump 102d side and the epoxy resin 108b flowing in from the bump 102a side collide.

本実施の形態においては、半導体素子105が傾斜して装着されているので、エポキシ樹脂108はバンプ102d側からの方が流入し易く、衝突部108cは、バンプ102aとバンプ102bとの間となる。そこで、バンプ102b(短絡阻止手段の一例として用いた)をバンプ102aと同じくグランド端子とし、ランドパターン104bとランドパターン104aとを接続し、共にグランドとしている。これにより、バンプ102a、102b、ランドパターン104a、104bとをすべてグランドとし、かつ衝突部108cの位置を、バンプ102a、102b、ランドパターン104a、104bとに囲まれた位置に設けることで、たとえ衝突部108cにボイドなどが発生しても、回路間の短絡は発生しない。従って、このようなモジュールをリフローはんだ付けするような場合などにおいて、ボイドが原因となりバンプ102aと102cとが短絡し、回路間で短絡するようなことは生じ難くなる。   In the present embodiment, since the semiconductor element 105 is mounted at an inclination, the epoxy resin 108 is more likely to flow from the bump 102d side, and the collision portion 108c is between the bump 102a and the bump 102b. . Therefore, the bump 102b (used as an example of a short-circuit prevention means) is used as a ground terminal like the bump 102a, and the land pattern 104b and the land pattern 104a are connected to each other and are grounded. Accordingly, the bumps 102a and 102b and the land patterns 104a and 104b are all grounded, and the position of the collision part 108c is provided at a position surrounded by the bumps 102a and 102b and the land patterns 104a and 104b. Even if a void or the like occurs in the portion 108c, a short circuit between the circuits does not occur. Therefore, when reflow soldering such a module, the bumps 102a and 102c are short-circuited due to voids, and it is difficult to cause a short circuit between circuits.

また、半導体素子105は、基板101に対して傾斜して装着されているので、エポキシ樹脂108中の気泡は、傾斜に沿って隙間156から出て行き易くなる。これにより、さらに隙間156にボイドなどが残留することが少なくなる。   In addition, since the semiconductor element 105 is mounted with an inclination with respect to the substrate 101, the bubbles in the epoxy resin 108 can easily come out of the gap 156 along the inclination. As a result, voids and the like are less likely to remain in the gap 156.

さらに、本実施の形態1においては、この強制流入工程122の間においても、ヒータ160で加熱を継続して行っている。従って、この空隙143、143a、144、144aや156、157への充填は短時間で完了することが必要となる。これは、プリプレグ141が熱硬化性樹脂であるために、ヒータ160からの加熱によって、エポキシ樹脂108の温度が上昇し、硬化することを防ぐためである。そこで、プラテン152を、約300mm/秒以上の高速で移動し、急激に樹脂を圧縮する。これによって、エポキシ樹脂108へ流れを急激に発生させ、エポキシ樹脂108の温度が上昇しないうちに、空隙143、143a、144、144a、156、157へエポキシ樹脂108を一気に注入するわけである。本実施の形態1においてプラテン152の駆動のために応答性の良好なサーボモータ162を用いているので、プラテン152に対して急激な加速度を与えることができる。そして、プラテン152の移動は、ストッパ161に当接することで静止する。   Further, in the first embodiment, the heating is continuously performed by the heater 160 even during the forced inflow step 122. Accordingly, it is necessary to fill the gaps 143, 143a, 144, 144a and 156, 157 in a short time. This is because the temperature of the epoxy resin 108 rises due to the heating from the heater 160 and the prepreg 141 is a thermosetting resin, thereby preventing the prepreg 141 from being cured. Therefore, the platen 152 is moved at a high speed of about 300 mm / second or more, and the resin is rapidly compressed. As a result, a flow is suddenly generated in the epoxy resin 108, and the epoxy resin 108 is injected into the gaps 143, 143a, 144, 144a, 156, and 157 before the temperature of the epoxy resin 108 increases. In the first embodiment, since the servo motor 162 with good response is used for driving the platen 152, a rapid acceleration can be given to the platen 152. Then, the movement of the platen 152 is stopped by contacting the stopper 161.

ここで、強制流入工程122と略同時に真空状態を解除し、略大気圧へ復帰させている。これによって、強制流入工程122において、エポキシ樹脂108は、プラテン151、152によって上下方向から圧縮されると同時に側面方向からも圧力が加わるので、エポキシ樹脂108は、隙間156、157へ流入しやすくなる。   Here, the vacuum state is released substantially simultaneously with the forced inflow step 122, and the pressure is returned to the substantially atmospheric pressure. Accordingly, in the forced inflow step 122, the epoxy resin 108 is compressed from the vertical direction by the platens 151 and 152, and at the same time, pressure is applied from the side surface direction, so that the epoxy resin 108 easily flows into the gaps 156 and 157. .

そして、このようにしてエポキシ樹脂108を隙間156、157へ充填した後に、硬化工程123(図1に示す)によってエポキシ樹脂108を硬化させる。ここで、はんだバンプ102a、102b、102c、102d、はんだ107の液相線温度よりも低い温度で、エポキシ樹脂108が流動性を失うようにすることが重要となる。これによって、エポキシ樹脂108が流動性を失い、バンプ102を覆うこととなり、仮に硬化工程123でバンプ102が溶融しても、バンプのはんだが流れ出したりせず、隣接の回路などとの間での短絡などは発生しにくくなる。   Then, after filling the epoxy resin 108 into the gaps 156 and 157 in this way, the epoxy resin 108 is cured by a curing step 123 (shown in FIG. 1). Here, it is important that the epoxy resin 108 loses its fluidity at a temperature lower than the liquidus temperature of the solder bumps 102a, 102b, 102c, 102d and the solder 107. As a result, the epoxy resin 108 loses fluidity and covers the bumps 102. Even if the bumps 102 are melted in the curing step 123, the solder of the bumps does not flow out. Short circuits are less likely to occur.

また、バンプ102の融点は、強制流入工程における樹脂の温度よりも高くしている。これにより、エポキシ樹脂108が隙間156へ流入時にバンプ102が溶けることがない。従って、強制流入工程122において半導体素子105の傾斜をしっかりと維持できるので、エポキシ樹脂108を隙間156へ確実に流入することができる。   The melting point of the bump 102 is higher than the resin temperature in the forced inflow process. Thereby, the bump 102 does not melt when the epoxy resin 108 flows into the gap 156. Therefore, since the inclination of the semiconductor element 105 can be firmly maintained in the forced inflow step 122, the epoxy resin 108 can surely flow into the gap 156.

なお、はんだバンプ102、はんだ107には、融点が約200℃の鉛フリーはんだを用い、バンプ102bには融点が約210度の鉛フリーはんだを用いているので、エポキシ樹脂108が流動性を失う温度は、少なくとも約180℃以下とすることが望ましい。そこで、本実施の形態1においては、約150℃でエポキシ樹脂108の流動性を失うようにしている。ここで、150℃におけるエポキシ樹脂108の粘度は、約24000psであるので、この粘度以上において流動性が発生しないようにするために、硬化工程の圧力は約4MPaとしている。   Since the solder bump 102 and the solder 107 use lead-free solder having a melting point of about 200 ° C., and the bump 102b uses lead-free solder having a melting point of about 210 ° C., the epoxy resin 108 loses fluidity. Desirably, the temperature is at least about 180 ° C. or less. Therefore, in the first embodiment, the fluidity of the epoxy resin 108 is lost at about 150 ° C. Here, since the viscosity of the epoxy resin 108 at 150 ° C. is about 24000 ps, the pressure in the curing process is set to about 4 MPa in order to prevent fluidity from being generated above this viscosity.

このようにしてプリプレグ141の硬化が完了すると、冷却工程124(図1に示す)へ移る。この冷却工程124では、ゆっくりとした勾配で冷却を行う。   When the curing of the prepreg 141 is completed in this way, the process proceeds to the cooling step 124 (shown in FIG. 1). In this cooling step 124, cooling is performed with a slow gradient.

図17は、本実施の形態2の切断工程における切断手段の断面図である。図5、図17において、125は、強制流入工程122によって、基板101の外側へ流れ出した樹脂172を切除する切断工程である。この切断工程125において、171はモジュールを切断するダイシング歯であり、この切断工程125でダイシング歯171を回転させて、不要な樹脂172を切除する。なお、本実施の形態1においては、不要な樹脂172部分のみを切除するのではなく、基板101と樹脂172との双方を切断している。これは、基板101の端部より内側を切断することにより、モジュールの寸法を、基板101の伸縮などによらず、略一定寸法とするためである。   FIG. 17 is a cross-sectional view of the cutting means in the cutting step of the second embodiment. 5 and 17, reference numeral 125 denotes a cutting process in which the resin 172 that has flowed out of the substrate 101 by the forced inflow process 122 is excised. In this cutting step 125, reference numeral 171 denotes a dicing tooth for cutting the module. In this cutting step 125, the dicing tooth 171 is rotated to cut off unnecessary resin 172. In the first embodiment, not only the unnecessary resin 172 part is cut off, but both the substrate 101 and the resin 172 are cut. This is because the inside of the end portion of the substrate 101 is cut so that the module has a substantially constant size regardless of the expansion and contraction of the substrate 101.

次に、一体化工程118において、エポキシ樹脂108が隙間156、157へ注入される動作について説明する。そこでまずエポキシ樹脂108の温度と、圧力ならびに粘度特性との関係について図面を用いて説明する。図18は、エポキシ樹脂108の特性図であり、横軸201が温度であり、第1の縦軸202は粘度であり、第2の縦軸が圧縮圧力203を示している。図18において、204はプリプレグ中に含まれるエポキシ樹脂108の粘度特性を示し、205はプリプレグが受けるプラテン151、152の圧力である。   Next, an operation in which the epoxy resin 108 is injected into the gaps 156 and 157 in the integration step 118 will be described. First, the relationship between the temperature of the epoxy resin 108, the pressure and the viscosity characteristics will be described with reference to the drawings. FIG. 18 is a characteristic diagram of the epoxy resin 108, where the horizontal axis 201 is temperature, the first vertical axis 202 is viscosity, and the second vertical axis indicates the compression pressure 203. In FIG. 18, 204 indicates the viscosity characteristic of the epoxy resin 108 contained in the prepreg, and 205 indicates the pressure of the platens 151 and 152 that the prepreg receives.

まずこのエポキシ樹脂108は、常温においては非流動性であり、粘性を有していない。そして、エポキシ樹脂108は、温度が上昇するにつれて軟化し粘度が低下し、温度206において最低粘度207となり、この温度206以上で粘度が増加し、硬化が促進される。なお、本実施の形態2におけるエポキシ樹脂108における温度206が、約133℃であり、そのときの最低粘度207は約1150psである。   First, the epoxy resin 108 is non-flowable at room temperature and has no viscosity. The epoxy resin 108 softens and decreases in viscosity as the temperature rises, and reaches a minimum viscosity 207 at the temperature 206. The viscosity increases at the temperature 206 or higher, and curing is promoted. In addition, the temperature 206 in the epoxy resin 108 in this Embodiment 2 is about 133 degreeC, and the minimum viscosity 207 at that time is about 1150 ps.

なおここで注意しなければならないのは、上述の一体化工程118中においてエポキシ樹脂108には、常に圧力が加えられていることである。つまり、エポキシ樹脂108の流動は、このエポキシ樹脂108へ加えられる圧力と、エポキシ樹脂108の粘度(温度)によって決定づけられることである。   It should be noted that pressure is always applied to the epoxy resin 108 during the integration step 118 described above. That is, the flow of the epoxy resin 108 is determined by the pressure applied to the epoxy resin 108 and the viscosity (temperature) of the epoxy resin 108.

そこで次に、プラテン151、152の圧力特性を見てみると、流動抑制工程121では圧力208が加えられ、硬化工程123では圧力209が加えられる。そして、軟化工程120から硬化工程123との間の強制流入工程122で瞬間的に圧力増加させる。   Accordingly, when the pressure characteristics of the platens 151 and 152 are examined next, the pressure 208 is applied in the flow suppressing process 121 and the pressure 209 is applied in the curing process 123. Then, the pressure is instantaneously increased in the forced inflow process 122 between the softening process 120 and the curing process 123.

そして、エポキシ樹脂108は、圧力208において温度が温度211となると流動を開始する粘度212(以降、流動開始粘度という)となる。つまり、エポキシ樹脂108は、常温から温度211までの温度領域213において板体状であり、流動はしない。本実施の形態1において圧力208は、0.2MPaであるので、流動開始粘度は2100psであり、そのときの、温度211は約110℃である。   The epoxy resin 108 has a viscosity 212 (hereinafter referred to as a flow start viscosity) that starts flowing when the temperature reaches a temperature 211 at the pressure 208. That is, the epoxy resin 108 is plate-shaped in the temperature region 213 from normal temperature to the temperature 211, and does not flow. Since the pressure 208 is 0.2 MPa in the first embodiment, the flow starting viscosity is 2100 ps, and the temperature 211 at that time is about 110 ° C.

次に、この温度211を超えると、エポキシ樹脂108の粘度は、温度206で最低粘度207まで低下する。そして強制流入工程122は、温度211と温度206との間の温度領域214(第1の温度範囲の一例として用いた)で行われる。   Next, when the temperature 211 is exceeded, the viscosity of the epoxy resin 108 decreases to the minimum viscosity 207 at the temperature 206. The forced inflow step 122 is performed in a temperature region 214 (used as an example of the first temperature range) between the temperature 211 and the temperature 206.

この強制流入工程122が完了すると、硬化工程123でエポキシ樹脂108を硬化するが、この硬化工程123では圧力209が印加される。エポキシ樹脂108は、温度206以上の温度領域215(第2の温度範囲の一例として用いた)になると徐々に硬化を始め、圧力209では温度216で流動性を失う粘度217となる。なお、圧力209が4MPaにおいて、温度216は、150℃、粘度217は24000psである。   When the forced inflow step 122 is completed, the epoxy resin 108 is cured in the curing step 123, and the pressure 209 is applied in the curing step 123. The epoxy resin 108 gradually cures when it reaches a temperature region 215 (used as an example of the second temperature range) of a temperature 206 or higher, and becomes a viscosity 217 that loses fluidity at a temperature 216 at a pressure 209. When the pressure 209 is 4 MPa, the temperature 216 is 150 ° C., and the viscosity 217 is 24000 ps.

なお、本実施の形態1における硬化工程123では、エポキシ樹脂108を約180℃の温度まで上昇させて、60分間その温度で保持する。その後、プラテン151、152に挟んだままで、ヒータ160の温度を調節しながら、約1℃/分の割合で徐冷する徐冷工程を有している。   In the curing step 123 in the first embodiment, the epoxy resin 108 is raised to a temperature of about 180 ° C. and held at that temperature for 60 minutes. Then, it has a slow cooling process of gradually cooling at a rate of about 1 ° C./min while adjusting the temperature of the heater 160 while being sandwiched between the platens 151 and 152.

以上の方法によって、プラテン152で圧力を加え、強制的にエポキシ樹脂108を流動させる。なお、このプラテンの移動開始から終了までの間の時間は、略1秒以内という短時間で完了させる。そして、最小粘度207となる温度206を超えて、さらに加熱することによって付加重合反応が進み硬化が始まる。そして、温度216以上の温度まで加熱し、エポキシ樹脂108の流動を失わせ、硬化させる。   By the above method, pressure is applied by the platen 152 to force the epoxy resin 108 to flow. It should be noted that the time from the start to the end of the movement of the platen is completed in a short time of about 1 second or less. When the temperature exceeds the temperature 206 at which the minimum viscosity 207 is reached, the addition polymerization reaction proceeds by further heating, and curing begins. And it heats to the temperature of 216 or more, the flow of the epoxy resin 108 is lost, and it hardens | cures.

以上のような構成により、半導体素子105は基板101に対して傾斜した状態で装着されるので、エポキシ樹脂108は隙間へ容易に流入させることができる。また、気泡は傾斜によって半導体素子105の外に移動し易く、隙間156に気泡が残りにくくなる。これにより、予め半導体素子105や抵抗106などと基板101との間の隙間156、157に、中間材などを充填することなく、エポキシ樹脂108の中に半導体素子が埋設されたモジュールを実現できるモジュールの製造方法を提供することができる。   With the above configuration, the semiconductor element 105 is mounted in an inclined state with respect to the substrate 101, so that the epoxy resin 108 can easily flow into the gap. Further, the bubbles easily move out of the semiconductor element 105 due to the inclination, and the bubbles are less likely to remain in the gap 156. Accordingly, a module in which the semiconductor element is embedded in the epoxy resin 108 without previously filling the gaps 156 and 157 between the semiconductor element 105 and the resistor 106 and the substrate 101 with an intermediate material or the like can be realized. The manufacturing method of can be provided.

また、中間材を別途注入する工程が必要なく、また中間材も不必要となるので、低価格なモジュールを実現できる。   In addition, a step of separately injecting the intermediate material is not required, and the intermediate material is unnecessary, so that a low-cost module can be realized.

さらに、強制流入工程122において狭い隙間156、157へ確りとエポキシ樹脂108を充填できる。従って、ボイドの発生もしにくくなり、信頼性の高いモジュールを実現することができる。   Furthermore, the epoxy resin 108 can be reliably filled into the narrow gaps 156 and 157 in the forced inflow step 122. Therefore, voids are less likely to occur, and a highly reliable module can be realized.

さらにまた、本実施の形態1では、強制流入工程122と略同時に、真空状態を解除している。これにより、エポキシ樹脂108は、プラテン152による上下方向からの圧縮と同時に、真空化解除による増圧で側面方向からの圧力も増加することとなり、エポキシ樹脂108は隙間156、157などへ流入しやすくなる。   Furthermore, in the first embodiment, the vacuum state is released substantially simultaneously with the forced inflow step 122. As a result, the epoxy resin 108 is compressed in the vertical direction by the platen 152 and at the same time the pressure in the side surface direction is increased by the pressure increase due to the release of the vacuum, and the epoxy resin 108 easily flows into the gaps 156, 157, etc. Become.

そして、真空化工程119において、プリプレグ141中の空気が完全に抜けず、一部の箇所に空気泡が残留した場合、軟化工程120での軟化によって空気泡が膨張し、低圧状態のままの気泡(以下真空ボイドと言う)が発生する。もし、半導体素子105のバンプ部にこの真空ボイドが発生したりすると、リフローはんだ付け等の加熱によってバンプが溶融した場合に、溶融したバンプが真空ボイドによって吸引され、半導体素子105とランドパターン104aとの間での接続が外れたり、隣接同士のバンプ同士がショートしたりする。また、エポキシ樹脂108などの吸湿によって、真空ボイドへ水滴が侵入した場合、この水滴が原因となり、リフローはんだ付けなどで水蒸気爆発が起こり、接続が外れることも生じる。   In the evacuation step 119, when the air in the prepreg 141 is not completely removed and air bubbles remain in some places, the air bubbles expand due to the softening in the softening step 120, and the bubbles remain in a low pressure state. (Hereinafter referred to as a vacuum void) occurs. If this vacuum void occurs in the bump portion of the semiconductor element 105, when the bump is melted by heating such as reflow soldering, the melted bump is sucked by the vacuum void, and the semiconductor element 105 and the land pattern 104a The connection between the two is disconnected or the adjacent bumps are short-circuited. Further, when water droplets enter the vacuum void due to moisture absorption of the epoxy resin 108 or the like, the water droplets may cause a water vapor explosion due to reflow soldering and disconnection.

そこで、本実施の形態においては、エポキシ樹脂108aとエポキシ樹脂108bとの衝突部108cを囲むバンプ102aと102bとを同一信号の端子としている。これにより、仮にバンプ102aと102bの間で真空ボイドが発生しても、半導体素子105における回路の短絡を防止できる。   Therefore, in this embodiment, the bumps 102a and 102b surrounding the collision portion 108c between the epoxy resin 108a and the epoxy resin 108b are used as terminals of the same signal. Thereby, even if a vacuum void is generated between the bumps 102a and 102b, a short circuit of the circuit in the semiconductor element 105 can be prevented.

また、一般にこの真空ボイドは、衝突部108cで発生し易い。そこで、半導体素子105に傾斜を設けることで、エポキシ樹脂108が、バンプ102a側から流入し易くする。これによって、衝突部108cの位置を移動させることができる。つまり、半導体素子105の傾斜角度を変化させれば、エポキシ樹脂108が流れる管路の断面積を変化させることができるので、衝突部108cの位置を調節することができる。従って、バンプ102dの大きさなどを変更し、傾斜角度を適宜変化させることにより、衝突部108cの位置を102aと102bの間の位置となるように調整することができる。   Moreover, generally this vacuum void is easy to generate | occur | produce in the collision part 108c. Therefore, by providing the semiconductor element 105 with an inclination, the epoxy resin 108 can easily flow from the bump 102a side. Thereby, the position of the collision part 108c can be moved. That is, if the inclination angle of the semiconductor element 105 is changed, the cross-sectional area of the conduit through which the epoxy resin 108 flows can be changed, so that the position of the collision portion 108c can be adjusted. Therefore, the position of the collision part 108c can be adjusted to a position between 102a and 102b by changing the size of the bump 102d or the like and appropriately changing the inclination angle.

さらに、半導体素子105を傾斜させているので、ボイドが抜け易くもなる。   Further, since the semiconductor element 105 is inclined, voids are easily removed.

なお、本実施の形態2において、バンプ102bはバンプ102aと同一信号端子としたが、バンプ102bは信号が供給されない独立端子としても良い。   In the second embodiment, the bump 102b is the same signal terminal as the bump 102a, but the bump 102b may be an independent terminal to which no signal is supplied.

また、真空解除を強制流入工程122と略同時に行い、真空ボイドを縮小させることで、真空ボイドの発生をさらに防止している。なおこの真空解除は、エポキシ樹脂108の硬化する温度206以下で行うことが望ましい。これは、真空の解除によって、エポキシ樹脂108に大気圧を加えたとしても、エポキシ樹脂108の硬化後では真空ボイドの収縮が起こらなくなってしまうためである。   Further, the vacuum release is performed substantially simultaneously with the forced inflow step 122 to reduce the vacuum void, thereby further preventing the generation of the vacuum void. It is desirable to release the vacuum at a temperature 206 or lower at which the epoxy resin 108 is cured. This is because even if atmospheric pressure is applied to the epoxy resin 108 by releasing the vacuum, the shrinkage of the vacuum void does not occur after the epoxy resin 108 is cured.

以上のような構成によって、真空ボイドの発生を防止しているので、空隙143、143a、144、144aや隙間156、157内に、真空ボイドは発生し難くなり、リフロー工程などにおけるバンプ接続の外れや、ショートなどの発生の少ない、信頼性の高いモジュールを実現できる。   With the above configuration, generation of vacuum voids is prevented, so that it is difficult for vacuum voids to be generated in the gaps 143, 143a, 144, 144a and the gaps 156, 157, and the bump connection is lost during the reflow process. In addition, it is possible to realize a highly reliable module with less occurrence of short circuits.

なお、このプリプレグ141は熱硬化性樹脂であるので、一旦熱硬化された後は、たとえ再度加熱されても可塑状態には戻らない。従って、一旦エポキシ樹脂108で封止された半導体素子105の固定は保持される。また、エポキシ樹脂108は略150℃の温度までは粘度はだんだん下がる。従って、このようにエポキシ樹脂108は、粘度が小さくなり、流動性が増して、狭い隙間にも十分に充填することができる。また、ガラス不織布にエポキシ樹脂が含浸されているので、軟化工程120や、強制流入工程122において、エポキシ樹脂108を流動させても、基板としての体裁を維持することができるので、寸法精度の良好なモジュールを実現することができる。   Since the prepreg 141 is a thermosetting resin, it does not return to a plastic state even if it is heated again after being once thermoset. Therefore, fixing of the semiconductor element 105 once sealed with the epoxy resin 108 is maintained. Further, the viscosity of the epoxy resin 108 gradually decreases to a temperature of about 150 ° C. Accordingly, the epoxy resin 108 thus has a reduced viscosity, increases fluidity, and can be sufficiently filled in a narrow gap. In addition, since the glass nonwoven fabric is impregnated with an epoxy resin, the appearance as a substrate can be maintained even if the epoxy resin 108 is flowed in the softening step 120 or the forced inflow step 122, so that the dimensional accuracy is good. Module can be realized.

また、この強制流入工程における温度は半導体素子105や抵抗106を接続固定するはんだが溶融しない程度に低い温度(150℃)で一体化するので、この一体化により接続固定が破壊されることはなく、半導体素子105と抵抗106は強固な接続固定を保つことができる。   Further, the temperature in this forced inflow process is integrated at a low temperature (150 ° C.) so that the solder for connecting and fixing the semiconductor element 105 and the resistor 106 does not melt, so that the connection fixing is not broken by this integration. The semiconductor element 105 and the resistor 106 can be kept firmly connected and fixed.

更に、熱硬化性のプリプレグ141を用いているので、熱硬化された後に加熱されても再度可塑状態には戻らず、封止された半導体素子105と抵抗106の安定した固定状態が保たれる。   Furthermore, since the thermosetting prepreg 141 is used, even if heated after being thermoset, it does not return to the plastic state again, and a stable fixed state of the sealed semiconductor element 105 and the resistor 106 is maintained. .

更にまた、半導体素子105と抵抗106は基板101に装着されているので、この基板101の状態で検査をすることができ、モジュール完成後における良品率が向上する。   Furthermore, since the semiconductor element 105 and the resistor 106 are mounted on the substrate 101, the inspection can be performed in the state of the substrate 101, and the yield rate after completion of the module is improved.

なお、本実施の形態2においては、プリプレグ141を6枚用いたが、これは厚みの厚いプリプレグ1枚でも良い。その場合、積層工程116を短時間で行うことができるので、低価格なモジュールを得ることができる。   In the second embodiment, six prepregs 141 are used, but this may be one thick prepreg. In that case, since the stacking step 116 can be performed in a short time, a low-cost module can be obtained.

さらに、本実施の形態2においては、強制流入工程122でエポキシ樹脂108を隙間156へ充填し、流動埋設部を形成したが、これは従来と同様にディスペンサなどによって隙間156へエポキシ樹脂108などによる中間材を注入しても良い。このような場合においても、半導体素子105が基板101へ傾斜して装着されるので気泡が残留し難くなる。   Furthermore, in the second embodiment, the epoxy resin 108 is filled into the gap 156 in the forced inflow step 122 to form the fluid buried portion. An intermediate material may be injected. Even in such a case, since the semiconductor element 105 is attached to the substrate 101 at an inclination, bubbles are hardly left.

本実施の形態では、圧力や真空度を変化させたがこれは、一定でも良い。この場合、一体化手段として圧力や真空度を制御する必要がないので、設備が容易となる。従って設備コストが安い。なお、その場合には、エポキシ樹脂108が隙間156へ流入することによる温度上昇でエポキシ樹脂108が硬化しないように、エポキシ樹脂108は硬化温度よりも少なくとも温度上昇分だけ低い温度であるときに隙間156へ充填するようにすることが重要である。   In this embodiment, the pressure and the degree of vacuum are changed, but this may be constant. In this case, it is not necessary to control the pressure and the degree of vacuum as an integration means, so that the facility becomes easy. Therefore, the equipment cost is low. In that case, the epoxy resin 108 is at least a gap lower than the curing temperature so that the epoxy resin 108 does not harden due to a temperature rise due to the epoxy resin 108 flowing into the gap 156. It is important that 156 is filled.

(実施の形態3)
本実施の形態は、半導体素子の他の実施例であり、本実施の形態の半導体素子は、実施の形態1や2に対して用いることができるものである。以下本実施の形態3におけるモジュール用半導体素子について図面を用いて説明する。図19は本実施の形態3におけるモジュール用半導体素子の下面図である。
(Embodiment 3)
This embodiment is another example of the semiconductor element, and the semiconductor element of this embodiment can be used for the first and second embodiments. The module semiconductor element according to the third embodiment will be described below with reference to the drawings. FIG. 19 is a bottom view of the module semiconductor element according to the third embodiment.

図19において、251は、半導体回路が構成された半導体素子であり、この半導体素子251の下面側に半導体回路と接続された電極(図示せず)が設けられている。これらの電極の夫々には、はんだバンプ252がはんだ付けされている。なお、本実施の形態における半導体素子251には、はんだバンプ252を69個設けている。そしてその半導体素子251には、間隔253で9個のはんだバンプ252が並んで配列されたはんだバンプ列254(第1のバンプ配列部の一例として用いた)を7列配列している。そして、はんだバンプ列254の隣には、間隔255で5個のはんだバンプ252が並んで配列されたはんだバンプ列256を1列配列している。さらに、はんだバンプ256の隣には、間隔257で5個のはんだバンプ252が並んで配列されたはんだバンプ列258(第2のバンプ配列部の一例として用いた)を2列配列している。そしてそれぞれのバンプ列254、256、258とは、間隔259で配列している。   In FIG. 19, reference numeral 251 denotes a semiconductor element in which a semiconductor circuit is configured, and an electrode (not shown) connected to the semiconductor circuit is provided on the lower surface side of the semiconductor element 251. Solder bumps 252 are soldered to each of these electrodes. Note that the semiconductor element 251 in this embodiment is provided with 69 solder bumps 252. In the semiconductor element 251, seven rows of solder bump rows 254 (used as an example of the first bump arrangement portion) in which nine solder bumps 252 are arranged at intervals 253 are arranged. Next to the solder bump row 254, one row of solder bump rows 256 in which five solder bumps 252 are arranged side by side with an interval 255 is arranged. Further, adjacent to the solder bumps 256, two solder bump rows 258 (used as an example of the second bump arrangement portion) in which five solder bumps 252 are arranged side by side at an interval 257 are arranged. The bump rows 254, 256, and 258 are arranged at intervals 259.

そして、半導体素子251には、はんだバンプ列254の5、6列目の中央には、電極を形成しておらず、はんだバンプ252も装着されていない電極不形成部260を設けている。   The semiconductor element 251 is provided with an electrode non-formation portion 260 in which no electrode is formed and the solder bump 252 is not mounted in the center of the fifth and sixth rows of the solder bump row 254.

以上の構成により、はんだバンプ列258側の間隔257は、はんだバンプ列254側の間隔253に比べて大きくしている。これにより、はんだバンプ列256、258において、はんだバンプ252間に形成される隙間265、266は、はんだバンプ列254に形成される隙間267に比べて大きくなる。従って、本実施の形態の半導体素子251を、本実施の形態1や本実施の形態2に示したモジュールへ用いれば、はんだバンプ列258側から、中間材やエポキシ樹脂を良好に流れ込ませ易くできる。したがって、数多くのはんだバンプ252が形成されたような半導体素子251においても、半導体素子251と基板などの間に形成される隙間へ確りと樹脂や中間材を充填できる。   With the above configuration, the interval 257 on the solder bump row 258 side is made larger than the interval 253 on the solder bump row 254 side. Accordingly, in the solder bump rows 256 and 258, the gaps 265 and 266 formed between the solder bumps 252 are larger than the gap 267 formed in the solder bump row 254. Therefore, if the semiconductor element 251 of this embodiment is used in the module shown in this embodiment 1 or 2, the intermediate material and the epoxy resin can be easily flowed from the solder bump row 258 side. . Therefore, even in the semiconductor element 251 in which many solder bumps 252 are formed, the gap formed between the semiconductor element 251 and the substrate can be surely filled with resin or intermediate material.

そして、本実施の形態におけるモジュール用半導体素子251を本実施の形態2に示した基板(図示せず)へ用いる場合、モジュール用半導体素子と基板(図示せず)との間の隙間には、はんだバンプ列258側からエポキシ樹脂が多く流れ込む。つまり、本実施の形態3における衝突部は、半導体素子251の中央よりも右側寄り(図19、はんだバンプ列258の反対側)となる。   When the module semiconductor element 251 in the present embodiment is used for the substrate (not shown) shown in the second embodiment, the gap between the module semiconductor element and the substrate (not shown) A large amount of epoxy resin flows from the solder bump row 258 side. That is, the collision part in the present third embodiment is closer to the right side than the center of the semiconductor element 251 (FIG. 19, opposite side of the solder bump row 258).

そこで、本実施の形態3では、はんだバンプ列254の2列目から4列目の3行目から5行目のはんだバンプ252aを、全てグランド用のはんだバンプとし、これらのはんだバンプ252aがはんだ付けされた9個のグランド電極同士を導体で接続し、グランド電極による島261(短絡阻止手段の一例として用いた)を形成している。   Therefore, in the third embodiment, the solder bumps 252a in the third to fifth rows in the second to fourth rows of the solder bump row 254 are all grounded solder bumps, and these solder bumps 252a are soldered. The nine attached ground electrodes are connected by a conductor to form an island 261 (used as an example of a short circuit prevention means) by the ground electrode.

さらに、バンプ列2列目の7、8行目のはんだバンプ252bがはんだ付けされた電極同士を導体で接続することにより島262を形成し、バンプ列4列目の7、8行目のはんだバンプ252cがはんだ付けされた電極同士を、導体で接続することにより島263を形成している。これらの島262と島263との間のはんだバンプ264(短絡阻止手段の一例として用いた)が接続された電極は、半導体素子251上のどの回路とも接続されない独立電極としている。そして、半導体素子251に島261や、はんだバンプ264を設け、この島261やバンプ264の位置と、エポキシ樹脂の衝突部が形成される位置とを合わせる訳である。そのために、これら島261やバンプ264を形成した側の反対側のはんだバンプ列258、256の間隔255、257を広くし、エポキシ樹脂が入り込み易くする訳である。以上のように島261やバンプ264により、衝突部でたとえボイドが発生しても、半導体素子251に形成された半導体回路での短絡の発生を防止することができる。   Furthermore, an island 262 is formed by connecting the soldered solder bumps 252b in the second and seventh rows of the bump row with a conductor, and the solder in the seventh and eighth rows of the fourth bump row. An island 263 is formed by connecting the electrodes, to which the bumps 252c are soldered, with a conductor. The electrodes to which the solder bumps 264 between the islands 262 and 263 (used as an example of short-circuit prevention means) are connected are independent electrodes that are not connected to any circuit on the semiconductor element 251. Then, islands 261 and solder bumps 264 are provided in the semiconductor element 251, and the positions of the islands 261 and bumps 264 are aligned with the positions where the collision portions of the epoxy resin are formed. Therefore, the intervals 255 and 257 of the solder bump rows 258 and 256 on the side opposite to the side where the islands 261 and the bumps 264 are formed are widened so that the epoxy resin can easily enter. As described above, the island 261 and the bump 264 can prevent a short circuit from occurring in the semiconductor circuit formed in the semiconductor element 251 even if a void is generated at the collision portion.

(実施の形態4)
本実施の形態は、実施の形態2における積層基板の製造方法に対して他の製造方法の例であり、本実施の形態に対して実施の形態1、2や3で示した半導体素子を用いることができるものである。以下、本発明の実施の形態について、図面を用いて説明する。図20は、本発明の実施の形態4におけるモジュールの製造方法のフローチャートである。なお、図21から図23において、図4から図18と同じものは同じ番号とし、その説明は簡略化してある。本実施の形態1においては、基板101上に6枚のプリプレグ141を積層したが、本実施の形態4においては、基板101上に厚さが約1mmのプリプレグ302を1枚積層している。
(Embodiment 4)
This embodiment is an example of another manufacturing method with respect to the manufacturing method of the multilayer substrate in Embodiment 2, and the semiconductor elements shown in Embodiments 1, 2, and 3 are used for this embodiment. It is something that can be done. Hereinafter, embodiments of the present invention will be described with reference to the drawings. FIG. 20 is a flowchart of a module manufacturing method according to Embodiment 4 of the present invention. 21 to 23, the same components as those in FIGS. 4 to 18 are denoted by the same reference numerals, and the description thereof is simplified. In the first embodiment, six prepregs 141 are stacked on the substrate 101. However, in the fourth embodiment, one prepreg 302 having a thickness of about 1 mm is stacked on the substrate 101.

では、図20の工程の順序に従って、各工程の詳細を説明する。本実施の形態2において、実施の形態1と同様に、基板101上に半導体素子105や抵抗106を装着し、リフロー工程115ではんだ付けする。300は、リフロー工程115の後に設けられ、予め孔加工工程302で孔319a、319b(図18)が形成されたプリプレグ302(シートの一例として用いた)を基板101上に宙吊りする宙吊り工程であり、301は、宙吊り工程300の後に設けられた減圧・積層工程である。以下に、この宙吊り工程300と減圧・積層工程301について、図21、図22を用いて説明する。図21は、本実施の形態2における宙吊り工程における宙吊り手段の断面図であり、図22は同、積層工程における減圧・積層手段の断面図である。   Now, details of each step will be described in the order of the steps in FIG. In the second embodiment, as in the first embodiment, the semiconductor element 105 and the resistor 106 are mounted on the substrate 101 and soldered in the reflow process 115. Reference numeral 300 denotes a suspending process that is provided after the reflow process 115 and suspends the prepreg 302 (used as an example of a sheet) in which holes 319 a and 319 b (FIG. 18) are formed in the hole processing process 302 on the substrate 101. , 301 is a pressure reduction / stacking process provided after the air suspension process 300. Hereinafter, the suspension process 300 and the decompression / stacking process 301 will be described with reference to FIGS. FIG. 21 is a cross-sectional view of the suspension means in the suspension process in the second embodiment, and FIG. 22 is a cross-sectional view of the decompression / stacking means in the lamination process.

まず、宙吊り工程300(図19)について説明する。図21において、密封容器311は、プラテン152と、基板101の側面側を囲むガイド312と、このガイド312の上端部に設けられた傾斜部313とを有し、このガイド312の上方に開口部314を有する構成としている。このように構成された密封容器311のガイド312内へ基板101を挿入する。ここで、ガイド312と基板101との間の隙間は、片側で約0.5mmとし、このガイド312によって基板101が位置決めされる。   First, the suspension process 300 (FIG. 19) will be described. In FIG. 21, the sealed container 311 has a platen 152, a guide 312 surrounding the side surface of the substrate 101, and an inclined portion 313 provided at the upper end of the guide 312, and an opening is provided above the guide 312. 314 is provided. The substrate 101 is inserted into the guide 312 of the sealed container 311 configured as described above. Here, the gap between the guide 312 and the substrate 101 is about 0.5 mm on one side, and the substrate 101 is positioned by the guide 312.

そして、この開口部314を覆うように、プリプレグ302を載置する。このとき、プリプレグ302の幅315は、ガイド312の幅316よりも大きく、傾斜部313の開口寸法313aよりも小さな寸法としておく。このようにして、宙吊り工程300において、プリプレグ302は、傾斜部313によって宙吊り状態で保持されることとなる。そして、このプリプレグ302の上に銅箔145が積層される。つまり、本実施の形態2において傾斜部313は、プリプレグ302と半導体素子105や抵抗106とが接触しないようにそれらの間に隙間を形成させるために、プリプレグ302を宙吊りする宙吊り手段となる。   Then, the prepreg 302 is placed so as to cover the opening 314. At this time, the width 315 of the prepreg 302 is larger than the width 316 of the guide 312 and smaller than the opening dimension 313 a of the inclined portion 313. Thus, in the suspension process 300, the prepreg 302 is held in a suspended state by the inclined portion 313. A copper foil 145 is laminated on the prepreg 302. That is, in the second embodiment, the inclined portion 313 serves as a suspension unit that suspends the prepreg 302 so that a gap is formed between the prepreg 302 and the semiconductor element 105 or the resistor 106 so as not to contact each other.

なお、本実施の形態4におけるプリプレグ302は、できる限り早く粘性を低下させることによって加熱を小さくし、少ないエネルギーでモジュールを製造できるようにするために、常温において粘性を有したエポキシ樹脂317を用いている。従って、プリプレグ302の端部302aが、傾斜部313に密着する。これによって、プラテン152、ガイド312、傾斜部313およびプリプレグ302とによって密封されることとなる。つまり、本実施の形態4においては、プリプレグ302自体が密封容器311の蓋を成すものである。   In addition, the prepreg 302 in the fourth embodiment uses an epoxy resin 317 having a viscosity at room temperature in order to reduce heating by reducing the viscosity as soon as possible and to manufacture a module with less energy. ing. Therefore, the end portion 302 a of the prepreg 302 is in close contact with the inclined portion 313. As a result, the platen 152, the guide 312, the inclined portion 313, and the prepreg 302 are sealed. That is, in the fourth embodiment, the prepreg 302 itself forms the lid of the sealed container 311.

そして、真空化手段(図示せず)は、プリプレグ302によって蓋された状態で、ガイド312に設けた孔318から空気を吸引する。この減圧化によって密封容器311内が負圧となり、プリプレグ302は傾斜部313とガイド312に沿って下方へ移動する。本実施の形態2においては、孔318はガイド312の下端部の近傍に設けてある。なお、孔318は、減圧によって降下するプリプレグ面よりも下側に設けておくことが望ましい。これによって、孔318から空気を抜いてもプリプレグ302が吸引されず、確実に真空化することができる。   The vacuuming means (not shown) sucks air from the hole 318 provided in the guide 312 while being covered with the prepreg 302. By reducing the pressure, the inside of the sealed container 311 becomes negative pressure, and the prepreg 302 moves downward along the inclined portion 313 and the guide 312. In the second embodiment, the hole 318 is provided near the lower end of the guide 312. The hole 318 is desirably provided below the prepreg surface that descends due to the reduced pressure. Thereby, even if air is extracted from the hole 318, the prepreg 302 is not sucked and can be surely evacuated.

図22は、本実施の形態4の減圧・積層工程における減圧積層手段の断面図である。図22に示すように、プリプレグ302は、半導体素子105上面や抵抗106の上面に接する状態で停止し、プリプレグ302が基板101上へ積層される。この状態において、プリプレグ302は、真空化による負圧がかかった状態で保持される。   FIG. 22 is a cross-sectional view of the decompression / laminating means in the decompression / lamination process of the fourth embodiment. As shown in FIG. 22, the prepreg 302 stops in contact with the upper surface of the semiconductor element 105 and the upper surface of the resistor 106, and the prepreg 302 is stacked on the substrate 101. In this state, the prepreg 302 is held in a state where a negative pressure is applied due to evacuation.

これによって、半導体素子105や抵抗106とプリプレグ302との間に空気が入った気泡が残ることがない。従って、プリプレグ302と半導体素子105の上面105cや抵抗106の上面106aとの間での密着性を向上することができ、信頼性の高いモジュールを得ることができる。   Thereby, bubbles containing air do not remain between the semiconductor element 105 and the resistor 106 and the prepreg 302. Accordingly, adhesion between the prepreg 302 and the upper surface 105c of the semiconductor element 105 and the upper surface 106a of the resistor 106 can be improved, and a highly reliable module can be obtained.

図23は、一体化工程303における一体化手段の断面図である。図20、図23において、303は、減圧・積層工程の後に設けられた一体化工程である。この一体化工程303では、上側プラテン321がプリプレグ302を加熱・圧縮・冷却することで、隙間156、157へもエポキシ樹脂317を充填するとともに、基板101とプリプレグ302とを一体化している。   FIG. 23 is a cross-sectional view of the integration means in the integration step 303. 20 and 23, reference numeral 303 denotes an integration process provided after the decompression / lamination process. In this integration step 303, the upper platen 321 heats, compresses, and cools the prepreg 302, so that the gaps 156 and 157 are filled with the epoxy resin 317 and the substrate 101 and the prepreg 302 are integrated.

この一体化工程303において、まず304は、減圧・圧縮工程301の後に設けられた軟化工程であり、この軟化工程304では、プラテン152と上側プラテン321に設けられたヒータ160を加熱し、プリプレグ302を流動可能な温度まで軟化させる。なお、本実施の形態2におけるプリプレグ302は、常温において略流動性を有する状態となっているものを用いているので、軟化工程における熱の供給を少なくできる。従って省エネルギーである。   In this integration step 303, 304 is a softening step provided after the pressure reduction / compression step 301. In this softening step 304, the heaters 160 provided on the platen 152 and the upper platen 321 are heated and the prepreg 302 is heated. Is softened to a temperature at which it can flow. In addition, since the prepreg 302 in this Embodiment 2 uses what has a substantially fluid state at normal temperature, the supply of heat in the softening process can be reduced. Therefore, it is energy saving.

そして、軟化工程304の後に設けた強制流入工程305において、実施の形態2と同様に、エポキシ樹脂317を流入させる訳である。そこで、この流入による摩擦熱や圧力損失などによる温度上昇によって、隙間156、157へ流入するエポキシ樹脂317が、硬化を始める温度を超えないようにプラテン321を移動させる。このように、エポキシ樹脂317の温度が約100℃の状態で、急激な圧力(速度)を付加し、隙間156、157へ強制的に流入させるので、隙間156、157へ別途中間材を注入する必要はない。なお、本実施の形態4において、エポキシ樹脂317が硬化を始める温度は、約110℃から150℃であり、この110℃から150℃において約10分保持するとエポキシ樹脂317は付加重合反応が始まるものを用いている。   Then, in the forced inflow step 305 provided after the softening step 304, the epoxy resin 317 is caused to flow as in the second embodiment. Therefore, the platen 321 is moved so that the epoxy resin 317 flowing into the gaps 156 and 157 does not exceed the temperature at which curing starts due to the temperature rise due to frictional heat or pressure loss due to the inflow. As described above, when the temperature of the epoxy resin 317 is about 100 ° C., a sudden pressure (speed) is applied to force the gap to flow into the gaps 156 and 157, so that an intermediate material is separately injected into the gaps 156 and 157. There is no need. In the fourth embodiment, the temperature at which the epoxy resin 317 starts to cure is about 110 ° C. to 150 ° C., and the epoxy resin 317 starts an addition polymerization reaction when held at 110 ° C. to 150 ° C. for about 10 minutes. Is used.

なお、本実施の形態2の上側プラテン321には、位置センサ(図示せず)を設けてある。制御回路は、この位置センサからの信号と、メモリ(図示せず)に予め記憶した上側プラテン321の位置データとを比較し、上側プラテン321が規定の位置であると判定したときに、上側プラテン321へ接続されたサーボモータへ停止する旨の命令を送る。   Note that a position sensor (not shown) is provided on the upper platen 321 of the second embodiment. The control circuit compares the signal from the position sensor with the position data of the upper platen 321 stored in advance in a memory (not shown), and determines that the upper platen 321 is at the specified position. A command to stop is sent to the servo motor connected to H.321.

ここで、プリプレグ302に孔を設けないので、本実施の形態4において半導体素子105や抵抗106の周囲に形成される隙間331は、実施の形態1で形成される空隙143、144よりも大きくなる。そこで、本実施の形態2における強制流入工程305の温度は100℃とすることで、確りと隙間331や隙間156、157へエポキシ樹脂317を充填できる。   Here, since no hole is provided in the prepreg 302, the gap 331 formed around the semiconductor element 105 and the resistor 106 in the fourth embodiment is larger than the gaps 143 and 144 formed in the first embodiment. . Therefore, by setting the temperature of the forced inflow step 305 in the second embodiment to 100 ° C., the epoxy resin 317 can be reliably filled into the gap 331 and the gaps 156 and 157.

306は強制流入工程305の後に設けられた硬化工程であり、この硬化工程306で150℃とすることでエポキシ樹脂317を完全に硬化させている。そして、硬化工程306で完全に硬化させた後、徐冷工程124で徐々に冷却し、その後に切断工程125で切断する。   Reference numeral 306 denotes a curing process provided after the forced inflow process 305. The epoxy resin 317 is completely cured by setting the temperature to 150 ° C. in the curing process 306. And after making it harden | cure completely in the hardening process 306, it cools gradually in the slow cooling process 124, and cut | disconnects in the cutting process 125 after that.

以上のように一体化工程303の前に減圧・積層工程301を有しているので、半導体素子105や抵抗106とプリプレグ302との間に空気が入った気泡が残ることがない。従って、プリプレグ302と半導体素子105の上面105cや抵抗106の上面106aとの間での密着性を向上することができ、信頼性の高いモジュールを得ることができる。   As described above, since the decompression / stacking step 301 is provided before the integration step 303, bubbles containing air do not remain between the semiconductor element 105 and the resistor 106 and the prepreg 302. Accordingly, adhesion between the prepreg 302 and the upper surface 105c of the semiconductor element 105 and the upper surface 106a of the resistor 106 can be improved, and a highly reliable module can be obtained.

また、実施の形態2のようにプリプレグ302には、予め半導体素子105や抵抗106に対応した孔を設けなくても良いので、実施の形態2における孔加工工程117が不要となる。従って、低価格なモジュールを得ることができる。   Further, as in the second embodiment, the prepreg 302 does not need to be provided with holes corresponding to the semiconductor element 105 and the resistor 106 in advance, so that the hole processing step 117 in the second embodiment is not necessary. Therefore, an inexpensive module can be obtained.

さらに、本実施の形態4においては、部品の高さに応じた孔が不要となるので、プリプレグ302は、1枚でも良い。従って、プリプレグ302を1枚積層すれば良いので、低価格なモジュールを得ることができる。   Further, in the fourth embodiment, since a hole corresponding to the height of the component is not necessary, the number of the prepreg 302 may be one. Therefore, it is only necessary to stack one prepreg 302, so that a low-cost module can be obtained.

さらにまた、プリプレグ302は、傾斜部313の上に載せるだけで良いので、積層作業を非常に容易に行うことができる。従って低価格なモジュールを実現できる。   Furthermore, since the prepreg 302 only needs to be placed on the inclined portion 313, the laminating operation can be performed very easily. Therefore, a low-priced module can be realized.

その上さらに、孔318はガイド312に設けてあるので、基板101とガイド312との間の隙間を小さくできる。従って、ガイド312は、基板101を精度良く位置決めするとともに、プリプレグ302が外側へ流出することを防止する。従って、エポキシ樹脂317は、隙間331や隙間156、157へ流れるので、ボイドなどの発生がなく、確りと隙間156、157へエポキシ樹脂317を充填することができる。   Furthermore, since the hole 318 is provided in the guide 312, the gap between the substrate 101 and the guide 312 can be reduced. Therefore, the guide 312 positions the substrate 101 with high accuracy and prevents the prepreg 302 from flowing out. Therefore, since the epoxy resin 317 flows into the gap 331 and the gaps 156 and 157, no voids are generated, and the epoxy resin 317 can be reliably filled into the gaps 156 and 157.

なお本実施の形態に対して、実施の形態2あるいは3による半導体素子51あるいは半導体素子251を用いることもできる。   Note that the semiconductor element 51 or the semiconductor element 251 according to the second or third embodiment can also be used for this embodiment.

本発明にかかるモジュールの製造方法は、予め電子部品と基板との間の隙間に、中間材などを充填することなく、樹脂シートと基板との一体化工程で同時に隙間へ樹脂を確実に充填することのできるという効果を有し、特に小型化が必要な携帯用電子機器等に対して利用すると有用である。   The module manufacturing method according to the present invention reliably fills the gap simultaneously with the resin sheet and the substrate integration process without previously filling the gap between the electronic component and the substrate with an intermediate material or the like. It is useful when used for portable electronic devices and the like that need to be miniaturized.

本発明の実施の形態1のモジュールの注入工程におけるモジュールの断面図Sectional drawing of the module in the injection process of the module of Embodiment 1 of this invention 同、装着工程におけるモジュールの断面図Same as above, sectional view of the module in the mounting process 同、半導体素子装着工程におけるモジュールの断面図Sectional view of the module in the semiconductor element mounting process 同、注入工程におけるモジュールの要部拡大断面図Same as above, enlarged sectional view of the main part of the module in the injection process 本発明の実施の形態2におけるモジュールの製造フローチャートManufacturing flowchart of module according to Embodiment 2 of the present invention 実施の形態2におけるモジュールの断面図Sectional drawing of the module in Embodiment 2 同、フラックス塗布工程におけるモジュールの断面図Same as above, sectional view of module in flux application process 同、クリームはんだ印刷工程におけるモジュールの断面図Same as above, sectional view of module in cream solder printing process 同、装着工程におけるモジュールの断面図Same as above, sectional view of the module in the mounting process 同、リフロー工程におけるモジュールの断面図Same as above, cross-sectional view of module in reflow process 同、プリプレグ積層工程におけるモジュールの断面図Sectional view of the module in the prepreg lamination process 同、一体化工程における一体化手段の断面図Same as above, sectional view of integration means in the integration process 同、真空化工程における一体化手段の断面図Same as above, sectional view of integration means in vacuuming process 同、軟化工程における一体化手段の断面図Same as above, sectional view of integration means in softening process 同、強制流入工程における一体化手段の断面図Same as above, sectional view of the integration means in the forced inflow process 同、強制流入工程におけるモジュールの要部拡大断面図Same as above, enlarged sectional view of the main part of the module in the forced inflow process 切断工程における切断手段の断面図Sectional view of cutting means in the cutting process エポキシ樹脂の特性図Characteristic of epoxy resin 本実施の形態3におけるモジュール用半導体素子の下面図Bottom view of module semiconductor element according to the third embodiment 実施の形態4におけるモジュールの製造フローチャートManufacturing flowchart of module in embodiment 4 同、宙吊り工程における宙吊り手段の断面図Same as above, sectional view of suspension means in the suspension process 同、減圧・積層工程における減圧・積層手段の断面図Same as above, sectional view of decompression / stacking means in decompression / stacking process 同、一体化工程における一体化手段の断面図Same as above, sectional view of integration means in the integration process 従来のモジュールにおける製造フローチャートManufacturing flowchart for conventional modules 同、電子部品装着工程におけるモジュールの断面図Same as above, sectional view of the module in the electronic component mounting process 半導体素子装着工程におけるモジュールの断面図Sectional view of the module in the semiconductor element mounting process 同、中間材注入工程におけるモジュールの断面図Same as above, sectional view of the module in the intermediate material injection process

符号の説明Explanation of symbols

51 半導体素子
52a 金バンプ
52b 金バンプ
53a 隙間
53b 隙間
51 Semiconductor Element 52a Gold Bump 52b Gold Bump 53a Gap 53b Gap

Claims (11)

半導体回路が形成された半導体素子と、この半導体素子の下面側に列設された複数の電極に接続された接続バンプとを備え、前記接続バンプが複数個配列されるとともに、隣り合う接続バンプ間に第1の隙間が形成されるごとく配列された第1のバンプ配列部と、前記第1の隙間の開口面積よりも大きな開口面積を有した第2の隙間が形成されるごとく、複数個の前記接続バンプが配列された第2のバンプ配列部とを有したモジュール用半導体素子。 A semiconductor element on which a semiconductor circuit is formed; and a connection bump connected to a plurality of electrodes arranged on the lower surface side of the semiconductor element, wherein a plurality of the connection bumps are arranged and between adjacent connection bumps A plurality of first bump arrangement portions arranged such that the first gap is formed, and a second gap having an opening area larger than the opening area of the first gap. A module semiconductor device having a second bump array portion on which the connection bumps are arrayed. 第1のバンプ配列部には、第1の電極と、この第1の電極と電気的に独立した第2の電極とを有し、この第2の電極と前記第一の電極との間には前記第1の電極と前記第2の電極との間の短絡を阻止する短絡阻止手段を設けた請求項1に記載のモジュール用半導体素子。 The first bump array portion includes a first electrode and a second electrode that is electrically independent of the first electrode, and is disposed between the second electrode and the first electrode. 2. The module semiconductor device according to claim 1, further comprising a short-circuit prevention unit that prevents a short-circuit between the first electrode and the second electrode. 第2の配列部は、半導体素子の外周部近傍に設けられた請求項1に記載のモジュール用半導体素子。 The module semiconductor element according to claim 1, wherein the second array part is provided in the vicinity of the outer peripheral part of the semiconductor element. 第2のバンプ配列部の接続バンプは、第1のバンプ配列部の接続バンプより融点を高くした請求項1に記載のモジュール用半導体素子。 The module semiconductor element according to claim 1, wherein the connection bump of the second bump array portion has a higher melting point than the connection bump of the first bump array portion. 接続バンプの大きさは、第1のバンプ配列部側から、第2のバンプ接続部側へ向かって、順次大きくした請求項1に記載のモジュール用半導体素子。 The module semiconductor element according to claim 1, wherein the size of the connection bumps is sequentially increased from the first bump arrangement portion side toward the second bump connection portion side. 第2のバンプ配列部における接続バンプの間隔は、第1のバンプ接続部における接続バンプの間隔より大きくした請求項1に記載のモジュール用半導体素子。 2. The module semiconductor device according to claim 1, wherein an interval between the connection bumps in the second bump array portion is larger than an interval between the connection bumps in the first bump connection portion. 基板と、この基板の上面側に設けられたランドと、このランド上と接続バンプにより装着された請求項1に記載のモジュール用半導体素子とを備え、前記基板の上面には、前記モジュール用半導体素子の外周部には樹脂流動埋設部を有した樹脂によるシートが積層されるとともに、前記基板と前記モジュール用半導体素子の下面との間の隙間に前記樹脂を流入させたモジュール。 A module semiconductor element according to claim 1, comprising a substrate, a land provided on an upper surface side of the substrate, and a connection bump on the land, and the module semiconductor on the upper surface of the substrate. A module in which a sheet of resin having a resin flow embedded portion is laminated on the outer peripheral portion of the element, and the resin flows into a gap between the substrate and the lower surface of the module semiconductor element. 樹脂は、第1の温度範囲では流動性を有すると共に、前記第1の温度範囲より高い第2の温度範囲では硬化する熱硬化性樹脂とし、接続バンプの融点は、第1の温度範囲の上限温度より高くした請求項8に記載のモジュール。 The resin is a thermosetting resin that has fluidity in the first temperature range and that cures in the second temperature range higher than the first temperature range, and the melting point of the connection bump is the upper limit of the first temperature range. The module according to claim 8, wherein the module is higher than the temperature. 基板の上面側に形成されたランド上に、請求項1に記載のモジュール用半導体素子を装着して、前記ランドと前記半導体素子の接続バンプとを接続し、この後に前記半導体素子の下面と前記基板の上面との間に形成される隙間へ樹脂を流入させ、その後に前記樹脂を硬化させる加熱工程を有し、前記樹脂は、第2のバンプ配列部側の側面から流入するモジュールの製造方法。 The module semiconductor element according to claim 1 is mounted on a land formed on the upper surface side of the substrate, and the land and the connection bump of the semiconductor element are connected. Thereafter, the lower surface of the semiconductor element and the A method for manufacturing a module, comprising a heating step of allowing a resin to flow into a gap formed between the upper surface of the substrate and then curing the resin, wherein the resin flows from a side surface on the second bump array side . 基板の上面に形成されたランドと請求項1に記載のモジュール用半導体素子の接続バンプとを接続した後に、前記基板の上面側へ樹脂製のシートを積層し、前記基板上面側において前記半導体素子を覆い、かつ前記半導体素子の外周部において前記シートの下面と前記基板の上面との間に空隙を設けるごとく配置し、その後で前記シートを圧縮し、その後で前記シートを加熱して硬化させるモジュールの製造方法において、前記樹脂は第1の温度範囲で流動性を有するとともに、前記第1の温度範囲より高い第2の温度範囲で非流動性を有する熱硬化性樹脂とし、前記シートの温度が前記第1の温度範囲にあるときに前記シートを圧縮し、前記樹脂を流動させて、前記基板と前記モジュール用半導体素子との間に形成された隙間と前記空隙とを埋めるモジュールの製造方法。 The land formed on the upper surface of the substrate and the connection bumps of the module semiconductor element according to claim 1 are connected, and then a resin sheet is laminated on the upper surface side of the substrate, and the semiconductor element is formed on the upper surface side of the substrate And a module for arranging a gap between the lower surface of the sheet and the upper surface of the substrate in the outer peripheral portion of the semiconductor element, and then compressing the sheet and thereafter heating and curing the sheet In the production method, the resin has a fluidity in a first temperature range and a thermosetting resin having a non-flowability in a second temperature range higher than the first temperature range, and the temperature of the sheet is When the sheet is in the first temperature range, the sheet is compressed, the resin is flowed, and the gap formed between the substrate and the module semiconductor element and the gap Method of manufacturing a module to fill. シートを圧縮するときの前記樹脂の温度は、接続バンプの融点より低い温度とした請求項10に記載のモジュールの製造方法。 The method of manufacturing a module according to claim 10, wherein the temperature of the resin when the sheet is compressed is lower than the melting point of the connection bump.
JP2005065257A 2005-03-09 2005-03-09 Semiconductor device for module, module using the same, and module manufacturing method Pending JP2006253277A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005065257A JP2006253277A (en) 2005-03-09 2005-03-09 Semiconductor device for module, module using the same, and module manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005065257A JP2006253277A (en) 2005-03-09 2005-03-09 Semiconductor device for module, module using the same, and module manufacturing method

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2010100584A Division JP2010161425A (en) 2010-04-26 2010-04-26 Manufacturing method of module, and manufacturing facility therefor

Publications (1)

Publication Number Publication Date
JP2006253277A true JP2006253277A (en) 2006-09-21

Family

ID=37093460

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005065257A Pending JP2006253277A (en) 2005-03-09 2005-03-09 Semiconductor device for module, module using the same, and module manufacturing method

Country Status (1)

Country Link
JP (1) JP2006253277A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8277597B2 (en) 2009-05-21 2012-10-02 Toyota Jidosha Kabushiki Kaisha Method for bonding high heat conductive insulating resin
JPWO2017078039A1 (en) * 2015-11-04 2018-02-15 リンテック株式会社 Thermosetting resin film, first protective film forming sheet, and first protective film forming method

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04184952A (en) * 1990-11-20 1992-07-01 Sumitomo Electric Ind Ltd Semiconductor element mounting method
JPH05160325A (en) * 1991-12-11 1993-06-25 Fujitsu Ltd Semiconductor device
JPH10247700A (en) * 1997-03-05 1998-09-14 Canon Inc Electronic part, mounting method thereof and mask
JP2000012616A (en) * 1998-06-22 2000-01-14 Matsushita Electric Ind Co Ltd Method of mounting semiconductor device
JP2001015554A (en) * 1999-06-30 2001-01-19 Fujitsu Ten Ltd Component mounting structure for board
JP2003078250A (en) * 2001-09-04 2003-03-14 Matsushita Electric Ind Co Ltd Module incorporating component and manufacturing method thereof
JP2004111543A (en) * 2002-09-17 2004-04-08 Hitachi Maxell Ltd Semiconductor chip
JP2004335660A (en) * 2003-05-06 2004-11-25 Sony Corp Semiconductor device, its manufacturing method, wiring board, and its manufacturing method
JP2005012065A (en) * 2003-06-20 2005-01-13 Renesas Technology Corp Semiconductor device and its manufacturing method

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04184952A (en) * 1990-11-20 1992-07-01 Sumitomo Electric Ind Ltd Semiconductor element mounting method
JPH05160325A (en) * 1991-12-11 1993-06-25 Fujitsu Ltd Semiconductor device
JPH10247700A (en) * 1997-03-05 1998-09-14 Canon Inc Electronic part, mounting method thereof and mask
JP2000012616A (en) * 1998-06-22 2000-01-14 Matsushita Electric Ind Co Ltd Method of mounting semiconductor device
JP2001015554A (en) * 1999-06-30 2001-01-19 Fujitsu Ten Ltd Component mounting structure for board
JP2003078250A (en) * 2001-09-04 2003-03-14 Matsushita Electric Ind Co Ltd Module incorporating component and manufacturing method thereof
JP2004111543A (en) * 2002-09-17 2004-04-08 Hitachi Maxell Ltd Semiconductor chip
JP2004335660A (en) * 2003-05-06 2004-11-25 Sony Corp Semiconductor device, its manufacturing method, wiring board, and its manufacturing method
JP2005012065A (en) * 2003-06-20 2005-01-13 Renesas Technology Corp Semiconductor device and its manufacturing method

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8277597B2 (en) 2009-05-21 2012-10-02 Toyota Jidosha Kabushiki Kaisha Method for bonding high heat conductive insulating resin
JPWO2017078039A1 (en) * 2015-11-04 2018-02-15 リンテック株式会社 Thermosetting resin film, first protective film forming sheet, and first protective film forming method

Similar Documents

Publication Publication Date Title
JP2006324567A (en) Substrate incorporating component and its manufacturing method
EP1589797A2 (en) Manufacturing method of laminated substrate, and manufacturing apparatus of semiconductor device for module and laminated substrate for use therein
US8610292B2 (en) Resin sealing method of semiconductor device
JP4251144B2 (en) Manufacturing method of laminated substrate
KR102497661B1 (en) Mounting device and mounting method
JP2015026689A (en) Circuit board, manufacturing method of circuit board, and electronic apparatus
JP5054440B2 (en) Manufacturing method of electronic component built-in substrate and electronic component built-in substrate
KR102647325B1 (en) Circuit board and semiconductor package comprising same
JP2013004823A (en) Semiconductor device manufacturing method
WO2009107342A1 (en) Method for manufacturing electronic component module
JP2006253277A (en) Semiconductor device for module, module using the same, and module manufacturing method
JP2010161425A (en) Manufacturing method of module, and manufacturing facility therefor
JP5375292B2 (en) Image sensor module and method of manufacturing image sensor module
JP2009259997A (en) Manufacturing method of electronic component module
JP4218576B2 (en) Manufacturing method of laminated substrate
JP4214945B2 (en) Manufacturing method of laminated substrate
JP4251108B2 (en) Manufacturing method of laminated substrate
JP4215024B2 (en) Manufacturing method of laminated substrate
JP4461903B2 (en) Manufacturing method of laminated substrate and manufacturing equipment used therefor
JP2005310874A (en) Manufacturing method of laminated substrate, and manufacturing facility used therefor
JP2006253276A (en) Method of manufacturing multilayer substrate
JP2005302971A (en) Process for producing semiconductor chip mounting body, and semiconductor chip mounting body
JP2006324621A (en) Substrate incorporating component and its manufacturing method
JP4596053B2 (en) Semiconductor device manufacturing method and semiconductor structure assembly
KR100720918B1 (en) The multifari-ousness pcb and method to printed circuit board

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070115

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20070214

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20091126

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100215

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100302

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100426

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100914

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110125