JP2006253277A - Semiconductor device for module, module using the same, and module manufacturing method - Google Patents
Semiconductor device for module, module using the same, and module manufacturing method Download PDFInfo
- Publication number
- JP2006253277A JP2006253277A JP2005065257A JP2005065257A JP2006253277A JP 2006253277 A JP2006253277 A JP 2006253277A JP 2005065257 A JP2005065257 A JP 2005065257A JP 2005065257 A JP2005065257 A JP 2005065257A JP 2006253277 A JP2006253277 A JP 2006253277A
- Authority
- JP
- Japan
- Prior art keywords
- module
- semiconductor element
- bump
- substrate
- resin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/921—Connecting a surface with connectors of different types
- H01L2224/9212—Sequential connecting processes
- H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
- H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
Abstract
Description
本発明は、小型化が要求される携帯用電子機器等に用いるモジュール用半導体素子と、これを用いたモジュールならびにその製造方法に関するものである。 The present invention relates to a module semiconductor element used for portable electronic devices and the like that are required to be miniaturized, a module using the same, and a method of manufacturing the same.
以下、従来のモジュール用半導体素子を用いたモジュールの製造方法について図面を用いて説明する。図24は、従来のモジュールの製造フローチャートであり、図25から図27は、従来のモジュールの製造工程におけるモジュールの断面図である。 Hereinafter, a method of manufacturing a module using a conventional module semiconductor element will be described with reference to the drawings. FIG. 24 is a manufacturing flowchart of a conventional module, and FIGS. 25 to 27 are cross-sectional views of the module in the manufacturing process of the conventional module.
図24において、従来のモジュールの製造方法は、基板1にクリームはんだ2を印刷するクリームはんだ印刷工程3と、このクリームはんだ印刷工程3の後で電子部品4を装着する装着工程5と、この装着工程5の後に設けられたリフロー工程6と、このリフロー工程6の後で半導体素子7を装着する半導体装着工程8と、この半導体装着工程8の後で中間材9を注入する中間材注入工程10と、この中間材注入工程10の後に設けられた乾燥工程11とを有していた。
24, the conventional module manufacturing method includes a cream
では、これらの工程について、図24に示した工程の順に詳細に説明する。図25は、従来のモジュール製造方法の装着工程5におけるモジュールの断面図である。図25に示すように、基板1の上面に形成された接続パターン21a上にクリームはんだ2をスクリーン印刷で印刷していた。そして、このクリームはんだ2上に電子部品4を装着し、リフロー工程6で加熱することで、電子部品4を基板1へ接続していた。
Now, these steps will be described in detail in the order of the steps shown in FIG. FIG. 25 is a cross-sectional view of the module in the mounting process 5 of the conventional module manufacturing method. As shown in FIG. 25, the
図26は、従来の半導体素子の装着工程におけるモジュールの断面図である。この半導体素子の装着工程8で基板1上に搭載される半導体素子7には、下面7a側に金バンプ22が配列されたものであり、そしてこの半導体装着工程8においては、金バンプ22が、ランド21bに対応する位置となるように装着される。
FIG. 26 is a cross-sectional view of a module in a conventional semiconductor element mounting process. The semiconductor element 7 mounted on the
図27は、従来のモジュール製造方法の中間材注入工程におけるモジュールの断面図である。図27に示すように、中間材注入工程10では、ディスペンサ31で半導体素子7と基板1との間に中間材32を注入し、隙間33を埋めていた。そして、乾燥工程11でこれらの中間材32を乾燥させることによって、金バンプ22と半導体素子接続パターン21bとを電気的、機械的に接続していた。
FIG. 27 is a cross-sectional view of the module in the intermediate material injection step of the conventional module manufacturing method. As shown in FIG. 27, in the intermediate
なお、この出願の発明に関連する先行技術文献情報としては、例えば、特許文献1や特許文献2あるいは特許文献3などが知られている。
しかしながらこのような従来のモジュールの製造方法において、ディスペンサ31によって基板1と半導体素子7との間の隙間33へ中間材32を注入する場合、隙間33が狭いために粘性を有する中間材32は流れが悪くなる。従って、隙間33において、中間材32が充分に流れず、気泡が残留する箇所が発生するという問題を有していた。
However, in such a conventional module manufacturing method, when the
そこで本発明は、この問題を解決したもので、電子部品と基板との間の隙間に、気泡が発生することが少ないモジュールを実現できるモジュール用半導体素子を提供することを目的としたものである。 Therefore, the present invention has been made to solve this problem, and an object of the present invention is to provide a module semiconductor element that can realize a module in which bubbles are not generated in a gap between an electronic component and a substrate. .
この目的を達成するために本発明のモジュール用半導体素子は、半導体素子に2種類の大きさの隙間を有するように接続バンプの列を配列したものである。 In order to achieve this object, the module semiconductor element of the present invention is an array of connection bumps arranged so as to have two kinds of gaps in the semiconductor element.
以上のように本発明のモジュール用半導体をモジュールへ用いた場合、モジュール用半導体には、第1の隙間を設けて前記接続バンプを配列した第1のバンプ配列部と、この第1のバンプ配列部よりも大きな第2の隙間を設けて前記接続バンプを配列した第2のバンプ配列部とを設けているので、隙間には気泡が残留することが少ないモジュール用半導体素子を提供することができる。 As described above, when the module semiconductor of the present invention is used for a module, the module semiconductor has a first bump arrangement portion in which the connection bumps are arranged with a first gap, and the first bump arrangement. Since the second bump arrangement portion in which the connection bumps are arranged is provided with a second gap larger than the portion, it is possible to provide a module semiconductor element in which bubbles do not remain in the gap. .
(実施の形態1)
以下、本発明の実施の形態1について、図面を用いて説明する。なお、本実施の形態図1において、従来のものと同じものについては同じ番号とし、その説明は簡略化している。なお、本実施の形態におけるモジュールの製造フローチャートは、図24に示した従来のモジュールの製造フローチャートと同じであるので、これらの各工程について、図24に示した工程の順に詳細に説明する。図24に示すように、クリームはんだ印刷工程3と、このクリームはんだ印刷工程3の後で部品4を装着する装着工程5と、この装着工程5の後で半田付けするリフロー工程6と、このリフロー工程6の後で本実施の形態における半導体素子51を装着する半導体装着工程8と、この半導体素子装着工程8の後で半導体素子51と基板1との間の隙間53へ樹脂32を流し込む中間材注入工程10と、この中間材注入工程10の後で樹脂32を硬化させる硬化工程11とから構成される。
(Embodiment 1)
図2は、本実施の形態1におけるモジュール用半導体素子を用いたモジュールの装着工程における断面図である。図2に示すように、基板1の上面に形成された接続パターン21a上にクリームはんだ2をスクリーン印刷で印刷する。そして、クリームはんだ2の上に、電子部品4を装着し、リフロー工程6で加熱し、電子部品4を基板1へ接続する。
FIG. 2 is a cross-sectional view of a module mounting process using the module semiconductor element according to the first embodiment. As shown in FIG. 2, the
図3は、本実施の形態1の半導体素子装着工程におけるモジュールの断面図である。図3において、51は、装着工程8で基板1上に搭載される半導体素子(モジュール用半導体素子の一例として用いた)である。
FIG. 3 is a cross-sectional view of the module in the semiconductor element mounting step of the first embodiment. In FIG. 3, 51 is a semiconductor element (used as an example of a module semiconductor element) mounted on the
ここでまず本実施の形態で用いる半導体素子51(モジュール用半導体素子の一例として用いた)について説明する。この半導体素子51の下面51a側には、半導体回路(図示せず)に接続された電極(図示せず)が16箇所(4×4列)設けられている。これらの電極全てには、金バンプ(接続バンプの一例として用いた)52a、52b、52c、52dが接続されている。これらの金バンプ52a、52b、52c、52dは、図3に示すように4列に並んで配列される。そしてこの半導体装着工程8では、これら金バンプ52は、基板1上に設けられたランド21bと対応する位置に装着される。
First, the semiconductor element 51 (used as an example of a module semiconductor element) used in this embodiment will be described. On the lower surface 51 a side of the
このとき、本実施の形態1における半導体素子51は、基板1に対して傾斜した状態とする。そのために、金バンプ52a(第1のバンプ配列部の一例として用いた)から金バンプ52d(第2のバンプ配列部の一例として用いた)方向へ向かうに従って、金バンプの大きさを大きくしている。これにより、半導体素子51は、基板1に対して傾斜して装着されることとなる。
At this time, the
ここで、最も大きな金バンプ52dは、半導体素子51の外周近傍に設けることが重要となる、つまり外周部の金バンプ52を最も大きくすることで、半導体素子51は、傾斜した状態で安定して基板1に装着される。
Here, it is important to provide the
なお、本実施の形態1において、基板1に対する半導体素子51の傾斜角は、約6度となるようにしている。そのために、本実施の形態1における半導体素子51のサイズが、15mm角の大きさであるので、金バンプ52dの高さは、金バンプ52aに比べ約100μm大きな高さの金バンプを用いている。
In the first embodiment, the inclination angle of the
図4は、実施の形態1の中間材注入工程におけるモジュールの要部拡大図であり、図1は同、注入工程におけるモジュールの断面図である。図1、図5において、まず中間材注入工程10では、ディスペンサ31などによって、半導体素子7と基板1との間に中間材32を注入し、半導体素子7と基板1間の隙間53(図3)を埋める。
FIG. 4 is an enlarged view of a main part of the module in the intermediate material injecting step of
ここで中間材32の注入は、金バンプ52d側から行うことが重要である。これにより、金バンプ52d側から金バンプ52aに向かって隙間103は徐々に小さくなるので、隙間53は、漸次縮小管として考えることができる。従って樹脂32は漸次縮小管を流れる粘性流体と考えれば良く、隙間53に注入される中間材32の圧力損失は小さくなる。従って、中間材32は、隙間53へしっかりと注入される。
Here, it is important to inject the
そして、図1に示すように、乾燥工程11でこれらの中間材32を硬化させることによって、中間材層54(樹脂流動埋設部の一例として用いた)を形成し、金バンプ52a、52b、52c、52dと接続パターン21bとを電気的、機械的に接続する。
Then, as shown in FIG. 1, by curing these
なお本実施の形態1においては、半導体素子51と基板1との間にのみ中間材を注入したが、これは、電子部品4と基板1との間にも中間材を注入しても良い。
In the first embodiment, the intermediate material is injected only between the
以上の構成のように、本実施の形態1における半導体素子51は、金バンプ52aに比べ金バンプ52dの大きさを大きくすることによって、半導体素子51が基板1に対して傾斜して装着する。これにより、金バンプ列52a側における隙間53a(第1の隙間の一例として用いた)に比べて、金バンプ52d側の隙間53b(第2の隙間の一例として用いた)が大きくなるので、金バンプ102d側において中間材が隙間53a、53b、53cへ流れ易くなる。これにより、隙間53a、53b、53cにおいて、中間材層54中に気泡が残留することを少なくできる。
As described above, the
さらに、半導体素子51は基板1に対して傾斜して装着されるので、中間材の注入時に発生した隙間53a、53b、53cの気泡は、下面51aの傾斜に沿って移動し、気泡が抜け易くなるという効果もある。
Further, since the
(実施の形態2)
以下、本発明の実施の形態2について、図面を用いて説明する。図5は、本発明の実施の形態におけるモジュールの製造方法のフローチャートであり、図6は、同モジュールの断面図であり、図7から図18は、本実施の形態のモジュールの製造方法における各工程の詳細図である。なお、図7から図18において、従来や実施の形態1と同じものは、同じ番号を用い、それらの説明は簡略化してある。
(Embodiment 2)
Hereinafter,
まず図6を用いて本実施の形態におけるモジュールの構成を説明する。図6において、101は熱硬化性の樹脂多層基板である。そして、この層内はインナービア(図示せず)で各層間が接続されている。また、各層の上面には銅箔パターン(図示せず)が敷設され、各電子回路を形成している。
First, the configuration of the module in the present embodiment will be described with reference to FIG. In FIG. 6,
そして、この基板101の上面には、ランドパターン104a、104b、104c、104dが形成されている。そして、基板101の上面に載置された半導体素子105の電極(図示せず)は、夫々バンプ列102a、102b、102c(第1のバンプ配列部の一例として用いた)を介して、ランドパターン104a、104b、104cに接続される。なお、半導体素子105の外周端の近傍にはバンプ列102d(第2のバンプ配列部の一例として用いた)を有している。そして、バンプ列102a、102b、102cからバンプ列102dに向かって基板101と半導体素子105との間の間隔が順次大きくなるように半導体素子105は傾斜した状態で基板101へ装着されている。なお、抵抗106とランドパターン104dとの間も、はんだ107で接続されている。
ここで、本実施の形態2においては、ランドパターン104aと104cとは電気的に独立した端子である。そして、ランドパターン104b(短絡阻止手段の一例として用いた)は、ランドパターン104aと104cとの間に設けられたランドであり、グランドパターン104aと共にグランドへ接続されたものである。
Here, in the second embodiment, the
そして、このはんだ107、バンプ102a、102b、102c、102dは、全て錫・銀・銅系を用いた鉛フリーはんだを用いている。これは有害な物質を含まず、環境へ悪影響を与えないためである。また、バンプ102dの融点は、バンプ102a、102b、102cの融点よりも高いものを用いている。
The
108は、基板101と銅箔パターン109との間に挟まれた熱硬化性の樹脂であり、この樹脂108内に半導体素子105や抵抗106が埋設された状態となっている。
次に、本実施の形態2におけるモジュールの製造方法における各工程について、図5に示す工程の順に図7から図18を用いて説明する。図5は本実施の形態2におけるモジュールの製造フローチャートであり、図7は、フラックス塗布工程におけるモジュールの断面図である。図5、図7において、111は、フラックス塗布工程である。このフラックス塗布工程111では、半導体素子105(図9に示す)を装着するためのランドパターン104a、104b、104c上に、メタルスクリーン(図示せず)によってフラックス112を印刷する。
Next, each step in the method for manufacturing a module according to the second embodiment will be described with reference to FIGS. 7 to 18 in the order of steps shown in FIG. FIG. 5 is a manufacturing flowchart of the module according to the second embodiment, and FIG. 7 is a cross-sectional view of the module in the flux application process. 5 and 7,
図8は、本実施の形態1におけるクリームはんだ印刷工程におけるモジュールの断面図である。図5、図8において、113は、フラックス塗布工程111の後に設けられたクリームはんだ印刷工程である。このクリームはんだ印刷工程113では、抵抗106(図9に示す)を装着するためのランドパターン104d上にスクリーン131を用いて、クリームはんだ2(接続固定材の一例として用いた)を印刷する。なお、このスクリーンはステンレス製のメタルスクリーンを用い、このスクリーン131には、フラックス112が塗布された位置に凹部122を形成してある。そしてこの凹部122は、クリームはんだ2印刷時に、フラックス112がスクリーン131に付着することを防ぐものである。
FIG. 8 is a cross-sectional view of the module in the cream solder printing process according to the first embodiment. 5 and 8, 113 is a cream solder printing process provided after the
図9は、本実施の形態2の装着工程におけるモジュールの断面図である。図5、図9において、114はクリームはんだ印刷工程の後に設けられた電子部品装着工程であり、この電子部品装着工程114では、半導体素子105や抵抗106などが、自動実装機によって基板101の所定位置に装着される。なお、この半導体素子105には、4×4列の計16個のはんだバンプ102a、102b、102c、102dの高さが、全て略同じ高さとなるように、略同じ大きさのバンプを装着している。
FIG. 9 is a cross-sectional view of the module in the mounting process of the second embodiment. In FIGS. 5 and 9,
図10は、本実施の形態1のリフロー工程におけるモジュールの断面図である。図5、図10において、115は電子部品装着工程の後に設けられたリフロー工程であり、このリフロー工程115における温度をクリームはんだ2やバンプ102a、102b、102cを融点温度よりも高くしている。これによって、クリームはんだ2やバンプ102a、102b、102cを溶融させて、抵抗106とランドパターン104d、半導体素子105のバンプ102a、102b、102cとランドパターン104a、104b、104cとを夫々はんだ付け固定している。
FIG. 10 is a cross-sectional view of the module in the reflow process of the first embodiment. 5 and 10,
ここで、リフロー工程115の温度は、バンプ102a、102b、102cの融点以上であり、かつバンプ102dの融点より低くすることが重要である。つまり、リフロー工程115の温度に対し、バンプ102bの融点を高くすることによって、リフロー工程115においてバンプ102bは溶融しない。これにより、バンプ102a、102b、102cは溶け、バンプ102dのみ溶けないので、半導体素子105は基板101に対して傾斜して装着されることとなる。
Here, it is important that the temperature of the
なお、本実施の形態1においては、このリフロー工程115は窒素雰囲気で行っている。これによって、基板101の表面の酸化を抑えることができ、基板101とプリプレグ141(図11に示す)との密着性を良くしている。
In the first embodiment, the
また、このリフロー工程115の後に洗浄工程(図示せず)で洗浄し、フラックス112の残渣やはんだボールなどを清浄化している。さらに、O2アッシャー処理や、シランカップリング処理などを行うとさらに良い。これは、これらの表面改質処理によって、基板101とプリプレグとの密着性を向上させることができるためである。
Further, after the
図11は、本実施の形態1のプリプレグ積層工程におけるモジュールの断面図である。図5、図11において、116はリフロー工程の後に設けられたプリプレグ積層工程である。このプリプレグ積層工程116では、基板101上に孔付プリプレグ141(シートの一例として用いた)を積層する工程であり、この孔付プリプレグ141は、孔加工工程117で、プリプレグ141に予め半導体素子105が挿入される孔146と、抵抗106が挿入される孔142とが加工されたものを用いる。なお、本実施の形態2におけるプリプレグ141は、ガラス不織布に熱硬化性樹脂を含浸させ、乾燥させたものである。本実施の形態2においては、熱硬化性樹脂としてエポキシ樹脂を用いているが、これは、フェノールなど他の熱硬化性樹脂を用いても良い。また、本実施の形態においては、ガラス不織布を用いたが、これはガラス織布であるとか、他のアラミド樹脂などの樹脂系繊維などによる布を用いても良い。
FIG. 11 is a cross-sectional view of the module in the prepreg lamination step of the first embodiment. 5 and 11,
ここで、孔146と半導体素子105の外周との間には、空隙143を設けている。従って、半導体素子105が装着された基板101に孔付プリプレグ141を容易に積層することができる。また、同様に、孔142と抵抗106の外周との間にも空隙144が設けられているので、抵抗106が装着された基板101に、孔付プリプレグ141を容易に積層することができる。
Here, a
また、半導体素子105や抵抗106はリフローはんだ付けによって装着されるので、クリームはんだ2やバンプ102a、102b、102cの溶融によるセルフアライメント効果で、位置精度良く所定の位置へ装着される。つまり、半導体素子105や抵抗106の位置精度が良好であるので、空隙143、144を小さくすることができる。従って、エポキシ樹脂が隙間156、157へ流入しやすくできる。なお、本実施の形態1において、空隙143における半導体素子105の側面方向の空隙143aは、約0.4mmである。空隙144における抵抗106の側面方向の空隙144aは、約0.2mmとしている。これにより、空隙143a、144aを有しているので、たとえ半導体素子105や抵抗106の装着位置が、所定の位置よりもずれて装着されたとしても容易にプリプレグを積層することができる。
Further, since the
本実施の形態1においては、基板101の上面に厚さ0.2mmのプリプレグ141a〜141fの6枚からなるプリプレグ141がこの順に積層されている。プリプレグ141aから141dまでの4枚のシートには、半導体素子105が挿入される孔146と、抵抗106が挿入される孔142とが形成されている。また、プリプレグ141eには抵抗106が挿入される孔142だけが設けられており、半導体素子105が挿入される孔146は設けられていない。即ち、電子部品の高さに応じた孔を設ける訳である。なおこの場合、半導体素子105や抵抗106の上方にも空隙143b、144bを設けておくと良い。これは、後述する一体化工程118で加えられる圧縮圧力により、半導体素子105や抵抗106が、破壊しないようにするためである。つまりこれは、エポキシ樹脂108が軟化する前に、半導体素子105や抵抗106へ圧縮圧力がかかることを防ぐものである。
In the first embodiment, six prepregs 141 a to 141 f having a thickness of 0.2 mm are stacked in this order on the upper surface of the
そして、プリプレグ141eの上面には孔146、142ともに形成されていないプリプレグ141fが載置され、さらにこのプリプレグ141fの上面全体に銅箔145が設けられる。
A prepreg 141f in which neither of the
118(図5に示す)は、プリプレグ積層工程で積層された基板101とプリプレグ141と銅箔145とを、はんだ107が溶融しない程度の温度で加熱圧着し、一体化する一体化工程である。以下にこの一体化工程118について、図5に示す工程の順で説明をする。
Reference numeral 118 (shown in FIG. 5) denotes an integration process in which the
図12は、本実施の形態2の一体化工程における一体化手段の断面図であり、図12を用いて、この一体化手段について詳細に説明する。151、152はプラテン(圧縮手段の一例として用いた)であり、このプラテン152側に基板101が搭載される。そしてこれらプラテン151、152と、伸縮壁153とで密封容器154(密閉手段の一例として用いた)が構成される。そして、この密封容器154には吸引機(図示せず)が接続されている。本実施の形態1においては、プラテン152の外周部近傍に設けられた孔155から密封容器154内の空気を吸引する。160は、プラテン151、152内に埋め込まれたヒータであり、このヒータによってプリプレグ141を加熱する。
FIG. 12 is a cross-sectional view of the integration means in the integration process of the second embodiment. The integration means will be described in detail with reference to FIG.
162は、サーボモータであり、プラテン152を応答性良く駆動するために用いている。そしてさらに、サーボモータ162とプラテン152との間には、減速機構163が挿入され、回転運動を往復運動へと変換するとともに、サーボモータ162の回転を減速している。なお、本実施の形態1における減速機構163にはボールナット軸受けを用いているので、プラテン152の位置を精密に制御できる。
プラテン151、152には温度センサと、圧力センサと、位置センサ(図示せず)とを設け、これらセンサの出力と、メモリ(図示せず)とが、制御回路(図示せず)の入力へ接続されている。そして、この制御回路の出力はサーボモータ162の入力、ヒータ160の入力と、吸引機へ接続され、それらの動作を制御している。なお、この制御回路には、クロックタイマの出力が接続されており、一体化工程118における時間の管理も行っている。また、本実施の形態1においては、エポキシ樹脂108は温度によって粘度が変化するため、このエポキシ樹脂108の粘度を温度に置き換えて管理している。さらに、メモリには、一体化工程におけるセンサ出力に対する判定条件をデータとして格納し、制御回路はこれらのデータと各センサからの出力とを比較・判定し、ヒータ160やサーボモータ162あるいは吸引機などを制御している。
The
では、次にこのようにして構成された一体化手段を用いた一体化工程について詳細に説明する。図13は、本実施の形態1の真空化工程における一体化手段の断面図である。図5、図12、図13において、119は、プリプレグ積層工程の後に設けられた真空化工程である。この真空化工程119において、プリプレグ積層工程116でプリプレグ141が基板101上に積層されたモジュールを、プラテン151、152と、伸縮壁153によって構成された密封容器154内に収納する。なお、本実施の形態1において、プラテン151側は固定であり、プラテン152側が可動するものである。
Next, an integration process using the integration means configured as described above will be described in detail. FIG. 13 is a cross-sectional view of the integration means in the vacuuming process of the first embodiment. 5, 12, and 13,
そして、吸引機によって、孔155から密封容器154内の空気を抜き取り、密封容器154内を略真空状態にする。このとき、孔146、142内を略真空とすることが重要である。これは、孔146、142内を真空とすることで、後述する強制流入工程122で、プリプレグ141中のエポキシ樹脂108を、空隙143、144や、基板101と半導体素子105との間の狭い隙間156であるとか、基板101と抵抗106間の狭い隙間157などへ確実に充填するためである。本実施の形態における隙間156は、約40μmから約350μmの寸法であり、隙間157は約10μmから約40μmであり、空隙143や空隙144に比べて非常に小さいものである。
Then, the air in the sealed
なお、本実施の形態においては説明の便宜上、半導体素子105を1個、抵抗106を2個のみ装着したものを用いて説明している。しかし、実際にはさらに多くの電子部品が基板101上に装着される。また、モジュールの生産性を考慮すると、基板101のサイズは大きい方が望ましい。従って、実際にはもっと多くの箇所に空隙143、144や隙間156、157を有することとなる訳である。そこで真空化工程119においては、これら数多くの空隙143、144や隙間156、157に存在する空気を吸引することが重要と成る。
In the present embodiment, for convenience of explanation, the description is made using one
従って、本実施の形態1におけるプリプレグ141は、常温において粘性を有していないものを複数枚用いる。そして、真空化工程119を、軟化工程120の前に設けることでプリプレグ141に粘性が生じ、プリプレグ141同士やプリプレグ141と基板101との間が粘着しないようにしている。つまり、プリプレグ141に粘性が生じるまでに真空化工程119を完了する訳である。これにより、各プリプレグ141同士の間や、プリプレグ141と基板101との間の隙間などから、空気を抜き、空隙143、144や隙間156、157を略真空にすることができる。
Accordingly, a plurality of
本実施の形態においては、密封容器154内の圧力が低下するに従って、伸縮壁153が縮まり、図12に示すように、プラテン152が矢印A方向へと持ち上げられる。そして、図13に示すように、基板101と積層されたプリプレグ141と銅箔145とは完全にプラテン151とプラテン152との間に挟まれて保持される。このとき密封容器154内は、略真空となり、プリプレグ141には、約0.2MPaの負圧がかかった状態となる。
In the present embodiment, as the pressure in the sealed
図14は、本実施の形態2の軟化工程における一体化手段の断面図である。図5、図14において、120は、真空化工程の後に設けられた軟化工程である。この軟化工程120においては、ヒータ160を熱することにより、プリプレグ141に含浸したエポキシ樹脂108を軟化させる。本実施の形態1においてエポキシ樹脂108の温度は、約110まで上昇させ、粘度を約2100psまで低下させる。なお、この粘度は、本実施の形態1における真空化手段による真空化によって生じる圧力(0.2MPa)において、エポキシ樹脂108が流動を開始する粘度である。
FIG. 14 is a cross-sectional view of the integration means in the softening process of the second embodiment. 5 and 14,
図5において、121(図1に示す)は、軟化工程の後に設けられた樹脂流動抑制工程である。ここで、ヒータ160は、エポキシ樹脂108を流動できる粘度以上にまで加熱する。これは、後述する強制流入工程122において、樹脂108の粘度は、できるだけ小さい方が隙間156、157へ流入しやすくなるためである。
In FIG. 5, 121 (shown in FIG. 1) is a resin flow suppression step provided after the softening step. Here, the
そのため、たとえ真空化によって発生する程度の微小な圧力(0.2MPa)であっても、エポキシ樹脂108は基板101の外側や、空隙143、144や隙間156、157へと流れ出してしまうこととなる。例えば、エポキシ樹脂108が基板101よりも外へ流れ出した場合、本来後述する強制流入工程122で流れるエポキシ樹脂108の量が少なくなるので、隙間156、157などへの樹脂が流入し難くなってしまう。
For this reason, the
また軟化工程120においてプラテン151、152は、基板101やプリプレグ141を上下方向から挟んで加熱するので、これらプラテン151、152に設けられたヒータ160から近い場所と、遠い場所との間に温度差が生じ易い。一般に隙間156、157は、プラテン151、152から離れた位置に形成される。つまり、この隙間156、157の温度はエポキシ樹脂108の温度よりも低い。従って強制流入工程122以前に、隙間156、157へエポキシ樹脂108が流入してしまうと、エポキシ樹脂108の温度が低下する。その結果、隙間156、157へ流入したエポキシ樹脂108の粘度が大きくなり、強制流入工程122においてそれ以上にエポキシ樹脂108が隙間へ流れ込まず、ボイドなどの発生要因となってしまう。
Further, in the
そこで、本実施の形態では、軟化工程120と強制流入工程122との間に樹脂流動抑制工程121を設けている。そしてこの樹脂流動抑制工程において、エポキシ樹脂108の流動開始から、エポキシ樹脂108を強制的に流入させるまでの間、プラテン151、152によるプリプレグ141への圧縮圧力を緩和し、エポキシ樹脂が流動しないようにするものである。これによって、エポキシ樹脂108が外へ流れ出したりすることが少なくなる。また、この工程中にエポキシ樹脂108が隙間に入り難くすることができるので、強制流入工程122において、エポキシ樹脂を確りと隙間へ充填することができる。
Therefore, in the present embodiment, a resin
なお、本実施の形態においては、温度センサの信号に基づき、このサーボモータが、プラテン152をB方向(図14に示す)へ広げることによって、エポキシ樹脂108に加わる圧縮圧力を緩和している。なお、エポキシ樹脂108は温度によって粘度が変化するため、このエポキシ樹脂108の粘度は、温度に置き換えて管理している。つまりメモリには、エポキシ樹脂108が流動を始める流動開始温度データを格納している。そして、制御回路は、温度センサで検出した信号と、流動開始温度データとを比較し、エポキシ樹脂108が流動開始温度の到達したと判定した場合に、サーボモータを駆動する。そして制御回路は、圧力センサからの圧力信号を入力し、サーボモータ162を制御することで、プラテン152の圧力が所定の圧力となるように制御している。
In the present embodiment, based on the signal from the temperature sensor, the servo motor relaxes the compression pressure applied to the
また、エポキシ樹脂108の流動を抑制するためには、プラテン151、152と基板101、プリプレグ141とは、接触可能な範囲において、できるだけ低い圧力で保持することが望ましい。そこで、本実施の形態1の樹脂流動抑制工程121における圧力は、約0.1MPaとしている。これによって、エポキシ樹脂108が流動することを少なくでき、後述する強制流入工程122において、隙間156、157へエポキシ樹脂108を確りと充填することができる。
In order to suppress the flow of the
次に図15は、本実施の形態2の強制流入工程における一体化手段の断面図であり、図16は同、強制流入工程における要部拡大断面図である。図5および図15、図16において、122は、樹脂流動抑制工程の後に設けられた強制流入工程である。この強制流入工程122では、プリプレグ141は略3分の2の厚みにまで圧縮され、プリプレグ141のガラス不織布に含まれたエポキシ樹脂108が流出し、空隙143、144や隙間156、157全体に充填される。つまり、図15における矢印C方向へプラテン152を高速に移動させ、プリプレグ141を基板側へ圧縮する。これによって、軟化したエポキシ樹脂108を空隙143、144ならびに隙間156、157へと流入させるものであり、このとき、プラテン152の圧縮速度を大きくすることによって、短時間でかつ流動樹脂の速度が失速することなく隙間156、157へ樹脂を注入させている。
Next, FIG. 15 is a cross-sectional view of the integration means in the forced inflow process of the second embodiment, and FIG. 16 is an enlarged cross-sectional view of the main part in the forced inflow process. 5, 15, and 16,
ここで、隙間156、157は、空隙143、144に比べて非常に小さいので、エポキシ樹脂108がこの隙間156、157へ流れ込むときに大きな圧力損失が発生する。また、エポキシ樹脂108は粘性流体であるので、基板101や半導体素子105や抵抗106との接触面で摩擦が発生する。特に、半導体素子105は数多くのバンプ102を有しているので、エポキシ樹脂108が流れる通路の幅は、バンプ102によって縮小、拡大が繰り返される。従って特にこの隙間156におけるエポキシ樹脂108の圧力損失は大きくなる。
Here, since the
そこで、本実施の形態において半導体素子105は、基板101に対して傾斜して装着される。これによって、開口面積の広いバンプ102d(隙間156c)側からのエポキシ樹脂108の流入が容易となり、圧力損失を小さくすることができる。従って、エポキシ樹脂108の隙間156、157への充填が完了するまでに、圧力損失や摩擦力によって流れが止まらず、エポキシ樹脂108を隙間156へ充填することができるものである。
Therefore, in this embodiment mode, the
また、強制流入工程122において、エポキシ樹脂108に残留した気泡が隙間156へ流れ込むことがある。このような場合一般的にボイドは、バンプ102d側から流入したエポキシ樹脂108aと、バンプ102a側から流入したエポキシ樹脂108bとが衝突する衝突部108cで発生し易い。
Further, in the forced
本実施の形態においては、半導体素子105が傾斜して装着されているので、エポキシ樹脂108はバンプ102d側からの方が流入し易く、衝突部108cは、バンプ102aとバンプ102bとの間となる。そこで、バンプ102b(短絡阻止手段の一例として用いた)をバンプ102aと同じくグランド端子とし、ランドパターン104bとランドパターン104aとを接続し、共にグランドとしている。これにより、バンプ102a、102b、ランドパターン104a、104bとをすべてグランドとし、かつ衝突部108cの位置を、バンプ102a、102b、ランドパターン104a、104bとに囲まれた位置に設けることで、たとえ衝突部108cにボイドなどが発生しても、回路間の短絡は発生しない。従って、このようなモジュールをリフローはんだ付けするような場合などにおいて、ボイドが原因となりバンプ102aと102cとが短絡し、回路間で短絡するようなことは生じ難くなる。
In the present embodiment, since the
また、半導体素子105は、基板101に対して傾斜して装着されているので、エポキシ樹脂108中の気泡は、傾斜に沿って隙間156から出て行き易くなる。これにより、さらに隙間156にボイドなどが残留することが少なくなる。
In addition, since the
さらに、本実施の形態1においては、この強制流入工程122の間においても、ヒータ160で加熱を継続して行っている。従って、この空隙143、143a、144、144aや156、157への充填は短時間で完了することが必要となる。これは、プリプレグ141が熱硬化性樹脂であるために、ヒータ160からの加熱によって、エポキシ樹脂108の温度が上昇し、硬化することを防ぐためである。そこで、プラテン152を、約300mm/秒以上の高速で移動し、急激に樹脂を圧縮する。これによって、エポキシ樹脂108へ流れを急激に発生させ、エポキシ樹脂108の温度が上昇しないうちに、空隙143、143a、144、144a、156、157へエポキシ樹脂108を一気に注入するわけである。本実施の形態1においてプラテン152の駆動のために応答性の良好なサーボモータ162を用いているので、プラテン152に対して急激な加速度を与えることができる。そして、プラテン152の移動は、ストッパ161に当接することで静止する。
Further, in the first embodiment, the heating is continuously performed by the
ここで、強制流入工程122と略同時に真空状態を解除し、略大気圧へ復帰させている。これによって、強制流入工程122において、エポキシ樹脂108は、プラテン151、152によって上下方向から圧縮されると同時に側面方向からも圧力が加わるので、エポキシ樹脂108は、隙間156、157へ流入しやすくなる。
Here, the vacuum state is released substantially simultaneously with the forced
そして、このようにしてエポキシ樹脂108を隙間156、157へ充填した後に、硬化工程123(図1に示す)によってエポキシ樹脂108を硬化させる。ここで、はんだバンプ102a、102b、102c、102d、はんだ107の液相線温度よりも低い温度で、エポキシ樹脂108が流動性を失うようにすることが重要となる。これによって、エポキシ樹脂108が流動性を失い、バンプ102を覆うこととなり、仮に硬化工程123でバンプ102が溶融しても、バンプのはんだが流れ出したりせず、隣接の回路などとの間での短絡などは発生しにくくなる。
Then, after filling the
また、バンプ102の融点は、強制流入工程における樹脂の温度よりも高くしている。これにより、エポキシ樹脂108が隙間156へ流入時にバンプ102が溶けることがない。従って、強制流入工程122において半導体素子105の傾斜をしっかりと維持できるので、エポキシ樹脂108を隙間156へ確実に流入することができる。
The melting point of the
なお、はんだバンプ102、はんだ107には、融点が約200℃の鉛フリーはんだを用い、バンプ102bには融点が約210度の鉛フリーはんだを用いているので、エポキシ樹脂108が流動性を失う温度は、少なくとも約180℃以下とすることが望ましい。そこで、本実施の形態1においては、約150℃でエポキシ樹脂108の流動性を失うようにしている。ここで、150℃におけるエポキシ樹脂108の粘度は、約24000psであるので、この粘度以上において流動性が発生しないようにするために、硬化工程の圧力は約4MPaとしている。
Since the
このようにしてプリプレグ141の硬化が完了すると、冷却工程124(図1に示す)へ移る。この冷却工程124では、ゆっくりとした勾配で冷却を行う。
When the curing of the
図17は、本実施の形態2の切断工程における切断手段の断面図である。図5、図17において、125は、強制流入工程122によって、基板101の外側へ流れ出した樹脂172を切除する切断工程である。この切断工程125において、171はモジュールを切断するダイシング歯であり、この切断工程125でダイシング歯171を回転させて、不要な樹脂172を切除する。なお、本実施の形態1においては、不要な樹脂172部分のみを切除するのではなく、基板101と樹脂172との双方を切断している。これは、基板101の端部より内側を切断することにより、モジュールの寸法を、基板101の伸縮などによらず、略一定寸法とするためである。
FIG. 17 is a cross-sectional view of the cutting means in the cutting step of the second embodiment. 5 and 17,
次に、一体化工程118において、エポキシ樹脂108が隙間156、157へ注入される動作について説明する。そこでまずエポキシ樹脂108の温度と、圧力ならびに粘度特性との関係について図面を用いて説明する。図18は、エポキシ樹脂108の特性図であり、横軸201が温度であり、第1の縦軸202は粘度であり、第2の縦軸が圧縮圧力203を示している。図18において、204はプリプレグ中に含まれるエポキシ樹脂108の粘度特性を示し、205はプリプレグが受けるプラテン151、152の圧力である。
Next, an operation in which the
まずこのエポキシ樹脂108は、常温においては非流動性であり、粘性を有していない。そして、エポキシ樹脂108は、温度が上昇するにつれて軟化し粘度が低下し、温度206において最低粘度207となり、この温度206以上で粘度が増加し、硬化が促進される。なお、本実施の形態2におけるエポキシ樹脂108における温度206が、約133℃であり、そのときの最低粘度207は約1150psである。
First, the
なおここで注意しなければならないのは、上述の一体化工程118中においてエポキシ樹脂108には、常に圧力が加えられていることである。つまり、エポキシ樹脂108の流動は、このエポキシ樹脂108へ加えられる圧力と、エポキシ樹脂108の粘度(温度)によって決定づけられることである。
It should be noted that pressure is always applied to the
そこで次に、プラテン151、152の圧力特性を見てみると、流動抑制工程121では圧力208が加えられ、硬化工程123では圧力209が加えられる。そして、軟化工程120から硬化工程123との間の強制流入工程122で瞬間的に圧力増加させる。
Accordingly, when the pressure characteristics of the
そして、エポキシ樹脂108は、圧力208において温度が温度211となると流動を開始する粘度212(以降、流動開始粘度という)となる。つまり、エポキシ樹脂108は、常温から温度211までの温度領域213において板体状であり、流動はしない。本実施の形態1において圧力208は、0.2MPaであるので、流動開始粘度は2100psであり、そのときの、温度211は約110℃である。
The
次に、この温度211を超えると、エポキシ樹脂108の粘度は、温度206で最低粘度207まで低下する。そして強制流入工程122は、温度211と温度206との間の温度領域214(第1の温度範囲の一例として用いた)で行われる。
Next, when the
この強制流入工程122が完了すると、硬化工程123でエポキシ樹脂108を硬化するが、この硬化工程123では圧力209が印加される。エポキシ樹脂108は、温度206以上の温度領域215(第2の温度範囲の一例として用いた)になると徐々に硬化を始め、圧力209では温度216で流動性を失う粘度217となる。なお、圧力209が4MPaにおいて、温度216は、150℃、粘度217は24000psである。
When the forced
なお、本実施の形態1における硬化工程123では、エポキシ樹脂108を約180℃の温度まで上昇させて、60分間その温度で保持する。その後、プラテン151、152に挟んだままで、ヒータ160の温度を調節しながら、約1℃/分の割合で徐冷する徐冷工程を有している。
In the curing
以上の方法によって、プラテン152で圧力を加え、強制的にエポキシ樹脂108を流動させる。なお、このプラテンの移動開始から終了までの間の時間は、略1秒以内という短時間で完了させる。そして、最小粘度207となる温度206を超えて、さらに加熱することによって付加重合反応が進み硬化が始まる。そして、温度216以上の温度まで加熱し、エポキシ樹脂108の流動を失わせ、硬化させる。
By the above method, pressure is applied by the
以上のような構成により、半導体素子105は基板101に対して傾斜した状態で装着されるので、エポキシ樹脂108は隙間へ容易に流入させることができる。また、気泡は傾斜によって半導体素子105の外に移動し易く、隙間156に気泡が残りにくくなる。これにより、予め半導体素子105や抵抗106などと基板101との間の隙間156、157に、中間材などを充填することなく、エポキシ樹脂108の中に半導体素子が埋設されたモジュールを実現できるモジュールの製造方法を提供することができる。
With the above configuration, the
また、中間材を別途注入する工程が必要なく、また中間材も不必要となるので、低価格なモジュールを実現できる。 In addition, a step of separately injecting the intermediate material is not required, and the intermediate material is unnecessary, so that a low-cost module can be realized.
さらに、強制流入工程122において狭い隙間156、157へ確りとエポキシ樹脂108を充填できる。従って、ボイドの発生もしにくくなり、信頼性の高いモジュールを実現することができる。
Furthermore, the
さらにまた、本実施の形態1では、強制流入工程122と略同時に、真空状態を解除している。これにより、エポキシ樹脂108は、プラテン152による上下方向からの圧縮と同時に、真空化解除による増圧で側面方向からの圧力も増加することとなり、エポキシ樹脂108は隙間156、157などへ流入しやすくなる。
Furthermore, in the first embodiment, the vacuum state is released substantially simultaneously with the forced
そして、真空化工程119において、プリプレグ141中の空気が完全に抜けず、一部の箇所に空気泡が残留した場合、軟化工程120での軟化によって空気泡が膨張し、低圧状態のままの気泡(以下真空ボイドと言う)が発生する。もし、半導体素子105のバンプ部にこの真空ボイドが発生したりすると、リフローはんだ付け等の加熱によってバンプが溶融した場合に、溶融したバンプが真空ボイドによって吸引され、半導体素子105とランドパターン104aとの間での接続が外れたり、隣接同士のバンプ同士がショートしたりする。また、エポキシ樹脂108などの吸湿によって、真空ボイドへ水滴が侵入した場合、この水滴が原因となり、リフローはんだ付けなどで水蒸気爆発が起こり、接続が外れることも生じる。
In the
そこで、本実施の形態においては、エポキシ樹脂108aとエポキシ樹脂108bとの衝突部108cを囲むバンプ102aと102bとを同一信号の端子としている。これにより、仮にバンプ102aと102bの間で真空ボイドが発生しても、半導体素子105における回路の短絡を防止できる。
Therefore, in this embodiment, the
また、一般にこの真空ボイドは、衝突部108cで発生し易い。そこで、半導体素子105に傾斜を設けることで、エポキシ樹脂108が、バンプ102a側から流入し易くする。これによって、衝突部108cの位置を移動させることができる。つまり、半導体素子105の傾斜角度を変化させれば、エポキシ樹脂108が流れる管路の断面積を変化させることができるので、衝突部108cの位置を調節することができる。従って、バンプ102dの大きさなどを変更し、傾斜角度を適宜変化させることにより、衝突部108cの位置を102aと102bの間の位置となるように調整することができる。
Moreover, generally this vacuum void is easy to generate | occur | produce in the collision part 108c. Therefore, by providing the
さらに、半導体素子105を傾斜させているので、ボイドが抜け易くもなる。
Further, since the
なお、本実施の形態2において、バンプ102bはバンプ102aと同一信号端子としたが、バンプ102bは信号が供給されない独立端子としても良い。
In the second embodiment, the
また、真空解除を強制流入工程122と略同時に行い、真空ボイドを縮小させることで、真空ボイドの発生をさらに防止している。なおこの真空解除は、エポキシ樹脂108の硬化する温度206以下で行うことが望ましい。これは、真空の解除によって、エポキシ樹脂108に大気圧を加えたとしても、エポキシ樹脂108の硬化後では真空ボイドの収縮が起こらなくなってしまうためである。
Further, the vacuum release is performed substantially simultaneously with the forced
以上のような構成によって、真空ボイドの発生を防止しているので、空隙143、143a、144、144aや隙間156、157内に、真空ボイドは発生し難くなり、リフロー工程などにおけるバンプ接続の外れや、ショートなどの発生の少ない、信頼性の高いモジュールを実現できる。
With the above configuration, generation of vacuum voids is prevented, so that it is difficult for vacuum voids to be generated in the
なお、このプリプレグ141は熱硬化性樹脂であるので、一旦熱硬化された後は、たとえ再度加熱されても可塑状態には戻らない。従って、一旦エポキシ樹脂108で封止された半導体素子105の固定は保持される。また、エポキシ樹脂108は略150℃の温度までは粘度はだんだん下がる。従って、このようにエポキシ樹脂108は、粘度が小さくなり、流動性が増して、狭い隙間にも十分に充填することができる。また、ガラス不織布にエポキシ樹脂が含浸されているので、軟化工程120や、強制流入工程122において、エポキシ樹脂108を流動させても、基板としての体裁を維持することができるので、寸法精度の良好なモジュールを実現することができる。
Since the
また、この強制流入工程における温度は半導体素子105や抵抗106を接続固定するはんだが溶融しない程度に低い温度(150℃)で一体化するので、この一体化により接続固定が破壊されることはなく、半導体素子105と抵抗106は強固な接続固定を保つことができる。
Further, the temperature in this forced inflow process is integrated at a low temperature (150 ° C.) so that the solder for connecting and fixing the
更に、熱硬化性のプリプレグ141を用いているので、熱硬化された後に加熱されても再度可塑状態には戻らず、封止された半導体素子105と抵抗106の安定した固定状態が保たれる。
Furthermore, since the
更にまた、半導体素子105と抵抗106は基板101に装着されているので、この基板101の状態で検査をすることができ、モジュール完成後における良品率が向上する。
Furthermore, since the
なお、本実施の形態2においては、プリプレグ141を6枚用いたが、これは厚みの厚いプリプレグ1枚でも良い。その場合、積層工程116を短時間で行うことができるので、低価格なモジュールを得ることができる。
In the second embodiment, six
さらに、本実施の形態2においては、強制流入工程122でエポキシ樹脂108を隙間156へ充填し、流動埋設部を形成したが、これは従来と同様にディスペンサなどによって隙間156へエポキシ樹脂108などによる中間材を注入しても良い。このような場合においても、半導体素子105が基板101へ傾斜して装着されるので気泡が残留し難くなる。
Furthermore, in the second embodiment, the
本実施の形態では、圧力や真空度を変化させたがこれは、一定でも良い。この場合、一体化手段として圧力や真空度を制御する必要がないので、設備が容易となる。従って設備コストが安い。なお、その場合には、エポキシ樹脂108が隙間156へ流入することによる温度上昇でエポキシ樹脂108が硬化しないように、エポキシ樹脂108は硬化温度よりも少なくとも温度上昇分だけ低い温度であるときに隙間156へ充填するようにすることが重要である。
In this embodiment, the pressure and the degree of vacuum are changed, but this may be constant. In this case, it is not necessary to control the pressure and the degree of vacuum as an integration means, so that the facility becomes easy. Therefore, the equipment cost is low. In that case, the
(実施の形態3)
本実施の形態は、半導体素子の他の実施例であり、本実施の形態の半導体素子は、実施の形態1や2に対して用いることができるものである。以下本実施の形態3におけるモジュール用半導体素子について図面を用いて説明する。図19は本実施の形態3におけるモジュール用半導体素子の下面図である。
(Embodiment 3)
This embodiment is another example of the semiconductor element, and the semiconductor element of this embodiment can be used for the first and second embodiments. The module semiconductor element according to the third embodiment will be described below with reference to the drawings. FIG. 19 is a bottom view of the module semiconductor element according to the third embodiment.
図19において、251は、半導体回路が構成された半導体素子であり、この半導体素子251の下面側に半導体回路と接続された電極(図示せず)が設けられている。これらの電極の夫々には、はんだバンプ252がはんだ付けされている。なお、本実施の形態における半導体素子251には、はんだバンプ252を69個設けている。そしてその半導体素子251には、間隔253で9個のはんだバンプ252が並んで配列されたはんだバンプ列254(第1のバンプ配列部の一例として用いた)を7列配列している。そして、はんだバンプ列254の隣には、間隔255で5個のはんだバンプ252が並んで配列されたはんだバンプ列256を1列配列している。さらに、はんだバンプ256の隣には、間隔257で5個のはんだバンプ252が並んで配列されたはんだバンプ列258(第2のバンプ配列部の一例として用いた)を2列配列している。そしてそれぞれのバンプ列254、256、258とは、間隔259で配列している。
In FIG. 19,
そして、半導体素子251には、はんだバンプ列254の5、6列目の中央には、電極を形成しておらず、はんだバンプ252も装着されていない電極不形成部260を設けている。
The
以上の構成により、はんだバンプ列258側の間隔257は、はんだバンプ列254側の間隔253に比べて大きくしている。これにより、はんだバンプ列256、258において、はんだバンプ252間に形成される隙間265、266は、はんだバンプ列254に形成される隙間267に比べて大きくなる。従って、本実施の形態の半導体素子251を、本実施の形態1や本実施の形態2に示したモジュールへ用いれば、はんだバンプ列258側から、中間材やエポキシ樹脂を良好に流れ込ませ易くできる。したがって、数多くのはんだバンプ252が形成されたような半導体素子251においても、半導体素子251と基板などの間に形成される隙間へ確りと樹脂や中間材を充填できる。
With the above configuration, the
そして、本実施の形態におけるモジュール用半導体素子251を本実施の形態2に示した基板(図示せず)へ用いる場合、モジュール用半導体素子と基板(図示せず)との間の隙間には、はんだバンプ列258側からエポキシ樹脂が多く流れ込む。つまり、本実施の形態3における衝突部は、半導体素子251の中央よりも右側寄り(図19、はんだバンプ列258の反対側)となる。
When the
そこで、本実施の形態3では、はんだバンプ列254の2列目から4列目の3行目から5行目のはんだバンプ252aを、全てグランド用のはんだバンプとし、これらのはんだバンプ252aがはんだ付けされた9個のグランド電極同士を導体で接続し、グランド電極による島261(短絡阻止手段の一例として用いた)を形成している。
Therefore, in the third embodiment, the
さらに、バンプ列2列目の7、8行目のはんだバンプ252bがはんだ付けされた電極同士を導体で接続することにより島262を形成し、バンプ列4列目の7、8行目のはんだバンプ252cがはんだ付けされた電極同士を、導体で接続することにより島263を形成している。これらの島262と島263との間のはんだバンプ264(短絡阻止手段の一例として用いた)が接続された電極は、半導体素子251上のどの回路とも接続されない独立電極としている。そして、半導体素子251に島261や、はんだバンプ264を設け、この島261やバンプ264の位置と、エポキシ樹脂の衝突部が形成される位置とを合わせる訳である。そのために、これら島261やバンプ264を形成した側の反対側のはんだバンプ列258、256の間隔255、257を広くし、エポキシ樹脂が入り込み易くする訳である。以上のように島261やバンプ264により、衝突部でたとえボイドが発生しても、半導体素子251に形成された半導体回路での短絡の発生を防止することができる。
Furthermore, an
(実施の形態4)
本実施の形態は、実施の形態2における積層基板の製造方法に対して他の製造方法の例であり、本実施の形態に対して実施の形態1、2や3で示した半導体素子を用いることができるものである。以下、本発明の実施の形態について、図面を用いて説明する。図20は、本発明の実施の形態4におけるモジュールの製造方法のフローチャートである。なお、図21から図23において、図4から図18と同じものは同じ番号とし、その説明は簡略化してある。本実施の形態1においては、基板101上に6枚のプリプレグ141を積層したが、本実施の形態4においては、基板101上に厚さが約1mmのプリプレグ302を1枚積層している。
(Embodiment 4)
This embodiment is an example of another manufacturing method with respect to the manufacturing method of the multilayer substrate in
では、図20の工程の順序に従って、各工程の詳細を説明する。本実施の形態2において、実施の形態1と同様に、基板101上に半導体素子105や抵抗106を装着し、リフロー工程115ではんだ付けする。300は、リフロー工程115の後に設けられ、予め孔加工工程302で孔319a、319b(図18)が形成されたプリプレグ302(シートの一例として用いた)を基板101上に宙吊りする宙吊り工程であり、301は、宙吊り工程300の後に設けられた減圧・積層工程である。以下に、この宙吊り工程300と減圧・積層工程301について、図21、図22を用いて説明する。図21は、本実施の形態2における宙吊り工程における宙吊り手段の断面図であり、図22は同、積層工程における減圧・積層手段の断面図である。
Now, details of each step will be described in the order of the steps in FIG. In the second embodiment, as in the first embodiment, the
まず、宙吊り工程300(図19)について説明する。図21において、密封容器311は、プラテン152と、基板101の側面側を囲むガイド312と、このガイド312の上端部に設けられた傾斜部313とを有し、このガイド312の上方に開口部314を有する構成としている。このように構成された密封容器311のガイド312内へ基板101を挿入する。ここで、ガイド312と基板101との間の隙間は、片側で約0.5mmとし、このガイド312によって基板101が位置決めされる。
First, the suspension process 300 (FIG. 19) will be described. In FIG. 21, the sealed
そして、この開口部314を覆うように、プリプレグ302を載置する。このとき、プリプレグ302の幅315は、ガイド312の幅316よりも大きく、傾斜部313の開口寸法313aよりも小さな寸法としておく。このようにして、宙吊り工程300において、プリプレグ302は、傾斜部313によって宙吊り状態で保持されることとなる。そして、このプリプレグ302の上に銅箔145が積層される。つまり、本実施の形態2において傾斜部313は、プリプレグ302と半導体素子105や抵抗106とが接触しないようにそれらの間に隙間を形成させるために、プリプレグ302を宙吊りする宙吊り手段となる。
Then, the
なお、本実施の形態4におけるプリプレグ302は、できる限り早く粘性を低下させることによって加熱を小さくし、少ないエネルギーでモジュールを製造できるようにするために、常温において粘性を有したエポキシ樹脂317を用いている。従って、プリプレグ302の端部302aが、傾斜部313に密着する。これによって、プラテン152、ガイド312、傾斜部313およびプリプレグ302とによって密封されることとなる。つまり、本実施の形態4においては、プリプレグ302自体が密封容器311の蓋を成すものである。
In addition, the
そして、真空化手段(図示せず)は、プリプレグ302によって蓋された状態で、ガイド312に設けた孔318から空気を吸引する。この減圧化によって密封容器311内が負圧となり、プリプレグ302は傾斜部313とガイド312に沿って下方へ移動する。本実施の形態2においては、孔318はガイド312の下端部の近傍に設けてある。なお、孔318は、減圧によって降下するプリプレグ面よりも下側に設けておくことが望ましい。これによって、孔318から空気を抜いてもプリプレグ302が吸引されず、確実に真空化することができる。
The vacuuming means (not shown) sucks air from the
図22は、本実施の形態4の減圧・積層工程における減圧積層手段の断面図である。図22に示すように、プリプレグ302は、半導体素子105上面や抵抗106の上面に接する状態で停止し、プリプレグ302が基板101上へ積層される。この状態において、プリプレグ302は、真空化による負圧がかかった状態で保持される。
FIG. 22 is a cross-sectional view of the decompression / laminating means in the decompression / lamination process of the fourth embodiment. As shown in FIG. 22, the
これによって、半導体素子105や抵抗106とプリプレグ302との間に空気が入った気泡が残ることがない。従って、プリプレグ302と半導体素子105の上面105cや抵抗106の上面106aとの間での密着性を向上することができ、信頼性の高いモジュールを得ることができる。
Thereby, bubbles containing air do not remain between the
図23は、一体化工程303における一体化手段の断面図である。図20、図23において、303は、減圧・積層工程の後に設けられた一体化工程である。この一体化工程303では、上側プラテン321がプリプレグ302を加熱・圧縮・冷却することで、隙間156、157へもエポキシ樹脂317を充填するとともに、基板101とプリプレグ302とを一体化している。
FIG. 23 is a cross-sectional view of the integration means in the
この一体化工程303において、まず304は、減圧・圧縮工程301の後に設けられた軟化工程であり、この軟化工程304では、プラテン152と上側プラテン321に設けられたヒータ160を加熱し、プリプレグ302を流動可能な温度まで軟化させる。なお、本実施の形態2におけるプリプレグ302は、常温において略流動性を有する状態となっているものを用いているので、軟化工程における熱の供給を少なくできる。従って省エネルギーである。
In this
そして、軟化工程304の後に設けた強制流入工程305において、実施の形態2と同様に、エポキシ樹脂317を流入させる訳である。そこで、この流入による摩擦熱や圧力損失などによる温度上昇によって、隙間156、157へ流入するエポキシ樹脂317が、硬化を始める温度を超えないようにプラテン321を移動させる。このように、エポキシ樹脂317の温度が約100℃の状態で、急激な圧力(速度)を付加し、隙間156、157へ強制的に流入させるので、隙間156、157へ別途中間材を注入する必要はない。なお、本実施の形態4において、エポキシ樹脂317が硬化を始める温度は、約110℃から150℃であり、この110℃から150℃において約10分保持するとエポキシ樹脂317は付加重合反応が始まるものを用いている。
Then, in the forced
なお、本実施の形態2の上側プラテン321には、位置センサ(図示せず)を設けてある。制御回路は、この位置センサからの信号と、メモリ(図示せず)に予め記憶した上側プラテン321の位置データとを比較し、上側プラテン321が規定の位置であると判定したときに、上側プラテン321へ接続されたサーボモータへ停止する旨の命令を送る。
Note that a position sensor (not shown) is provided on the
ここで、プリプレグ302に孔を設けないので、本実施の形態4において半導体素子105や抵抗106の周囲に形成される隙間331は、実施の形態1で形成される空隙143、144よりも大きくなる。そこで、本実施の形態2における強制流入工程305の温度は100℃とすることで、確りと隙間331や隙間156、157へエポキシ樹脂317を充填できる。
Here, since no hole is provided in the
306は強制流入工程305の後に設けられた硬化工程であり、この硬化工程306で150℃とすることでエポキシ樹脂317を完全に硬化させている。そして、硬化工程306で完全に硬化させた後、徐冷工程124で徐々に冷却し、その後に切断工程125で切断する。
以上のように一体化工程303の前に減圧・積層工程301を有しているので、半導体素子105や抵抗106とプリプレグ302との間に空気が入った気泡が残ることがない。従って、プリプレグ302と半導体素子105の上面105cや抵抗106の上面106aとの間での密着性を向上することができ、信頼性の高いモジュールを得ることができる。
As described above, since the decompression / stacking
また、実施の形態2のようにプリプレグ302には、予め半導体素子105や抵抗106に対応した孔を設けなくても良いので、実施の形態2における孔加工工程117が不要となる。従って、低価格なモジュールを得ることができる。
Further, as in the second embodiment, the
さらに、本実施の形態4においては、部品の高さに応じた孔が不要となるので、プリプレグ302は、1枚でも良い。従って、プリプレグ302を1枚積層すれば良いので、低価格なモジュールを得ることができる。
Further, in the fourth embodiment, since a hole corresponding to the height of the component is not necessary, the number of the
さらにまた、プリプレグ302は、傾斜部313の上に載せるだけで良いので、積層作業を非常に容易に行うことができる。従って低価格なモジュールを実現できる。
Furthermore, since the
その上さらに、孔318はガイド312に設けてあるので、基板101とガイド312との間の隙間を小さくできる。従って、ガイド312は、基板101を精度良く位置決めするとともに、プリプレグ302が外側へ流出することを防止する。従って、エポキシ樹脂317は、隙間331や隙間156、157へ流れるので、ボイドなどの発生がなく、確りと隙間156、157へエポキシ樹脂317を充填することができる。
Furthermore, since the
なお本実施の形態に対して、実施の形態2あるいは3による半導体素子51あるいは半導体素子251を用いることもできる。
Note that the
本発明にかかるモジュールの製造方法は、予め電子部品と基板との間の隙間に、中間材などを充填することなく、樹脂シートと基板との一体化工程で同時に隙間へ樹脂を確実に充填することのできるという効果を有し、特に小型化が必要な携帯用電子機器等に対して利用すると有用である。 The module manufacturing method according to the present invention reliably fills the gap simultaneously with the resin sheet and the substrate integration process without previously filling the gap between the electronic component and the substrate with an intermediate material or the like. It is useful when used for portable electronic devices and the like that need to be miniaturized.
51 半導体素子
52a 金バンプ
52b 金バンプ
53a 隙間
53b 隙間
51
Claims (11)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005065257A JP2006253277A (en) | 2005-03-09 | 2005-03-09 | Semiconductor device for module, module using the same, and module manufacturing method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005065257A JP2006253277A (en) | 2005-03-09 | 2005-03-09 | Semiconductor device for module, module using the same, and module manufacturing method |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010100584A Division JP2010161425A (en) | 2010-04-26 | 2010-04-26 | Manufacturing method of module, and manufacturing facility therefor |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006253277A true JP2006253277A (en) | 2006-09-21 |
Family
ID=37093460
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005065257A Pending JP2006253277A (en) | 2005-03-09 | 2005-03-09 | Semiconductor device for module, module using the same, and module manufacturing method |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2006253277A (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8277597B2 (en) | 2009-05-21 | 2012-10-02 | Toyota Jidosha Kabushiki Kaisha | Method for bonding high heat conductive insulating resin |
JPWO2017078039A1 (en) * | 2015-11-04 | 2018-02-15 | リンテック株式会社 | Thermosetting resin film, first protective film forming sheet, and first protective film forming method |
Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04184952A (en) * | 1990-11-20 | 1992-07-01 | Sumitomo Electric Ind Ltd | Semiconductor element mounting method |
JPH05160325A (en) * | 1991-12-11 | 1993-06-25 | Fujitsu Ltd | Semiconductor device |
JPH10247700A (en) * | 1997-03-05 | 1998-09-14 | Canon Inc | Electronic part, mounting method thereof and mask |
JP2000012616A (en) * | 1998-06-22 | 2000-01-14 | Matsushita Electric Ind Co Ltd | Method of mounting semiconductor device |
JP2001015554A (en) * | 1999-06-30 | 2001-01-19 | Fujitsu Ten Ltd | Component mounting structure for board |
JP2003078250A (en) * | 2001-09-04 | 2003-03-14 | Matsushita Electric Ind Co Ltd | Module incorporating component and manufacturing method thereof |
JP2004111543A (en) * | 2002-09-17 | 2004-04-08 | Hitachi Maxell Ltd | Semiconductor chip |
JP2004335660A (en) * | 2003-05-06 | 2004-11-25 | Sony Corp | Semiconductor device, its manufacturing method, wiring board, and its manufacturing method |
JP2005012065A (en) * | 2003-06-20 | 2005-01-13 | Renesas Technology Corp | Semiconductor device and its manufacturing method |
-
2005
- 2005-03-09 JP JP2005065257A patent/JP2006253277A/en active Pending
Patent Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04184952A (en) * | 1990-11-20 | 1992-07-01 | Sumitomo Electric Ind Ltd | Semiconductor element mounting method |
JPH05160325A (en) * | 1991-12-11 | 1993-06-25 | Fujitsu Ltd | Semiconductor device |
JPH10247700A (en) * | 1997-03-05 | 1998-09-14 | Canon Inc | Electronic part, mounting method thereof and mask |
JP2000012616A (en) * | 1998-06-22 | 2000-01-14 | Matsushita Electric Ind Co Ltd | Method of mounting semiconductor device |
JP2001015554A (en) * | 1999-06-30 | 2001-01-19 | Fujitsu Ten Ltd | Component mounting structure for board |
JP2003078250A (en) * | 2001-09-04 | 2003-03-14 | Matsushita Electric Ind Co Ltd | Module incorporating component and manufacturing method thereof |
JP2004111543A (en) * | 2002-09-17 | 2004-04-08 | Hitachi Maxell Ltd | Semiconductor chip |
JP2004335660A (en) * | 2003-05-06 | 2004-11-25 | Sony Corp | Semiconductor device, its manufacturing method, wiring board, and its manufacturing method |
JP2005012065A (en) * | 2003-06-20 | 2005-01-13 | Renesas Technology Corp | Semiconductor device and its manufacturing method |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8277597B2 (en) | 2009-05-21 | 2012-10-02 | Toyota Jidosha Kabushiki Kaisha | Method for bonding high heat conductive insulating resin |
JPWO2017078039A1 (en) * | 2015-11-04 | 2018-02-15 | リンテック株式会社 | Thermosetting resin film, first protective film forming sheet, and first protective film forming method |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2006324567A (en) | Substrate incorporating component and its manufacturing method | |
EP1589797A2 (en) | Manufacturing method of laminated substrate, and manufacturing apparatus of semiconductor device for module and laminated substrate for use therein | |
US8610292B2 (en) | Resin sealing method of semiconductor device | |
JP4251144B2 (en) | Manufacturing method of laminated substrate | |
KR102497661B1 (en) | Mounting device and mounting method | |
JP2015026689A (en) | Circuit board, manufacturing method of circuit board, and electronic apparatus | |
JP5054440B2 (en) | Manufacturing method of electronic component built-in substrate and electronic component built-in substrate | |
KR102647325B1 (en) | Circuit board and semiconductor package comprising same | |
JP2013004823A (en) | Semiconductor device manufacturing method | |
WO2009107342A1 (en) | Method for manufacturing electronic component module | |
JP2006253277A (en) | Semiconductor device for module, module using the same, and module manufacturing method | |
JP2010161425A (en) | Manufacturing method of module, and manufacturing facility therefor | |
JP5375292B2 (en) | Image sensor module and method of manufacturing image sensor module | |
JP2009259997A (en) | Manufacturing method of electronic component module | |
JP4218576B2 (en) | Manufacturing method of laminated substrate | |
JP4214945B2 (en) | Manufacturing method of laminated substrate | |
JP4251108B2 (en) | Manufacturing method of laminated substrate | |
JP4215024B2 (en) | Manufacturing method of laminated substrate | |
JP4461903B2 (en) | Manufacturing method of laminated substrate and manufacturing equipment used therefor | |
JP2005310874A (en) | Manufacturing method of laminated substrate, and manufacturing facility used therefor | |
JP2006253276A (en) | Method of manufacturing multilayer substrate | |
JP2005302971A (en) | Process for producing semiconductor chip mounting body, and semiconductor chip mounting body | |
JP2006324621A (en) | Substrate incorporating component and its manufacturing method | |
JP4596053B2 (en) | Semiconductor device manufacturing method and semiconductor structure assembly | |
KR100720918B1 (en) | The multifari-ousness pcb and method to printed circuit board |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070115 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20070214 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20091126 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100215 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100302 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100426 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100914 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20110125 |