JP4251144B2 - Manufacturing method of laminated substrate - Google Patents

Manufacturing method of laminated substrate Download PDF

Info

Publication number
JP4251144B2
JP4251144B2 JP2005072544A JP2005072544A JP4251144B2 JP 4251144 B2 JP4251144 B2 JP 4251144B2 JP 2005072544 A JP2005072544 A JP 2005072544A JP 2005072544 A JP2005072544 A JP 2005072544A JP 4251144 B2 JP4251144 B2 JP 4251144B2
Authority
JP
Japan
Prior art keywords
temperature
substrate
prepreg
resin
epoxy resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005072544A
Other languages
Japanese (ja)
Other versions
JP2005333109A (en
Inventor
幹夫 西村
敏彦 森
和彦 本城
潤一 木村
利浩 西井
真二 原田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2005072544A priority Critical patent/JP4251144B2/en
Publication of JP2005333109A publication Critical patent/JP2005333109A/en
Application granted granted Critical
Publication of JP4251144B2 publication Critical patent/JP4251144B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191Disposition
    • H01L2924/19101Disposition of discrete passive components
    • H01L2924/19105Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Description

本発明は、小型化が要求される携帯用電子機器等に用いる積層基板の製造方法に関するものである。   The present invention relates to a method for manufacturing a multilayer substrate used in portable electronic devices and the like that are required to be downsized.

以下、従来の積層基板の製造方法について図面を用いて説明する。図25は、従来の積層基板の製造フローチャートであり、図26から図30は、従来の積層基板製造工程における各工程の詳細図である。   Hereinafter, a conventional method for manufacturing a laminated substrate will be described with reference to the drawings. FIG. 25 is a flowchart of manufacturing a conventional multilayer substrate, and FIGS. 26 to 30 are detailed views of each process in the conventional multilayer substrate manufacturing process.

図25において、従来の積層基板の製造方法は、基板1にクリームはんだ2を印刷するクリームはんだ印刷工程3と、このクリームはんだ印刷工程3の後で電子部品4を装着する装着工程5と、この装着工程5の後に設けられたリフロー工程6と、このリフロー工程6の後で半導体素子7を装着する半導体装着工程8と、この半導体装着工程8の後で中間材9を注入する中間材注入工程10と、この中間材注入工程10の後に設けられた乾燥工程11と、この乾燥工程11の後でプリプレグ12を積層するプリプレグ積層工程13と、このプリプレグ積層工程13の後に設けられた加熱・圧着工程14とを有していた。   In FIG. 25, a conventional method for manufacturing a laminated substrate includes a cream solder printing process 3 for printing cream solder 2 on a substrate 1, a mounting process 5 for mounting an electronic component 4 after the cream solder printing process 3, and this A reflow process 6 provided after the mounting process 5, a semiconductor mounting process 8 for mounting the semiconductor element 7 after the reflow process 6, and an intermediate material injection process for injecting the intermediate material 9 after the semiconductor mounting process 8. 10, a drying step 11 provided after the intermediate material injection step 10, a prepreg laminating step 13 for laminating the prepreg 12 after the drying step 11, and heating / compression bonding provided after the prepreg laminating step 13 Step 14 was included.

では、これらの工程について、図面を用いて詳細に説明する。図26は、従来の積層基板の製造方法の装着工程5における装着手段の断面図である。図26に示すように、基板1の上面に形成された接続パターン21上にクリームはんだ2をスクリーン印刷で印刷していた。そして、このクリームはんだ2上に電子部品4を装着し、リフロー工程6で加熱することで、電子部品4を基板1へ接続していた。   Now, these steps will be described in detail with reference to the drawings. FIG. 26 is a cross-sectional view of the mounting means in the mounting step 5 of the conventional method for manufacturing a laminated substrate. As shown in FIG. 26, the cream solder 2 was printed on the connection pattern 21 formed on the upper surface of the substrate 1 by screen printing. And the electronic component 4 was mounted | worn on this cream solder 2, and the electronic component 4 was connected to the board | substrate 1 by heating by the reflow process 6. FIG.

図27は、従来の半導体素子の装着工程であり、この半導体装着工程8では、半導体素子7が基板1上へ装着される。図28は、従来の積層基板の製造方法の中間材注入工程における中間材注入手段の断面図である。図27に示すように半導体装着工程8で、電子部品4が接続された基板1へ半導体素子7を装着し、中間材注入工程10では、半導体素子7と基板1との間とを接続するとともに、半導体素子7と基板1間の隙間31を埋めるために、ディスペンサ32などで半導体素子7と基板1との間に中間材33を注入していた。また、電子部品4と基板1との間にも中間材を注入する場合もあった。そして、乾燥工程11でこれらの中間材33を乾燥させることによって、半導体素子7に形成されたバンプ34と半導体素子接続パターン21aとを電気的、機械的に接続していた。   FIG. 27 shows a conventional semiconductor element mounting process. In the semiconductor mounting process 8, the semiconductor element 7 is mounted on the substrate 1. FIG. 28 is a cross-sectional view of the intermediate material injection means in the intermediate material injection step of the conventional method for manufacturing a laminated substrate. As shown in FIG. 27, in the semiconductor mounting step 8, the semiconductor element 7 is mounted on the substrate 1 to which the electronic component 4 is connected. In the intermediate material injection step 10, the semiconductor element 7 and the substrate 1 are connected. In order to fill the gap 31 between the semiconductor element 7 and the substrate 1, the intermediate material 33 is injected between the semiconductor element 7 and the substrate 1 with a dispenser 32 or the like. In some cases, an intermediate material is also injected between the electronic component 4 and the substrate 1. Then, by drying these intermediate members 33 in the drying step 11, the bumps 34 formed on the semiconductor element 7 and the semiconductor element connection pattern 21a are electrically and mechanically connected.

次に、プリプレグ積層工程13では、乾燥工程11で半導体素子7が固定された基板1上に、熱硬化樹脂製のプリプレグ41と銅箔42とを積層する。なお、このプリプレグ41には、電子部品4に対応する位置に設けた孔43と、半導体素子7に対応する位置に設けた孔44とを有している。   Next, in the prepreg lamination step 13, a thermosetting resin prepreg 41 and a copper foil 42 are laminated on the substrate 1 on which the semiconductor element 7 is fixed in the drying step 11. The prepreg 41 has a hole 43 provided at a position corresponding to the electronic component 4 and a hole 44 provided at a position corresponding to the semiconductor element 7.

図29は、従来の積層基板の製造方法の加熱・圧着工程における加熱・圧着手段の断面図である。図29に示すように、加熱・圧着工程14では、プラテン45間に基板1とプリプレグ41とを挟み、略一定の傾斜で加熱するとともに略一定の速度で圧縮していた。これによって、プリプレグ41を軟化、溶融させて、プリプレグ中の樹脂を孔43や孔44へ流入させていた。   FIG. 29 is a cross-sectional view of heating / crimping means in the heating / crimping step of the conventional method for manufacturing a laminated substrate. As shown in FIG. 29, in the heating / crimping step 14, the substrate 1 and the prepreg 41 are sandwiched between the platens 45, heated with a substantially constant inclination, and compressed at a substantially constant speed. As a result, the prepreg 41 is softened and melted, and the resin in the prepreg flows into the holes 43 and 44.

なお、従来の積層基板の製造方法においては、プラテン45の温度を、略一定の傾きで増加させ、約175℃から180℃の温度で約90分から120分程度の時間保持する。このプラテン45の温度が略安定した後に、プラテン45に約2MPaの圧力を加えるこ
とで、プラテン45が略一定の速度でプリプレグ41を圧縮する。そして、プリプレグ41が規定の厚みとなったところでプラテン45の移動を止めるものであった。なお、熱硬化性樹脂製であるプリプレグ41は、85℃までの間は、板状体であり、110℃から150℃までの温度範囲で流動可能となり、150℃以上の温度範囲では硬化する。
In the conventional method for manufacturing a laminated substrate, the temperature of the platen 45 is increased with a substantially constant slope, and is maintained at a temperature of about 175 ° C. to 180 ° C. for about 90 to 120 minutes. After the temperature of the platen 45 is substantially stabilized, by applying a pressure of about 2 MPa to the platen 45, the platen 45 compresses the prepreg 41 at a substantially constant speed. Then, the movement of the platen 45 is stopped when the prepreg 41 reaches a specified thickness. The prepreg 41 made of a thermosetting resin is a plate-like body up to 85 ° C., can flow in a temperature range of 110 ° C. to 150 ° C., and is cured in a temperature range of 150 ° C. or higher.

図30は、従来の積層基板の製造方法によって製造された積層基板の断面図である。以上のような工程によって、プラテン45でプリプレグ41を加熱しながら圧縮することで、プリプレグ41を孔43や孔44へ流入させ、さらに樹脂が硬化する温度まで上昇させることによって得ていた。   FIG. 30 is a cross-sectional view of a multilayer substrate manufactured by a conventional method for manufacturing a multilayer substrate. According to the above-described process, the prepreg 41 is compressed while being heated by the platen 45, so that the prepreg 41 flows into the holes 43 and 44 and further rises to a temperature at which the resin is cured.

なお、この出願の発明に関連する先行技術文献情報としては、例えば、特許文献1や特許文献2あるいは特許文献3などが知られている。
特開2002−93957号公報 特開2003−289128号公報 特開2003−86949号公報
For example, Patent Document 1, Patent Document 2, or Patent Document 3 is known as prior art document information related to the invention of this application.
JP 2002-93957 A JP 2003-289128 A JP 2003-86949 A

しかしながらこのような従来の積層基板の製造方法では、基板上に樹脂シートを積層して樹脂シートと基板とを一体化する工程の前に、予め基板と電子部品との間の隙間に中間材などを埋めていた。従って、中間材を充填し、乾燥する工程が必要となるという問題を有していた。   However, in such a conventional method for manufacturing a laminated substrate, before the step of laminating a resin sheet on the substrate and integrating the resin sheet and the substrate, an intermediate material or the like is previously provided in the gap between the substrate and the electronic component. Was buried. Accordingly, there is a problem that a step of filling and drying the intermediate material is required.

そこで本発明は、この問題を解決したもので、予め電子部品と基板との間の隙間に、中間材などを充填することなく、樹脂シートと基板との一体化工程で同時に隙間へ樹脂を確実に充填することができる積層基板の製造方法を提供することを目的としたものである。   Therefore, the present invention solves this problem, and without filling the gap between the electronic component and the substrate in advance with an intermediate material or the like, the resin is surely put into the gap at the same time in the process of integrating the resin sheet and the substrate. An object of the present invention is to provide a method for manufacturing a laminated substrate that can be filled in the substrate.

この目的を達成するために本発明の積層基板の製造方法における一体化工程では、前記樹脂を軟化させる加熱工程と、この加熱工程の後で前記シートを圧縮し、前記電子部品と前記基板との間に形成された隙間と前記空隙とへ前記樹脂を一気に流入させる強制流入工程と、この強制流入工程の後で前記樹脂を硬化する硬化工程とを有し、前記加熱工程では、前記シートが加熱されるとともに第1の圧力で圧縮され、前記強制流入工程では前記基板に前記シートが積層された状態で秒速300mm以上の速度で圧縮されるとともに、前記シートおよび前記樹脂の温度ははんだが溶融しない温度とし、前記強制流入工程においては短時間で急激に樹脂を流動させて隙間へ樹脂を充填させるものであり、これによって予め電子部品と基板との間の隙間に、中間材などを充填することなく、樹脂シートと基板との一体化工程で同時に隙間へ樹脂を確実に充填することができる。 In order to achieve this object, in the integration step in the method for manufacturing a laminated substrate of the present invention, the heating step for softening the resin, the sheet is compressed after the heating step, and the electronic component and the substrate are a forced inflow step of once flowing the resin into the formed with a gap and the gap between, and a curing step of curing the resin after the forced flow-in step, in the heating step, the sheet is heated And compressed at a first pressure. In the forced inflow step, the sheet is compressed at a speed of 300 mm or more in a state where the sheet is laminated on the substrate, and the temperature of the sheet and the resin does not melt the solder. In the forced inflow step, the resin is rapidly flowed in a short time to fill the gap with the resin, thereby preliminarily providing a gap between the electronic component and the substrate. To without filling such as an intermediate material, it is possible to reliably fill the resin into the gap simultaneously integrating step of the resin sheet and the substrate.

以上のように本発明によれば、一体化工程では、前記樹脂を軟化させる加熱工程と、この加熱工程の後で前記シートを圧縮し、前記電子部品と前記基板との間に形成された隙間と前記空隙とへ前記樹脂を一気に流入させる強制流入工程と、この強制流入工程の後で前記樹脂を硬化する硬化工程とを有し、前記加熱工程では、前記シートが加熱されるとともに第1の圧力で圧縮され、前記強制流入工程では前記基板に前記シートが積層された状態で秒速300mm以上の速度で圧縮されるとともに、前記シートおよび前記樹脂の温度ははんだが溶融しない温度としている。これにより、前記強制流入工程では短時間で急激に樹脂を流動させて隙間へ樹脂を充填させ、電子部品と前記基板との間に隙間と空隙とへ前記樹脂を強制的に流入させるので、中間材を用いなくても電子部品と基板との間に樹脂を確実に充填することができる。従って、予め電子部品と基板との間の隙間に、中間材などを充填することなく、樹脂シートと基板との一体化工程で同時に隙間へ樹脂を確実に充填することができる積層基板の製造方法を提供することができる。 As described above, according to the present invention, in the integration step, a heating step for softening the resin, and a gap formed between the electronic component and the substrate by compressing the sheet after the heating step. And a forcible inflow step for allowing the resin to flow into the gap at once, and a curing step for curing the resin after the forcible inflow step. In the heating step, the sheet is heated and the first In the forced inflow step, the sheet is laminated at a speed of 300 mm / s or more in a state where the sheet is laminated on the substrate, and the temperature of the sheet and the resin is set to a temperature at which the solder does not melt. Accordingly, in the forced inflow process, the resin is rapidly flowed in a short time to fill the gap with the resin, and the resin is forced to flow into the gap and the gap between the electronic component and the substrate. Even if no material is used, the resin can be reliably filled between the electronic component and the substrate. Therefore, a method of manufacturing a laminated substrate that can reliably fill the gap simultaneously with the resin sheet and the substrate integration step without previously filling the gap between the electronic component and the substrate with an intermediate material or the like. Can be provided.

また、中間材を別途注入する工程が必要なく、また中間材も不必要となるので、低価格な積層基板を実現できる。   In addition, a step of separately injecting the intermediate material is not required, and the intermediate material is not necessary, so that a low-price laminated substrate can be realized.

さらに、強制流入工程を有しているので、電子部品と基板との間の狭い隙間へも確りと樹脂を充填できる。従って、ボイドなどの発生もしにくくなり、信頼性の高い積層基板を実現することができる。   Furthermore, since the forced inflow process is provided, the resin can be reliably filled into a narrow gap between the electronic component and the substrate. Therefore, voids are less likely to occur, and a highly reliable laminated substrate can be realized.

(実施の形態1)
以下、本発明の実施の形態1について、図面を用いて説明する。図1は、本発明の実施の形態1における積層基板の製造方法のフローチャートであり、図2は、同積層基板の断面図であり、図3から図18は、本実施の形態1における積層基板の製造方法の各工程の詳細図である。なお、図1から図18において、従来と同じものは同じ番号とし、その説明は簡略化してある。
(Embodiment 1)
Embodiment 1 of the present invention will be described below with reference to the drawings. FIG. 1 is a flowchart of a method for manufacturing a multilayer substrate according to Embodiment 1 of the present invention, FIG. 2 is a cross-sectional view of the multilayer substrate, and FIGS. 3 to 18 are multilayer substrates according to Embodiment 1. It is detail drawing of each process of this manufacturing method. In FIG. 1 to FIG. 18, the same reference numerals are used for the same parts as in the prior art, and the description thereof is simplified.

まず図2を用いて本実施の形態1における積層基板の構成を説明する。図2において、101は熱硬化性の樹脂基板であり多層に形成されている。そして、この層内はインナービア(図示せず)で各層の上面と下面が接続されている。また、各層の上面には銅箔パターン(図示せず)が敷設され、各電子回路を形成している。   First, the configuration of the multilayer substrate in the first embodiment will be described with reference to FIG. In FIG. 2, reference numeral 101 denotes a thermosetting resin substrate formed in multiple layers. In this layer, the upper and lower surfaces of each layer are connected by an inner via (not shown). Also, a copper foil pattern (not shown) is laid on the upper surface of each layer to form each electronic circuit.

そして、この基板101の上面には、ランドパターン104a,104bが形成されており、この基板101の上面に載置された半導体素子(電子部品の一例として用いた)105とランドパターン104aの間ははんだバンプ102で接続され、一方抵抗(電子部品の一例として用いた)106とランドパターン104bとの間は、はんだ(接続固定材の一例として用いた)107で接続されている。   Land patterns 104a and 104b are formed on the upper surface of the substrate 101. Between the semiconductor element (used as an example of an electronic component) 105 placed on the upper surface of the substrate 101 and the land pattern 104a. The solder bumps 102 are connected, while the resistor 106 (used as an example of an electronic component) 106 and the land pattern 104b are connected by solder (used as an example of a connection fixing material) 107.

なお、このはんだ107には、錫・銀・銅系を用いた鉛フリーはんだを用いている。これは有害な物質を含まず、環境へ悪影響を与えないためである。また、このはんだ107の代わりに、熱硬化性を有する導電性接着剤を用いることもできる。導電性接着剤を用いると、この導電性接着剤ははんだより溶融温度が高いので、例えば、近傍ではんだ接続等をして高温環境にしても半導体素子105や抵抗106が基板101から外れることはない。   The solder 107 is a lead-free solder using tin, silver, or copper. This is because it does not contain harmful substances and does not adversely affect the environment. Further, instead of this solder 107, a thermosetting conductive adhesive can be used. When a conductive adhesive is used, the melting temperature of this conductive adhesive is higher than that of solder. For example, the semiconductor element 105 and the resistor 106 are not detached from the substrate 101 even in a high temperature environment by soldering or the like nearby. Absent.

108は、基板101と銅箔パターン109との間に挟まれた熱硬化性の樹脂であり、半導体素子105や抵抗106の外周を隙間がないように覆っている。   A thermosetting resin 108 is sandwiched between the substrate 101 and the copper foil pattern 109 and covers the outer periphery of the semiconductor element 105 and the resistor 106 so that there is no gap.

次に、本実施の形態1における積層基板の製造方法における各工程について、図1に示す工程の順に図3から図18を用いて説明する。図1は本実施の形態1における積層基板の製造フローチャートであり、図3は、フラックス塗布工程における積層基板の断面図である。図1、図3において、111は、フラックス塗布工程である。このフラックス塗布工程111では、半導体素子105(図5に示す)を装着するためのランドパターン104a上に、メタルスクリーン(図示せず)によってフラックス112を印刷する。   Next, each process in the manufacturing method of the laminated substrate in this Embodiment 1 is demonstrated using FIGS. 3-18 in order of the process shown in FIG. FIG. 1 is a manufacturing flowchart of the multilayer substrate in the first embodiment, and FIG. 3 is a cross-sectional view of the multilayer substrate in the flux application process. 1 and 3, reference numeral 111 denotes a flux application process. In the flux application step 111, the flux 112 is printed by a metal screen (not shown) on the land pattern 104a for mounting the semiconductor element 105 (shown in FIG. 5).

図4は、本実施の形態1におけるクリームはんだ印刷工程における積層基板の断面図である。図1、図4において、113は、フラックス塗布工程111の後に設けられたクリームはんだ印刷工程である。このクリームはんだ印刷工程113では、抵抗106(図5に示す)を装着するためのランドパターン104b上にスクリーン131を用いて、クリームはんだ2(接続固定材の一例として用いた)を印刷する。なお、このスクリーンはステンレス製のメタルスクリーンを用い、このスクリーン131には、フラックス112が塗布された位置に凹部126を形成してある。そしてこの凹部126は、クリームはんだ2印刷時に、フラックス112がスクリーン131に付着することを防ぐものである。   FIG. 4 is a cross-sectional view of the multilayer substrate in the cream solder printing process according to the first embodiment. In FIGS. 1 and 4, reference numeral 113 denotes a cream solder printing process provided after the flux application process 111. In this cream solder printing step 113, the cream solder 2 (used as an example of the connection fixing material) is printed on the land pattern 104b for mounting the resistor 106 (shown in FIG. 5) using the screen 131. The screen uses a stainless steel metal screen, and the screen 131 is formed with a recess 126 at a position where the flux 112 is applied. The concave portion 126 prevents the flux 112 from adhering to the screen 131 when the cream solder 2 is printed.

図5は、本実施の形態1の電子部品装着工程における積層基板の断面図である。図1、図5において、114はクリームはんだ印刷工程の後に設けられた電子部品装着工程であり、この電子部品装着工程114では、半導体素子105や抵抗106などが、自動実装機によって基板101の所定位置に装着される。なお、この半導体素子105の下面105a側には、複数のはんだバンプ102が形成されているものを用いる。   FIG. 5 is a cross-sectional view of the multilayer substrate in the electronic component mounting process of the first embodiment. 1 and 5, reference numeral 114 denotes an electronic component mounting process provided after the cream solder printing process. In this electronic component mounting process 114, the semiconductor element 105, the resistor 106, etc. Mounted in position. Note that a semiconductor element 105 having a plurality of solder bumps 102 formed on the lower surface 105a side is used.

図6は、本実施の形態1のリフロー工程における積層基板の断面図である。図1、図6において、115は電子部品装着工程の後に設けられたリフロー工程であり、このリフロー工程115では、クリームはんだ2を融点温度よりも高くすることによって、クリームはんだ2を溶融させて、抵抗106とランドパターン104b、半導体素子105のバンプ102とランドパターン104aとをはんだ付け固定している。なお、本実施の形態1においては、このリフロー工程115は窒素雰囲気で行っている。これによって、基板101の表面の酸化を抑えることができ、基板101とプリプレグとの密着性を良くしている。   FIG. 6 is a cross-sectional view of the multilayer substrate in the reflow process of the first embodiment. In FIG. 1 and FIG. 6, 115 is a reflow process provided after the electronic component mounting process. In this reflow process 115, the cream solder 2 is melted by making the cream solder 2 higher than the melting point temperature. The resistor 106 and the land pattern 104b, and the bump 102 of the semiconductor element 105 and the land pattern 104a are fixed by soldering. In the first embodiment, the reflow process 115 is performed in a nitrogen atmosphere. Thereby, the oxidation of the surface of the substrate 101 can be suppressed, and the adhesion between the substrate 101 and the prepreg is improved.

なお、このリフロー工程115の後に洗浄工程(図示せず)で洗浄し、フラックス112の残渣やはんだボールなどを清浄化している。そしてさらに、O2アッシャー処理や、シランカップリング処理などを行うとさらに良い。これは、これらの表面改質処理によって、基板101とプリプレグとの密着性を向上させることができるためである。 The reflow process 115 is followed by a cleaning process (not shown) to clean the flux 112 residue and solder balls. Further, it is better to perform O 2 asher treatment or silane coupling treatment. This is because the adhesion between the substrate 101 and the prepreg can be improved by these surface modification treatments.

なお本実施の形態1において、リフローはんだ付けを用いているのは、品質が高く良質なはんだ付けをするためであり、このリフローはんだ付けによれば、セルフアライメント効果によって、リフローはんだ付けされた部品は定位置に固定される。従って、部品が精度良く固定されるので、この部品に続くパターン線路の長さが一定になる。つまり、パターン線路をインダクタとして用いるような場合において、インダクタンス値が一定になり、電気性能が定められた値になる。このことは高周波回路においては特に重要なことである。   In the first embodiment, reflow soldering is used in order to perform high-quality and high-quality soldering. According to this reflow soldering, a component that is reflow-soldered by a self-alignment effect. Is fixed in place. Therefore, since the component is fixed with high accuracy, the length of the pattern line following the component is constant. That is, in the case where the pattern line is used as an inductor, the inductance value is constant and the electric performance is a predetermined value. This is particularly important in high frequency circuits.

図7は、本実施の形態1のプリプレグ積層工程における積層基板の断面図である。図1、図7において、116はリフロー工程の後に設けられたプリプレグ積層工程である。このプリプレグ積層工程116では、基板101上に孔付プリプレグ141(シートの一例として用いた)を積層する工程であり、この孔付プリプレグ141は、孔加工工程117で、プリプレグ12に予め半導体素子105が挿入される孔146と、抵抗106が挿入される孔142とが加工されたものを用いる。なお、本実施の形態1におけるプリプレグ12は、ガラス不織布に熱硬化性樹脂を含浸させ、乾燥させたものである。本実施の形態1においては、熱硬化性樹脂としてエポキシ樹脂を用いているが、これは、フェノールなど他の熱硬化性樹脂を用いても良い。また、本実施の形態1においては、ガラス不織布を用いたが、これはガラス織布であるとか、他のアラミド樹脂などの樹脂系繊維などによる布を用いても良い。   FIG. 7 is a cross-sectional view of the laminated substrate in the prepreg lamination step of the first embodiment. 1 and 7, reference numeral 116 denotes a prepreg lamination step provided after the reflow step. This prepreg laminating step 116 is a step of laminating a prepreg 141 with a hole (used as an example of a sheet) on the substrate 101, and the prepreg 141 with a hole is preliminarily formed on the prepreg 12 with the semiconductor element 105. The hole 146 into which the resistor 106 is inserted and the hole 142 into which the resistor 106 is inserted are processed. The prepreg 12 according to the first embodiment is obtained by impregnating a glass nonwoven fabric with a thermosetting resin and drying it. In Embodiment 1, an epoxy resin is used as the thermosetting resin. However, other thermosetting resins such as phenol may be used. Moreover, in this Embodiment 1, although the glass nonwoven fabric was used, this may be a glass woven fabric or the cloth by resin-type fibers, such as another aramid resin, etc. may be used.

ここで、孔146には、半導体素子105との間に空隙143を設けている。従って、半導体素子105が装着された基板101に孔付プリプレグ141を容易に積層することができる。また、同様に、孔142と抵抗106の外周との間にも空隙144が設けられているので、抵抗106が装着された基板101に、孔付プリプレグ141を容易に積層することができる。   Here, a gap 143 is provided between the hole 146 and the semiconductor element 105. Therefore, the prepreg 141 with a hole can be easily laminated on the substrate 101 on which the semiconductor element 105 is mounted. Similarly, since the gap 144 is also provided between the hole 142 and the outer periphery of the resistor 106, the prepreg 141 with a hole can be easily laminated on the substrate 101 on which the resistor 106 is mounted.

また、半導体素子105や抵抗106はリフローはんだ付けによって装着されるので、クリームはんだ2の溶融によるセルフアライメント効果で、位置精度良く所定の位置へ装
着される。つまり、半導体素子105や抵抗106の位置精度が良好であるので、空隙143,144を小さくすることができる。従って、エポキシ樹脂108が隙間156,157へ流入しやすくできる。なお、本実施の形態1において、空隙143における半導体素子105の側面方向の空隙143aは、約0.4mmである。空隙144における抵抗106の側面方向の空隙144aは、約0.2mmとしている。これにより、空隙143a,144aを有しているので、たとえ半導体素子105や抵抗106の装着位置が、所定の位置よりもずれて装着されたとしても容易にプリプレグを積層することができる。
In addition, since the semiconductor element 105 and the resistor 106 are mounted by reflow soldering, the semiconductor element 105 and the resistor 106 are mounted at predetermined positions with high positional accuracy by the self-alignment effect due to the melting of the cream solder 2. That is, since the positional accuracy of the semiconductor element 105 and the resistor 106 is good, the gaps 143 and 144 can be reduced. Accordingly, the epoxy resin 108 can easily flow into the gaps 156 and 157. In the first embodiment, the gap 143a in the side surface direction of the semiconductor element 105 in the gap 143 is about 0.4 mm. The gap 144a in the lateral direction of the resistor 106 in the gap 144 is about 0.2 mm. Accordingly, since the gaps 143a and 144a are provided, the prepreg can be easily stacked even if the mounting positions of the semiconductor element 105 and the resistor 106 are shifted from the predetermined positions.

本実施の形態1においては、基板101の上面に厚さ0.2mmのプリプレグ141a〜141fの6枚からなるプリプレグ141がこの順に積層されている。この内、基板101の上面には、プリプレグ141aから141dまでの4枚のシートがこの順に積層されており、これらのシートに関しては、半導体素子105が挿入される孔146と、抵抗106が挿入される孔142とが形成されている。   In the first embodiment, six prepregs 141 a to 141 f having a thickness of 0.2 mm are stacked in this order on the upper surface of the substrate 101. Among these, four sheets of prepregs 141a to 141d are laminated in this order on the upper surface of the substrate 101. With respect to these sheets, a hole 146 into which the semiconductor element 105 is inserted and a resistor 106 are inserted. Holes 142 are formed.

また、プリプレグ141dの上面に積層されるプリプレグ141eには抵抗106が挿入される孔142だけが設けられており、半導体素子105が挿入される孔146は設けられていない。即ち、電子部品の高さに応じた孔を設ける。なおこの場合、半導体素子105や抵抗106の上方にも空隙143a,144aを設けておくと良い。これは、後述する一体化工程118で加えられる圧縮圧力により、半導体素子105や抵抗106が、破壊しないようにするためである。つまりこれは、エポキシ樹脂108が軟化する前に、半導体素子105や抵抗106へ圧縮圧力がかかることを防ぐものである。   Further, the prepreg 141e stacked on the upper surface of the prepreg 141d is provided with only the hole 142 into which the resistor 106 is inserted, and is not provided with the hole 146 into which the semiconductor element 105 is inserted. That is, a hole corresponding to the height of the electronic component is provided. In this case, the air gaps 143a and 144a are preferably provided above the semiconductor element 105 and the resistor 106. This is to prevent the semiconductor element 105 and the resistor 106 from being destroyed by the compression pressure applied in the integration step 118 described later. That is, this prevents the compression pressure from being applied to the semiconductor element 105 and the resistor 106 before the epoxy resin 108 is softened.

なお、本実施の形態1において基板101上には、半導体素子105と、抵抗106の2種類の電子部品しか搭載していない。従って、プリプレグの積層枚数は6枚としている。しかしながら、さらに多種の電子部品が搭載される場合には、電子部品の高さも多種存在するので、これら種々の電子部品の高さに応じた隙間の高さを設定する必要が生じる。従って、そのような場合においては、さらに厚みの薄いプリプレグを用い積層枚数を増やしても良い。例えば0.1mmの厚みのプリプレグを用いて、それを12枚積層することや、2種類以上の厚みのプリプレグを混ぜて積層しても構わない。しかしその場合には、プリプレグの積層回数が増加することとなるので、電子部品の高さの差へ対応できる範囲内で、できる限り積層枚数を少なくなるようにすることが望ましい。   In the first embodiment, only two types of electronic components, the semiconductor element 105 and the resistor 106, are mounted on the substrate 101. Therefore, the number of stacked prepregs is six. However, when various types of electronic components are mounted, there are various heights of the electronic components. Therefore, it is necessary to set the height of the gap according to the height of these various electronic components. Therefore, in such a case, the number of stacked layers may be increased by using a prepreg having a thinner thickness. For example, using a prepreg having a thickness of 0.1 mm, 12 sheets thereof may be laminated, or two or more kinds of prepregs may be mixed and laminated. However, in this case, the number of prepregs stacked increases, so it is desirable to reduce the number of stacked layers as much as possible within a range that can accommodate the difference in height of electronic components.

そして、プリプレグ141eの上面には孔146,142ともに形成されていないプリプレグ141fが載置され、さらにこのプリプレグ141fの上面全体に銅箔145が設けられる。   A prepreg 141f in which neither of the holes 146 and 142 is formed is placed on the upper surface of the prepreg 141e, and a copper foil 145 is provided on the entire upper surface of the prepreg 141f.

118(図1に示す)は、プリプレグ積層工程で積層された基板101とプリプレグ141と銅箔145とを、はんだ107が溶融しない程度の温度で加熱圧着し、一体化する一体化工程である。以下にこの一体化工程118について、図1に示す工程の順で説明する。   Reference numeral 118 (shown in FIG. 1) denotes an integration process in which the substrate 101, the prepreg 141, and the copper foil 145 laminated in the prepreg lamination process are heat-bonded at a temperature at which the solder 107 does not melt and integrated. Hereinafter, the integration step 118 will be described in the order shown in FIG.

図8は、本実施の形態1の一体化工程における一体化手段の断面図であり、図8を用いて、この一体化手段について詳細に説明する。   FIG. 8 is a cross-sectional view of the integration means in the integration process of the first embodiment. The integration means will be described in detail with reference to FIG.

151,152はプラテン(圧縮手段の一例として用いた)であり、このプラテン152側に基板101が搭載される。そしてこれらプラテン151,152と、伸縮壁153とで密封容器154(密閉手段の一例として用いた)が構成される。そして、この密封容器154には吸引機(真空化手段の一例として用いた、図示せず)が接続されている。本実施の形態1においては、プラテン152の外周部近傍に設けられた孔155から密封容器154内の空気を吸引する。   Reference numerals 151 and 152 denote platens (used as an example of compression means), and the substrate 101 is mounted on the platen 152 side. The platens 151 and 152 and the telescopic wall 153 constitute a sealed container 154 (used as an example of a sealing means). The sealed container 154 is connected to a suction machine (not shown) used as an example of a vacuuming means. In the first embodiment, the air in the sealed container 154 is sucked from the hole 155 provided in the vicinity of the outer peripheral portion of the platen 152.

160は、プラテン151,152内に埋め込まれたヒータであり、このヒータ(加熱手段の一例として用いた)によってプリプレグ141を加熱する。   A heater 160 embedded in the platens 151 and 152 heats the prepreg 141 with this heater (used as an example of a heating unit).

162は、サーボモータ(駆動手段の一例として用いた)であり、プラテン152を応答性良く駆動するために用いている。そしてさらに、サーボモータ162とプラテン152との間には、減速機構163が挿入される。そしてこの減速機構163では、回転運動を往復運動へと変換するとともに、サーボモータ162の回転を減速している。なお、本実施の形態1における減速機構163にはボールナット軸受けを用いている。従ってプラテン152の位置を精密に制御できる。   Reference numeral 162 denotes a servo motor (used as an example of a driving unit), which is used to drive the platen 152 with good responsiveness. Further, a speed reduction mechanism 163 is inserted between the servo motor 162 and the platen 152. The speed reduction mechanism 163 converts the rotational motion into a reciprocating motion and decelerates the rotation of the servo motor 162. It should be noted that a ball nut bearing is used for the speed reduction mechanism 163 in the first embodiment. Therefore, the position of the platen 152 can be precisely controlled.

プラテン151,152には温度センサと、圧力センサと、位置センサ(図示せず)とを設け、これらセンサの出力と、メモリ(図示せず)とが、制御回路(図示せず、駆動手段制御回路、ならびに加熱手段制御回路の一例として用いた)の入力へ接続されている。そして、この制御回路の出力はサーボモータ162の入力、ヒータ160の入力と、真空化手段へ接続され、それらの動作を制御している。なお、この制御回路には、クロックタイマの出力が接続されており、一体化工程118における時間の管理も行っている。また、本実施の形態1においては、エポキシ樹脂108は温度によって粘度が変化するため、このエポキシ樹脂108の粘度を温度に置き換えて管理している。さらに、メモリには、一体化工程におけるセンサ出力に対する判定条件をデータとして格納し、制御回路はこれらのデータと各センサからの出力とを比較・判定し、ヒータ160やサーボモータ162あるいは真空化手段などを制御している。   The platens 151 and 152 are provided with a temperature sensor, a pressure sensor, and a position sensor (not shown), and an output of these sensors and a memory (not shown) are controlled by a control circuit (not shown, driving means control). Circuit as well as the input of the heating means control circuit). The output of this control circuit is connected to the input of the servo motor 162, the input of the heater 160, and the vacuuming means to control their operation. The control circuit is connected to the output of the clock timer, and also manages the time in the integration step 118. In the first embodiment, since the viscosity of the epoxy resin 108 changes depending on the temperature, the viscosity of the epoxy resin 108 is managed by replacing it with the temperature. Further, the memory stores determination conditions for the sensor output in the integration process as data, and the control circuit compares and determines these data and the output from each sensor, and the heater 160, servo motor 162, or vacuuming means. Etc. are controlled.

では、次にこのようにして構成された一体化手段を用いた一体化工程について詳細に説明する。図9は、本実施の形態1の真空化工程における一体化手段の断面図である。図1、図8、図9において、119は、プリプレグ積層工程の後に設けられた真空化工程である。この真空化工程119において、プリプレグ積層工程116でプリプレグ141が基板101上に積層された積層基板を、プラテン151,152と、伸縮壁153によって構成された密封容器154内に収納する。なお、本実施の形態1において、プラテン151側は固定であり、プラテン152側が可動するものである。   Next, an integration process using the integration means configured as described above will be described in detail. FIG. 9 is a cross-sectional view of the integration means in the vacuuming process of the first embodiment. 1, 8, and 9, reference numeral 119 denotes a vacuuming process provided after the prepreg lamination process. In this vacuuming step 119, the laminated substrate in which the prepreg 141 is laminated on the substrate 101 in the prepreg laminating step 116 is stored in a sealed container 154 constituted by the platens 151 and 152 and the stretchable wall 153. In the first embodiment, the platen 151 side is fixed and the platen 152 side is movable.

そして、吸引機によって、プラテン152に設けられた孔155から密封容器154内の空気を抜き取り、密封容器154内を略真空状態にする。このとき、孔146,142内を略真空とすることが重要である。これは、孔146,142内を真空とすることで、後述する強制流入工程122で、プリプレグ141中のエポキシ樹脂108を、空隙143,144や、基板101と半導体素子105との間の狭い隙間156であるとか、基板101と抵抗106間の狭い隙間157などへ確実に充填するためである。本実施の形態1における隙間156は、約40μmから約350μmの寸法であり、隙間157は約10μmから約40μmであり、空隙143や空隙144に比べて非常に小さいものである。   Then, the air in the sealed container 154 is extracted from the hole 155 provided in the platen 152 by a suction machine, and the inside of the sealed container 154 is brought into a substantially vacuum state. At this time, it is important to make the inside of the holes 146 and 142 substantially vacuum. This is because the holes 146 and 142 are evacuated, and the epoxy resin 108 in the prepreg 141 is removed from the gaps 143 and 144 and the narrow gap between the substrate 101 and the semiconductor element 105 in the forced inflow step 122 described later. This is because it is surely filled into the narrow gap 157 between the substrate 101 and the resistor 106. The gap 156 in the first embodiment has a size of about 40 μm to about 350 μm, and the gap 157 is about 10 μm to about 40 μm, which is very small compared to the gap 143 and the gap 144.

なお、本実施の形態1においては説明の便宜上、半導体素子105を1個、抵抗106を2個のみ装着したものを用いて説明している。しかし、実際にはさらに多くの電子部品が基板101上に装着される。また、積層基板の生産性を考慮すると、基板101のサイズは大きい方が望ましい。従って、実際にはもっと多くの箇所に空隙143,144や隙間156,157を有することとなる訳である。そこで真空化工程119においては、これら数多くの空隙143,144や隙間156,157に存在する空気を吸引することが重要と成る。   In the first embodiment, for convenience of explanation, a description is given using a semiconductor element 105 and only two resistors 106 mounted. However, more electronic components are actually mounted on the substrate 101. In consideration of the productivity of the laminated substrate, it is desirable that the size of the substrate 101 is larger. Therefore, in reality, the gaps 143 and 144 and the gaps 156 and 157 are provided in more places. Therefore, in the evacuation step 119, it is important to suck the air existing in the numerous gaps 143 and 144 and the gaps 156 and 157.

従って、本実施の形態1におけるプリプレグ141は、常温において粘性を有していな
いものを複数枚用いる。そして、真空化工程119を、軟化工程120の前に設けることでプリプレグ141に粘性が生じ、プリプレグ141同士やプリプレグ141と基板101との間が粘着しないようにしている。つまり、プリプレグ141に粘性が生じるまでに真空化工程119を完了する訳である。これにより、各プリプレグ141同士の間や、プリプレグ141と基板101との間の隙間などから、空気を抜き、空隙143,144や隙間156,157を略真空にすることができる。
Accordingly, a plurality of prepregs 141 that are not viscous at room temperature are used in the first embodiment. Further, by providing the evacuation step 119 before the softening step 120, viscosity is generated in the prepreg 141 so that the prepregs 141 or between the prepreg 141 and the substrate 101 does not stick. That is, the vacuuming step 119 is completed before the prepreg 141 becomes viscous. Thereby, air can be extracted from between the prepregs 141 or between the prepreg 141 and the substrate 101, and the gaps 143, 144 and the gaps 156, 157 can be substantially vacuumed.

本実施の形態においては、密封容器154内の圧力が低下するに従って、伸縮壁153,153が縮まり、図8に示すように、プラテン152が矢印A方向へと持ち上げられる。そして、図9に示すように、基板101と積層されたプリプレグ141と銅箔145とは完全にプラテン151とプラテン152との間に挟まれて保持される。このように密封容器154内を真空化することによって、プリプレグ141には、約0.2MPaの負圧がかかった状態となる。   In the present embodiment, as the pressure in the sealed container 154 decreases, the stretchable walls 153 and 153 contract, and the platen 152 is lifted in the direction of arrow A as shown in FIG. As shown in FIG. 9, the prepreg 141 and the copper foil 145 laminated with the substrate 101 are completely sandwiched and held between the platen 151 and the platen 152. By evacuating the sealed container 154 in this way, a negative pressure of about 0.2 MPa is applied to the prepreg 141.

図10は、本実施の形態1の軟化工程における一体化手段の断面図である。図1、図10において、120は、真空化工程の後に設けられた軟化工程(第1の加熱工程の一例として用いた)である。この軟化工程120においては、ヒータ160を熱することにより、プリプレグ141に含浸したエポキシ樹脂108を軟化させる。本実施の形態1においてエポキシ樹脂108の温度は、約110℃まで上昇させ、粘度を約2100psまで低下させる。なお、この粘度は、本実施の形態1における真空化手段による真空化によって生じる圧力(0.2MPa)において、エポキシ樹脂108が流動を開始する粘度である。   FIG. 10 is a cross-sectional view of the integration means in the softening process of the first embodiment. 1 and 10, reference numeral 120 denotes a softening process (used as an example of a first heating process) provided after the vacuuming process. In the softening step 120, the epoxy resin 108 impregnated in the prepreg 141 is softened by heating the heater 160. In the first embodiment, the temperature of the epoxy resin 108 is increased to about 110 ° C., and the viscosity is decreased to about 2100 ps. This viscosity is a viscosity at which the epoxy resin 108 starts to flow at the pressure (0.2 MPa) generated by the evacuation by the evacuation means in the first embodiment.

プリプレグ141は、プラテン151,152によって0.2MPaの微小な圧力で圧縮されているので、プラテンを銅箔145の表面に密着させることができる。従って、ヒータ160の熱を確実にプリプレグ141へ伝えることができ、エネルギー効率が良く、省エネルギーな加熱手段を実現できる。   Since the prepreg 141 is compressed with a minute pressure of 0.2 MPa by the platens 151 and 152, the platen can be brought into close contact with the surface of the copper foil 145. Therefore, the heat of the heater 160 can be reliably transmitted to the prepreg 141, and an energy efficient and energy saving heating means can be realized.

図11は樹脂流動抑制工程における一体化手段の断面図である。図1、図11において、121(図1に示す)は、軟化工程の後に設けられた樹脂流動抑制工程である。ここで、ヒータ160は、エポキシ樹脂108を流動できる粘度以上にまで加熱する。これは、後述する強制流入工程122において、樹脂108の粘度は、できるだけ小さい方が隙間156,157へ流入しやすくなるためである。   FIG. 11 is a cross-sectional view of the integration means in the resin flow suppression step. In FIG. 1 and FIG. 11, 121 (shown in FIG. 1) is a resin flow suppression step provided after the softening step. Here, the heater 160 heats the epoxy resin 108 to a viscosity that can flow. This is because in the forced inflow process 122 described later, the viscosity of the resin 108 is likely to flow into the gaps 156 and 157 as much as possible.

そのため、たとえ真空化によって発生する程度の微小な圧力(0.2MPa)であっても、エポキシ樹脂108は基板101の外側や、空隙143,144や隙間156,157へと流れ出してしまうこととなる。例えば、エポキシ樹脂108が基板101よりも外へ流れ出した場合、本来後述する強制流入工程122で流れるエポキシ樹脂108の量が少なくなるので、隙間156,157などへの樹脂が流入し難くなってしまう。   For this reason, the epoxy resin 108 flows out to the outside of the substrate 101, the gaps 143 and 144, and the gaps 156 and 157 even if the pressure is as low as 0.2 MPa. . For example, when the epoxy resin 108 flows out of the substrate 101, the amount of the epoxy resin 108 that flows in the forced inflow process 122, which will be described later, is reduced, so that it becomes difficult for the resin to flow into the gaps 156, 157 and the like. .

また軟化工程120においてプラテン151,152は、基板101やプリプレグ141を上下方向から挟んで加熱するので、これらプラテン151,152に設けられたヒータ160から近い場所と、遠い場所との間に温度差が生じ易い。一般に隙間156,157は、プラテン151,152から離れた位置に形成される。つまり、この隙間156,157の温度はエポキシ樹脂108の温度よりも低い。従って強制流入工程122以前に、隙間156,157へエポキシ樹脂108が流入してしまうと、エポキシ樹脂108aの温度が低下する。その結果、隙間156,157へ流入したエポキシ樹脂108の粘度が大きくなり、強制流入工程122においてそれ以上にエポキシ樹脂108が隙間へ流れ込まず、ボイドなどの発生要因となってしまう。   Further, in the softening process 120, the platens 151 and 152 heat the substrate 101 and the prepreg 141 from above and below, so that a temperature difference between a place close to the heater 160 provided on the platens 151 and 152 and a place far from them. Is likely to occur. In general, the gaps 156 and 157 are formed at positions away from the platens 151 and 152. That is, the temperature of the gaps 156 and 157 is lower than the temperature of the epoxy resin 108. Therefore, if the epoxy resin 108 flows into the gaps 156 and 157 before the forced inflow step 122, the temperature of the epoxy resin 108a decreases. As a result, the viscosity of the epoxy resin 108 that has flowed into the gaps 156 and 157 increases, and the epoxy resin 108 does not flow into the gap any more during the forced inflow step 122, causing voids and the like.

そこで、本実施の形態1では、軟化工程120と強制流入工程122との間に樹脂流動抑制工程121を設けている。そしてこの樹脂流動抑制工程において、エポキシ樹脂108の流動開始から、エポキシ樹脂108を強制的に流入させるまでの間、プラテン151,152によるプリプレグ141への圧縮圧力を緩和し、エポキシ樹脂が流動しないようにするものである。これによって、エポキシ樹脂108が外へ流れ出したりすることが少なくなる。また、エポキシ樹脂108が隙間に入り難くなり、強制流入工程122において、エポキシ樹脂を確りと隙間へ充填することができる。   Therefore, in the first embodiment, the resin flow suppression process 121 is provided between the softening process 120 and the forced inflow process 122. In this resin flow suppression process, the compression pressure applied to the prepreg 141 by the platens 151 and 152 is relaxed so that the epoxy resin does not flow from the start of the flow of the epoxy resin 108 until the epoxy resin 108 is forced to flow. It is to make. As a result, the epoxy resin 108 is less likely to flow out. Further, the epoxy resin 108 becomes difficult to enter the gap, and the epoxy resin can be surely filled into the gap in the forced inflow process 122.

なお、本実施の形態1においては、圧縮圧力を緩和させるためにプラテン152に接続したサーボモータ162を圧縮樹脂流動抑制手段としても用いている。つまり、温度センサの信号に基づき、このサーボモータが、プラテン152を図11のB方向へ広げることによって、エポキシ樹脂108に加わる圧縮圧力を緩和している。なお、エポキシ樹脂108は温度によって粘度が変化するため、このエポキシ樹脂108の粘度は、温度に置き換えて管理している。つまりメモリには、エポキシ樹脂108が流動を始める流動開始温度データを格納している。そして、制御回路は、温度センサで検出した信号と、流動開始温度データとを比較し、エポキシ樹脂108が流動開始温度の到達したと判定した場合に、サーボモータを駆動する。そして制御回路は、圧力センサからの圧力信号を入力し、サーボモータ162を制御することで、プラテン152の圧力が所定の圧力になるように制御している。   In the first embodiment, the servo motor 162 connected to the platen 152 is also used as the compressed resin flow suppression means in order to relieve the compression pressure. That is, based on the signal from the temperature sensor, the servo motor relaxes the compression pressure applied to the epoxy resin 108 by expanding the platen 152 in the direction B in FIG. Since the viscosity of the epoxy resin 108 changes depending on the temperature, the viscosity of the epoxy resin 108 is managed by replacing it with the temperature. That is, the memory stores flow start temperature data at which the epoxy resin 108 starts to flow. The control circuit compares the signal detected by the temperature sensor with the flow start temperature data, and drives the servo motor when it is determined that the epoxy resin 108 has reached the flow start temperature. The control circuit inputs the pressure signal from the pressure sensor and controls the servo motor 162 so that the pressure of the platen 152 becomes a predetermined pressure.

なお、エポキシ樹脂108の流動を抑制するためには、プラテン151,152と基板101、プリプレグ141とは、接触可能な範囲において、できるだけ低い圧力で保持することが望ましい。そこで、本実施の形態1の樹脂流動抑制工程121における圧力は、約0.1MPaとしている。これによって、エポキシ樹脂108が流動することを少なくでき、後述する強制流入工程122において、隙間156,157へエポキシ樹脂108を確りと充填することができる。   In order to suppress the flow of the epoxy resin 108, it is desirable that the platens 151 and 152, the substrate 101, and the prepreg 141 are held at a pressure as low as possible within a contactable range. Therefore, the pressure in the resin flow suppression step 121 of the first embodiment is about 0.1 MPa. As a result, it is possible to reduce the flow of the epoxy resin 108, and it is possible to reliably fill the gaps 156 and 157 with the epoxy resin 108 in the forced inflow process 122 described later.

次に図12は、本実施の形態1の強制流入工程における一体化手段の断面図である。図1および図12において、122は、樹脂流動抑制工程の後に設けられた強制流入工程である。この強制流入工程122では、プリプレグ141は略3分の2の厚みにまで圧縮され、プリプレグ141のガラス不織布に含まれたエポキシ樹脂108が流出し、空隙143,144や隙間156,157全体に充填される。つまり、図12における矢印C方向へプラテン152を高速に移動させ、プリプレグ141を高速で圧縮する。これによって、一気に軟化したエポキシ樹脂108を空隙143,143a,144,144aならびに隙間156,157へと流入させるものであり、プラテン152の圧縮速度を大きくすることによって、短時間で隙間156,157まで樹脂を注入させるためである。   Next, FIG. 12 is a cross-sectional view of the integration means in the forced inflow process of the first embodiment. In FIG. 1 and FIG. 12, 122 is a forced inflow process provided after the resin flow suppression process. In this forced inflow process 122, the prepreg 141 is compressed to a thickness of approximately two thirds, and the epoxy resin 108 contained in the glass nonwoven fabric of the prepreg 141 flows out to fill the entire gaps 143, 144 and gaps 156, 157. Is done. That is, the platen 152 is moved at high speed in the direction of arrow C in FIG. 12, and the prepreg 141 is compressed at high speed. Thus, the softened epoxy resin 108 is caused to flow into the gaps 143, 143a, 144, 144a and the gaps 156, 157. By increasing the compression speed of the platen 152, the gaps 156, 157 can be shortened in a short time. This is for injecting resin.

ここで、隙間156,157は、空隙143,144に比べて非常に小さいので、エポキシ樹脂108がこの隙間156,157へ流れ込むときに大きな圧力損失が発生する。また、エポキシ樹脂108は粘性流体であるので、基板101や半導体素子105や抵抗106との接触面で摩擦が発生する。   Here, since the gaps 156 and 157 are very small compared to the gaps 143 and 144, a large pressure loss occurs when the epoxy resin 108 flows into the gaps 156 and 157. Further, since the epoxy resin 108 is a viscous fluid, friction is generated on the contact surface with the substrate 101, the semiconductor element 105, and the resistor 106.

ここで、半導体素子105はバンプ102を有しているので、エポキシ樹脂108が流れる通路の幅は、バンプ102によって縮小、拡大が繰り返される。従って特にこの隙間156におけるエポキシ樹脂108の圧力損失は大きくなる。そこで、このエポキシ樹脂108の流速を大きくすることで、このエポキシ樹脂108の隙間156,157への充填が完了するまでに、圧力損失や摩擦力によって流れが止まらないようにするものである。   Here, since the semiconductor element 105 has the bumps 102, the width of the passage through which the epoxy resin 108 flows is repeatedly reduced and enlarged by the bumps 102. Therefore, in particular, the pressure loss of the epoxy resin 108 in the gap 156 increases. Therefore, by increasing the flow rate of the epoxy resin 108, the flow is not stopped by pressure loss or frictional force until the filling of the gaps 156 and 157 of the epoxy resin 108 is completed.

さらに、本実施の形態1においては、この強制流入工程122の間においても、ヒータ
160で加熱を継続して行っている。従って、この空隙143,143a,144,144aや隙間156,157への充填は短時間で完了することが必要となる。これは、プリプレグ141が熱硬化性樹脂であるために、ヒータ160からの加熱によって、エポキシ樹脂108の温度が上昇し、硬化することを防ぐためである。
Further, in the first embodiment, the heating is continuously performed by the heater 160 even during the forced inflow step 122. Accordingly, it is necessary to fill the gaps 143, 143a, 144, 144a and the gaps 156, 157 in a short time. This is because the temperature of the epoxy resin 108 rises due to the heating from the heater 160 and the prepreg 141 is a thermosetting resin, thereby preventing the prepreg 141 from being cured.

なお、本実施の形態1におけるプラテン152は、約300mm/秒以上の高速で圧縮する。これによって、エポキシ樹脂108へ流れを発生させ、空隙143,143a,144,144a、隙間156,157へエポキシ樹脂108を一気に注入するわけである。本実施の形態1においてプラテン152の駆動のために応答性の良好なサーボモータ162を用いているので、プラテン152に対して急激な加速度を与えることができる。そして、プラテン152の移動は、ストッパ161に当接することで静止する。   Note that the platen 152 in the first embodiment is compressed at a high speed of about 300 mm / second or more. As a result, a flow is generated in the epoxy resin 108, and the epoxy resin 108 is injected into the gaps 143, 143a, 144, 144a and the gaps 156, 157 at once. In the first embodiment, since the servo motor 162 with good response is used for driving the platen 152, a rapid acceleration can be given to the platen 152. Then, the movement of the platen 152 is stopped by contacting the stopper 161.

ここで、強制流入工程122において隙間156,157の周囲は、粘性が高いエポキシ樹脂108で密封された状態であるので、強制流入工程122と略同時に真空を解除しても隙間156,157の真空は維持されると考えられる。つまり、強制流入工程において真空を解除状態としておいてやれば、プリプレグ141は、内側へ圧縮される方向の圧力を受けることとなる。   Here, since the periphery of the gaps 156 and 157 in the forced inflow step 122 is sealed with the epoxy resin 108 having a high viscosity, the vacuum in the gaps 156 and 157 is released even if the vacuum is released almost simultaneously with the forced inflow step 122. Is thought to be maintained. That is, if the vacuum is released in the forced inflow process, the prepreg 141 receives pressure in a direction in which it is compressed inward.

そこで、本実施の形態1においては、強制流入工程122と略同時に真空状態を解除し、略大気圧へ復帰させている。これによって、強制流入工程122において、エポキシ樹脂108は、プラテン151,152によって上下方向から圧縮されると同時に側面方向からも圧力が加わるので、エポキシ樹脂108は、隙間156,157へ流入しやすくなる。   Therefore, in the first embodiment, the vacuum state is released substantially simultaneously with the forced inflow step 122, and the pressure is returned to the substantially atmospheric pressure. As a result, in the forced inflow step 122, the epoxy resin 108 is compressed from the vertical direction by the platens 151, 152 and at the same time, pressure is applied from the side surface direction, so that the epoxy resin 108 easily flows into the gaps 156, 157. .

そして、このようにしてエポキシ樹脂108を隙間156,157へ充填した後に、硬化工程123(図1に示す)によってエポキシ樹脂108を硬化させる。この硬化工程123は、はんだバンプ102やはんだ107の液相線温度以下で加熱し、プリプレグ141の流動性を失わせる第2の加熱工程と、この第2の加熱工程の後で、プリプレグ141を完全に硬化させる第3の加熱工程とを有している。   Then, after filling the epoxy resin 108 into the gaps 156 and 157 in this way, the epoxy resin 108 is cured by a curing step 123 (shown in FIG. 1). In this curing step 123, a second heating step in which the fluidity of the prepreg 141 is lost by heating at a temperature lower than the liquidus temperature of the solder bump 102 and the solder 107, and after this second heating step, the prepreg 141 is removed. And a third heating step for complete curing.

ここで第2の加熱工程では、はんだバンプ102、はんだ107の液相線温度よりも低い温度で、プリプレグ141が流動性を失うようにすることが重要となる。ここで、はんだバンプ102、はんだ107には、融点が約217℃の鉛フリーはんだを用いているので、第2の加熱工程でのエポキシ樹脂108が流動性を失う温度は、少なくとも約200℃以下とすることが望ましい。そこで、本実施の形態1においては、約150℃でエポキシ樹脂108の流動性を失わせている。そのために、150℃におけるエポキシ樹脂108の粘度が、約24000psであるので、この粘度以上では流動しないように、第2の加熱工程における圧力は約4MPaとしている。   Here, in the second heating step, it is important that the prepreg 141 loses fluidity at a temperature lower than the liquidus temperature of the solder bump 102 and the solder 107. Here, since lead-free solder having a melting point of about 217 ° C. is used for the solder bump 102 and the solder 107, the temperature at which the epoxy resin 108 loses fluidity in the second heating step is at least about 200 ° C. or less. Is desirable. Therefore, in the first embodiment, the fluidity of the epoxy resin 108 is lost at about 150 ° C. Therefore, since the viscosity of the epoxy resin 108 at 150 ° C. is about 24000 ps, the pressure in the second heating step is set to about 4 MPa so as not to flow above this viscosity.

これによって、第2の加熱工程でエポキシ樹脂108の流動性を失わせ、その後に、第3の加熱工程でエポキシ樹脂108の温度を180℃まで上昇し、エポキシ樹脂108を確実に硬化させる。従って、第2の加熱工程において、エポキシ樹脂108は約150℃で流動性を失うこととなるので、半導体素子105と基板101との間や、抵抗106と基板101との間での接続が外れることはない。   Thus, the fluidity of the epoxy resin 108 is lost in the second heating step, and then the temperature of the epoxy resin 108 is raised to 180 ° C. in the third heating step, and the epoxy resin 108 is surely cured. Accordingly, in the second heating step, the epoxy resin 108 loses fluidity at about 150 ° C., so that the connection between the semiconductor element 105 and the substrate 101 or between the resistor 106 and the substrate 101 is disconnected. There is nothing.

このようにしてプリプレグ141の硬化が完了すると、冷却工程124(図1に示す)へ移る。この冷却工程124では、ゆっくりとした勾配で冷却を行う。そのために、プラテン151,152に挟んだ状態のままで、ヒータ160の温度を制御しながら徐冷する。なおこの徐冷は、ガラス転移点以下(TMA測定法で160℃)の温度となるまで行い、その後プラテン151,152を開放して自然冷却する。これにより、銅箔145やエポキシ樹脂108との線膨張係数の差によって生じる縮み量の差を小さくでき、積層基板のソリを小さくできる。また、基板101上の導体と、エポキシ樹脂108との界面での剥離などを防止することができる。   When the curing of the prepreg 141 is completed in this way, the process proceeds to the cooling step 124 (shown in FIG. 1). In this cooling step 124, cooling is performed with a slow gradient. Therefore, it cools slowly, controlling the temperature of the heater 160, with the state pinched | interposed into platen 151,152. This slow cooling is performed until the temperature reaches a glass transition point or lower (160 ° C. by TMA measurement method), and then the platens 151 and 152 are opened and naturally cooled. Thereby, the difference in the amount of shrinkage caused by the difference in linear expansion coefficient from the copper foil 145 and the epoxy resin 108 can be reduced, and the warpage of the multilayer substrate can be reduced. Further, peeling at the interface between the conductor on the substrate 101 and the epoxy resin 108 can be prevented.

図13は、本実施の形態1の切断工程における切断手段の断面図である。図1、図13において、125は、強制流入工程122によって、基板101の外側へ流れ出した樹脂172を切除する切断工程である。この切断工程125において、171は積層基板を切断するダイシング歯であり、この切断工程125でダイシング歯171を回転させて、不要な樹脂172を切除する。なお、本実施の形態1においては、不要な樹脂172部分のみを切除するのではなく、基板101と樹脂172との双方を切断している。これは、基板101の端部より内側を切断することにより、積層基板の寸法を、基板101の伸縮などによらず、略一定寸法とするためである。   FIG. 13 is a cross-sectional view of the cutting means in the cutting step of the first embodiment. In FIGS. 1 and 13, reference numeral 125 denotes a cutting process in which the resin 172 that has flowed out of the substrate 101 by the forced inflow process 122 is excised. In this cutting step 125, reference numeral 171 denotes dicing teeth for cutting the laminated substrate. In this cutting step 125, the dicing teeth 171 are rotated to cut off unnecessary resin 172. In the first embodiment, not only the unnecessary resin 172 part is cut off, but both the substrate 101 and the resin 172 are cut. This is because the inner side of the end of the substrate 101 is cut so that the dimension of the laminated substrate becomes substantially constant regardless of the expansion and contraction of the substrate 101.

以上のように、一体化工程118では、軟化工程120によって流動可能な温度まで加熱し、加熱・圧縮工程118aによって、プリプレグ141と基板101へ与える温度やプラテン152の圧力や速度を、エポキシ樹脂108の粘度あるいは温度等に応じて制御しながら加熱・圧縮し、基板101とプリプレグ141とを一体化することで、積層基板(図2に示す)を完成する。なお、図2において最上層に設けた銅箔145をエッチングし、配線パターン110を形成している。従って、このパターン110を用い、最上層に電気回路やその配線及び端子等を形成することができる。また、この銅箔109のエッチングを行わずにグランドへ接続すれば、グランドプレーンとしての使用やシールドとしての使用をすることができる。   As described above, in the integration step 118, the softening step 120 is heated to a flowable temperature, and in the heating / compression step 118 a, the temperature applied to the prepreg 141 and the substrate 101 and the pressure and speed of the platen 152 are changed. The substrate 101 and the prepreg 141 are integrated by heating and compressing while controlling according to the viscosity or temperature of the substrate, thereby completing the laminated substrate (shown in FIG. 2). In FIG. 2, the copper foil 145 provided on the uppermost layer is etched to form the wiring pattern 110. Therefore, using this pattern 110, an electric circuit, its wiring, a terminal, etc. can be formed in the uppermost layer. If the copper foil 109 is connected to the ground without etching, it can be used as a ground plane or a shield.

次に、一体化工程118において、エポキシ樹脂108が隙間156,157へ注入される動作について説明する。そこでまずエポキシ樹脂108の温度と、圧力ならびに粘度特性との関係について図面を用いて説明する。図14は、エポキシ樹脂108の特性図であり、横軸201が温度であり、第1の縦軸202は粘度であり、第2の縦軸203が圧縮圧力を示している。図14において、204はプリプレグ中に含まれるエポキシ樹脂108の粘度特性を示し、205はプリプレグが受ける(プラテン151,152の圧力)である。   Next, an operation in which the epoxy resin 108 is injected into the gaps 156 and 157 in the integration step 118 will be described. First, the relationship between the temperature of the epoxy resin 108, the pressure and the viscosity characteristics will be described with reference to the drawings. FIG. 14 is a characteristic diagram of the epoxy resin 108, where the horizontal axis 201 is temperature, the first vertical axis 202 is viscosity, and the second vertical axis 203 indicates compression pressure. In FIG. 14, 204 indicates the viscosity characteristic of the epoxy resin 108 contained in the prepreg, and 205 indicates the pressure (pressure of the platens 151 and 152) that the prepreg receives.

まずこの樹脂108は、常温においては粘性を有せず、温度が上昇するにつれて軟化し粘度が低下する。温度206において最低粘度207となり、この温度206以上で粘度が増加し、硬化が促進される。本実施の形態1におけるエポキシ樹脂108における温度206が、約133℃であり、そのときの最低粘度207は約1150psである。   First, the resin 108 does not have a viscosity at room temperature, but softens and decreases in viscosity as the temperature increases. At the temperature 206, the minimum viscosity is 207. At the temperature 206 or higher, the viscosity increases and curing is accelerated. The temperature 206 in the epoxy resin 108 in the first embodiment is about 133 ° C., and the minimum viscosity 207 at that time is about 1150 ps.

なおここで注意しなければならないのは、上述の一体化工程118中においてエポキシ樹脂108には、常に圧力が加えられていることである。つまり、エポキシ樹脂108の流動は、このエポキシ樹脂108へ加えられる圧力と、エポキシ樹脂108の粘度(温度)によって決定づけられることである。   It should be noted that pressure is always applied to the epoxy resin 108 during the integration step 118 described above. That is, the flow of the epoxy resin 108 is determined by the pressure applied to the epoxy resin 108 and the viscosity (temperature) of the epoxy resin 108.

そこで次に、本実施の形態1におけるプラテン151,152の圧力特性を見てみると、軟化工程120では圧力208が加えられ、硬化工程123では圧力209が加えられ、強制流入工程122では、圧力209の2倍以上の瞬間ピーク圧力210が加わる。   Then, next, when looking at the pressure characteristics of the platens 151 and 152 in the first embodiment, the pressure 208 is applied in the softening process 120, the pressure 209 is applied in the curing process 123, and the pressure in the forced inflow process 122. An instantaneous peak pressure 210 that is at least twice that of 209 is applied.

そして、エポキシ樹脂108は、圧力208においては温度211で流動を開始する流動開始粘度212となる。つまり、エポキシ樹脂108は、常温から温度211までの温度領域213(第1の温度領域の一例として用いた)において板体状であり、流動はしない。本実施の形態1において圧力208は、0.2MPaであるので、流動開始粘度は2100psであり、そのときの、温度211は約110℃である。   The epoxy resin 108 has a flow start viscosity 212 that starts flowing at a temperature 211 at a pressure 208. That is, the epoxy resin 108 has a plate shape in the temperature region 213 (used as an example of the first temperature region) from the normal temperature to the temperature 211 and does not flow. Since the pressure 208 is 0.2 MPa in the first embodiment, the flow starting viscosity is 2100 ps, and the temperature 211 at that time is about 110 ° C.

次に、この温度211を超えると、エポキシ樹脂108の粘度は、温度206で最低粘度207まで低下する。そして強制流入工程122は、温度211と温度206との間の温度領域214(第2の温度範囲の一例として用いた)で行われる。   Next, when the temperature 211 is exceeded, the viscosity of the epoxy resin 108 decreases to the minimum viscosity 207 at the temperature 206. The forced inflow step 122 is performed in a temperature region 214 (used as an example of the second temperature range) between the temperature 211 and the temperature 206.

この強制流入工程122が完了すると、硬化工程123でエポキシ樹脂108を硬化するが、この硬化工程123では圧力209が印加される。エポキシ樹脂108は、温度206以上の温度領域215(第3の温度範囲の一例として用いた)になると徐々に硬化を始め、圧力209では温度216で流動性を失う粘度217となる。なお、圧力209が4MPaにおいて、温度216は、150℃、粘度217は24000psである。   When the forced inflow step 122 is completed, the epoxy resin 108 is cured in the curing step 123, and the pressure 209 is applied in the curing step 123. The epoxy resin 108 gradually cures when it reaches a temperature region 215 (used as an example of the third temperature range) of a temperature 206 or higher, and becomes a viscosity 217 that loses fluidity at a temperature 216 at a pressure 209. When the pressure 209 is 4 MPa, the temperature 216 is 150 ° C., and the viscosity 217 is 24000 ps.

なお、本実施の形態1における硬化工程123では、エポキシ樹脂108を約180℃の温度まで上昇させて、60分間その温度で保持する。その後、プラテン151,152に挟んだままで、ヒータ160の温度を調節しながら、約1℃/分の割合で徐冷する徐冷工程を有している。   In the curing step 123 in the first embodiment, the epoxy resin 108 is raised to a temperature of about 180 ° C. and held at that temperature for 60 minutes. Then, it has a slow cooling process of gradually cooling at a rate of about 1 ° C./min while adjusting the temperature of the heater 160 while being sandwiched between the platens 151 and 152.

以上の方法によって、温度211(流動開始粘度212)と温度206(最低粘度207)との間に強制流入工程122を設け、プラテン152で圧力210を加える。これによって急激な加速度を発生させ、強制的にエポキシ樹脂108を流動させる。なお、このプラテンの移動開始から終了までの間の時間は、略1秒以内という短時間で完了させる。そして、最小粘度207となる温度206を超えて、さらに加熱することによって付加重合反応が進み硬化が始まる。そして、温度216以上の温度まで加熱されると、エポキシ樹脂108は略流動しなくなり、硬化した状態となる。   By the above method, the forced inflow process 122 is provided between the temperature 211 (flow start viscosity 212) and the temperature 206 (minimum viscosity 207), and the pressure 210 is applied by the platen 152. As a result, a rapid acceleration is generated, and the epoxy resin 108 is forced to flow. It should be noted that the time from the start to the end of the movement of the platen is completed in a short time of about 1 second or less. When the temperature exceeds the temperature 206 at which the minimum viscosity 207 is reached, the addition polymerization reaction proceeds by further heating, and curing begins. When heated to a temperature of 216 or higher, the epoxy resin 108 does not substantially flow and is cured.

図15は、本実施の形態1の強制流入工程における半導体素子105の要部拡大図である。図15において、エポキシ樹脂108は、図12に示すようにプラテン152によって圧縮され、その先端108aが隙間156へ流入する。このとき、空隙143に比べて隙間156は非常に小さく、エポキシ樹脂108aは、縮小管を通過する流体として考えれば良い。従って、半導体素子105の角105bの近傍で渦261が発生し、圧力損失が発生する。   FIG. 15 is an enlarged view of a main part of the semiconductor element 105 in the forced inflow process of the first embodiment. In FIG. 15, the epoxy resin 108 is compressed by the platen 152 as shown in FIG. 12, and the tip 108 a flows into the gap 156. At this time, the gap 156 is much smaller than the gap 143, and the epoxy resin 108a may be considered as a fluid that passes through the reduction tube. Accordingly, a vortex 261 is generated near the corner 105b of the semiconductor element 105, and a pressure loss is generated.

また、はんだバンプ102においては、縮小管の後に拡大管を通過する流体として考えれば良い。従って、縮小管と拡大管とを通過するのであるから、はんだバンプ102を通過するエポキシ樹脂108も、大きな圧力損失が発生することとなる。   The solder bump 102 may be considered as a fluid that passes through the expansion tube after the reduction tube. Therefore, since the reduced pipe and the enlarged pipe are passed, the epoxy resin 108 that passes through the solder bump 102 also generates a large pressure loss.

さらに、強制流入工程122は、温度214(流動開始粘度212)と温度206(最低粘度207)との間で行う。つまりエポキシ樹脂108の粘性は、約2100psから1150psにあるので、隙間156,157へ流入させるエポキシ樹脂108は、粘性流体である。従って、エポキシ樹脂108aと半導体素子105の下側表面105aとの間で摩擦が生じる。そこで、この圧力損失や摩擦抵抗によってエポキシ樹脂108aの流速が0とならないように、プラテン152に圧力210を加えてエポキシ樹脂108を高速に流動させる。   Furthermore, the forced inflow process 122 is performed between the temperature 214 (flow start viscosity 212) and the temperature 206 (minimum viscosity 207). That is, since the viscosity of the epoxy resin 108 is about 2100 ps to 1150 ps, the epoxy resin 108 that flows into the gaps 156 and 157 is a viscous fluid. Accordingly, friction occurs between the epoxy resin 108a and the lower surface 105a of the semiconductor element 105. Therefore, the pressure 210 is applied to the platen 152 to cause the epoxy resin 108 to flow at a high speed so that the flow rate of the epoxy resin 108a does not become zero due to this pressure loss and frictional resistance.

そして、エポキシ樹脂108aの流速をできるだけ大きくするために、強制流入工程122におけるエポキシ樹脂108の温度は、できる限り最低粘度に近い温度である方が望ましい。しかし、圧力損失や摩擦によるエネルギー損失分は、熱エネルギーへの変換によって発熱する。つまり、この発熱によりエポキシ樹脂108aの温度は、強制流入工程122におけるエポキシ樹脂108の温度よりも高くなると考えられる。ここで、エポキシ樹脂108aは、温度206を超えると粘度が大きくなるので、温度206(図14)以下の温度で隙間156,157へ流入させることが必要となる。   In order to increase the flow rate of the epoxy resin 108a as much as possible, it is desirable that the temperature of the epoxy resin 108 in the forced inflow process 122 is as close to the lowest viscosity as possible. However, the energy loss due to pressure loss and friction generates heat by conversion into thermal energy. That is, it is considered that the temperature of the epoxy resin 108 a becomes higher than the temperature of the epoxy resin 108 in the forced inflow process 122 due to this heat generation. Here, since the viscosity of the epoxy resin 108a exceeds the temperature 206, it is necessary to flow into the gaps 156 and 157 at a temperature equal to or lower than the temperature 206 (FIG. 14).

以上のように強制流入工程122では、エポキシ樹脂108が硬化することを防ぐために、プリプレグ141の温度(粘度)は、硬化を始める温度206(粘度207)に対してエポキシ樹脂108aの発熱による温度上昇分だけ低い温度(高い粘度)となるように設定している。   As described above, in the forced inflow step 122, in order to prevent the epoxy resin 108 from being cured, the temperature (viscosity) of the prepreg 141 is increased due to the heat generation of the epoxy resin 108a with respect to the temperature 206 (viscosity 207) at which curing is started. The temperature is set to be as low as possible (high viscosity).

また、エポキシ樹脂108aの流入速度が大きいと、発熱も大きくなる。従って、プラテン152の移動速度は、摩擦熱によって上昇するエポキシ樹脂108aの温度が、温度206を超えない速度とすることも必要である。   Further, when the inflow rate of the epoxy resin 108a is high, the heat generation is also increased. Therefore, the moving speed of the platen 152 needs to be a speed at which the temperature of the epoxy resin 108a that rises due to frictional heat does not exceed the temperature 206.

また、ここでは説明の便宜上半導体素子105が1個、抵抗が2個としているが、実際にはもっと多くの種類の部品がさらに数多く装着される。そのような場合、エポキシ樹脂108がそれぞれの隙間へ流入する時間のタイミングは異なる。これは、空隙143や空隙144の大きさや、ヒータ160の配置などに起因して発生するプリプレグ141内での温度ばらつきなどによるものと考えられる。   In addition, here, for convenience of explanation, one semiconductor element 105 and two resistors are provided, but in reality, a larger number of more types of components are mounted. In such a case, the timing of the time when the epoxy resin 108 flows into each gap is different. This is considered to be due to the temperature variation in the prepreg 141 generated due to the size of the gap 143 and the gap 144, the arrangement of the heater 160, and the like.

以上の理由により、強制流入工程122は、プラテン152の速度を大きくする一方で、温度206(粘度207)に対して約8℃低い温度(100ps高い粘度)で行う。これにより、強制流入工程122において、隙間156,157に流入するエポキシ樹脂108aの温度は、摩擦熱などによって上昇しても温度206より高くならない。従って、エポキシ樹脂108は、隙間156,157へ流入しやすくなる。   For the above reasons, the forced inflow process 122 is performed at a temperature (100 ps higher viscosity) about 8 ° C. lower than the temperature 206 (viscosity 207) while increasing the speed of the platen 152. Thereby, in the forced inflow process 122, the temperature of the epoxy resin 108a flowing into the gaps 156 and 157 does not become higher than the temperature 206 even if it rises due to frictional heat or the like. Accordingly, the epoxy resin 108 easily flows into the gaps 156 and 157.

また、強制流入工程122は、短時間で終了させるので、強制流入工程122開始時点でのエポキシ樹脂108の粘度を低くできる。従って、エポキシ樹脂108を隙間156,157へ流入させることができる。   Moreover, since the forced inflow process 122 is completed in a short time, the viscosity of the epoxy resin 108 at the start of the forced inflow process 122 can be lowered. Accordingly, the epoxy resin 108 can flow into the gaps 156 and 157.

以上のような積層基板の製造法を用いることにより、半導体素子105や抵抗106と基板101との間の隙間156,157へエポキシ樹脂108を容易に流入させることができるので、中間材などを用いなくても半導体素子105や抵抗106と基板101との間にエポキシ樹脂108を確実に充填することができる。従って、予め半導体素子105や抵抗106などと基板101との間の隙間156,157に、中間材などを充填することなく、プリプレグ141と基板101との一体化工程118で同時に隙間156,157へエポキシ樹脂108を確実に充填することができる積層基板の製造方法を提供することができる。   By using the manufacturing method of the laminated substrate as described above, the epoxy resin 108 can easily flow into the gaps 156 and 157 between the semiconductor element 105 and the resistor 106 and the substrate 101. Even if not, the epoxy resin 108 can be reliably filled between the semiconductor element 105 or the resistor 106 and the substrate 101. Accordingly, the gaps 156 and 157 between the semiconductor element 105 and the resistor 106 and the substrate 101 are previously filled with the intermediate material or the like, and the gaps 156 and 157 are simultaneously formed in the integration step 118 of the prepreg 141 and the substrate 101. It is possible to provide a method for manufacturing a laminated substrate that can be reliably filled with the epoxy resin 108.

また、中間材を別途注入する工程が必要なく、また中間材も不必要となるので、低価格な積層基板を実現できる。   In addition, a step of separately injecting the intermediate material is not required, and the intermediate material is not necessary, so that a low-price laminated substrate can be realized.

さらに、強制流入工程122において狭い隙間156,157へ確りとエポキシ樹脂108を充填できる。従って、ボイドの発生もしにくくなり、信頼性の高い積層基板を実現することができる。   Furthermore, the epoxy resin 108 can be reliably filled into the narrow gaps 156 and 157 in the forced inflow step 122. Therefore, voids are less likely to occur, and a highly reliable laminated substrate can be realized.

以下に、本実施の形態1における積層基板の製造設備に関する一連の制御について、図面を用いて説明する。図16は、この制御を示すためのタイミング図である。図16(a)は、プラテン圧力のタイムチャートであり、図16(b)は、基板とプリプレグとを合算した厚みの変化特性を示し、図16(c)は、真空化手段のタイムチャートである。図16(a)、(b)、(c)において、横軸271は、時間を示し、図16(a)の縦軸272は圧力、図16(b)の縦軸273は厚み、図16(c)の縦軸274は気圧を示している。   Below, a series of control regarding the manufacturing equipment of the laminated substrate in this Embodiment 1 is demonstrated using drawing. FIG. 16 is a timing chart for illustrating this control. 16A is a time chart of the platen pressure, FIG. 16B shows a change characteristic of thickness obtained by adding the substrate and the prepreg, and FIG. 16C is a time chart of the vacuuming means. is there. 16A, 16B, and 16C, the horizontal axis 271 indicates time, the vertical axis 272 in FIG. 16A indicates pressure, the vertical axis 273 in FIG. 16B indicates thickness, and FIG. The vertical axis 274 of (c) indicates atmospheric pressure.

まず樹脂流動抑制工程121について説明する。なお、図16において、275はプラテンの圧力特性を示し、276は厚み特性を示し、277は真空度特性を示している。真空化工程119においてプリプレグ141は、0.2MPaの圧力を受けている。そしてこの圧力を受けたままで、軟化工程120へ移行し、温度上昇に伴って粘度が小さくなり、温度211で流動する温度に達する。そのため、そのまま圧力が加えられると、エポキシ樹脂108は、基板の外側や隙間156,157へ流れてしまう。そこで、制御回路は、温度センサからの信号によって、エポキシ樹脂108が温度211に達したことを検出すると、一旦プラテン152の圧力を圧力278まで下げる。このとき制御回路は、圧力センサからの信号を入力し、この信号によってプラテン152の圧力が278に達したことを検出し、プラテン152の動作を停止する。これによって、エポキシ樹脂108へ加えられる圧力が緩和され、エポキシ樹脂108が流動することを抑制している。   First, the resin flow suppression step 121 will be described. In FIG. 16, 275 indicates the pressure characteristic of the platen, 276 indicates the thickness characteristic, and 277 indicates the vacuum degree characteristic. In the evacuation step 119, the prepreg 141 receives a pressure of 0.2 MPa. And while receiving this pressure, it transfers to the softening process 120, a viscosity becomes small with a temperature rise, and reaches the temperature which flows at the temperature 211. Therefore, when pressure is applied as it is, the epoxy resin 108 flows to the outside of the substrate and the gaps 156 and 157. Therefore, when the control circuit detects that the epoxy resin 108 has reached the temperature 211 by a signal from the temperature sensor, the control circuit once reduces the pressure of the platen 152 to the pressure 278. At this time, the control circuit inputs a signal from the pressure sensor, detects that the pressure of the platen 152 has reached 278 by this signal, and stops the operation of the platen 152. Thereby, the pressure applied to the epoxy resin 108 is relieved, and the epoxy resin 108 is prevented from flowing.

なお、本実施の形態1において、圧力278は、約0.15MPaとしている。これによって、強制流入工程122において、エポキシ樹脂108の空隙143,144側へ流入する量を多くできる。また、強制流入工程122より前に、エポキシ樹脂108が隙間156,157へ流入し難くなるので、エポキシ樹脂108の温度低下なく、均一温度に維持することができる。従って、強制流入工程122において隙間156,157へエポキシ樹脂108を確りと充填することができる。   In the first embodiment, the pressure 278 is about 0.15 MPa. Thereby, in the forced inflow process 122, the amount of the epoxy resin 108 flowing into the gaps 143 and 144 can be increased. In addition, since the epoxy resin 108 is less likely to flow into the gaps 156 and 157 before the forced inflow step 122, the epoxy resin 108 can be maintained at a uniform temperature without a temperature drop. Therefore, the epoxy resin 108 can be surely filled into the gaps 156 and 157 in the forced inflow step 122.

次に、強制流入工程122における制御について説明する。この強制流入工程122では、プラテン152を高速で移動させて、エポキシ樹脂108を隙間156,157へ強制的に流入させる。このとき制御回路は、位置センサからの出力とクロックタイマからの信号によって、プラテン152が所定速度で移動しているかどうかを判定する。つまり、制御回路は、ある時間におけるプラテン152の位置と、予め定められた位置情報とを比較することで、規定の移動速度であるかどうかを判定する。   Next, the control in the forced inflow process 122 will be described. In the forced inflow step 122, the platen 152 is moved at a high speed, and the epoxy resin 108 is forced to flow into the gaps 156 and 157. At this time, the control circuit determines whether or not the platen 152 is moving at a predetermined speed based on the output from the position sensor and the signal from the clock timer. That is, the control circuit compares the position of the platen 152 at a certain time with predetermined position information to determine whether or not the moving speed is a specified speed.

そして、これらの位置情報の差によってサーボモータ162(図12)へ供給するパルス信号の幅を変更することで、プラテン152の圧縮速度を制御し、一気にプリプレグ141を圧縮する。これによって、この強制流入工程122においてのプリプレグ152に移動速度を大きくしている。従って、図16(b)に示すように、プリプレグ141の厚みは、この強制流入工程122において厚み283から厚み284へと一気に小さくなる。なお、本実施の形態1における強制流入工程122において、プリプレグ141の厚みは、約0.4mm減少する。   Then, by changing the width of the pulse signal supplied to the servo motor 162 (FIG. 12) according to the difference between these position information, the compression speed of the platen 152 is controlled, and the prepreg 141 is compressed at once. As a result, the moving speed of the prepreg 152 in the forced inflow process 122 is increased. Therefore, as shown in FIG. 16B, the thickness of the prepreg 141 is reduced from the thickness 283 to the thickness 284 in the forced inflow step 122. In the forced inflow process 122 in the first embodiment, the thickness of the prepreg 141 is reduced by about 0.4 mm.

また、制御回路には、圧力センサから出力される圧力情報信号も入力されている。そこで制御回路は、この圧力が規定の値以上とならないようにプラテン152の圧力を監視している。これは、エポキシ樹脂108aが、隙間156,157の四方より流入し、隙間156,157の略中心で衝突する。そのとき、プラテン152の圧力に応じて、エポキシ樹脂108の流速は大きくなり、隙間156,157での衝突時の力は大きくなる。この衝突による力は、半導体素子105や抵抗106を基板101から引き剥がそうとする方向へ加わる。そこで、この衝撃による力で半導体素子105と基板101とを接続するバンプ102や抵抗106と基板とを接続するはんだ2などの破壊を防ぐために、制御回路がプラテン152の圧力を監視する。そしてこの制御回路は、圧力が予め定めた限界圧力279以下となるようにサーボモータを停止させる。   Further, a pressure information signal output from the pressure sensor is also input to the control circuit. Therefore, the control circuit monitors the pressure of the platen 152 so that the pressure does not exceed a specified value. This is because the epoxy resin 108 a flows in from the four sides of the gaps 156 and 157 and collides at the approximate center of the gaps 156 and 157. At that time, the flow rate of the epoxy resin 108 increases in accordance with the pressure of the platen 152, and the force at the time of collision in the gaps 156 and 157 increases. The force due to the collision is applied in a direction in which the semiconductor element 105 and the resistor 106 are peeled off from the substrate 101. Therefore, the control circuit monitors the pressure of the platen 152 in order to prevent destruction of the bump 102 connecting the semiconductor element 105 and the substrate 101 and the solder 2 connecting the resistor 106 and the substrate by the force due to the impact. The control circuit stops the servo motor so that the pressure becomes equal to or lower than a predetermined limit pressure 279.

ここで、この強制流入工程122の時間は非常に短いので、圧力センサから圧力情報信号出力されてからサーボモータが駆動するまでの間の応答時間が問題となる。これは、特にボールナット軸受け部分の応答性が遅い(慣性モーメントが大きい)ことが最大の要因となる。つまり、制御回路が、限界圧力279に達したと判定した後にサーボモータを停止したのでは、軸受けの慣性力によって、プラテン152の圧力は限界圧力279を超えてしまうこととなる。従って、本実施の形態1において制御回路は、タイミングクロックの信号と圧力情報信号とから、圧力曲線275の増加の傾きを演算することで、プラテン152の圧力が限界圧力279に達する時間280を予測し、この時間280よりも制御系が応答するまでに必要な応答時間281だけ前の時間282でサーボモータを停止させる。   Here, since the time of this forced inflow process 122 is very short, the response time from when the pressure information signal is output from the pressure sensor to when the servo motor is driven becomes a problem. This is mainly due to the slow response of the ball nut bearing portion (large moment of inertia). That is, if the control circuit determines that the limit pressure 279 has been reached and then stops the servo motor, the pressure on the platen 152 exceeds the limit pressure 279 due to the inertial force of the bearing. Therefore, in the first embodiment, the control circuit predicts the time 280 when the pressure of the platen 152 reaches the limit pressure 279 by calculating the increase slope of the pressure curve 275 from the timing clock signal and the pressure information signal. Then, the servo motor is stopped at a time 282 before the response time 281 necessary for the control system to respond before this time 280.

これにより制御回路は、圧力センサからの圧力情報信号を基に、プラテン152をフィードフォアードバック制御する。従って、バンプ102や、はんだ2などの破断が発生し難くなり、信頼性の良好な積層基板を得ることができる。また、応答性の良好な積層基板の製造装置を実現できる。   As a result, the control circuit controls the feedforward of the platen 152 based on the pressure information signal from the pressure sensor. Therefore, the bumps 102 and the solder 2 are not easily broken, and a highly reliable laminated substrate can be obtained. In addition, it is possible to realize a laminated substrate manufacturing apparatus with good responsiveness.

本実施の形態1においては、半導体素子105や抵抗106へ加わる衝突による力を緩和するために、限界圧力210に達した後に、圧縮圧力を圧力209まで下げる圧力緩和工程122a(図1に示す)を設けている。この圧力緩和工程122aにおいて制御回路は、圧力センサからの圧力信号が限界圧力210となったことを検知すると、サーボモータを逆方向へ回転させる。このサーボモータの逆回転によって、プラテン152を開く方向へ移動させて、圧力を小さくする。   In the first embodiment, in order to relieve the force caused by the collision applied to the semiconductor element 105 and the resistor 106, the pressure relieving step 122a (shown in FIG. 1) for reducing the compression pressure to the pressure 209 after reaching the limit pressure 210. Is provided. In this pressure relaxation step 122a, when the control circuit detects that the pressure signal from the pressure sensor has reached the limit pressure 210, the control circuit rotates the servo motor in the reverse direction. By reverse rotation of the servo motor, the platen 152 is moved in the opening direction to reduce the pressure.

また、本実施の形態1では、強制流入工程122と略同時に、真空状態を解除している。これにより、エポキシ樹脂108は、プラテン152による上下方向からの圧縮と同時に、真空化解除による増圧で側面方向からの圧力も増加することとなり、エポキシ樹脂108は隙間156,157などへ流入しやすくなる。   In the first embodiment, the vacuum state is released substantially simultaneously with the forced inflow step 122. As a result, the epoxy resin 108 is compressed in the vertical direction by the platen 152 and at the same time the pressure in the side surface direction is increased by the pressure increase due to the release of the vacuum, and the epoxy resin 108 easily flows into the gaps 156, 157 and the like. Become.

また、真空化工程119において、プリプレグ141中の空気が完全に抜けず、一部の箇所に空気泡が残留した場合、軟化工程120での軟化によって空気泡が膨張し、低圧状態のまま気泡(以下真空ボイドと言う)が発生する。そこで、真空解除を強制流入工程122と略同時に行い、真空ボイドを縮小させることで、真空ボイドの発生を防止している。   Further, in the vacuuming step 119, when the air in the prepreg 141 is not completely removed and air bubbles remain in some places, the air bubbles expand due to the softening in the softening step 120, and bubbles ( Hereinafter referred to as a vacuum void). Therefore, the vacuum release is performed substantially simultaneously with the forced inflow step 122 to reduce the vacuum void, thereby preventing the generation of the vacuum void.

なおこの真空解除は、樹脂108の硬化する温度206以下で行うことが望ましい。これは、真空の解除によって、樹脂108に大気圧を加えたとしても、樹脂108の硬化後では真空ボイドの収縮が起こらなくなってしまうためである。そこで、本実施の形態1においては、強制流入工程122と同時に真空解除を行っている。   This vacuum release is desirably performed at a temperature 206 or lower at which the resin 108 is cured. This is because even if atmospheric pressure is applied to the resin 108 by releasing the vacuum, the shrinkage of the vacuum voids does not occur after the resin 108 is cured. Therefore, in the first embodiment, the vacuum is released simultaneously with the forced inflow step 122.

もし、半導体素子105のバンプ部にこの真空ボイドが発生したりすると、リフローはんだ付け等の加熱によってバンプが溶融した場合に、溶融したバンプが真空ボイドによって吸引され、半導体素子105とランドパターン104aとの間での接続が外れたり、隣接同士のバンプ同士がショートしたりする。また、エポキシ樹脂108などの吸湿によって、真空ボイドへ水滴が侵入した場合、この水滴が原因となり、リフローはんだ付けなどで水蒸気爆発が起こり、接続が外れることも生じる。   If this vacuum void occurs in the bump portion of the semiconductor element 105, when the bump is melted by heating such as reflow soldering, the melted bump is sucked by the vacuum void, and the semiconductor element 105 and the land pattern 104a The connection between the two is disconnected or the adjacent bumps are short-circuited. Further, when water droplets enter the vacuum void due to moisture absorption of the epoxy resin 108 or the like, the water droplets may cause a water vapor explosion due to reflow soldering and disconnection.

従って本実施の形態1においては、強制流入工程122と略同時に真空解除することで、真空ボイドの発生を防止している。これにより、空隙143,143a,144,144aや隙間156,157内に、真空ボイドは発生し難くなり、リフロー工程などにおけるバンプ接続の外れや、ショートなどの発生の少ない、信頼性の高い積層基板を実現できる。   Therefore, in the first embodiment, the generation of vacuum voids is prevented by releasing the vacuum substantially simultaneously with the forced inflow step 122. As a result, vacuum voids are less likely to be generated in the gaps 143, 143a, 144, 144a and the gaps 156, 157, and a highly reliable multilayer substrate that is less likely to cause bump disconnection or short-circuit in a reflow process or the like. Can be realized.

以上のように本実施の形態1においては、プラテンの圧縮圧力や、移動速度や温度を管理・制御することによって、エポキシ樹脂108の流動を制御し、小さな隙間156,157へもエポキシ樹脂108を充填することができるものである。これによって、隙間156,157に対し、ボイドなどを発生しにくくすることができ、信頼性の高い積層基板を実現することができる。   As described above, in the first embodiment, the flow of the epoxy resin 108 is controlled by managing and controlling the compression pressure, the moving speed, and the temperature of the platen, and the epoxy resin 108 is put into the small gaps 156 and 157 as well. It can be filled. As a result, voids or the like can be hardly generated in the gaps 156 and 157, and a highly reliable laminated substrate can be realized.

なお、このプリプレグ141は熱硬化性樹脂であるので、一旦熱硬化された後は、たとえ再度加熱されても可塑状態には戻らない。従って、一旦樹脂108で封止された半導体素子105の固定は保持される。また、エポキシ樹脂108は略150℃の温度までは粘度はだんだん下がる。従って、このように樹脂116は、粘度が小さくなり、流動性が増して、狭い隙間にも十分に充填することができる。また、ガラス不織布にエポキシ樹脂が含浸されているので、軟化工程120や、強制流入工程122において、エポキシ樹脂108を流動させても、基板としての体裁を維持することができるので、寸法精度の良好な積層基板を実現することができる。   Since the prepreg 141 is a thermosetting resin, it does not return to a plastic state even if it is heated again after being once thermoset. Therefore, fixing of the semiconductor element 105 once sealed with the resin 108 is maintained. Further, the viscosity of the epoxy resin 108 gradually decreases to a temperature of about 150 ° C. Therefore, in this way, the resin 116 has a reduced viscosity, increased fluidity, and can be sufficiently filled into a narrow gap. In addition, since the glass nonwoven fabric is impregnated with an epoxy resin, the appearance as a substrate can be maintained even if the epoxy resin 108 is flowed in the softening step 120 or the forced inflow step 122, so that the dimensional accuracy is good. A multilayer substrate can be realized.

また、この加熱圧着ではんだ107の雰囲気温度をはんだ107の内部温度がはんだ107の溶融点以下にしておくことが望ましい。従って、はんだ107には硬化工程123の温度より溶融点の高いはんだを用いると良い。   Further, it is desirable that the atmosphere temperature of the solder 107 is set so that the internal temperature of the solder 107 is equal to or lower than the melting point of the solder 107 by this thermocompression bonding. Therefore, a solder having a melting point higher than the temperature of the curing step 123 is preferably used as the solder 107.

さらに、プリプレグ141には半導体素子105と抵抗106との間に空隙143を有する孔146,142が設けられているので、たとえ基板101から突出する電子部品が装着されていたとしても容易に遊挿することができ、組み立ては容易である。   Furthermore, since the holes 146 and 142 having the gap 143 are provided between the semiconductor element 105 and the resistor 106 in the prepreg 141, even if electronic components protruding from the substrate 101 are mounted, the prepreg 141 can be easily inserted loosely. Can be done and assembly is easy.

また、この強制流入工程における温度は半導体素子105や抵抗106を接続固定するはんだが溶融しない程度に低い温度(150℃)で一体化するので、この一体化により接続固定が破壊されることはなく、半導体素子105と抵抗106は強固な接続固定を保つことができる。   Further, the temperature in this forced inflow process is integrated at a low temperature (150 ° C.) so that the solder for connecting and fixing the semiconductor element 105 and the resistor 106 does not melt, so that the connection fixing is not broken by this integration. The semiconductor element 105 and the resistor 106 can be kept firmly connected and fixed.

更に、加熱圧着時における軟化で、狭い隙間156,157にも樹脂108が充填される。また、熱硬化性のプリプレグ141を用いているので、熱硬化された後に加熱されても再度可塑状態には戻らず、封止された半導体素子105と抵抗106の安定した固定状態が保たれる。   Further, the narrow gaps 156 and 157 are filled with the resin 108 by the softening during the thermocompression bonding. Further, since the thermosetting prepreg 141 is used, even if heated after being thermoset, it does not return to the plastic state again, and a stable fixed state between the sealed semiconductor element 105 and the resistor 106 is maintained. .

更にまた、半導体素子105と抵抗106は基板101に装着されているので、この基板101の状態で検査をすることができ、積層基板完成後における良品率が向上する。   Furthermore, since the semiconductor element 105 and the resistor 106 are mounted on the substrate 101, inspection can be performed in the state of the substrate 101, and the yield rate after completion of the laminated substrate is improved.

なお、本実施の形態1においては、プリプレグ141を6枚用いたが、これは厚みの厚いプリプレグ1枚でも良い。その場合、積層工程116を短時間で行うことができるので、低価格な積層基板を得ることができる。   In the first embodiment, six prepregs 141 are used, but this may be one thick prepreg. In that case, the stacking step 116 can be performed in a short time, so that a low-cost stacked substrate can be obtained.

さらに、本実施の形態1において強制流入工程122で真空状態を解除しているが、これは、エポキシ樹脂108の粘度が、大きくなり、各プリプレグ141間に隙間がなくなる温度以上で、エポキシ樹脂108が流動性を失う温度までの間であれば良い。これは、この温度範囲内で真空を解除しても、空気が空隙143,144や隙間156,157へ入らないので、強制流入工程122においてそれらの真空は維持されているためである。これによって、強制流入工程122において、確りとエポキシ樹脂108を隙間156,157へ流入させることができる。   Further, in the first embodiment, the vacuum state is released in the forced inflow step 122. This is because the viscosity of the epoxy resin 108 is increased and the epoxy resin 108 is at a temperature at which there is no gap between the prepregs 141. However, it may be between the temperature at which the fluid loses fluidity. This is because even if the vacuum is released within this temperature range, air does not enter the gaps 143 and 144 and the gaps 156 and 157, so that the vacuum is maintained in the forced inflow step 122. Accordingly, the epoxy resin 108 can surely flow into the gaps 156 and 157 in the forced inflow step 122.

なお、本実施の形態では半導体素子105,106の夫々に対し、孔142,146を設けたが、これは複数の電子部品に対して1個の孔としても良い。この場合、孔の加工が容易となるので、孔加工工程117の生産性が良好となる。   In the present embodiment, the holes 142 and 146 are provided for the semiconductor elements 105 and 106, respectively, but this may be a single hole for a plurality of electronic components. In this case, since the hole processing becomes easy, the productivity of the hole processing step 117 is improved.

(実施の形態2)
以下、本発明の実施の形態2について、図面を用いて説明する。図17は、本発明の実施の形態2における積層基板の製造方法のフローチャートである。なお、図18から図20において、図1から図13と同じものは同じ番号とし、その説明は簡略化してある。本実施の形態1においては、基板101上に6枚のプリプレグ141を積層したが、本実施の形態2においては、基板101上に厚さが約1mmのプリプレグを1枚積層している。
(Embodiment 2)
Hereinafter, Embodiment 2 of the present invention will be described with reference to the drawings. FIG. 17 is a flowchart of the method for manufacturing a laminated substrate in the second embodiment of the present invention. 18 to 20, the same components as those in FIGS. 1 to 13 are denoted by the same reference numerals, and the description thereof is simplified. In the first embodiment, six prepregs 141 are stacked on the substrate 101. However, in the second embodiment, one prepreg having a thickness of about 1 mm is stacked on the substrate 101.

では、図17の工程の順序に従って、各工程の詳細を説明する。本実施の形態2において、実施の形態1と同様に、基板101上に半導体素子や抵抗106を装着し、リフロー工程115ではんだ付けする。300は、リフロー工程115の後に設けられ、プリプレグ(シートの一例として用いた)を基板101上に宙吊りする宙吊り工程であり、301は、宙吊り工程300の後に設けられた減圧・積層工程である。以下に、この宙吊り工程300と減圧・積層工程301について、図18、図19を用いて説明する。図18は、本実施の形態2における宙吊り工程における宙吊り手段の断面図であり、図19は同、減圧・積層工程における減圧・積層手段の断面図である。   Now, details of each step will be described in the order of the steps in FIG. In the second embodiment, as in the first embodiment, a semiconductor element and a resistor 106 are mounted on the substrate 101 and soldered in a reflow process 115. Reference numeral 300 denotes a suspension process that is provided after the reflow process 115 and suspends a prepreg (used as an example of a sheet) on the substrate 101, and 301 is a pressure reduction / stacking process that is provided after the suspension process 300. Hereinafter, the suspension process 300 and the decompression / stacking process 301 will be described with reference to FIGS. FIG. 18 is a cross-sectional view of the suspension means in the suspension process in the second embodiment, and FIG. 19 is a cross-sectional view of the decompression / stacking means in the decompression / stacking process.

まず、宙吊り工程300(図17)について説明する。図18において、密封容器311(密閉手段の一例として用いた)は、プラテン152(圧縮手段の一例として用いた)と、基板101の側面側を囲むガイド312と、このガイド312の上端部に設けられた傾斜部313とを有し、このガイド312の上方に開口部314を有する構成としている。このように構成された密封容器311のガイド312内へ基板101を挿入する。ここで、ガイド312と基板101との間の隙間は、片側で約0.5mmとし、このガイド312によって基板101が位置決めされる。   First, the suspension process 300 (FIG. 17) will be described. In FIG. 18, a sealed container 311 (used as an example of a sealing means) is provided at a platen 152 (used as an example of a compression means), a guide 312 surrounding the side surface of the substrate 101, and an upper end portion of the guide 312. And an opening 314 is provided above the guide 312. The substrate 101 is inserted into the guide 312 of the sealed container 311 configured as described above. Here, the gap between the guide 312 and the substrate 101 is about 0.5 mm on one side, and the substrate 101 is positioned by the guide 312.

そして、この開口部314を覆うように、プリプレグ(シートの一例として用いた)302を載置する。このとき、プリプレグ302の幅315は、ガイド312の幅316よりも大きく、傾斜部313の開口寸法313aよりも小さな寸法としておく。このようにして、宙吊り工程300において、プリプレグ302は、傾斜部313によって宙吊り状態で保持されることとなる。そして、このプリプレグ302の上に銅箔145が積層される。つまり、本実施の形態2において傾斜部313は、プリプレグ302と半導体素子105や抵抗106とが接触しないようにそれらの間に隙間を形成させるために、プリプレグ302を宙吊りする宙吊り手段となる。   Then, a prepreg (used as an example of a sheet) 302 is placed so as to cover the opening 314. At this time, the width 315 of the prepreg 302 is larger than the width 316 of the guide 312 and smaller than the opening dimension 313 a of the inclined portion 313. Thus, in the suspension process 300, the prepreg 302 is held in a suspended state by the inclined portion 313. A copper foil 145 is laminated on the prepreg 302. That is, in the second embodiment, the inclined portion 313 serves as a suspension unit that suspends the prepreg 302 so that a gap is formed between the prepreg 302 and the semiconductor element 105 or the resistor 106 so as not to contact each other.

なお、本実施の形態2におけるプリプレグ302は、できる限り早く粘性を低下させることによって加熱を小さくし、少ないエネルギーで積層基板を製造できるようにするために、常温において粘性を有したエポキシ樹脂317を用いている。従って、プリプレグ302の端部302aが、傾斜部313に密着する。これによって、プラテン152、ガイド312、傾斜部313およびプリプレグ302とによって密封されることとなる。つまり、本実施の形態2においては、プリプレグ302自体が密封容器311の蓋を成すものである。   Note that the prepreg 302 in the second embodiment is made of an epoxy resin 317 having a viscosity at room temperature in order to reduce the heating as quickly as possible to reduce heating and to manufacture a laminated substrate with a small amount of energy. Used. Therefore, the end portion 302 a of the prepreg 302 is in close contact with the inclined portion 313. As a result, the platen 152, the guide 312, the inclined portion 313, and the prepreg 302 are sealed. That is, in the second embodiment, the prepreg 302 itself forms the lid of the sealed container 311.

そして、真空化手段(図示せず)は、プリプレグ302によって蓋された状態で、ガイド312に設けた孔318から空気を吸引する。この減圧化によって密封容器311内が負圧となり、プリプレグ302は傾斜部313とガイド312に沿って下方へ移動する。本実施の形態2においては、孔318はガイド312の下端部の近傍に設けてある。なお、孔318は、減圧によって降下するプリプレグ面よりも下側に設けておくことが望ましい。これによって、孔318から空気を抜いてもプリプレグ302が吸引されず、確実に真空化することができる。   The vacuuming means (not shown) sucks air from the hole 318 provided in the guide 312 while being covered with the prepreg 302. By reducing the pressure, the inside of the sealed container 311 becomes negative pressure, and the prepreg 302 moves downward along the inclined portion 313 and the guide 312. In the second embodiment, the hole 318 is provided near the lower end of the guide 312. The hole 318 is desirably provided below the prepreg surface that descends due to the reduced pressure. Thereby, even if air is extracted from the hole 318, the prepreg 302 is not sucked and can be surely evacuated.

図19は、本実施の形態2の減圧・積層工程における減圧積層手段の断面図である。図19に示すように、プリプレグ302は、半導体素子105上面や抵抗106の上面に接する状態で停止し、プリプレグ302が基板101上へ積層される。この状態において、プリプレグ302は、真空化による負圧がかかった状態で保持される。   FIG. 19 is a cross-sectional view of the decompression / laminating means in the decompression / lamination process of the second embodiment. As shown in FIG. 19, the prepreg 302 stops in contact with the upper surface of the semiconductor element 105 and the upper surface of the resistor 106, and the prepreg 302 is stacked on the substrate 101. In this state, the prepreg 302 is held in a state where a negative pressure is applied due to evacuation.

これによって、半導体素子105や抵抗106とプリプレグ302との間に空気が入った気泡が残ることがない。従って、プリプレグ302と半導体素子105の上面105cや抵抗106の上面106aとの間での密着性を向上することができ、信頼性の高い積層基板を得ることができる。   Thereby, bubbles containing air do not remain between the semiconductor element 105 and the resistor 106 and the prepreg 302. Accordingly, adhesion between the prepreg 302 and the upper surface 105c of the semiconductor element 105 and the upper surface 106a of the resistor 106 can be improved, and a highly reliable laminated substrate can be obtained.

図20は、一体化工程303における一体化手段の断面図である。図20において、303は、減圧・積層工程の後に設けられた一体化工程である。この一体化工程303では、上側プラテン321がプリプレグ302を加熱・圧縮・冷却することで、隙間156,157へもエポキシ樹脂317を充填するとともに、基板101とプリプレグ302とを一体化している。   FIG. 20 is a cross-sectional view of the integration means in the integration step 303. In FIG. 20, 303 is the integration process provided after the pressure reduction / lamination process. In the integration step 303, the upper platen 321 heats, compresses, and cools the prepreg 302 so that the gaps 156 and 157 are filled with the epoxy resin 317 and the substrate 101 and the prepreg 302 are integrated.

この一体化工程303において、まず304は、減圧・積層工程301の後に設けられた軟化工程であり、この軟化工程304では、プラテン152と上側プラテン321に設けられたヒータ160を加熱し、プリプレグ302を流動可能な温度まで軟化させる。なお、本実施の形態2におけるプリプレグ302は、常温において略流動性を有する状態となっているものを用いているので、軟化工程における熱の供給を少なくできる。従って省エネルギーである。   In this integration step 303, 304 is a softening step provided after the pressure reduction / lamination step 301. In this softening step 304, the heaters 160 provided on the platen 152 and the upper platen 321 are heated and the prepreg 302 is heated. Is softened to a temperature at which it can flow. In addition, since the prepreg 302 in this Embodiment 2 uses what has a substantially fluid state at normal temperature, the supply of heat in the softening process can be reduced. Therefore, it is energy saving.

そして、軟化工程304の後に設けた強制流入工程305において、実施の形態1と同様に、急激な圧力(速度)でエポキシ樹脂317を流入する訳である。そこで、この流入による摩擦熱や圧力損失などによる温度上昇によって、隙間156,157へ流入するエポキシ樹脂317が、硬化を始める温度を超えないようにプラテン321を移動させる。このように、エポキシ樹脂317の温度が約100℃の状態で、急激な圧力(速度)を付加し、隙間156,157へ強制的に流入させるので、隙間156,157へ別途中間材を注入する必要はない。なお、本実施の形態2において、エポキシ樹脂317が硬化を始める温度は、約110℃から150℃であり、この110℃から150℃において約10分保持するとエポキシ樹脂317は付加荷重反応が始まるものを用いている。   Then, in the forced inflow step 305 provided after the softening step 304, the epoxy resin 317 is caused to flow at a rapid pressure (speed) as in the first embodiment. Therefore, the platen 321 is moved so that the epoxy resin 317 flowing into the gaps 156 and 157 does not exceed the temperature at which the curing starts due to a temperature rise due to frictional heat or pressure loss due to the inflow. As described above, when the temperature of the epoxy resin 317 is about 100 ° C., a sudden pressure (speed) is applied to force the flow into the gaps 156 and 157, so that an intermediate material is separately injected into the gaps 156 and 157. There is no need. In the second embodiment, the temperature at which the epoxy resin 317 starts to cure is about 110 ° C. to 150 ° C., and the epoxy resin 317 starts an additional load reaction when held at 110 ° C. to 150 ° C. for about 10 minutes. Is used.

なお、本実施の形態2の上側プラテン321には、位置センサ(図示せず)を設けてある。制御回路は、この位置センサからの信号と、メモリ(図示せず)に予め記憶した上側プラテン321の位置データとを比較し、上側プラテン321が規定の位置であると判定したときに、上側プラテン321へ接続されたサーボモータへ停止する旨の命令を送る。   Note that a position sensor (not shown) is provided on the upper platen 321 of the second embodiment. The control circuit compares the signal from the position sensor with the position data of the upper platen 321 stored in advance in a memory (not shown), and determines that the upper platen 321 is at the specified position. A command to stop is sent to the servo motor connected to H.321.

ここで、プリプレグ302に孔を設けないので、本実施の形態2において半導体素子105や抵抗106の周囲に形成される隙間331は、実施の形態1で形成される空隙143,144よりも大きくなる。そこで、本実施の形態2における強制流入工程305の温度は100℃とすることで、確りと隙間331や隙間156,157へエポキシ樹脂317を充填できる。   Here, since no hole is provided in the prepreg 302, the gap 331 formed around the semiconductor element 105 and the resistor 106 in the second embodiment is larger than the gaps 143 and 144 formed in the first embodiment. . Therefore, by setting the temperature of the forced inflow step 305 in Embodiment 2 to 100 ° C., the epoxy resin 317 can be reliably filled into the gap 331 and the gaps 156 and 157.

306は強制流入工程305の後に設けられた硬化工程であり、この硬化工程306で150℃とすることでエポキシ樹脂317を完全に硬化させている。そして、硬化工程306で完全に硬化させた後、徐冷工程124で徐々に冷却し、その後に切断工程125で切断する。   Reference numeral 306 denotes a curing process provided after the forced inflow process 305. The epoxy resin 317 is completely cured by setting the temperature to 150 ° C. in the curing process 306. And after making it harden | cure completely in the hardening process 306, it cools gradually in the slow cooling process 124, and cut | disconnects in the cutting process 125 after that.

以上のように一体化工程303の前に減圧・積層工程301を有しているので、半導体素子105や抵抗106とプリプレグ302との間に空気が入った気泡が残ることがない。従って、プリプレグ302と半導体素子105の上面105cや抵抗106の上面106aとの間での密着性を向上することができ、信頼性の高い積層基板を得ることができる。   As described above, since the decompression / stacking step 301 is provided before the integration step 303, bubbles containing air do not remain between the semiconductor element 105 and the resistor 106 and the prepreg 302. Accordingly, adhesion between the prepreg 302 and the upper surface 105c of the semiconductor element 105 and the upper surface 106a of the resistor 106 can be improved, and a highly reliable laminated substrate can be obtained.

また、実施の形態1のようにプリプレグ302には、予め半導体素子105や抵抗106に対応した孔を設けなくても良いので、実施の形態1における孔加工工程117が不要となる。従って、低価格な積層基板を得ることができる。   Further, as in the first embodiment, the prepreg 302 does not need to be provided with holes corresponding to the semiconductor element 105 and the resistor 106 in advance, so that the hole processing step 117 in the first embodiment is not necessary. Therefore, a low cost laminated substrate can be obtained.

さらに、本実施の形態2においては、部品の高さに応じた孔が不要となるので、プリプレグ302は、1枚でも良い。従って、プリプレグ302を1枚積層すれば良いので、低価格な積層基板を得ることができる。   Further, in the second embodiment, since a hole corresponding to the height of the component is not necessary, the number of the prepreg 302 may be one. Therefore, it is only necessary to stack one prepreg 302, so that a low-price stacked substrate can be obtained.

さらにまた、プリプレグ302は、傾斜部313の上に載せるだけで良いので、積層作業を非常に容易に行うことができる。従って低価格な積層基板を実現できる。   Furthermore, since the prepreg 302 only needs to be placed on the inclined portion 313, the laminating operation can be performed very easily. Therefore, a low-cost laminated substrate can be realized.

その上さらに、孔318はガイド312に設けてあるので、基板101とガイド312との間の隙間を小さくできる。従って、ガイド312は、基板101を精度良く位置決めするとともに、プリプレグ302が外側へ流出することを防止する。従って、エポキシ樹脂317は、隙間331や隙間156,157へ流れるので、ボイドなどの発生がなく、確りと隙間156,157へエポキシ樹脂317を充填することができる。   Furthermore, since the hole 318 is provided in the guide 312, the gap between the substrate 101 and the guide 312 can be reduced. Therefore, the guide 312 positions the substrate 101 with high accuracy and prevents the prepreg 302 from flowing out. Therefore, since the epoxy resin 317 flows into the gap 331 and the gaps 156 and 157, no voids are generated, and the epoxy resin 317 can be reliably filled into the gaps 156 and 157.

(実施の形態3)
本実施の形態3は、実施の形態2における減圧・積層手段の他の例である。本実施の形態3における各工程は、実施の形態2と同じである。そこで本実施の形態3においては、減圧・積層工程の減圧・積層手段に関してのみ説明する。図21、図22は本実施の形態3の減圧・積層工程における減圧・積層手段の断面図であり、図23は、同強制流入工程における積層基板の断面図である。なお、図21、図22、図23において、図18から図20と同じものは、同じ番号とし、その説明は簡略化している。
(Embodiment 3)
The third embodiment is another example of the decompression / stacking means in the second embodiment. Each step in the third embodiment is the same as that in the second embodiment. Therefore, in the third embodiment, only the decompression / laminating means in the decompression / lamination process will be described. 21 and 22 are cross-sectional views of the pressure reduction / laminating means in the pressure reduction / lamination process of the third embodiment, and FIG. 23 is a cross-sectional view of the multilayer substrate in the forced inflow step. 21, 22, and 23, the same components as those in FIGS. 18 to 20 are denoted by the same reference numerals, and the description thereof is simplified.

図21において、プラテン151,152と伸縮壁153とによって密封容器154(密封手段の一例として用いた)が形成される。そして、予め半導体素子105や抵抗106などの電子部品がリフローはんだ付けされた基板101が、プラテン152の所定位置に搭載される。   In FIG. 21, a sealed container 154 (used as an example of a sealing means) is formed by the platens 151 and 152 and the stretchable wall 153. Then, the substrate 101 on which electronic components such as the semiconductor element 105 and the resistor 106 are soldered in advance is mounted at a predetermined position of the platen 152.

401は、プラテン151に設けられた支軸402へ回転自在に連結された保持爪である。この保持爪401は、バネ(図示せず)によって内側方向に向けて付勢されており、プリプレグ302をはさんで保持している。このとき、保持爪401とプラテン151は、プリプレグ302が基板101と対向する位置となるように保持する。そして、このプラテン151と保持爪401より成る宙吊り手段は、プリプレグ302と半導体素子105や抵抗106とが接触しないようにしている。これによって、プリプレグ302と半導体素子105や抵抗106との間に、隙間403が形成される。そして吸引機(図示せず)によって、孔155から空気を抜き、減圧・真空化することによって、密封容器154内が負圧となり、プラテン152が上昇する。   Reference numeral 401 denotes a holding claw rotatably connected to a support shaft 402 provided on the platen 151. The holding claw 401 is biased inward by a spring (not shown), and holds the prepreg 302 with the nip. At this time, the holding claw 401 and the platen 151 hold the prepreg 302 so that the prepreg 302 faces the substrate 101. The suspension means composed of the platen 151 and the holding claws 401 prevents the prepreg 302 from contacting the semiconductor element 105 and the resistor 106. As a result, a gap 403 is formed between the prepreg 302 and the semiconductor element 105 or the resistor 106. Then, air is extracted from the hole 155 by a suction machine (not shown), and the pressure in the sealed container 154 is reduced to a negative pressure by raising the pressure of the platen 152.

図22は、本実施の形態2の減圧・積層工程における減圧積層手段の断面図である。図22に示すように、真空化によってプリプレグ302は、半導体素子105上面や抵抗106の上面に接する状態で停止し、プリプレグ302が基板101上へ積層される。この状態において、プリプレグ302は、真空化による負圧が加わった状態で保持される。   FIG. 22 is a cross-sectional view of the decompression / laminating means in the decompression / lamination process of the second embodiment. As shown in FIG. 22, the prepreg 302 stops in contact with the upper surface of the semiconductor element 105 and the upper surface of the resistor 106 by vacuuming, and the prepreg 302 is stacked on the substrate 101. In this state, the prepreg 302 is held in a state where a negative pressure due to vacuuming is applied.

これによって、半導体素子105や抵抗106とプリプレグ302との間に空気が入った気泡が残ることがない。従って、プリプレグ302と半導体素子105の上面105cや抵抗106の上面106aとの間での密着性を向上することができ、信頼性の高い積層基板を得ることができる。   Thereby, bubbles containing air do not remain between the semiconductor element 105 and the resistor 106 and the prepreg 302. Accordingly, adhesion between the prepreg 302 and the upper surface 105c of the semiconductor element 105 and the upper surface 106a of the resistor 106 can be improved, and a highly reliable laminated substrate can be obtained.

図23は、一体化工程303における一体化手段の断面図である。図23に示したように一体化工程303では、上側プラテン321がプリプレグ302を加熱・圧縮・冷却することで、隙間156,157へもエポキシ樹脂317を充填するとともに、基板101とプリプレグ302とを一体化している。   FIG. 23 is a cross-sectional view of the integration means in the integration step 303. As shown in FIG. 23, in the integration step 303, the upper platen 321 heats, compresses, and cools the prepreg 302 so that the epoxy resin 317 is filled into the gaps 156 and 157, and the substrate 101 and the prepreg 302 are bonded. It is integrated.

なお、この場合保持爪401の先端401aがプラテン152へ当接する位置で停止する。つまり、この保持爪401は、実施の形態1におけるストッパ161としての役割も行っている。   In this case, the front end 401 a of the holding claw 401 stops at a position where it contacts the platen 152. That is, the holding claw 401 also serves as the stopper 161 in the first embodiment.

本実施の形態3において、保持爪401はプリプレグ302の全周を覆うように設けている。これによって、一体化工程303において、エポキシ樹脂317の流動時に保持爪401は、エポキシ樹脂317の外側への流出を阻止する。従って、エポキシ樹脂317は、隙間331や隙間156,157へ流れるので、ボイドなどの発生がなく、確りと隙間156,157へエポキシ樹脂317を充填することができる。また、プリプレグ302の外への流出を少なくできるので、その分プリプレグを小さくできる。従って、使用するプリプレグ302を少なくできるので低価格な積層基板を得ることができる。ここで、熱硬化性樹脂は、一般に一旦硬化させると再利用できない。従って、プリプレグ302の使用量を削減することは、環境的な側面においても非常に重要な点になる。   In the third embodiment, the holding claw 401 is provided so as to cover the entire circumference of the prepreg 302. Thus, in the integration step 303, the holding claws 401 prevent the epoxy resin 317 from flowing out when the epoxy resin 317 flows. Therefore, since the epoxy resin 317 flows into the gap 331 and the gaps 156 and 157, no voids are generated, and the epoxy resin 317 can be reliably filled into the gaps 156 and 157. Further, since the outflow to the outside of the prepreg 302 can be reduced, the prepreg can be reduced accordingly. Therefore, since the prepreg 302 to be used can be reduced, a low-cost laminated substrate can be obtained. Here, the thermosetting resin generally cannot be reused once cured. Therefore, reducing the amount of prepreg 302 used is also very important from an environmental point of view.

そして、一体化工程303が完了すると、保持爪401が外側(図23の矢印方向)へ回動し、プリプレグ302を開放する。これによって、プラテン151が上方向へ開放され、基板101が取り出せることとなる。   When the integration step 303 is completed, the holding claw 401 is rotated outward (in the direction of the arrow in FIG. 23), and the prepreg 302 is opened. As a result, the platen 151 is opened upward, and the substrate 101 can be taken out.

以上のように一体化工程303の前に減圧・積層工程301を有しているので、半導体素子105や抵抗106とプリプレグ302との間に空気が入った気泡が残ることがない。従って、プリプレグ302と半導体素子105の上面105cを抵抗106の上面106aとの間での密着性を向上することができ、信頼性の高い積層基板を得ることができる。   As described above, since the decompression / stacking step 301 is provided before the integration step 303, bubbles containing air do not remain between the semiconductor element 105 and the resistor 106 and the prepreg 302. Accordingly, adhesion between the prepreg 302 and the upper surface 105c of the semiconductor element 105 and the upper surface 106a of the resistor 106 can be improved, and a highly reliable laminated substrate can be obtained.

また、実施の形態1のようにプリプレグ302には、予め半導体素子105や抵抗106に対応した孔を設けなくても良いので、実施の形態1における孔加工工程117が不要となる。従って、低価格な積層基板を得ることができる。   Further, as in the first embodiment, the prepreg 302 does not need to be provided with holes corresponding to the semiconductor element 105 and the resistor 106 in advance, so that the hole processing step 117 in the first embodiment is not necessary. Therefore, a low cost laminated substrate can be obtained.

さらに、本実施の形態2においては、部品の高さに応じた孔が不要となるので、プリプレグ302は、1枚でも良い。従って、プリプレグ302を1枚積層すれば良いので、低価格な積層基板を得ることができる。   Further, in the second embodiment, since a hole corresponding to the height of the component is not necessary, the number of the prepreg 302 may be one. Therefore, it is only necessary to stack one prepreg 302, so that a low-price stacked substrate can be obtained.

さらにまた、プリプレグ302は、保持爪401内に挟み込むだけで良いので、積層作業を非常に容易に行うことができる。従って低価格な積層基板を実現できる。   Furthermore, since the prepreg 302 only needs to be sandwiched between the holding claws 401, the stacking operation can be performed very easily. Therefore, a low-cost laminated substrate can be realized.

なお、本実施の形態3においては、プリプレグ302を宙吊り状態としたが、これは基板101側を宙吊りしても良く、この場合においても同様の効果を奏することができる。   In the third embodiment, the prepreg 302 is suspended, but this may be suspended from the substrate 101 side, and the same effect can be achieved in this case.

(実施の形態4)
本実施の形態は、実施の形態1における加熱・圧縮工程118aの他の実施例を示すものであり、本実施の形態における加熱・圧縮工程は、これらの実施の形態1から3における加熱・圧縮工程に対して用いても良い。以下に本実施の形態について図面を用いて説明する。図24(a)は、本実施の形態における加熱・圧縮工程のプリプレグ温度と粘度との関係図、図24(b)は同、加熱・圧縮工程における圧力図であり、図24(c)は同、加熱・圧縮工程における真空度を示している。
(Embodiment 4)
The present embodiment shows another example of the heating / compression process 118a in the first embodiment, and the heating / compression process in the present embodiment is the heating / compression process in the first to third embodiments. You may use with respect to a process. Hereinafter, the present embodiment will be described with reference to the drawings. FIG. 24A is a relationship diagram between the prepreg temperature and the viscosity in the heating / compression process in the present embodiment, FIG. 24B is a pressure diagram in the heating / compression process, and FIG. Similarly, the degree of vacuum in the heating / compression process is shown.

図24(b)に示すように、本実施の形態の加熱・圧縮工程118aではプリプレグ141に加える圧力は一定の値とし変化させない。本実施の形態では、1平方センチメートル当たり40kgの圧力を加えている。さらに、図24(c)に示すように、本実施の形態では加熱・圧縮工程118aの間、真空度も一定に保っている。本実施の形態では、約40Torrとしている。   As shown in FIG. 24B, in the heating / compression step 118a of the present embodiment, the pressure applied to the prepreg 141 is a constant value and is not changed. In the present embodiment, a pressure of 40 kg is applied per square centimeter. Furthermore, as shown in FIG. 24C, in this embodiment, the degree of vacuum is kept constant during the heating / compression step 118a. In this embodiment, it is about 40 Torr.

図24(a)において横軸600は、601は時間であり、第1縦軸602は、プリプレグ141の温度であり、第2縦軸603は、プリプレグ141の粘度を示している。そして、特性曲線604は、加熱・圧縮工程118aにおけるプリプレグ141の温度を示し、特性曲線605は、プリプレグ141の粘度を示している。   In FIG. 24A, the horizontal axis 600 indicates time 601, the first vertical axis 602 indicates the temperature of the prepreg 141, and the second vertical axis 603 indicates the viscosity of the prepreg 141. A characteristic curve 604 indicates the temperature of the prepreg 141 in the heating / compression process 118a, and a characteristic curve 605 indicates the viscosity of the prepreg 141.

ここで、プリプレグ141は、粘度601以下の粘度で流動を開始する。本実施の形態では1平方センチメートル当たり40kgの圧力が加えられており、樹脂流動が開始する粘度606は、約24000Pa・sである。そして、この樹脂流動が開始する粘度606における温度607は、約90℃である。一方プリプレグ141の温度が約150℃となった点で、プリプレグ141の粘度が約24000Pa・sの粘度となり、流動しなくなる。   Here, the prepreg 141 starts to flow at a viscosity of 601 or less. In this embodiment, a pressure of 40 kg is applied per square centimeter, and the viscosity 606 at which the resin flow starts is about 24000 Pa · s. The temperature 607 at the viscosity 606 at which this resin flow starts is about 90 ° C. On the other hand, when the temperature of the prepreg 141 becomes about 150 ° C., the viscosity of the prepreg 141 becomes a viscosity of about 24000 Pa · s and does not flow.

そして、本実施の形態における加熱工程608では、プリプレグを樹脂流動が開始する温度606以上にまで加熱する。そして、加熱工程608で温度610まで加熱された後に、強制流入工程609では、プリプレグ141を温度610に保つことで、プリプレグ141の粘度を最低粘度611にまで下げる。なお本実施の形態における最低粘度611は、1500Pa・sとしている。また、本実施の形態における強制流入工程609の温度は、約110℃としている。   In the heating step 608 in the present embodiment, the prepreg is heated to a temperature 606 or higher at which resin flow starts. Then, after being heated to the temperature 610 in the heating step 608, in the forced inflow step 609, the viscosity of the prepreg 141 is lowered to the minimum viscosity 611 by keeping the prepreg 141 at the temperature 610. In this embodiment, the minimum viscosity 611 is 1500 Pa · s. Moreover, the temperature of the forced inflow process 609 in this Embodiment is about 110 degreeC.

そして強制流入工程609では、圧力を加えた状態のままで保持することで、加えられた圧力によってプリプレグ141が空隙143や隙間156などへ流入することとなる。そして、強制流入工程609において、予め定められた時間612経過後に温度を上昇させることで加熱工程613を行う。この加熱工程613では、プリプレグ141を完全に硬化させるために温度614まで上昇させる。本実施の形態では温度614は、約200℃とすることでプリプレグ141を完全に硬化させている。   And in the forced inflow process 609, the prepreg 141 will flow into the space | gap 143, the clearance gap 156, etc. by the applied pressure by hold | maintaining in the state which applied the pressure. In the forced inflow step 609, the heating step 613 is performed by raising the temperature after a predetermined time 612 has elapsed. In this heating step 613, the temperature is raised to 614 in order to completely cure the prepreg 141. In this embodiment, the temperature 614 is set to about 200 ° C. to completely cure the prepreg 141.

以上のように本実施の形態の強制流入工程609では、圧力や真空度は一定とし、プリプレグ141の温度のみを制御することでプリプレグ141を隙間156や空隙143へ強制的に流入させている。従って、プラテンの複雑な動作制御などが不要であるので、設備などが容易であり、設備が低価格になる。   As described above, in the forced inflow process 609 of the present embodiment, the pressure and the degree of vacuum are constant, and the prepreg 141 is forced to flow into the gap 156 and the gap 143 by controlling only the temperature of the prepreg 141. Accordingly, since complicated operation control of the platen is not required, the equipment is easy and the equipment is inexpensive.

ここで、加熱工程608の温度傾斜は強制流入工程609の温度傾斜に対して大きくすることが重要である。そしてこの加熱工程608において、プリプレグ141の温度を樹脂流動が開始する温度606以上の温度610まで上昇させるわけである。このように、加熱工程608においてプリプレグ141の温度の上昇傾斜を大きくし、プリプレグ141の温度を温度610まで上昇させることで、プリプレグ141の粘度低下が早くなり、短時間で最低粘度611に達する。一方、強制流入工程609の温度傾斜を小さくすると、プリプレグ141が最低粘度611である時間を長くすることができる。これにより最低粘度611の時間を長く出来るので、圧力や真空度などの制御を行わなくても隙間156や空隙143などへプリプレグを流入させることができる。   Here, it is important that the temperature gradient of the heating process 608 is larger than the temperature gradient of the forced inflow process 609. In the heating step 608, the temperature of the prepreg 141 is increased to a temperature 610 that is equal to or higher than the temperature 606 at which the resin flow starts. As described above, in the heating step 608, the temperature increase of the prepreg 141 is increased and the temperature of the prepreg 141 is increased to the temperature 610, so that the viscosity of the prepreg 141 is rapidly reduced and reaches the minimum viscosity 611 in a short time. On the other hand, when the temperature gradient in the forced inflow process 609 is reduced, the time during which the prepreg 141 has the minimum viscosity 611 can be lengthened. As a result, the time of the minimum viscosity 611 can be lengthened, so that the prepreg can be caused to flow into the gap 156, the gap 143, etc. without controlling the pressure and the degree of vacuum.

このように本実施の形態ではプリプレグ141の温度を制御することにより、樹脂が流動を開始する時刻614を早くし、樹脂が硬化を開始する時刻615までの時間間隔を長くしている。これにより多くの電子部品において樹脂が流入するタイミングの差が有っても確実に隙間156や空隙143へ樹脂を流し込むことができる。従って、予めディスペンサなどで樹脂を流し込む工程は不要となる。   As described above, in the present embodiment, by controlling the temperature of the prepreg 141, the time 614 at which the resin starts to flow is advanced, and the time interval from the time at which the resin starts to be cured 615 is lengthened. As a result, even if there is a difference in the timing at which the resin flows in many electronic components, the resin can be reliably poured into the gap 156 or the gap 143. Therefore, the process of pouring the resin with a dispenser or the like in advance becomes unnecessary.

本発明にかかる積層基板の製造方法は、予め電子部品と基板との間の隙間に、中間材などを充填することなく、樹脂シートと基板との一体化工程で同時に隙間へ樹脂を確実に充填することができるという効果を有し、特に小型化が必要な携帯用電子機器等に対して利用すると有用である。   The manufacturing method of the laminated substrate according to the present invention reliably fills the gap simultaneously with the resin sheet and the substrate integration process without previously filling the gap between the electronic component and the substrate with an intermediate material or the like. In particular, it is useful when used for portable electronic devices and the like that need to be miniaturized.

本発明の実施の形態1における積層基板の製造方法の製造フローチャートManufacturing flow chart of the manufacturing method of the laminated substrate in Embodiment 1 of the present invention 同、積層基板の断面図Same as above, sectional view of laminated substrate 同、フラックス塗布工程における積層基板の断面図Same as above, sectional view of laminated substrate in flux application process 同、クリームはんだ印刷工程における積層基板の断面図Same as above, cross-sectional view of multilayer substrate in cream solder printing process 同、電子部品装着工程における積層基板の断面図Same as above, cross-sectional view of multilayer substrate in electronic component mounting process 同、リフロー工程における積層基板の断面図Same as above, sectional view of laminated substrate in reflow process 同、プリプレグ積層工程における積層基板の断面図Same as above, sectional view of laminated substrate in prepreg lamination process 同、真空化工程における積層基板の断面図Same as above, sectional view of laminated substrate in vacuum process 同、真空化工程における積層基板の断面図Same as above, sectional view of laminated substrate in vacuum process 同、軟化工程における積層基板の断面図Cross-sectional view of laminated substrate in softening process 同、樹脂流動抑制工程における積層基板の断面図Same as above, sectional view of laminated substrate in resin flow suppression process 同、強制流入工程における積層基板の断面図Same as above, sectional view of laminated substrate in forced inflow process 同、切断工程における積層基板の断面図Same as above, sectional view of laminated substrate in cutting process 同、エポキシ樹脂の粘度特性と、プラテンの圧力特性図Same as above, viscosity characteristics of epoxy resin and pressure characteristics of platen 同、半導体素子の隙間の拡大図Same as above, enlarged view of gaps in semiconductor elements (a)同、一体化工程における圧力特性図、(b)同、一体化工程における基板とプリプレグとの合算厚さの変化特性図、(c)同、一体化工程における気圧特性図(A) Same as above, (b) Same as above, (b) Same as above, (b) Same as above, (b) Same as above, (c) Same as above. 実施の形態2、3における積層基板の製造フローチャートManufacturing flowchart of laminated substrate in Embodiments 2 and 3 実施の形態2における減圧・積層手段の断面図Sectional drawing of the pressure reduction / laminating means in Embodiment 2 実施の形態2における減圧・積層手段の断面図Sectional drawing of the pressure reduction / laminating means in Embodiment 2 実施の形態2の強制流入工程における積層基板の断面図Sectional drawing of the multilayer substrate in the forced inflow process of Embodiment 2 実施の形態3における減圧・積層手段の断面図Sectional drawing of pressure reduction / laminating means in embodiment 3 実施の形態3における減圧・積層手段の断面図Sectional drawing of pressure reduction / laminating means in embodiment 3 実施の形態3の強制流入工程における積層基板の断面図Sectional drawing of the multilayer substrate in the forced inflow process of Embodiment 3 (a)実施の形態4における加熱・圧縮工程のプリプレグ温度と粘度との関係図、(b)同、加熱・圧縮工程における圧力図、(c)同、加熱・圧縮工程における真空度を示す特性図(A) Relationship diagram between prepreg temperature and viscosity in heating / compression process in Embodiment 4, (b) Pressure diagram in heating / compression process, (c) Characteristic indicating degree of vacuum in heating / compression process Figure 従来の積層基板における製造フローチャートManufacturing flowchart for conventional multilayer substrates 同、電子部品装着工程における積層基板の断面図Same as above, cross-sectional view of multilayer substrate in electronic component mounting process 同、半導体素子装着工程における積層基板の断面図Same as above, cross-sectional view of laminated substrate in semiconductor element mounting process 同、中間材注入工程における積層基板の断面図Same as above, sectional view of laminated substrate in intermediate material injection process 同、加熱・圧着工程における積層基板の断面図Same as above, sectional view of laminated substrate in heating / crimping process 同、積層基板の断面図Same as above, sectional view of laminated substrate

符号の説明Explanation of symbols

101 基板
116 プリプレグ積層工程
118 一体化工程
120 軟化工程
122 強制流入工程
123 硬化工程
101 substrate 116 prepreg lamination process 118 integration process 120 softening process 122 forced inflow process 123 curing process

Claims (8)

複数個の電子部品が埋設された積層基板の製造方法であって、前記積層基板の製造方法は、上面に設けられたランドと電子部品の電極とがはんだにより接続固定された基板に対し、前記電子部品の外周に空隙を形成させてシートを積層し、このシートの上に銅箔を載置する積層工程と、この積層工程の後で、前記シートと前記基板を加熱圧着して一体化する一体化工程とを備え、前記シートは、第1の温度範囲では板状体であり、この第1の温度範囲よりも高い温度範囲において熱流動性を有するとともに、さらに高い温度範囲において硬化する熱硬化性の樹脂を用いる積層基板の製造方法において、前記一体化工程は、プラテンによって前記基板と前記シートと銅箔との積層体を挟み、前記樹脂を軟化させる加熱工程と、この加熱工程の後で前記シートを前記プラテンによって加熱・圧縮し、前記電子部品と前記基板との間に形成された隙間と前記空隙とへ前記樹脂を一気に流入させる強制流入工程と、この強制流入工程の後で前記樹脂を硬化する硬化工程とを有した積層基板の製造方法において、前記加熱工程では前記プラテンが前記銅箔表面に密着する程度の圧力で圧縮され、前記強制流入工程では前記基板に前記シートが積層された状態で秒速300mm以上の速度で圧縮されるとともに、前記シートおよび前記樹脂の温度は前記はんだが溶融しない温度とした積層基板の製造方法。 A method of manufacturing a multilayer substrate in which a plurality of electronic components are embedded, wherein the method of manufacturing the multilayer substrate is a method in which a land provided on an upper surface and an electrode of an electronic component are connected and fixed by solder. A sheet is formed by forming a gap in the outer periphery of the electronic component, and a copper foil is placed on the sheet. After the layering process, the sheet and the substrate are integrated by thermocompression bonding. The sheet is a plate-like body in the first temperature range, and has heat fluidity in a temperature range higher than the first temperature range, and heat that cures in a higher temperature range. in the method for manufacturing a multilayer substrate using the curable resin, the integration step is sandwiched laminate of the sheet and the copper foil and the substrate by the platen, a heating step of softening the resin, after the heating step The sheet was heated and compressed by the platen, the a forced inflow step of once flowing the resin into the formed with a gap and the gap between the electronic component and the substrate, the resin after the forced flow-in step In the method of manufacturing a laminated substrate having a curing step of curing the sheet, the heating step compresses the platen with a pressure that is in close contact with the copper foil surface, and the forced inflow step laminates the sheet on the substrate. And the sheet and the resin are compressed to a temperature at which the solder does not melt. シートには、織布或いは不織布と、この織布或いは不織布に含浸された樹脂とから成る板状体を用いるとともに、電子部品に対応する位置に前記電子部品の外周との間に空隙を有する開口を設けた請求項1に記載の積層基板の製造方法。 For the sheet, a plate-like body made of a woven or non-woven fabric and a resin impregnated with the woven or non-woven fabric is used, and an opening having a gap between the outer periphery of the electronic component at a position corresponding to the electronic component. The manufacturing method of the laminated substrate of Claim 1 which provided. 強制流入工程は、前記シートの温度を最低粘度点温度よりも低い温度とした請求項1に記載の積層基板の製造方法。 The method for manufacturing a laminated substrate according to claim 1, wherein in the forced inflow step , the temperature of the sheet is lower than the lowest viscosity point temperature. 強制流入工程におけるシートの温度は、少なくとも最低粘度となるときの温度に対し、隙間への流入による樹脂の温度上昇分だけ低い温度とした請求項に記載の積層基板の製造方法。 The method for producing a laminated substrate according to claim 3 , wherein the temperature of the sheet in the forced inflow step is set to a temperature lower by at least the temperature rise of the resin due to inflow into the gap than the temperature at which the minimum viscosity is reached. 強制流入工程において、樹脂を隙間へ流入させるときの前記樹脂の温度は、最低粘度点温度よりも低い温度とした請求項に記載の積層基板の製造方法。 The method for manufacturing a laminated substrate according to claim 4 , wherein the temperature of the resin when the resin is caused to flow into the gap is lower than the lowest viscosity point temperature in the forced inflow step. 硬化工程におけるシートの温度は、はんだの融点温度よりも低くした請求項に記載の積層基板の製造方法。 The manufacturing method of the multilayer substrate according to claim 4 , wherein the temperature of the sheet in the curing step is lower than the melting point temperature of the solder . 強制流入工程では、隙間へ前記樹脂を流入させることによる発熱で前記樹脂の粘度を小さくする請求項に記載の積層基板の製造方法。 In forced flow-in step, method for producing a laminated substrate according to claim 4 to reduce the viscosity of the resin in the heating due to flowing the said resin to the inter-gap. 熱工程と強制流入工程との間には、樹脂流動抑圧工程を設け、この樹脂流動抑圧工程では前記加熱工程で加えられる圧力よりも小さな圧力でシートを圧縮する請求項に記載の積層基板の製造方法。 Between the pressurized heat step and forced flow-in step, the resin flow suppression step provided, compress the sheet at Do pressure smaller than pressure that is applied in the heating step in this resin flow suppression process Motomeko 2. A method for producing a laminated substrate according to 1 .
JP2005072544A 2004-04-19 2005-03-15 Manufacturing method of laminated substrate Expired - Fee Related JP4251144B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005072544A JP4251144B2 (en) 2004-04-19 2005-03-15 Manufacturing method of laminated substrate

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004122575 2004-04-19
JP2005072544A JP4251144B2 (en) 2004-04-19 2005-03-15 Manufacturing method of laminated substrate

Publications (2)

Publication Number Publication Date
JP2005333109A JP2005333109A (en) 2005-12-02
JP4251144B2 true JP4251144B2 (en) 2009-04-08

Family

ID=35487519

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005072544A Expired - Fee Related JP4251144B2 (en) 2004-04-19 2005-03-15 Manufacturing method of laminated substrate

Country Status (1)

Country Link
JP (1) JP4251144B2 (en)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5191889B2 (en) 2006-05-24 2013-05-08 大日本印刷株式会社 Manufacturing method of component built-in wiring board
JP4882880B2 (en) * 2007-06-12 2012-02-22 株式会社デンソー Printed circuit board manufacturing method and printed circuit board
JP2009054930A (en) * 2007-08-29 2009-03-12 Cmk Corp Multi-layer printed wiring board having built-in parts and method of manufacturing the same
WO2015077808A1 (en) 2013-11-27 2015-06-04 At&S Austria Technologie & Systemtechnik Aktiengesellschaft Circuit board structure
AT515101B1 (en) * 2013-12-12 2015-06-15 Austria Tech & System Tech Method for embedding a component in a printed circuit board
AT515447B1 (en) 2014-02-27 2019-10-15 At & S Austria Tech & Systemtechnik Ag Method for contacting a component embedded in a printed circuit board and printed circuit board
US11523520B2 (en) 2014-02-27 2022-12-06 At&S Austria Technologie & Systemtechnik Aktiengesellschaft Method for making contact with a component embedded in a printed circuit board
JP6007956B2 (en) * 2014-09-05 2016-10-19 大日本印刷株式会社 Component built-in wiring board

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4408172B2 (en) * 2000-07-21 2010-02-03 ニチゴー・モートン株式会社 Lamination method
JP2002344146A (en) * 2001-05-15 2002-11-29 Tdk Corp High frequency module and its manufacturing method
JP3572305B2 (en) * 2001-09-27 2004-09-29 松下電器産業株式会社 INSULATING SHEET, MULTI-LAYER WIRING BOARD, AND ITS MANUFACTURING METHOD
JP4392157B2 (en) * 2001-10-26 2009-12-24 パナソニック電工株式会社 WIRING BOARD SHEET MATERIAL AND ITS MANUFACTURING METHOD, AND MULTILAYER BOARD AND ITS MANUFACTURING METHOD
JP2003243797A (en) * 2002-02-19 2003-08-29 Matsushita Electric Ind Co Ltd Module component

Also Published As

Publication number Publication date
JP2005333109A (en) 2005-12-02

Similar Documents

Publication Publication Date Title
JP4251144B2 (en) Manufacturing method of laminated substrate
JP2006324567A (en) Substrate incorporating component and its manufacturing method
US20050233122A1 (en) Manufacturing method of laminated substrate, and manufacturing apparatus of semiconductor device for module and laminated substrate for use therein
US8610292B2 (en) Resin sealing method of semiconductor device
JP2006120935A (en) Semiconductor device and its manufacturing method
WO2018066462A1 (en) Semiconductor chip mounting device and method for manufacturing semiconductor device
JP5054440B2 (en) Manufacturing method of electronic component built-in substrate and electronic component built-in substrate
JP4218576B2 (en) Manufacturing method of laminated substrate
JP4214945B2 (en) Manufacturing method of laminated substrate
JP4251108B2 (en) Manufacturing method of laminated substrate
JP2013004823A (en) Semiconductor device manufacturing method
JP4461903B2 (en) Manufacturing method of laminated substrate and manufacturing equipment used therefor
JP4215024B2 (en) Manufacturing method of laminated substrate
JP2005310874A (en) Manufacturing method of laminated substrate, and manufacturing facility used therefor
JP2006253276A (en) Method of manufacturing multilayer substrate
JP2006253277A (en) Semiconductor device for module, module using the same, and module manufacturing method
JP2010161425A (en) Manufacturing method of module, and manufacturing facility therefor
JP2006324621A (en) Substrate incorporating component and its manufacturing method
JP3982417B2 (en) Circuit board manufacturing method
JP2005302971A (en) Process for producing semiconductor chip mounting body, and semiconductor chip mounting body
JP4348893B2 (en) Method for manufacturing thermally conductive substrate
JP3982418B2 (en) Circuit board manufacturing method
US10636762B2 (en) Method of manufacturing semiconductor device
JP4196125B2 (en) Circuit board manufacturing method
JP3928560B2 (en) Circuit board

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061228

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20070112

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080805

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080929

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081021

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081203

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20081224

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090106

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120130

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees