JP2006252030A - データ転送装置、データ転送方法及び印刷装置 - Google Patents
データ転送装置、データ転送方法及び印刷装置 Download PDFInfo
- Publication number
- JP2006252030A JP2006252030A JP2005065779A JP2005065779A JP2006252030A JP 2006252030 A JP2006252030 A JP 2006252030A JP 2005065779 A JP2005065779 A JP 2005065779A JP 2005065779 A JP2005065779 A JP 2005065779A JP 2006252030 A JP2006252030 A JP 2006252030A
- Authority
- JP
- Japan
- Prior art keywords
- data
- transfer
- unit
- interface
- communication
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Record Information Processing For Printing (AREA)
- Bus Control (AREA)
- Information Transfer Systems (AREA)
Abstract
【課題】 データ転送のスループットを向上することができるデータ転送装置、データ転送方法及び印刷装置を提供する。
【解決手段】 印刷装置は、データ入出口となるインターフェース15と、通信データを橋渡しするI/Fブリッジ部16と、DMA制御を司るバスマスタ19とを備えている。例えば印刷装置がデータ受信を行う場合、インターフェース15が所定の転送単位で転送データをI/Fブリッジ部16に出力する。I/Fブリッジ部16は、受信用レジスタ34に受信データ(8ビットデータ)を格納次第、ホストコンピュータ8及びインターフェース15の間で1サイクル分のデータ通信が終了していなくても、先行してリクエスト信号REQ1をバスマスタ19に出力する。従って、バスマスタ19は、通信サイクルの途中であっても受信データを確保した状態となる。
【選択図】 図3
【解決手段】 印刷装置は、データ入出口となるインターフェース15と、通信データを橋渡しするI/Fブリッジ部16と、DMA制御を司るバスマスタ19とを備えている。例えば印刷装置がデータ受信を行う場合、インターフェース15が所定の転送単位で転送データをI/Fブリッジ部16に出力する。I/Fブリッジ部16は、受信用レジスタ34に受信データ(8ビットデータ)を格納次第、ホストコンピュータ8及びインターフェース15の間で1サイクル分のデータ通信が終了していなくても、先行してリクエスト信号REQ1をバスマスタ19に出力する。従って、バスマスタ19は、通信サイクルの途中であっても受信データを確保した状態となる。
【選択図】 図3
Description
本発明は、外部装置との間でデータ通信を行うデータ転送装置、データ転送方法及び印刷装置に関する。
従来、印刷装置の多くは、例えば特許文献1に記載のように、データ転送の高速化を目的としてDMAユニット(Direct Memory Accessユニット)を搭載している。DMAユニットは、CPU以外の他のデバイスがCPUを介さずにメモリに直接アクセス可能にする機能を備えるユニットである。例えば、印刷装置内のホストI/F(外部I/F)がSDRAM等のメモリにアクセスする際、ホストI/Fが印刷装置内のバスマスタとなるDMAユニットにリクエスト信号を出力し、DMAユニットはアクセス許可の場合、アック信号を返信する。ホストI/Fは、このアック信号がアクティブ期間中、内部のシステムバスを占有した状態となり、DMA機能によりSDRAMへのアクセスが可能となる。
図5は、印刷装置がホストコンピュータから印刷データを受信する際のトランザクションチャートである。同図に示すように、印刷装置がホストコンピュータから印刷データを受信する際、印刷装置のホストI/Fは通信の初期化を行うべく、バスマスタに対してリクエスト信号を出力し、バスマスタは受信準備ができていればアック信号を返信して応答する。
初期化が完了すると、ホストI/Fは受信した印刷データをバスマスタに転送する処理を開始するが、データ転送の際には印刷データを所定単位量ずつ転送する。即ち、ホストI/Fは、受信した通信データを転送単位ごとに転送データとしてバスマスタに逐次転送する。バスマスタは、この転送データを受信するが、実データとともに通信プロトコルの各種データ(制御信号)の全てを受信した時点で1サイクル分のデータ転送が完了したと判定し、この時点で実データを取得した状態となって1サイクルデータ転送終了の旨をホストI/Fに通知する。ホストI/Fは、1サイクルデータ転送終了の通知を受けると、次のデータ転送の作業に入り、この動作を1サイクルデータ転送が完了する度に繰り返し行う。
バスマスタは、ホストI/Fから入力した実データを自身のSRAMに逐次格納し、実データが所定量格納されると、格納した実データをSDRAMにDMA転送する。そして、以上の処理が繰り返し行われることにより、ホストコンピュータから送信された印刷データが印刷装置に取り込まれる。
特開平9−85996号(第3−4頁、第1図)
背景技術で述べた方法を用いた場合、例えばDMAユニット等のバスマスタは実データのみならず実データ以外の通信プロトコル用の各種データの全て、つまり1サイクルデータを受信した時点でないと次の作業に移行できない。例えば、バスマスタは、自身のSRAMに溜めた実データをSDRAMに出力しようとしても、その際に行っている1サイクルデータ転送が終了していないと、実データをSDRAMに出力する処理が実行できない。
ここで、ホストコンピュータとホストI/Fとの間の通信速度は、印刷装置内の通信速度に比べて低速であるという現状があり、この場合にはバスマスタが1サイクルデータを受信するのにも時間がかかってしまう。従って、バスマスタが実データをSDRAMに送りたくても、1サイクルデータの受信終了を待たなければその出力作業が行えず、実データの転送スループットひいては印刷スループットが低下する問題があった。特に、特に、ホストI/Fが通信途中で他の処理を行ってしまうと、転送完了までに一層時間を要すことになり、転送スループットの悪化が顕著になる。
また、バスマスタは、ホストI/F以外の他の処理機能部のデータ転送も管理していることから、これら複数の機能処理部間のバスアクセスを、予め設定された優先順位に従って調停する。即ち、バスマスタは、複数の処理機能部からリクエスト信号を同時に入力した際には、最も優先順位の高い処理機能部にバスアクセス権を与える。例えば、ホストI/Fよりも印刷制御部の方が優先順位が高い場合、これら処理機能部から同時にリクエスト信号が出されると、印刷制御部にバスアクセス権が優先して付与される。
ところで、ホストI/Fがホストコンピュータと通信して印刷データを受信している際に、他の処理機能部にバスアクセス権が譲渡されて調停作業が入ると、バスマスタへのデータ転送に待ち時間が入った状態となる。従って、ホストコンピュータとホストI/Fとの間の通信速度が遅いことに加え、調停作業による待ち時間が発生すると、転送スループット及び印刷スループットの悪化が一層懸念されるため、何らかの対処策を必要としていた。
本発明の目的は、データ転送のスループットを向上することができるデータ転送装置、データ転送方法及び印刷装置を提供することにある。
上記問題点を解決するために、本発明では、外部装置との間でデータ通信を行うインターフェースと、前記データ通信の際に前記インターフェースとの間で通信データを所定の転送単位で転送する転送制御部とを備えたデータ転送装置において、前記インターフェース及び前記転送制御部の間に接続された転送ブリッジ部を備え、前記転送ブリッジ部は、前記データ通信時において転送単位ごとに入力する転送データを自身の記憶領域に書き込み、該記憶領域のデータ格納が完了すると、データ出力元との間でその転送単位分に対応する1サイクル分のデータ通信が終了していなくても、前記記憶領域に格納した格納データを前記転送制御部に転送する旨の要求として転送要求を前記転送制御部に出力することを要旨とする。
この構成によれば、例えばデータ転送装置が外部装置から通信データを受信する場合、インターフェースは通信データを所定の転送単位で受信し、その転送データを転送ブリッジ部に出力する。このとき、転送ブリッジ部は、自身の記憶領域に転送データを格納するが、記憶領域がフル状態となると、外部装置及びインターフェースの間で1サイクル分のデータ通信が終了していなくても、転送要求を転送制御部に出力する。従って、転送ブリッジ部は、この転送要求に応答した転送制御部がデータ転送を許可する期間中、外部装置及びインターフェース間で転送単位分のデータ通信が終了していなくても、転送データを転送制御部に転送する。
従って、本発明においては、1サイクルの通信が終了していなくても、転送制御部に転送要求が先行して出力されることになり、転送制御部が受ける転送要求の通信が、データ出力元との間のデータ通信と重なる。よって、少なくとも転送ブリッジ部及び転送制御部の転送にかかる時間分だけ通信時間が短く済み、データ転送のスループットが向上することになる。
本発明では、前記転送ブリッジ部は、前記インターフェースが前記外部装置から前記通信データを受信する際、前記記憶領域に格納した前記格納データを前記転送制御部に転送することによって前記記憶領域が空状態になると、次データの転送を要求する第2転送要求を前記インターフェースに出力することを要旨とする。
この構成によれば、データ受信時において転送ブリッジ部の記憶領域が空状態になると、次データの転送を要求する第2転送要求が転送ブリッジ部からインターフェースに出力される。従って、転送ブリッジ部の記憶領域が空になった際に、次データをなるべく短時間に転送ブリッジ部の記憶領域に格納することが可能となるので、転送スループットが一層向上する。
本発明では、前記転送ブリッジ部は、カウンタと、当該カウンタのカウント値が予め設定されたカウント値になると前記転送要求を生成する生成手段とを備えたことを要旨とする。
この構成によれば、転送要求の出力タイミングをカウンタで計測するので、簡単な構成で転送要求の出力タイミングを計ることが可能となる。
本発明では、前記記憶領域は、前記インターフェースが前記外部装置から前記通信データを受信する際に前記転送データを格納する受信用記憶領域と、前記インターフェースが前記外部装置へ前記通信データを送信する際に前記転送データを格納する送信用記憶領域とを備えていることを要旨とする。
本発明では、前記記憶領域は、前記インターフェースが前記外部装置から前記通信データを受信する際に前記転送データを格納する受信用記憶領域と、前記インターフェースが前記外部装置へ前記通信データを送信する際に前記転送データを格納する送信用記憶領域とを備えていることを要旨とする。
この構成によれば、転送ブリッジ部の記憶領域は受信用記憶領域及び送信用記憶領域の両方を有しているので、本発明の転送ブリッジ部を用いれば、データ受信とデータ送信との両方に対応することが可能となる。
本発明では、前記転送ブリッジ部は、前記送信用記憶領域を複数備え、データ格納状態となった前記送信用記憶領域から該格納データを前記インターフェースに出力する処理と、データ空状態の前記送信用記憶領域に前記転送データを格納する処理とを同時に行うべく、複数の前記送信用記憶領域を使い分けることを要旨とする。
この構成によれば、データ格納状態となった送信用記憶領域から格納データをインターフェースに出力する処理と、データ空状態の送信用記憶領域に転送データを格納する処理とが同時並行で行われることになり、データ送信時における転送スループットが一層向上する。
本発明では、装置全体を統括制御する中央処理装置と、前記転送制御部による前記転送データを格納可能なメモリと、前記中央処理装置及び前記メモリが接続されたバスと、前記バスを介して前記メモリに接続可能な1以上のデバイスと、前記中央処理装置を介さずに、前記インターフェース又は前記デバイスの前記メモリへのアクセスを許可するデータ転送部と、前記インターフェース及び前記デバイスの前記バスへのアクセスを、予め設定された優先順位に沿って調停する調停部とを備えたことを要旨とする。
この発明によれば、インターフェースやデバイスが中央処理装置を介さずにメモリにアクセス可能とした場合、これらデバイスが同時にメモリへアクセスしようとした際には、予め設定された優先順位に沿って調停作業が行われ、優先順位の高いデバイスにバスアクセス権が付与される。ところで、データ通信時に調停作業が入って通信が待たされる場合があるが、外部通信速度が低速である上に調停による待ち時間が入ると、データ転送のスループット悪化が一層顕著になってしまう。しかし、本発明のように転送ブリッジ部の記憶領域にデータが格納されれば、その時点で通信サイクルが終了していなくても転送要求を発生させる方法を用いれると、調停作業による待ち時間が発生しても、転送スループット悪化をできるだけ低く抑えることが可能となる。
本発明では、外部装置との間でデータ通信を行うインターフェースと、前記データ通信の際に前記インターフェースとの間で通信データを所定の転送単位で転送する転送制御部とを備え、前記外部装置及び前記インターフェースの間の通信速度が、前記転送制御部が行うデータ転送速度に対して低速であるデータ転送装置に用いられるデータ転送方法おいて、前記インターフェース及び前記転送制御部の間に転送ブリッジ部が接続され、前記転送ブリッジ部は、前記データ通信時において転送単位ごとに入力する転送データを自身の記憶領域に書き込み、該記憶領域のデータ格納が完了すると、データ出力元との間でその転送単位分のデータ通信が終了していなくても、次処理開始の旨の転送要求を前記転送制御部に出力することを要旨とする。
本発明では、前記請求項のいずれか一項に記載のデータ転送装置と、該データ転送装置が受信した前記データとしての印刷データを基に、用紙への印刷処理を行う印刷処理装置とを備えたことを特徴とすることを要旨とする。
以下、本発明を具体化したデータ転送装置、データ転送方法及び印刷装置の一実施形態を図1〜図4に従って説明する。
図1は、印刷装置1の概略構成を示すブロック図である。本例の印刷装置1は、圧電素子を用い用紙にインクを吹付けることで印刷を行うインクジェット式印刷装置であり、インクを吐出する印刷ヘッド2と、用紙を紙送りする紙送り機構3とを備えている。印刷ヘッド2は、インクカートリッジ4を乗せたキャリッジ5の下面に取り付けられ、キャリッジモータ6を駆動源にキャリッジ5を主走査方向に往復動させることで往復動する。紙送り機構3は、例えば給紙ローラ、排紙ローラ及び従動ローラ等からなり、紙送りモータ7を駆動源に用紙を給紙、印刷時の用紙搬送及び排紙を行う。なお、部材2〜7が印刷処理装置を構成する。
図1は、印刷装置1の概略構成を示すブロック図である。本例の印刷装置1は、圧電素子を用い用紙にインクを吹付けることで印刷を行うインクジェット式印刷装置であり、インクを吐出する印刷ヘッド2と、用紙を紙送りする紙送り機構3とを備えている。印刷ヘッド2は、インクカートリッジ4を乗せたキャリッジ5の下面に取り付けられ、キャリッジモータ6を駆動源にキャリッジ5を主走査方向に往復動させることで往復動する。紙送り機構3は、例えば給紙ローラ、排紙ローラ及び従動ローラ等からなり、紙送りモータ7を駆動源に用紙を給紙、印刷時の用紙搬送及び排紙を行う。なお、部材2〜7が印刷処理装置を構成する。
印刷装置1は、ホストコンピュータ8から送信される印刷データDaを印刷出力可能であり、この場合には印刷ヘッド2を往復動させつつ、その間に用紙を所定量紙送りする動作を繰り返すことで印刷処理を行う。なお、印刷装置1は、ホストコンピュータ8から送信される印刷データDaを印刷出力する構成のみに限らず、例えばメモリーカード等のメディア9に書き込まれた画像データを印刷出力したり、スキャナ機能を組み込んでスキャンデータを印刷出力(即ち、ローカルコピー)したりする機能を備えていてもよい。なお、ホストコンピュータ8が外部装置に相当し、印刷データDaが通信データに相当する。
印刷装置1は、CPU(Central Processing Unit) 10と、ROM(Read-Only Memory)11と、SDRAM(Synchronous DRAM)12と、ASIC(Application Specific Integrated Circuit )13とを備えている。CPU10は、印刷装置1を統括制御するIC(素子)であり、ROM11内の制御プログラムを基にSDRAM12を作業領域として動作することで印刷装置1を作動させる。ASIC13は、CPU10からの指令を基に作動し、印刷処理に関する各種動作を実施する。CPU10、ROM11、SDRAM12及びASIC13は、制御信号、アドレス信号及びデータの伝送路となるシステムバス14に接続されている。なお、CPU10が中央処理装置に相当し、SDRAM12がメモリに相当し、システムバス14がバスに相当する。
ASIC13は、ホストコンピュータ8やメディア9の間でデータ通信をする際のデータ入出口となる複数のインターフェース15と、そのデータ通信時において通信データの橋渡しをするI/Fブリッジ部16とを備えている。ASIC13は、圧縮データである印刷データを解凍してパス分解するデータ展開・パス分解部17と、解凍分解後の印刷データを基に印字データSIを生成して印刷ヘッド2に転送する印字制御部18とを備えている。なお、I/Fブリッジ部16が転送ブリッジ部に相当し、I/Fブリッジ部16、データ展開・パス分解部17及び印字制御部18がデバイスを構成する。
また、本例のインターフェース15は、USB用である第1インターフェース15a、ネットワーク用である第2インターフェース15b、メディア用である第3インターフェース15cの3つがある。これらインターフェース15a〜15cは、I/Fブリッジ部16を介してシステムバス14に接続されている。同様に、データ展開・パス分解部17及び印字制御部18もシステムバス14に接続されている。
ASIC13は、CPU10以外の他のデバイス(I/Fブリッジ部16、データ展開・パス分解部17、印字制御部18)が、SDRAM12に直接アクセス可能な機能(DMA機能)を備えている。このDMA機能はバスマスタ19が備えており、DMAユニットをなしている。バスマスタ19は、CPU10、I/Fブリッジ部16、データ展開・パス分解部17及び印字制御部18のDMA転送を管理すべくシステムバス14に接続されている。なお、バスマスタ19が転送制御部、データ転送部及び調停部を構成する。
例えば、I/Fブリッジ部16がSDRAM12へアクセスする場合、I/Fブリッジ部16はバスマスタ19にリクエスト信号REQ を出力する。バスマスタ19は、このリクエスト信号REQ を受けるとこの信号出力先つまりI/Fブリッジ部16がSDRAM12へアクセスが可能か否かを判断し、アクセスが可能であるならばI/Fブリッジ部16にアック信号ACK を返信する。I/Fブリッジ部16は、このアック信号ACK がアクティブである期間中、システムバス14を占有した状態となり、SDRAM12に直接アクセスすることが可能である。なお、データ展開・パス分解部17及び印字制御部18がDMA通信する場合も同様の動作をとる。
また、バスマスタ19は、複数のデバイスから同時にリクエストを受けると、予め設定された優先順位に沿って、これらデバイス間のバスアクセスを調停する。即ち、バスマスタ19は、複数のデバイスから同時にリクエスト信号REQ を入力すると、最も優先順位が高いデバイスにのみアック信号ACK を返信する。そして、リクエストを出したデバイスのうち最も優先順位の高いデバイスがアック信号ACK を入力することから、このデバイスがアック信号ACK のアクティブ期間中、システムバス14を占有してSDRAM12に直接アクセスする。
印刷装置1は、キャリッジ5つまり印刷ヘッド2の移動速度を検出するリニアエンコーダ20を備えている。リニアエンコーダ20は、プリンタ内面の側壁に架設された長手方向に延びる半透明樹脂製の被検出用テープ20aと、キャリッジ5の背面に固着された検出センサ20bとからなる。被検出用テープ20aには長手方向に沿って複数のスリットが一定ピッチで形成されている。検出センサ20bは、キャリッジ5が移動した際にスリットを検出し、キャリッジ速度に応じたパルス信号Stを出力する。
ASIC13は、リニアエンコーダ20のパルス信号Stを基に基本印字周期Taを生成する印字周期生成部21と、この基本印字周期Taを基に印刷シーケンスに合わせた印字周期PTSを生成する印字シーケンス制御部(シーケンサ)22と、その印字周期PTSを基に駆動信号COMを生成する駆動波生成部23とを備えている。印字周期PTS(基本印字周期Ta)は、印刷ヘッド2の移動速度に応じて決まる周期であり、圧電素子の駆動周期に相当する。また、ASIC13は、印刷データDaを基にキャリッジモータ6を駆動制御するキャリッジモータ制御部24と、印刷データDaを基に紙送りモータ7を駆動制御する紙送りモータ制御部25とを備えている。
図2は、印刷データDaを印刷出力する際のフローを含んだ印刷装置1のブロック図である。ホストコンピュータ8から印刷データDaが印刷装置1に送信されると、印刷装置1はその印刷データDaをインターフェース15で受信する。インターフェース15は、印刷データDaを所定の伝送単位で順次受信し、その受信した印刷データDaをI/Fブリッジ部16に転送する。I/Fブリッジ部16は、インターフェース15から転送されてきた印刷データDaをSDRAMにDMA転送する。
データ展開・パス分解部17は、SDRAM12に格納された印刷データDaをDMA転送によって読み込み、ランレングス方式等によって圧縮された印刷データDaを解凍する。データ解凍後、データ展開・パス分解部17は、解凍後のデータをコマンド解析し、それを1パスデータサイズに分解してラスタ方向並びのデータ(即ち、ラスタ方向データ)に変換する。なお、このラスタ方向データは、高印刷画質を目的としてノズル列のノズルピッチ間に複数ドットを打つような並びのデータ、つまりマイクロウィーブ処理が施されたデータである。データ展開・パス分解部17は、1パス分のラスタ方向データを生成すると同データをSDRAM12に逐次DMA転送する。ラスタ方向データをSDRAM12にDMA転送して書き込む処理は、各色(CMYK)毎に行われる。
続いて、CPU10は、SDRAM12内のラスタ方向データを、ラスタ方向において所定ビット分、かつ所定段おきに読み出して、その読出データを内部のレジスタ10aに取り込む。例えば、ラスタ方向データがラスタ方向において32ビットで3段おきに読み出される場合、CPU10のレジスタ10aには、図内の(a)に示すように1段、5段、9段、…の読出データが32ビットずつ書き込まれる。ここで、ラスタ方向データが3段おきに読み出されるマイクロウィーブ処理は、副走査方向に隣接するノズルで印刷した2本のラスタライン間に、3本のラスタラインが印刷される処理となる。
CPU10は、レジスタ10aの読出データのうち各段の最初の単位データ、つまり縦方向に位置する最も左側1セル分のデータを、図内の(b)に示すようにレジスタ10bに書き込み、それを図内の(c)に示すようにレジスタ10cに書き込む。即ち、CPU10は、レジスタ10aに書き込まれた縦方向の読出データを横方向の読出データとしてマッピングすることによって、データ並びを縦方向と横方向とで変換する。CPU10は、この書込み処理を縦方向に位置する各々1セル分のデータについて行い、レジスタ10cがフルになった時点でこのノズル列対データをSDRAM12に書き込む。
印字制御部18は、ノズル列対データを書込可能な一対のバッファ26a,26bと、一対のバッファ26a,26bのうち一方を指定してノズル列対データを書き込む書込先管理部27と、一対のバッファ26a,27bのうち一方を選択して印刷ヘッド2に接続するセレクタ28とを備えている。バッファ26a,26bは、高さ方向(図2の上下方向)がヘッド高さ分のビット幅を有し、幅方向(図2の左右方向)がデータ転送幅(本例は32ビット)のビット幅を有している。この一対のバッファ26a,26bは、各色(CMYK)毎に配設されている。
印字制御部18は、SDRAM12に格納されたノズル列対データをDMA転送によって読み込む。このとき、書込先管理部27は、一対のバッファ26a,26bのうち一方(例えばバッファ26a)にノズル列対データを書き込み、それがバッファフルになると、駆動波生成部23から入力するデータ転送開始信号DTSを基に、そのデータを印字データSIとしてセレクタ28を介して印刷ヘッド2に出力する。また、書込先管理部27は、印刷ヘッド2に印字データSIを出力する際、バッファ26a,26bのうち空状態の方(例えばバッファ26b)に次のノズル列対データの書き込みを開始し、一方のバッファ26aからの印字データ出力と、他方のバッファ26bへのデータ書き込みとを同時に行う。そして、書込先管理部27は、一対のバッファ26a,26bに対して印字データ出力とデータ書き込みとを交互に行う。
印刷ヘッド2は、印字制御部18からシリアル転送される印字データSIをシフトレジスタ29で入力するとともに、データラッチ(ラッチ回路)30でラッチする。印刷ヘッド2は、ラッチした印字データSIをレベルシフタ31で所定電圧まで昇圧し、この昇圧された印字データSIを各アナログスイッチ32,32,…に各々印加する。このアナログスイッチ32は、印刷ヘッド2の各ノズルごとに配設され、入力側には駆動信号COMが印加されるとともに、出力側には圧電素子33が各々接続されている。
印字データSIは、アナログスイッチ32の動作を制御する。例えば、アナログスイッチ32に加わる印字データSIが「1」である期間中は、駆動信号COMが圧電素子33に印加され、この信号に応じて圧電素子33は伸縮を行う。その結果、圧力発生室のインクが加圧されて、ノズルからインクが吐出される。一方、アナログスイッチ32に加わる印字データが「0」である期間中は、圧電素子33への駆動信号COMの供給が遮断されるので、インクの吐出が行われない。
図3は、印刷装置1がホストコンピュータ8とデータ通信する際に、インターフェース15及びバスマスタ19の間のデータ流れを示すブロック図である。I/Fブリッジ部16は、印刷装置1のデータ受信時に使用する受信用レジスタ34と、印刷装置1から外部へのデータ送信時に使用する一対の送信用レジスタ35,36とを備えている。受信用レジスタ34及び送信用レジスタ35,36は、各インターフェース15a〜15cごとに設けられている。よって、本例の受信用レジスタ34及び送信用レジスタ35,36は、第1インターフェース15a用のレジスタ対、第2インターフェース用のレジスタ対、第3インターフェース15c用のレジスタ対が各々配設される。
本例においては、受信用レジスタ34の入力側とインターフェース15とが8ビット幅のデータバスで接続されているため、受信用レジスタ34は8ビットレジスタが採用される。受信用レジスタ34の出力側は、システムバス14を介してバスマスタ19に接続されている。なお、受信用レジスタ34が受信用記憶領域を構成し、送信用レジスタ35,36が送信用記憶領域を構成する。
印刷装置1がホストコンピュータ8から印刷データDaを受信するデータ受信時、ホストコンピュータ8からデータ転送が転送要求されると、図4に示すようにまずインターフェース15が、リクエスト信号REQaをI/Fブリッジ部16に送信する。そして、データ転送の準備ができていると、I/Fブリッジ部16はリクエスト信号REQbをインターフェース15に送信する。I/Fブリッジ部16がリクエスト信号REQbを送信するのと同時に、インターフェース15とI/Fブリッジ部16とを接続する信号線には、データ転送のENABLE状態を示すENABLE信号が出力される。ここで、ENABLE信号が出力期間は通信規格ごとに定められ、所定通信規格における1ビット長のデータの転送時間より長い期間に設定された所定長の期間である。本例では、インターフェース15とI/Fブリッジ部16とを接続するデータバスが8ビット幅でかつ転送単位が8ビットであって、一転送単位あたりにかかる通信時間(=1サイクル分のデータ転送時間)が、ENABLE信号が出力される時間に相当する。
I/Fブリッジ部16がインターフェース15からデータ転送を受けると、受信用レジスタ34は、インターフェース15から所定の転送単位で転送される転送データの格納を開始する。そして、受信用レジスタ34はデータ格納が完了すると、インターフェース15及びI/Fブリッジ部16の間で1サイクル分のデータ転送時間が経過していなくても、先行してリクエスト信号REQ1をバスマスタ19に出力する。
即ち、受信用レジスタ34は、データ受信時において転送データのうち自身のレジスタ容量である8ビットの受信データ(格納データ)を格納すれば、ENABLE信号が出力される期間が終了していなくても、先行してリクエスト信号REQ1をバスマスタ19に出力する。具体的には、ENABLE信号を出力するタイミングで、ASIC13が備えるカウンタ16aが所定のクロックをカウントし、そのカウント値が転送単位のデータ転送が終了するタイミングに相当する予め設定されたカウンタ値になると、ASIC13はリクエスト信号REQ1を生成してバスマスタ19に出力する。また、カウンタ16aは、ENABLE信号が出力される期間が終了するタイミングに相当する予め設定されたカウンタ値になると、ENABLE信号が出力される期間が終了したことを示す通信終了信号もインターフェース15に出力する。受信用レジスタ34は、アック信号ACK1がアクティブ期間中、自身に格納した受信データをバスマスタ19にDMA転送する。
受信用レジスタ34は、格納した受信データをバスマスタ19に転送し、これによって自身のメモリ空間が空状態になると、インターフェース15に対してリクエスト信号REQ2を出力して、次の受信データを転送するように要求する。従って、インターフェース15はこのリクエスト信号REQ2に応答して、受信用レジスタ34への次受信データの転送を開始する。受信用レジスタ34は、データ受信期間中、受信データの格納及びバスマスタ19への転送を繰り返し行う。なお、リクエスト信号REQ1が転送要求を構成し、リクエスト信号REQ2が第2転送要求に相当する。
一対の送信用レジスタ35,36は、中間レジスタとして機能する第1送信用レジスタ35と、インターフェース15に送信データ(格納データ)を出力する第2送信用レジスタ36とからなる。本例において第1送信用レジスタ35及び第2送信用レジスタ36は、受信用レジスタ34に合わせて8ビットレジスタが採用される。第1送信用レジスタ35は、入力側がバスマスタ19に接続され、出力側が第2送信用レジスタ36に接続されている。第2送信用レジスタ36は、入力側が第1送信用レジスタ35に接続され、出力側がインターフェース15に接続されている。
印刷装置1が自身の作動状態やインク状態等をホストコンピュータ8に送信するデータ送信時、まず第1送信用レジスタ35は、バスマスタ19から所定の転送単位で転送される転送データを格納する。このとき、第1送信用レジスタ35は、自身のレジスタ領域(8ビット)の関係から、転送データのうち8ビットの送信データを格納する。そして、第1送信用レジスタ35は送信データの格納が完了すると、その送信データを第2送信用レジスタ36に転送する。
第2送信用レジスタ36は、第1送信用レジスタ35から転送された送信データを格納すると、バスマスタ19及びI/Fブリッジ部16の間で転送単位分のデータ通信が終了していなくても、次データの転送を要求するリクエスト信号REQ3をバスマスタ19に出力する。即ち、第2送信用レジスタ36は、データ送信時において転送データのうち8ビットの送信データを格納した時点で、その転送単位分の通信が終了していなくても、つまり1サイクル分のデータ通信が終了していなくても、先行してリクエスト信号REQ3をバスマスタ19に出力する。なお、リクエスト信号REQ3が転送要求を構成する。
第2送信用レジスタ36は、第1送信用レジスタ35から転送された送信データを格納すると、その送信データをインターフェース15に転送する。ここで、第2送信用レジスタ36はデータ格納が行われれば先行してバスマスタ19にリクエスト信号REQ3を出力するため、その時点から第1送信用レジスタ35へデータ書き込みが開始される。従って、第1送信用レジスタ35への送信データの格納と、第2送信用レジスタ36によるインターフェース15へのデータ転送とが同時に行われる。第1送信用レジスタ35及び第2送信用レジスタ36は、データ送信期間中、送信データの格納及びインターフェース15への転送を繰り返し行う。
次に、本例の印刷装置1の作用を説明する。
図4は、印刷装置1が印刷データDaを受信するデータ受信時のトランザクションチャートである。印刷装置1がホストコンピュータ8から印刷データDaを受信すると、インターフェース15がこの印刷データDaを受け取ることになるが、この際にインターフェース15はI/Fブリッジ部16にリクエスト信号REQaを出力する。I/Fブリッジ部16は、このリクエスト信号REQaに応答し、受信用レジスタ34が空状態であれば、リクエスト信号REQbをインターフェース15に返信する。この通信によって送信元と転送先との用意ができていることが確認されると、初期化が完了する。
図4は、印刷装置1が印刷データDaを受信するデータ受信時のトランザクションチャートである。印刷装置1がホストコンピュータ8から印刷データDaを受信すると、インターフェース15がこの印刷データDaを受け取ることになるが、この際にインターフェース15はI/Fブリッジ部16にリクエスト信号REQaを出力する。I/Fブリッジ部16は、このリクエスト信号REQaに応答し、受信用レジスタ34が空状態であれば、リクエスト信号REQbをインターフェース15に返信する。この通信によって送信元と転送先との用意ができていることが確認されると、初期化が完了する。
続いて、インターフェース15は、所定の転送単位で転送データをI/Fブリッジ部16に出力する。I/Fブリッジ部16は、この転送データを受信して自身の受信用レジスタ34に格納を開始することになるが、この転送データのうち8ビットの受信データを格納して受信用レジスタ34がフル状態になると、転送単位分のデータ通信が終了していなくても、リクエスト信号REQ1をバスマスタ19に出力する。即ち、I/Fブリッジ部16が1サイクル分の転送データを全て受信しなくても、受信用レジスタ34のデータ格納が完了すれば、I/Fブリッジ部16は先行してバスマスタ19にリクエスト信号REQ1を出力する。
バスマスタ19は、リクエスト信号REQ1を入力すると、これに応答してI/Fブリッジ部16にアック信号ACK を返信する。I/Fブリッジ部16は、アック信号ACK のアクティブ期間中、格納した受信データをバスマスタ19にDMA転送する。なお、DMA通信は通信速度が高速であるため、本例においてはアック信号ACK の返信と受信データの転送とが1クロックで行われる。
そして、I/Fブリッジ部16は、受信用レジスタ34への受信データの格納と、その格納した受信データのバスマスタ19へのDMA転送とを繰り返し行い、バスマスタ19は所定ビットの受信データを蓄積すると、その蓄積データをSDRAM12に一括してDMA転送する。そして、印刷装置1が印刷データDaを全て受信するまで、以上の処理が繰り返し行われる。
一方、印刷装置1がホストコンピュータ8に作動状態やインク状態の各種情報を送信する場合、バスマスタ19がこの情報に関する転送データをI/Fブリッジ部16にDMA転送する。I/Fブリッジ部16は、この転送データを入力して自身の第1送信用レジスタ35に格納を開始することになるが、この転送データのうち8ビットの送信データを格納して第1送信用レジスタ35がフル状態になると、この送信データを第2送信用レジスタ36に格納する。
そして、第2送信用レジスタ36が送信データを格納して第2送信用レジスタ36がフル状態になると、その送信データをインターフェース15に転送する。このとき、I/Fブリッジ部16は、I/Fブリッジ部16及びバスマスタ19の間で転送単位分のデータ通信が終了していなくても、次データの転送を要求すべくバスマスタ19にリクエスト信号REQ3を出力する。即ち、I/Fブリッジ部16が1サイクル分の転送データを入力しなくても、第2送信用レジスタ36のデータ格納が完了すれば、I/Fブリッジ部16は先行してバスマスタ19にリクエスト信号REQ3を出力する。
バスマスタ19は、リクエスト信号REQ3を入力すると、これに応答してI/Fブリッジ部16にアック信号ACK を返信する。I/Fブリッジ部16は、アック信号ACK のアクティブ期間中、次の送信データをDMA転送により入力して、それを第1送信用レジスタ35に格納する。そして、I/Fブリッジ部16は、第1送信用レジスタ35の送信データを第2送信用レジスタ36に格納し、その送信データをインターフェース15に転送しつつリクエスト信号REQ3に出力する処理を行う。そして、印刷装置1が作動状態やインク状態の各種情報を全て送信するまで、以上の処理が繰り返し行われる。
従って、本例においては、印刷データ受信時に受信データがI/Fブリッジ部16の受信用レジスタ34に格納された状態となれば、通信サイクルの途中であっても、バスマスタ19に先行してリクエスト信号REQ1を出力し、受信データをバスマスタ19に転送する。よって、低速なインターフェース15を使用していても、バスマスタ19はいち早く転送データ(即ち、受信データ)を確保することが可能となる。このため、転送データの1サイクル通信終了を待たなければ、バスマスタ19が次処理に移行できないような状況にならずに済み、転送スループットが向上する。
また、インターフェース15がデータ受信以外の通信作業に入ってしまっても、本例のデータ転送方法を用いれば、バスマスタ19が1サイクル分の転送データの取り込み途中でその作業を待つような状況にもならず、このことも転送スループット向上に効果がある。さらに、バスマスタ19へのデータ転送途中で、調停作業による待ち時間の入る状況も生じ得るが、本例のデータ転送方法を用いると、そのデータ転送に関しては転送時間の短時間化が図られるため、調停作業による待ち時間が発生しても、これによる転送スループットの悪化をできるだけ低く抑える可能となる。
本実施形態の構成によれば、以下に記載の効果を得ることができる。
(1)印刷装置1がホストコンピュータ8とデータ通信する際、インターフェース15とI/Fブリッジ部16の間の転送データが通信サイクルの途中であっても、I/Fブリッジ部16がデータ格納状態となれば、ENABLE信号が出力される期間が終了するのを待たずに、その時点でバスマスタ19に転送要求(リクエスト信号REQ1)を出力する。よって、ENABLE信号が出力される期間が終了してからバスマスタ19に転送要求を出力する構成に比べ、少なくともI/Fブリッジ部16及びバスマスタ19の間の転送にかかる時間分だけ、I/Fブリッジ部16がインターフェース15から次の転送単位データの受信を開始するまでの時間が短く済む。本例の構成では、I/Fブリッジ部16及びバスマスタ19の間の転送にかかる時間は1クロック分に相当するため、一転送単位あたりの短縮時間は長くはないが、データ通信はメガバイト単位で行われるため累積の通信時間は短くなり、データ転送のスループットを向上することができる。
(1)印刷装置1がホストコンピュータ8とデータ通信する際、インターフェース15とI/Fブリッジ部16の間の転送データが通信サイクルの途中であっても、I/Fブリッジ部16がデータ格納状態となれば、ENABLE信号が出力される期間が終了するのを待たずに、その時点でバスマスタ19に転送要求(リクエスト信号REQ1)を出力する。よって、ENABLE信号が出力される期間が終了してからバスマスタ19に転送要求を出力する構成に比べ、少なくともI/Fブリッジ部16及びバスマスタ19の間の転送にかかる時間分だけ、I/Fブリッジ部16がインターフェース15から次の転送単位データの受信を開始するまでの時間が短く済む。本例の構成では、I/Fブリッジ部16及びバスマスタ19の間の転送にかかる時間は1クロック分に相当するため、一転送単位あたりの短縮時間は長くはないが、データ通信はメガバイト単位で行われるため累積の通信時間は短くなり、データ転送のスループットを向上することができる。
(2)複数のデバイスがバスマスタ19にDMA転送のリクエストを出した場合、バスマスタ19が調停作業を行い、優先順位の最も高いデバイスにバスアクセス権が付与され、他デバイスには待ち時間が付与される。ここで、インターフェース15がホストコンピュータ8とデータ通信中に調停作業が入り、データ通信に待ち時間が入ったとしても、I/Fブリッジ部16を設けて転送スループットを向上しているので、調停作業による待ち時間が入ってもスループット悪化をできるだけ低く抑えることができる。
(3)印刷装置1がホストコンピュータ8から印刷データDaを受信するデータ受信時において、I/Fブリッジ部16の受信用レジスタ34が空状態になると、次データの転送を要求するリクエスト信号REQ2がインターフェース15に出力される。従って、I/Fブリッジ部16の受信用レジスタ34がから状態になった際に、次の受信データをなるべく短時間に受信用レジスタ34に格納することができ、転送スループットを一層向上することができる。
(4)I/Fブリッジ部16に受信用レジスタ34と送信用レジスタ35,36を配設することでI/Fブリッジ部16を送受信両対応としたので、本例のI/Fブリッジ部16を用いれば、データ受信時及びデータ送信時の両方で転送スループットを向上することができる。
(5)I/Fブリッジ部16に2つの送信用レジスタ35,36を配設し、データ格納状態となった送信用レジスタから送信データをインターフェース15に出力する処理と、データ空状態の他方の送信用レジスタに送信データを格納する処理とが同時並行で行われる。従って、データ送信時においてこれら処理を順に行う場合に比べて、データ転送時の転送スループットを向上することができる。
(6)印字制御部18に2つのバッファ26a,26bを配設し、これらバッファ26a,26bのうち一方のバッファにデータを書き込む処理と、他方のバッファに書き込まれた印字データSIを印刷ヘッド2に出力する処理とが同時並行で行われる。従って、これら処理を順に行う場合に比べて、印字データSIを印刷ヘッド2に送る転送速度が高速化し、印刷スループットを向上することができる。
なお、本実施形態は上記構成に限らず、以下の態様に変更してもよい。
(変形例1)I/Fブリッジ部16は、必ずしも送受信両対応であることに限定されず、受信及び送信のうち一方のみの機能を有する構造としてもよい。また、I/Fブリッジ部16は、2つの送信用レジスタ35,36を必ずしも有する必要はなく、例えば1つのみ有する構造としてもよい。
(変形例1)I/Fブリッジ部16は、必ずしも送受信両対応であることに限定されず、受信及び送信のうち一方のみの機能を有する構造としてもよい。また、I/Fブリッジ部16は、2つの送信用レジスタ35,36を必ずしも有する必要はなく、例えば1つのみ有する構造としてもよい。
(変形例2)データ送信時に、インターフェース15への転送単位のデータ転送が終了し、I/Fブリッジ部16の第2送信用レジスタ36が空状態になっていれば、インターフェース15及びI/Fブリッジ部16の間の転送データが通信サイクルの途中であっても、バスマスタ19にリクエスト信号REQ3を出力してもよい。この場合、第2送信用レジスタ36が空状態になっていると判断すると、そのタイミングで第1送信用レジスタ35に格納されているデータを第2送信用レジスタ36に格納するとともにバスマスタ19にリクエスト信号REQ3を出力して、第1送信用レジスタ35に先行してデータ格納を開始する。
(変形例3)DMA通信は、必ずしもバスマスタ19が管理して行うことに限らず、CPU10にその機能を持たせられることが可能であれば、CPU10がDMA通信を管理してもよい。
(変形例4)印刷装置1は、インクジェット式プリンタに限らず、例えばドットインパクト式、サーマル式、熱転写式、レーザ式等でもよい。
(変形例5)印刷装置1は、本例のようなプリンタに限らず、液晶ディスプレイ等のカラーフィルタ製造装置、有機ELディスプレイやFED(面発光ディスプレイ)等の電極形成装置、バイオチップ製造用の生体有機物を噴射する噴射装置、精密ピペット用の製造装置でもよい。
(変形例5)印刷装置1は、本例のようなプリンタに限らず、液晶ディスプレイ等のカラーフィルタ製造装置、有機ELディスプレイやFED(面発光ディスプレイ)等の電極形成装置、バイオチップ製造用の生体有機物を噴射する噴射装置、精密ピペット用の製造装置でもよい。
次に、上記実施形態及び別例から把握できる技術的思想について以下に追記する。
(1)請求項1〜6のいずれかにおいて、前記転送ブリッジ部は、前記インターフェースが前記外部装置に前記通信データを送信する際、前記転送制御部から転送単位ごとに入力する転送データを前記記憶領域に書き込み、該記憶領域のデータ格納が完了又は空状態を認識すると、前記転送制御部及び前記転送ブリッジ部の間で1サイクル分のデータ通信が終了していなくても、次データの転送を要求する旨として転送要求を前記転送制御部に出力する。
(1)請求項1〜6のいずれかにおいて、前記転送ブリッジ部は、前記インターフェースが前記外部装置に前記通信データを送信する際、前記転送制御部から転送単位ごとに入力する転送データを前記記憶領域に書き込み、該記憶領域のデータ格納が完了又は空状態を認識すると、前記転送制御部及び前記転送ブリッジ部の間で1サイクル分のデータ通信が終了していなくても、次データの転送を要求する旨として転送要求を前記転送制御部に出力する。
(2)請求項7において、前記転送ブリッジ部は、前記インターフェースが前記外部装置から前記通信データを受信する際、前記記憶領域に格納した前記格納データを前記転送制御部に転送することによって前記記憶領域が空になると、次データの転送を要求する第2転送要求信号を前記インターフェースに出力する。
1…印刷装置、2〜7…印刷処理装置を構成する各部材、8…外部装置としてのホストコンピュータ、10…中央処理装置としてのCPU、12…メモリとしてのSDRAM、14…バスとしてのシステムバス、15(15a〜15c)…インターフェース、16…転送ブリッジ部及びデバイスを構成するI/Fブリッジ部、16a…カウンタ、17…デバイスを構成するデータ展開・パス分解部、18…デバイスを構成する印字制御部、19…転送制御部、データ転送部及び調停部を構成するバスマスタ、34…記憶領域(受信用記憶領域)を構成する受信用レジスタ、35…記憶領域(送信用記憶領域)を構成する第1送信用レジスタ、36…記憶領域(送信用記憶領域)を構成する第2送信用レジスタ、Da…通信データとしての印刷データ、REQ1,REQ3…転送要求としてのリクエスト信号、REQ2…第2転送要求としてのリクエスト信号。
Claims (8)
- 外部装置との間でデータ通信を行うインターフェースと、前記データ通信の際に前記インターフェースとの間で通信データを所定の転送単位で転送する転送制御部とを備えたデータ転送装置において、
前記インターフェース及び前記転送制御部の間に接続された転送ブリッジ部を備え、
前記転送ブリッジ部は、前記データ通信時において転送単位ごとに入力する転送データを自身の記憶領域に書き込み、該記憶領域のデータ格納が完了すると、データ出力元との間でその転送単位分に対応する1サイクル分のデータ通信が終了していなくても、前記記憶領域に格納した格納データを前記転送制御部に転送する旨の要求として転送要求を前記転送制御部に出力することを特徴とするデータ転送装置。 - 前記転送ブリッジ部は、前記インターフェースが前記外部装置から前記通信データを受信する際、前記記憶領域に格納した前記格納データを前記転送制御部に転送することによって前記記憶領域が空状態になると、次データの転送を要求する第2転送要求を前記インターフェースに出力することを特徴とする請求項1に記載のデータ転送装置。
- 前記転送ブリッジ部は、カウンタと、当該カウンタのカウント値が予め設定されたカウント値になると前記転送要求を生成する生成手段とを備えたことを特徴とする請求項1又は2に記載のデータ転送装置。
- 前記記憶領域は、前記インターフェースが前記外部装置から前記通信データを受信する際に前記転送データを格納する受信用記憶領域と、前記インターフェースが前記外部装置へ前記通信データを送信する際に前記転送データを格納する送信用記憶領域とを備えていることを特徴とする請求項1〜3のうちいずれか一項に記載のデータ転送装置。
- 前記転送ブリッジ部は、前記送信用記憶領域を複数備え、データ格納状態となった前記送信用記憶領域から該格納データを前記インターフェースに出力する処理と、データ空状態の前記送信用記憶領域に前記転送データを格納する処理とを同時に行うべく、複数の前記送信用記憶領域を使い分けることを特徴とする請求項4に記載のデータ転送装置。
- 装置全体を統括制御する中央処理装置と、
前記転送制御部による前記転送データを格納可能なメモリと、
前記中央処理装置及び前記メモリが接続されたバスと、
前記バスを介して前記メモリに接続可能な1以上のデバイスと、
前記中央処理装置を介さずに、前記インターフェース又は前記デバイスの前記メモリへのアクセスを許可するデータ転送部と、
前記インターフェース及び前記デバイスの前記バスへのアクセスを、予め設定された優先順位に沿って調停する調停部とを備えたことを特徴とする請求項1〜5のうちいずれか一項に記載のデータ転送装置。 - 外部装置との間でデータ通信を行うインターフェースと、前記データ通信の際に前記インターフェースとの間で通信データを所定の転送単位で転送する転送制御部とを備えたデータ転送装置に用いられるデータ転送方法おいて、
前記インターフェース及び前記転送制御部の間に転送ブリッジ部が接続され、前記転送ブリッジ部は、前記データ通信時において転送単位ごとに入力する転送データを自身の記憶領域に書き込み、該記憶領域のデータ格納が完了すると、データ出力元との間でその転送単位分に対応する1サイクル分のデータ通信が終了していなくても、前記記憶領域に格納した格納データを前記転送制御部に転送する旨の要求として転送要求を前記転送制御部に出力することを特徴とするデータ転送方法。 - 請求項1〜6のうちいずれか一項に記載のデータ転送装置と、
該データ転送装置が受信した前記データとしての印刷データを基に、用紙への印刷処理を行う印刷処理装置と
を備えたことを特徴とする印刷装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005065779A JP2006252030A (ja) | 2005-03-09 | 2005-03-09 | データ転送装置、データ転送方法及び印刷装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005065779A JP2006252030A (ja) | 2005-03-09 | 2005-03-09 | データ転送装置、データ転送方法及び印刷装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006252030A true JP2006252030A (ja) | 2006-09-21 |
Family
ID=37092475
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005065779A Pending JP2006252030A (ja) | 2005-03-09 | 2005-03-09 | データ転送装置、データ転送方法及び印刷装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2006252030A (ja) |
-
2005
- 2005-03-09 JP JP2005065779A patent/JP2006252030A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100555268B1 (ko) | 기록 장치 및 기록 장치의 제어 방법 | |
US8480197B2 (en) | Printing apparatus and printing method | |
US20110216370A1 (en) | Recording apparatus and method of controlling the recording apparatus | |
JP4455295B2 (ja) | 記録装置、及び、記録装置のデータ処理方法 | |
JP2006264274A (ja) | 圧縮データ解凍回路、圧縮データ解凍方法及び印刷装置 | |
JP2006252030A (ja) | データ転送装置、データ転送方法及び印刷装置 | |
EP2552095B1 (en) | Image processing apparatus | |
JP5078540B2 (ja) | 記録装置及びデータ転送方法 | |
JP2003305899A (ja) | 記録装置、プリンタドライバ、及びバッファ管理方法 | |
JP3320233B2 (ja) | 記録装置 | |
JP2006264273A (ja) | 吐出ヘッド用駆動信号生成装置、印刷装置及び吐出ヘッド用駆動信号生成方法 | |
JPS58117036A (ja) | 印字制御装置 | |
JP4682654B2 (ja) | 記録ヘッド用駆動信号出力装置、記録ヘッド用駆動信号出力方法及び印刷装置 | |
JP2006277128A (ja) | Dma制御装置、液体噴射装置及びdma転送制御方法 | |
KR100771714B1 (ko) | 기록 장치 및 기록 장치에 대한 데이터 처리 방법 | |
JP2007156560A (ja) | 情報処理システム、記録装置及びアクセス制御方法 | |
JP3970296B2 (ja) | 記録装置及び記録装置の制御方法 | |
JP2005305832A (ja) | 印刷装置 | |
JP2005071186A (ja) | 記録装置及びバス調停方法 | |
JP2005225010A (ja) | 記録装置 | |
JP2018202673A (ja) | 記録装置及びその制御方法 | |
JP5288722B2 (ja) | 記録装置及び該装置の制御方法 | |
JP2006103208A (ja) | 記録装置及び記録データ変換方法 | |
JP2004306596A (ja) | 記録装置及び記録データの制御方法 | |
JP2005053191A (ja) | 記録システム及び記録装置の走査開始タイミング制御方法 |