JP2006251334A - プラズマディスプレイパネルの駆動方法 - Google Patents
プラズマディスプレイパネルの駆動方法 Download PDFInfo
- Publication number
- JP2006251334A JP2006251334A JP2005067402A JP2005067402A JP2006251334A JP 2006251334 A JP2006251334 A JP 2006251334A JP 2005067402 A JP2005067402 A JP 2005067402A JP 2005067402 A JP2005067402 A JP 2005067402A JP 2006251334 A JP2006251334 A JP 2006251334A
- Authority
- JP
- Japan
- Prior art keywords
- display line
- display
- sustain
- subfield
- subfields
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Abandoned
Links
Images
Landscapes
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Control Of Gas Discharge Display Tubes (AREA)
Abstract
【課題】表示品質を低下させることなく電力消費を抑えることが可能なプラズマディスプレイパネルの駆動方法を提供することを目的とする。
【解決手段】単位表示期間に亘り1表示ライン上の放電セルの全てが消灯モードとなる表示ラインの複数が隣接してなる消灯表示ライン群を検出した場合には、この消灯表示ライン群内において当該消灯表示ライン群内の最端に位置する表示ラインから離れた位置に存在する表示ラインほどその表示ライン上の放電セル各々に対して単位表示期間内に印加すべきサスティンパルスの総数を少なくする。
【選択図】 図7
【解決手段】単位表示期間に亘り1表示ライン上の放電セルの全てが消灯モードとなる表示ラインの複数が隣接してなる消灯表示ライン群を検出した場合には、この消灯表示ライン群内において当該消灯表示ライン群内の最端に位置する表示ラインから離れた位置に存在する表示ラインほどその表示ライン上の放電セル各々に対して単位表示期間内に印加すべきサスティンパルスの総数を少なくする。
【選択図】 図7
Description
本発明は、マトリクス表示方式のプラズマディスプレイパネルの駆動方法に関する。
現在、薄型の画像表示装置として、画素を担う放電セルがマトリクス状に配列されてなるプラズマディスプレイパネル(以下、PDPと称する)を搭載したプラズマディスプレイ装置が製品化されている。プラズマディスプレイ装置では、かかるPDPに対してサブフィールド法に基づく階調駆動を実施することにより、中間調の各種輝度を表現するようにしている。
サブフィールド法に基づく階調駆動では、1フィールドの表示期間を複数のサブフィールドに分割し、各サブフィールド毎に、画素データ書込行程及び発光維持行程を実行する。画素データ書込行程では、入力映像信号に基づく各画素毎の画素データに応じた画素データパルスを放電セル各々に印加することにより選択的に放電を生起させて、各放電セルを入力映像信号に対応した状態(点灯モード、又は消灯モード)に設定する。次に、発光維持行程では、維持パルスを繰り返し印加することにより上記点灯モードに設定されている放電セルのみを繰り返し放電させてその発光状態を維持する。
従って、プラズマディスプレイ装置においては、画素に対応した放電セル各々を放電させるべく比較的高電圧の各種駆動パルスを印加しなければならない為、電力消費が大になるという問題があった。
そこで、かかる電量消費を低減させるべく、1表示ラインに属する放電セルの全てが消灯モードに設定されている場合に限り、その表示ラインに属する放電セル各々に対しては上記維持パルスの印加を停止させるようにした駆動方法が提案された(例えば特許文献1の図5参照)。
ところが、かかる駆動方法によると、例えば、黒背景中の一部領域のみに高輝度部が存在する画像を表示する場合に、維持パルスの印加が為される表示ライン群に対応した領域と、維持パルスの印加が為されない表示ライン群に対応した領域との境界部において輝度差が視覚されてしまうという問題が生じた。
例えば、図1(a)に示す如き画像を表す映像信号に応じて、実際には図1(b)に示す如き画像が表示されてしまうのである。つまり、図1(b)に示されるように、高輝度表示体Aが表示される表示ライン群に対応した領域HGでは維持パルスの印加が為されるが、1表示ライン上が全て消灯モードとなる領域LGでは維持パルスの印加が一切為されない。この際、例え消灯モードに設定されている放電セルでも維持パルスの印加が為されると微量な放電が生起される為、図1(b)に示すように、領域HGは領域LGに比べて僅かに明るくなってしまうのである。
特開平11−190984号公報
本発明は、上記の問題を解決するためになされたものであり、表示品質を低下させることなく電力消費を抑えることが可能なプラズマディスプレイパネルの駆動方法を提供することを目的とする。
請求項1記載によるプラズマディスプレイパネルの駆動方法は、表示ライン各々に対応した複数の行電極と前記行電極に交叉して配列された複数の列電極との各交叉部に画素に対応した放電セルが形成されているプラズマディスプレイパネルを、単位表示期間毎にN個(Nは2以上の整数)のサブフィールドにて階調駆動するプラズマディスプレイパネルの駆動方法であって、前記サブフィールド各々において、前記行電極の各々に走査パルスを順次印加しつつ前記走査パルスの印加タイミングに同期させて入力映像信号に対応した各画素毎の画素データに応じた画素データパルスを前記列電極の各々に印加することにより前記放電セル各々を選択的に放電せしめて前記放電セル各々を点灯モード状態及び消灯モード状態の内のいずれか一方に設定するアドレス行程と、前記行電極各々に前記サブフィールドに対応した回数だけ繰り返しサスティンパルスを印加することにより前記点灯モード状態にある前記放電セルのみを繰り返しサスティン放電させるサスティン行程と、を実行し、前記単位表示期間に亘り1表示ライン上の前記放電セルの全てが前記消灯モードとなる表示ラインの複数が隣接してなる消灯表示ライン群を検出した場合には、前記消灯表示ライン群内において当該消灯表示ライン群内の最端に位置する表示ラインから離れた位置に存在する表示ラインほどその表示ライン上の放電セル各々に対して前記単位表示期間内に印加すべき前記サスティンパルスの総数を減少させる。
単位表示期間に亘り1表示ライン上の放電セルの全てが消灯モードとなる表示ラインの複数が隣接してなる消灯表示ライン群を検出した場合には、この消灯表示ライン群内において当該消灯表示ライン群内の最端に位置する表示ラインから離れた位置に存在する表示ラインほどその表示ライン上の放電セル各々に対して単位表示期間内に印加すべきサスティンパルスの総数を少なくする。
以下、本発明の実施例を図を参照しつつ説明する。
図2は、本発明による駆動方法に基づいてプラズマディスプレイパネル(以下、PDPと称する)を発光駆動するプラズマディスプレイ装置の概略構成を示す図である。
図1において、プラズマディスプレイパネルとしてのPDP10は、2次元表示画面の縦方向(垂直方向)に夫々伸張して配列された列電極D1〜Dm、横方向(水平方向)に夫々伸張して配列された行電極X1〜Xn及び行電極Y1〜Ynが形成されている。尚、互いに隣接する一対の行電極X及びYにて、PDP10の1表示ライン分の表示を行う。これら行電極X1〜Xn及びY1〜Ynと、列電極D1〜Dmとの間には放電ガスが封入された放電空間が設けられており、この放電空間を含む行電極と列電極との各交叉部に画素に対応した放電セルが形成される構造となっている。
A/D変換器1は、入力映像信号を各画素毎の例えば8ビットの画素データPDに変換し、これを画素駆動データ生成回路30に供給する。
画素駆動データ生成回路30は、先ず、かかる8ビットの画素データPDに対して誤差拡散処理及びディザ処理を施す。例えば、上記誤差拡散処理では、画素データPDの上位6ビット分を表示データ、残りの下位2ビット分を誤差データと捉え、周辺画素各々に対応した各誤差データを重み付け加算したものを、上記表示データに反映させる。かかる動作により、原画素における下位2ビット分の輝度が上記周辺画素によって擬似的に表現され、それ故に8ビットよりも少ない6ビット分の表示データにて、上記8ビット分の画素データと同等の輝度階調表現が可能になる。そして、この誤差拡散処理によって得られた6ビットの誤差拡散処理画素データに対してディザ処理を施す。ディザ処理では、先ず、互いに隣接する複数の画素を1画素単位とし、この1画素単位内の各画素に対応した上記誤差拡散処理画素データに夫々、互いに異なる係数値からなるディザ係数を夫々割り当てて加算してディザ加算画素データを得る。そして、かかるディザ加算画素データの上位4ビット分を多階調化画素データPDSとして得る。すなわち、8ビットで256階調分の輝度を表現し得る画素データPDが、図3に示す如き[0000]〜[1110]なる範囲にて15階調分の輝度を表現し得る4ビットの多階調化画素データPDSに変換されるのである。ここで、画素駆動データ生成回路30では、かかる多階調化画素データPDSを図3に示す如きデータ変換テーブルに従って14ビットの画素駆動データGDに変換し、これをメモリ5、消灯表示ライン群検出回路51及び消灯SF(サブフィールド)検出回路52の各々に供給する。尚、画素駆動データGDの第1〜第14ビットは、後述するサブフィールドSF1〜SF14各々のアドレス行程Wcにおいて選択消去放電を生起させるか否かを示すものである。消灯表示ライン群検出回路51は、1画面分の画素駆動データGDに基づき、PDP10の第1〜第n表示ライン各々の内から、隣接する複数の表示ライン各々に属する放電セルの全てが1フィールド(又は1フレーム)表示期間に亘り消灯モード状態(後述する)、つまり黒表示状態となる表示ライン群を検出する。すなわち、消灯表示ライン群検出回路51は、1表示ライン上の放電セル各々に対応した画素駆動データGDの全てが図3に示す[10000000000000]となる表示ラインが隣接してなる表示ライン群を検出し、この表示ライン群を示す消灯表示ライン群信号NSを駆動制御回路2に供給するのである。
消灯SF検出回路52は、1画面分の上記画素駆動データGDに基づき、後述するサブフィールドSF1〜SF14各々の内から、そのサブフィールドのサスティン行程Icにて1画面分の全ての放電セルが消灯状態となるサブフィールド(以下、消灯SFと称する)を検出する。そして、消灯SF検出回路52は、この消灯SFを示す消灯SF信号NLを駆動制御回路2に供給する。
メモリ4は、駆動制御回路2から供給された書込信号に従って上記画素駆動データGDを順次書き込む。かかる書込動作によりPDP10における1画面分(第1行第1列〜第n行第m列)の書き込みが終了すると、メモリ4は、駆動制御回路2から供給された読出信号に従って、この1画面分の書き込みが終了すると、メモリ4は、駆動制御回路2から供給された読出信号に従って、その書き込まれたデータを以下の如く読み出す。
先ず、メモリ4では、書き込まれた1画面分の画素駆動データGDの各々を、各ビット桁(第1ビット〜第14ビット)毎に分割された画素駆動データビットDB1〜DB14と捉える。
すなわち、画素駆動データGDの第1〜第14ビット各々を、
DB1(1,1)〜DB1(n,m):GD(1,1)〜GD(n,m)各々の第1ビット
DB2(1,1)〜DB2(n,m):GD(1,1)〜GD(n,m)各々の第2ビット
DB3(1,1)〜DB3(n,m):GD(1,1)〜GD(n,m)各々の第3ビット
DB4(1,1)〜DB4(n,m):GD(1,1)〜GD(n,m)各々の第4ビット
DB5(1,1)〜DB5(n,m):GD(1,1)〜GD(n,m)各々の第5ビット
DB6(1,1)〜DB6(n,m):GD(1,1)〜GD(n,m)各々の第6ビット
DB7(1,1)〜DB7(n,m):GD(1,1)〜GD(n,m)各々の第7ビット
DB8(1,1)〜DB8(n,m):GD(1,1)〜GD(n,m)各々の第8ビット
DB9(1,1)〜DB9(n,m):GD(1,1)〜GD(n,m)各々の第9ビット
DB10(1,1)〜DB10(n,m):GD(1,1)〜GD(n,m)各々の第10ビット
DB11(1,1)〜DB11(n,m):GD(1,1)〜GD(n,m)各々の第11ビット
DB12(1,1)〜DB12(n,m):GD(1,1)〜GD(n,m)各々の第12ビット
DB13(1,1)〜DB13(n,m):GD(1,1)〜GD(n,m)各々の第13ビット
DB14(1,1)〜DB14(n,m):GD(1,1)〜GD(n,m)各々の第14ビット
と捉える。
DB1(1,1)〜DB1(n,m):GD(1,1)〜GD(n,m)各々の第1ビット
DB2(1,1)〜DB2(n,m):GD(1,1)〜GD(n,m)各々の第2ビット
DB3(1,1)〜DB3(n,m):GD(1,1)〜GD(n,m)各々の第3ビット
DB4(1,1)〜DB4(n,m):GD(1,1)〜GD(n,m)各々の第4ビット
DB5(1,1)〜DB5(n,m):GD(1,1)〜GD(n,m)各々の第5ビット
DB6(1,1)〜DB6(n,m):GD(1,1)〜GD(n,m)各々の第6ビット
DB7(1,1)〜DB7(n,m):GD(1,1)〜GD(n,m)各々の第7ビット
DB8(1,1)〜DB8(n,m):GD(1,1)〜GD(n,m)各々の第8ビット
DB9(1,1)〜DB9(n,m):GD(1,1)〜GD(n,m)各々の第9ビット
DB10(1,1)〜DB10(n,m):GD(1,1)〜GD(n,m)各々の第10ビット
DB11(1,1)〜DB11(n,m):GD(1,1)〜GD(n,m)各々の第11ビット
DB12(1,1)〜DB12(n,m):GD(1,1)〜GD(n,m)各々の第12ビット
DB13(1,1)〜DB13(n,m):GD(1,1)〜GD(n,m)各々の第13ビット
DB14(1,1)〜DB14(n,m):GD(1,1)〜GD(n,m)各々の第14ビット
と捉える。
そして、メモリ4は、後述するサブフィールドSF1のアドレス行程Wcにおいて、上記画素駆動データビットDB1(1,1)〜DB1(n,m)を1表示ライン分ずつ読み出してアドレスドライバ6に供給する。又、後述するサブフィールドSF2のアドレス行程Wcにおいて、メモリ4は、上記画素駆動データビットDB2(1,1)〜DB2(n,m)を1表示ライン分ずつ読み出してアドレスドライバ6に供給する。以下、同様にして、メモリ4は、後述するサブフィールドSF3〜SF14の各アドレス行程Wcにおいて、画素駆動データビットDB3〜DB14を1表示ライン分ずつ読み出してアドレスドライバ6に供給するのである。
駆動制御回路2は、上述した如く入力された映像信号中の水平及び垂直同期信号に同期して、上記A/D変換器1に対するクロック信号、及びメモリ4に対する書込・読出信号を発生する。
更に、駆動制御回路2は、消灯表示ライン群検出回路51及び消灯SF検出回路52から供給された消灯表示ライン群信号NS及び消灯SF信号NLを考慮しつつ図4に示される発光駆動シーケンスに従ってPDP10を駆動制御すべき各種タイミング信号をアドレスドライバ6、第1サスティンドライバ7及び第2サスティンドライバ8各々に供給する。つまり、図4に示される発光駆動シーケンスに基づき、駆動制御回路2は、1フィールド又は1フレーム分の画像表示を為す単位表示期間毎に、14個のサブフィールドSF1〜SF14にてPDP10に対する階調駆動制御を実施するのである。この際、駆動制御回路2は、各サブフィールド内においてアドレス行程Wcとサスティン行程Icとを実施する。各サブフィールドのアドレス行程Wcでは、PDP10の各放電セルが、上記画素駆動データビットDBに応じた状態(点灯モード又は消灯モード)に設定される。又、サスティン行程Icでは、点灯モードに設定されている放電セルのみが、各サブフィールド毎に予め割り当てられている回数(期間)に亘りそのサブフィールドにおいて繰り返しサスティン放電する。又、先頭のサブフィールドSF1のみで、PDP10の全放電セル内の壁電荷量を初期化せしめるリセット行程Rcが実施され、最後尾のサブフィールドSF14のみで全放電セル内の壁電荷を消去する消去行程Eが実施される。
アドレスドライバ6、第1サスティンドライバ7及び第2サスティンドライバ8各々は、これらリセット行程Rc、アドレス行程Wc、サスティン行程Ic、消去行程E各々での上記動作を実現すべく、PDP10の列電極D1〜Dm、行電極X1〜Xn及びY1〜Yn各々に対して各種駆動パルスを印加する。
図5は、消灯表示ライン群及び消灯SFが一切存在しないことを示す消灯表示ライン群信号NS並びに消灯SF信号NLが供給された場合に、上記リセット行程Rc、アドレス行程Wc、サスティン行程Ic及び消去行程E各々においてPDP10に印加される各種駆動パルスを示す図である。
先ず、サブフィールドSF1のリセット行程Rcにおいて、第1サスティンドライバ7及び第2サスティンドライバ8は、負極性のリセットパルスRPx及び正極性のリセットパルスRPYを行電極X1〜Xn及びY1〜Ynに同時に印加する。これらリセットパルスRPx及びRPYの印加に応じて、PDP10の全放電セルにリセット放電が生起され、各放電セル内には一様に所定量の壁電荷が形成される。これにより、全放電セルは、後述するサスティン行程Icにおいてサスティン放電が可能となる点灯モードの状態に初期化される。
次に、各サブフィールドSFのアドレス行程Wcにおいて、アドレスドライバ6は、上述した如くメモリから供給された画素駆動データビットの論理レベルに対応した電圧を有する画素データパルスを生成し、これを1表示ライン分ずつ順次列電極D1〜Dmに印加して行く。例えば、サブフィールドSF1のアドレス行程Wcでは、アドレスドライバ6は、先ず、第1表示ラインに対応したm個の画素駆動データビットDB1(1,1)〜DB1(1,m)各々の論理レベルに対応したm個分の画素データパルスからなる画素データパルス群DP11を生成して列電極D1〜Dmに同時印加する。次に、第2表示ラインに対応した画素駆動データビットDB1(2,1)〜DB1(2,m)各々の論理レベルに対応したm個分の画素データパルスからなる画素データパルス群DP12を生成して列電極D1〜Dmに同時印加する。以下、同様にして、サブフィールドSF1では、各表示ライン分毎の画素データパルス群DP13〜DP1nを順次列電極D1〜Dmに印加して行くのである。尚、アドレスドライバ6は、各画素駆動データビットDBの論理レベルが例えば「1」である場合には正極性の高電圧の画素データパルスを生成する一方、論理レベル「0」である場合には低電圧(0ボルト)の画素データパルスを生成する。又、かかるアドレス行程Wcでは、第2サスティンドライバ8が、上述した如き画素データパルス群DPの各印加タイミングと同一タイミングにて、図5に示されるが如き負極性の走査パルスSPを発生してこれを行電極Y1〜Ynへと順次印加して行く。この際、走査パルスSPが印加された表示ラインと、高電圧の画素データパルスが印加された列電極Dとの交叉部に形成されている放電セルにのみ放電(選択消去放電)が生じ、その放電セル内に残存していた壁電荷が消去される。つまり、上記画素駆動データGDにおける各ビット(第1ビット〜第14ビット)の論理レベルが、サブフィールドSF1〜SF14各々でのアドレス行程Wcにおいて選択消去放電を生起させるか否かを決定しているのである。かかる選択消去放電により、上記リセット行程Rcにおいて点灯モードの状態に初期化された放電セルは消灯モードの状態に遷移する。尚、上記高電圧の画素データパルスの印加が為されなかった列電極D上に形成されている放電セルには放電が生起されず、その直前までの状態(点灯モード又は消灯モード状態)が維持される。
又、各サブフィールドSF1〜SF14各々のサスティン行程Icでは、第1サスティンドライバ7及び第2サスティンドライバ8各々が図5に示す如く、行電極X1〜Xn及びY1〜Ynに交互に正極性のサスティンパルスIPX及びIPYを印加する。ここで、各サブフィールドのサスティン行程Icにおいて印加されるサスティンパルスIPの回数の比は、
SF1:1
SF2:3
SF3:5
SF4:8
SF5:10
SF6:13
SF7:16
SF8:19
SF9:22
SF10:25
SF11:28
SF12:32
SF13:35
SF14:39
である。
SF1:1
SF2:3
SF3:5
SF4:8
SF5:10
SF6:13
SF7:16
SF8:19
SF9:22
SF10:25
SF11:28
SF12:32
SF13:35
SF14:39
である。
かかるサスティンパルスの印加により、所定量の壁電荷が残留したままとなっている放電セル、すなわち点灯モードの状態にある放電セルが、上記サスティンパルスIPX及びIPYが印加される度にサスティン放電し、上記回数比(期間比)に対応した分だけそのサスティン放電に伴う発光状態を維持する。
この際、サブフィールドSF1〜SF14各々のサスティン行程Iにて生起されたサスティン放電の回数の総数に対応した輝度が視覚されることになる。ここで、サブフィールドSF1〜SF14各々のサスティン行程Iにおいて各放電セルをサスティン放電させるか否かは、図3に示す如き画素駆動データGDに応じて決定される。かかる画素駆動データGDによれば、図3に示す如く、多階調化画素データPDSにて示される輝度レベルに応じた1のサブフィールドにて第1回目の選択消去放電(黒丸にて示す)が生起され、放電セルが消灯モードに遷移するまでの間に存在する各サブフィールドにおいて連続してサスティン放電(白丸にて示す)が生起される。従って、14個のサブフィールドSF1〜SF14によれば、図3に示されるが如き15種類の駆動の内の1が画素駆動データGDに応じて選択的に実施されることになる。
これにより、夫々の発光輝度比が、
{0、1、4、9、17、27、40、56、75、97、122、150、182、217、255}
なる15階調分の中間輝度を表現することが可能となるのである。
{0、1、4、9、17、27、40、56、75、97、122、150、182、217、255}
なる15階調分の中間輝度を表現することが可能となるのである。
ここで、消灯SFが存在することを示す消灯SF信号NLが供給された場合には、駆動制御回路2は、この消灯SF信号NLにて示されるサブフィールドのサスティン行程Icに限り、上記サスティンパルスIPX及びIPYの印加を停止させるべき制御を行う。すなわち、この際、駆動制御回路2は、サスティンパルス印加停止信号を第1サスティンドライバ7及び第2サスティンドライバ8各々に供給する。かかるサスティンパルス印加停止信号に応じて、第1サスティンドライバ7及び第2サスティンドライバ8各々は、上記消灯SF信号NLにて示されるサブフィールドのサスティン行程Icに限り、上記サスティンパルスIPX及びIPYの印加を停止する。
図6は、上記消灯SF信号NLにて示される消灯SFがサブフィールドSF14である場合における各種駆動パルスの印加タイミングの一例を示す図である。
このように、消灯SFがサブフィールドSF14である場合は、第1サスティンドライバ7及び第2サスティンドライバ8は、図6に示されるが如くサブフィールドSF14のサスティン行程Icに対してのみ、サスティンパルスIPX及びIPYの印加を停止するのである。
よって、サスティンパルスIPX及びIPYを印加しない分だけ電力消費量を抑えることが可能になる。
一方、消灯表示ライン群が存在することを示す消灯表示ライン群信号NSが供給された場合には、駆動制御回路2は、この消灯表示ライン群信号NSにて示される消灯表示ライン群に属する放電セル各々に対して上記サスティンパルスIPの印加を停止させるべく、第1サスティンドライバ7及び第2サスティンドライバ8各々を制御する。但し、駆動制御回路2は、消灯表示ライン群内の各表示ラインの内で最端に位置する表示ライン、つまり、点灯モードにある放電セルが存在する表示ラインに隣接する表示ラインに属する放電セルに対しては、全てのサブフィールドSF1〜SF14各々のサスティン行程IcにおいてサスティンパルスIPX及びIPYの印加を実施させる。この際、かかる消灯表示ライン群内において、最端に位置する表示ラインから離れた位置に存在する表示ラインほど、その表示ラインに属する放電セル各々に対して、サスティンパルスの印加を停止させるべきサブフィールドの数を順次増加してゆく。
以下に、PDP10の第1〜第n表示ラインの内で第k(k<n)〜第n表示ライン各々に属する全ての放電セルが1フィールド(又は1フレーム)表示期間に亘り消灯モードとなる場合を例にとって、消灯表示ライン群が存在する場合の動作について図7を参照しつつ説明する。尚、図7においては、第(k−1)表示ライン上には、サブフィールドSF1〜SF14の内の少なくとも1のサブフィールドにおいて点灯モードに設定される放電セルが存在するものとする。
この際、消灯表示ライン群検出回路51は、第k〜第n表示ライン各々を示す消灯表示ライン群信号NSを駆動制御回路2に供給する。この消灯表示ライン群信号NSに応じて、駆動制御回路2は、かかる消灯表示ライン群内において最端に位置する第k表示ラインに隣接する第(k+1)表示ラインに属する放電セル各々に対しては、図7の黒丸に示す如きサブフィールドSF14に限りそのサスティン行程IcではサスティンパルスIPの印加を停止させるべき制御を行う。
又、かかる消灯表示ライン群内において、上記第(k+1)表示ラインに隣接する第(k+2)表示ラインに属する放電セル各々に対しては、駆動制御回路2は、図7の黒丸に示す如きサブフィールドSF13及びSF14に限り、そのサスティン行程IcにてサスティンパルスIPの印加を停止させるべき制御を行う。又、かかる消灯表示ライン群内において、上記第(k+2)表示ラインに隣接する第(k+3)表示ラインに属する放電セル各々に対しては、駆動制御回路2は、図7の黒丸に示す如きサブフィールドSF12〜SF14に限り、そのサスティン行程IcにてサスティンパルスIPの印加を停止させるべき制御を行う。
同様に、消灯表示ライン群内において、最端に位置する第k表示ラインから1表示ライン分だけ遠ざかる度に1表示ライン上の放電セル各々に対して、サスティンパルスIPの印加を停止させるべきサブフィールドの数を1ずつ増加してゆくのである。要するに、消灯表示ライン群内において、最端に位置する第k表示ラインから1表示ライン離間する毎に、単位表示期間(1フィールド又は1フレーム表示期間)内において印加すべきサスティンパルスの総数を減らしてゆくのである。この際、図7に示す如き第k〜第(k+14)表示ライン各々に属する放電セルに対して単位表示期間内において印加すべきサスティンパルスの総数は、図3に示す如き第15階調〜第1階調各々において単位表示期間内で生起されるサスティン放電の総数に対応している。例えば、図7に示す如き、第(k+1)表示ラインに属する放電セルでは、サブフィールドSF1〜SF14の内でSF14に限りそのサスティン行程Icにおいてサスティンパルスの印加が為されない。よって、サブフィールドSF1〜SF13各々のサスティン行程Icにおいて印加されるサスティンパルスの総数は「217」となる。これは、図3に示す如き第14階調においてサブフィールドSF1〜SF13各々のサスティン行程Icにおいて生起されるサスティン放電の総数と対応したものである。又、図7に示す如き第(k+2)表示ラインに属する放電セルでは、サブフィールドSF1〜SF14の内でSF13及びSF14に限りそのサスティン行程Icにおいてサスティンパルスの印加が為されない。よって、サブフィールドSF1〜SF12各々のサスティン行程Icにおいて印加されるサスティンパルスの総数は「182」となる。これは、図3に示す如き第13階調においてサブフィールドSF1〜SF12各々のサスティン行程Icにおいて生起されるサスティン放電の総数と対応したものである。
このように、PDP10を階調駆動する際の各階調の輝度レベルに対応させて、消灯表示ライン群内において1表示ライン毎にその表示ライン上の放電セル各々に印加すべきサスティンパルスの総数(単位表示期間内での)を減少させることにより、この消灯表示ライン群に対応した画像領域内での輝度の推移を滑らかにするのである。
尚、上記実施例では、図4に示される発光駆動シーケンスに基づき14個のサブフィールドSF1〜SF14にて図3に示す15階調の駆動を行う場合を例にとって本発明の動作を説明したが、他の駆動方法を採用した場合にも同様に適用可能である。
図8は、図1に示されるPDP10を階調駆動する際に用いられる発光駆動シーケンスの他の一例を示す図である。
図8において、単位表示期間内に設けられた14個のサブフィールドSF1〜SF14各々には、アドレス行程Wc及びサスティン行程Icと共に前述した如きリセット行程Rcが含まれている。よって、この発光駆動シーケンスによれば、サブフィールドSF1〜SF14の各々において個別に、各放電セルを点灯モード及び消灯モードの内のどちらの状態にも設定することが可能となる。従って、図8に示す如き14個のサブフィールドSF1〜SF14において点灯モードに設定されるサブフィールドの組み合わせパターンは214通り、すなわち16384通りとなり、16384階調分の中間輝度レベルを表現することが可能となる。この際、図7と同様にPDP10の第k〜第n表示ラインに属する全放電セルが1フレーム表示期間に亘り消灯モードとなる場合には、この消灯表示ライン群内において第k表示ラインから離れた位置に存在する表示ラインほど、1フレーム表示期間内で印加すべきサスティンパルスの総数を減らす。すなわち、かかる消灯表示ライン群内の各表示ラインに対して、図9に示す如き形態にてサブフィールド単位でサスティンパルスの印加を停止させるのである。
又、図7に示される実施例においては、消灯表示ライン群内では、1表示ライン毎に、その表示ライン上の放電セル各々に対してサスティンパルスの印加停止対象となるサブフィールドの数を1つずつ増加させているが、2又は3つずつ増加させるようにしても良い。更に、サスティンパルスの印加停止対象とするサブフィールドの数を上記の如き1、2又は3つに固定せず、消灯表示ライン群内において最端に位置する第k表示ラインから離れた位置に存在する表示ラインほど増加させるようにしても良い。
又、図7に示される実施例においては、消灯表示ライン群が表示画面下部に存在する場合を例にとって本発明の動作を説明したが、この消灯表示ライン群が表示画面上部に存在する場合にも同様に適用可能である。
更に、この消灯表示ライン群が表示画面の中部に存在する場合にも同様に適用可能である。この際、消灯表示ライン群が表示画面の中部に存在する場合には、消灯表示ライン群内において最端に位置する表示ラインは、この消灯表示ライン群内の最上部及び最下部に夫々存在する。よって、消灯表示ライン群内において最上部に位置する表示ラインから離れた位置に存在する表示ラインほどサスティンパルスの印加停止対象とすべきサブフィールドの数を増加させ、且つ最下部に位置する表示ラインから離れた位置に存在する表示ラインほどサスティンパルスの印加停止対象とすべきサブフィールドの数を増加させるのである。すなわち、例えば図10に示す如き第k〜第(k+14)表示ラインからなる消灯表示ライン群内では、その最上部に位置する第k表示ライン及び最下部に位置する第(k+14)表示ラインの双方から、中央に位置する第(k+7)表示ラインに向けて各表示ラインに属する放電セル各々に対して、サスティンパルスの印加停止対象とすべきサブフィールド(黒丸にて示す)の数を増加させて行くのである。
又、図7に示される実施例においては、消灯表示ライン群検出回路51から供給されたの消灯表示ライン群信号NSに応じた動作のみを示しているが、実際には、消灯SF検出回路52から供給された消灯SF信号NLに応じた動作を組み合わせた動作が為される。例えば、消灯表示ライン群信号NSにて示される消灯表示ライン群が第k〜第n表示ラインであり、且つ消灯SF信号NLにて示される消灯SFがSF6〜SF14である場合には、点灯モードの放電セルが存在する第(k−1)表示ライン、及びこの消灯表示ライン群内の表示ライン各々に属する放電セルにおいてサスティンパルスの印加停止対象となるサブフィールド(黒丸にて示す)は図11に示す如き形態となる。
又、上記実施例においては、表現すべき階調輝度レベルに応じた数だけ連続したサブフィールドにてサスティン放電を生起させるサブフィールド群(SF1〜SF14)を1フレーム(1フィールド)表示期間内に1つだけ設けるようにした図3に示す如き駆動方法に本発明を適用した場合の動作について述べた。しかしながら、このような特定サブフィールド群を1フレーム(1フィールド)表示期間内において複数個設けるようにした駆動を実施した場合にも同様に本発明を適用することが可能である。すなわち、単位表示期間内のN個(N:2以上の整数)のサブフィールドの内で連続配置されたM個(M:N以下の整数)のサブフィールドからなる特定サブフィールド群内において、表現すべき階調輝度レベルに応じた数だけ連続したサブフィールドにてサスティン放電を生起させるような駆動であれば、同様に適用可能なのである。
又、上記実施例においては、PDP10を階調駆動させる駆動方法として、予め全放電セル内に所定量の壁電荷を形成させ、入力映像信号に基づいて選択的に各放電セル内に形成されている壁電荷を消去させる、いわゆる選択消去アドレス法を採用した場合の動作について述べた。しかしながら、全放電セル内から壁電荷を消去し(リセット行程R)、入力映像信号に基づき選択的に各放電セル内に放電(選択書込放電)を生起させて所定量の壁電荷を形成させる(アドレス行程W)、いわゆる選択書込アドレス法を採用した場合についても同様に実施可能である。
2 駆動制御回路
10 PDP
30 画素駆動データ生成回路
51 消灯表示ライン群検出回路
52 消灯サブフィールド検出回路
10 PDP
30 画素駆動データ生成回路
51 消灯表示ライン群検出回路
52 消灯サブフィールド検出回路
Claims (8)
- 表示ライン各々に対応した複数の行電極と前記行電極に交叉して配列された複数の列電極との各交叉部に画素に対応した放電セルが形成されているプラズマディスプレイパネルを、単位表示期間毎にN個(Nは2以上の整数)のサブフィールドにて階調駆動するプラズマディスプレイパネルの駆動方法であって、
前記サブフィールド各々において、前記行電極の各々に走査パルスを順次印加しつつ前記走査パルスの印加タイミングに同期させて入力映像信号に対応した各画素毎の画素データに応じた画素データパルスを前記列電極の各々に印加することにより前記放電セル各々を選択的に放電せしめて前記放電セル各々を点灯モード状態及び消灯モード状態の内のいずれか一方に設定するアドレス行程と、前記行電極各々に前記サブフィールドに対応した回数だけ繰り返しサスティンパルスを印加することにより前記点灯モード状態にある前記放電セルのみを繰り返しサスティン放電させるサスティン行程と、を実行し、
前記単位表示期間に亘り1表示ライン上の前記放電セルの全てが前記消灯モードとなる表示ラインの複数が隣接してなる消灯表示ライン群を検出した場合には、前記消灯表示ライン群内において当該消灯表示ライン群内の最端に位置する表示ラインから離れた位置に存在する表示ラインほどその表示ライン上の放電セル各々に対して前記単位表示期間内に印加すべき前記サスティンパルスの総数を減少させることを特徴とするプラズマディスプレイパネルの駆動方法。 - 前記サブフィールドの単位で前記サスティンパルスの印加を停止することにより前記単位表示期間内に印加すべき前記サスティンパルスの総数を減少させることを特徴とする請求項1記載のプラズマディスプレイパネルの駆動方法。
- 前記階調駆動による各階調の輝度レベルに対応させて、前記単位表示期間内に印加すべき前記サスティンパルスの総数を減少させることを特徴とする請求項1又は2のいずれか1に記載のプラズマディスプレイパネルの駆動方法。
- 前記消灯表示ライン群内において当該消灯表示ライン群内の最端に位置する表示ラインから離れた位置に存在する表示ラインほど前記サスティンパルスの印加を停止させる前記サブフィールドの数を増加することを特徴とする請求項2記載のプラズマディスプレイパネルの駆動方法。
- 前記消灯表示ライン群内において隣接する3つの表示ライン各々に対して前記サスティンパルスの印加を停止させるサブフィールドの数を夫々K、L、M(但し、K<L<M)とすると、
M−L=L−K
又は、
M−L>L−K
であることを特徴とする請求項2〜4のいずれか1に記載のプラズマディスプレイパネルの駆動方法。 - 前記消灯表示ライン群内において、前記サスティンパルスの印加を停止させるサブフィールドの数が互いに同数となる一対の表示ラインが含まれていることを特徴とする請求項2〜4のいずれか1に記載のプラズマディスプレイパネルの駆動方法。
- 前記画素データに基づき前記放電セルの全てが前記アドレス行程において前記消灯モードに設定されるサブフィールドを検出した場合は、当該サブフィールドの前記サスティン行程では前記サスティンパルスの印加を停止させることを特徴とする請求項1に記載のプラズマディスプレイパネルの駆動方法。
- N個の前記サブフィールドの内のM個(2≦M≦N)の連続配列されたサブフィールド群における先頭部の前記サブフィールドにおいてのみで全ての前記放電セルを放電せしめることにより前記放電セル各々を前記点灯モード又は前記消灯モードの内の一方の状態に初期化するリセット行程を実行し、前記サブフィールド群内のいずれか1の前記サブフィールドの前記アドレス行程のみで、前記画素データに応じて選択的に前記放電セルを放電せしめることにより前記放電セル各々を前記初期化された一方の状態から他方の状態に遷移させることを特徴とする請求項1記載のプラズマディスプレイパネルの駆動方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005067402A JP2006251334A (ja) | 2005-03-10 | 2005-03-10 | プラズマディスプレイパネルの駆動方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005067402A JP2006251334A (ja) | 2005-03-10 | 2005-03-10 | プラズマディスプレイパネルの駆動方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006251334A true JP2006251334A (ja) | 2006-09-21 |
Family
ID=37091914
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005067402A Abandoned JP2006251334A (ja) | 2005-03-10 | 2005-03-10 | プラズマディスプレイパネルの駆動方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2006251334A (ja) |
-
2005
- 2005-03-10 JP JP2005067402A patent/JP2006251334A/ja not_active Abandoned
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3736671B2 (ja) | プラズマディスプレイパネルの駆動方法 | |
JP4698070B2 (ja) | プラズマディスプレイパネルの駆動方法及びプラズマディスプレイ装置 | |
JP3738890B2 (ja) | プラズマディスプレイパネルの駆動方法 | |
JP4170713B2 (ja) | 表示パネルの駆動方法 | |
JP4146126B2 (ja) | プラズマディスプレイパネルの駆動方法 | |
JP3761132B2 (ja) | ディスプレイパネルの駆動方法 | |
JP4731939B2 (ja) | 表示パネルの駆動方法 | |
JP2001350447A (ja) | プラズマディスプレイパネルの駆動方法 | |
JP4698076B2 (ja) | プラズマディスプレイパネルの駆動方法 | |
JP4146129B2 (ja) | プラズマディスプレイパネルの駆動方法及び駆動装置 | |
JP4703892B2 (ja) | ディスプレイパネルの駆動方法 | |
JP3630584B2 (ja) | ディスプレイパネルの駆動方法 | |
JP4434639B2 (ja) | 表示パネルの駆動方法 | |
JP4071382B2 (ja) | プラズマディスプレイパネルの駆動方法 | |
JP3734244B2 (ja) | ディスプレイパネルの駆動方法 | |
JP2002023689A (ja) | プラズマディスプレイ装置 | |
JP4679932B2 (ja) | 表示パネルの駆動方法 | |
JP2001306030A (ja) | プラズマディスプレイパネルの駆動方法 | |
JP2002006800A (ja) | プラズマディスプレイパネルの駆動方法 | |
JP4828994B2 (ja) | プラズマディスプレイパネルの駆動方法 | |
JP2006011468A (ja) | プラズマディスプレイパネルの駆動方法 | |
JP2006251334A (ja) | プラズマディスプレイパネルの駆動方法 | |
JP4791057B2 (ja) | プラズマディスプレイパネルの駆動方法 | |
JP4679936B2 (ja) | プラズマディスプレイパネルの駆動方法 | |
JP3868457B2 (ja) | ディスプレイパネルの駆動方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080201 |
|
A762 | Written abandonment of application |
Free format text: JAPANESE INTERMEDIATE CODE: A762 Effective date: 20081023 |