JP2006244616A - シフトレジスタユニット - Google Patents

Abstract

【課題】シフトレジスタユニットを提供する。
【解決手段】二つの出力パルスが、順に、生成出来るシフトレジスタユニットで、第一ユニットは、スタートパルスとクロック信号を受信して、第一期間で、第一出力パルスを出力する。第二ユニットは、第一出力パルスとクロック信号の反転信号を受信して、第二期間で、第二出力パルスを出力する。
【選択図】図３

Description

本発明は、シフトレジスタユニットに関するものであって、特に、二つの出力パルスが、順に、生成出来るシフトレジスタユニットに関するものである。

図１は、公知のシフトレジスタユニット１０を示す図である。公知の信号駆動回路（図示しない）は、LCDパネルを駆動するパルスを順に生成する複数のシフトレジスタユニット１０からなる。図２は、図１の公知のシフトレジスタユニット１０の入力パルス（STB、CLK、及び、［CLK］）のタイミングチャートである。しかし、公知のシフトレジスタユニット１０において、クロックパルスCLK、及び、［CLK］）の負荷サイクルは、入力パルスSTBの負荷サイクル中に、完成されなければならない。更に、クロックパルスCLK、及び、［CLK］の制御のために、クロックインバータCINV４、及び、CINV５は、繰り返し転換され、よって、過剰な電力を消耗する。この他、公知のシフトレジスタユニットは、必要とされる素子数が多く、大きいチップ領域が必要である。

本発明は、電力消耗を減少させ、素子数を減少させて、必要なチップ領域を減少させるシフトレジスタユニットを提供することを目的とする。更に、二つの出力パルスが、順に、生成出来るシフトレジスタユニットを提供することを目的とする。

本発明のシフトレジスタユニットにおいて、第一ユニットは、スタートパルスとクロック信号を受信して、第一期間で、第一出力パルスを出力する。第二ユニットは、第一出力パルスとクロック信号の反転信号を受信して、第二期間で、第二出力パルスを出力する。

本発明のシフトレジスタユニットにおいて、第一クロックインバータは、第一期間、スタートパルスとクロック信号に従って、第一インバータにより、第一出力パルスを出力し、第二クロックは、第二期間、第一出力パルスとクロック信号の反転信号に従って、第二インバータにより、第二出力パルスを出力する。

本発明により、公知技術の問題を解決し、電力消耗を減少させ、素子数を減少させて、必要なチップ領域を減少させることができる。

以下、実施例に基づいて本発明を詳細に説明する。

図３は、本発明のシフトレジスタユニットを示す図である。図３において、シフトレジスタユニット２００は、第一ユニット１０と第二ユニット２０とからなる。第一ユニット１０は、スタートパルスSTBとクロック信号CLKを受信し、第一期間で、第一出力パルスQ１を出力する。第二ユニット２０は、第一出力パルスQ１とクロック信号の反転信号［CLK］を受信し、第二期間で、第二出力パルスQ２を出力する。

図３で示されるように、第一ユニット１０は、NORゲートNOR１、二つのクロックインバータCINV１とCINV２、及び、三つのインバータINV１とINV２、INV３からなる。

NORゲートNOR１は、スタートパルスSTBに結合された第一入力端と、インバータINV２の出力端に結合された第二入力端と、からなる。第一クロックインバータCINV１は、クロック信号CLKに結合された入力端と、NORゲートNOR１の出力端に結合された第一制御端CP１と、インバータINV１の出力端に結合された第二制御端CN１と、ノードND１に結合された出力端と、からなる。インバータINV１は、NORゲートNOR１の出力端に結合された入力端と、クロックインバータCINV１の第一制御端CP１と、クロックインバータCINV２の第二制御端CP２と、クロックインバータCINV１の第二制御端CN１と、クロックインバータCINV１の第二制御端CN１とクロックインバータCINV２の第一制御端CP２に結合された出力端と、からなる。クロックインバータCINV２は、インバータINV２の出力端に結合された入力端と、インバータINV１の出力端に結合された第一制御端CP２と、NORゲートNOR１の出力端に結合された第二制御端CN２と、ノードND１に結合された出力端と、からなる。インバータINV２は、ノードND１に結合された入力端と、クロックインバータCINV２の入力端とNORゲートNOR１の第二入力端に結合された出力端と、からなる。インバータINV３は、クロック信号CLKを受信し、クロック信号CLKの反転信号［CLK］を出力する入力端を有する。

第二ユニット２０は、NORゲートNOR２、クロックインバータCINV３、二つのインバータINV４、INV５、からなる。NORゲートNOR２は、NORゲートNOR１の第二入力端とインバータINV２の出力端に結合された第一入力端と、インバータINV５の出力端に結合された第二入力端と、インバータINV４の入力端とクロックインバータCINV３の第一制御端CP３に結合された出力端と、からなる。クロックインバータCINV３は、クロック信号CLKの反転信号［CLK］に結合された入力端と、NORゲートNOR２の出力端とインバータINV４の入力端に結合された第一制御端と、インバータINV４の出力端に結合された第二制御端と、インバータINV５に結合された出力端と、からなる。インバータINV５は、クロックインバータCINV３の出力端に結合された入力端と、NORゲートNOR２の第二入力端に結合された出力端と、からなる。

図４は、本発明のもう一つのシフトレジスタユニット２００を示す図である。図４で示されるように、クロックインバータCINV１は、二つのPMOSトランジスタP１とP２、二つのNMOSトランジスタN１とN２からなる。クロックインバータCINV２は、二つのPMOSトランジスタP３とP４、二つのNMOSトランジスタN３、N４からなり、クロックインバータCINV３は、二つのPMOSトランジスタP５とP６、二つのNMOSトランジスタN５とN６からなる。クロックインバータCINV１において、PMOSトランジスタP１は、第一電圧VDDに結合された第一端と、NORゲートNOR１の出力端とインバータINV１の入力端に結合された制御端と、第二端と、からなる。PMOSトランジスタP２は、PMOSトランジスタP１の第二端に結合された第一端と、クロック信号CLKに結合された制御端と、ノードND１に結合された第二端と、からなる。NMOSトランジスタN１は、ノードND１に結合された第一端と、PMOSトランジスタP２の制御端に結合された制御端と、第二端と、からなる。NOMSトランジスタN２は、NMOSトランジスタN１の第二端に結合された第一端と、インバータINV１の出力端に結合された制御端と、第二電圧VSSに結合された第二端と、からなる。

更に、クロックインバータCINV２において、PMOSトランジスタP３は、第一電圧VDDに結合された第一端と、インバータINV１の出力端に結合された制御端と、第二端と、からなる。PMOSトランジスタP４は、PMOSトランジスタP３の第二端に結合された第一端と、インバータINV２の出力端に結合された制御端と、ノードND１に結合された第二端と、からなる。NMOSトランジスタN３は、ノードND１に結合された第一端と、PMOSトランジスタP４の制御端に結合された制御端と、第二端と、からなる。NMOSトランジスタN４は、NMOSトランジスタN３の第二端に結合された第一端と、NORゲートNOR１の出力端に結合された制御端と、第二電圧VSSに結合された第二端と、からなる。

更に、クロックインバータCINV３において、PMOSトランジスタP５は、第一電圧VDDに結合された第一端と、NORゲートNOR２の出力端に結合された制御端と、第二端と、からなる。PMOSトランジスタP６は、PMOSトランジスタP５の第二端に結合された第一端と、クロック信号CLKの反転信号［CLK］に結合された制御端と、インバータINV５の入力端に結合された第二端と、からなる。NMOSトランジスタN５は、インバータINV５の入力端に結合された第一端と、PMOSトランジスタP６の制御端に結合された制御端と、第二端と、からなる。NMOSトランジスタN６は、NMOSトランジスタN５の第二端に結合された第一端と、インバータINV４の出力端に結合された制御端と、第二電圧VSSに結合された第二端と、からなる。

図５は、上述の具体例によるシフトレジスタユニットの操作信号を示す図である。シフトレジスタユニット２００'の操作がここで示され、図４と図５を参照する。

まず、第一ユニット１０の出力パルスQ１とスタートパルスSTBがロジック「０」なので、MOSトランジスタP１、P５、N２、及び、N６がオフになり、MOSトランジスタP３とN４はオンになる。クロックインバータCINV１はオフで、クロックインバータCINV２とインバータINV２は、ロジック「０」の出力パルスをラッチし、クロックインバータCINV３はオフになり、出力パルスQ２は、ロジック「０」で維持される。

ｔｓ時、スタートパルスSTBは、NORゲートNOR１の第一入力端に出力され、MOSトランジスタP１とP２はオンになり、MOSトランジスタP３とP４はオフになる。クロックインバータCINV１はオンになり、クロックインバータCINV２はオフになる。

第一期間T１において、第一レベルのクロック信号CLK、例えば、ロジック「１」が、クロックインバータCINV１に入力され、ロジック「０」の第一信号に転換され、インバータINV２に出力される。インバータINV２は、その後、ロジック「１」の第一出力パルスQ１を出力する。この時、クロック信号CLKの反転信号［CLK］のために、クロックインバータCINV３はオンになり、インバータINV５の出力端はロジック「０」で維持される。

第二期間T２において、クロック信号CLKは、ロジック「０」に変化し、クロック信号CLKの反転信号［CLK］はロジック「１」に変化する。この時、インバータINV２の出力端はロジック「０」に変化し、クロックインバータCINV１がオフになり、よって、出力パルスQ１は、次の第一期間まで、ロジック「０」で維持される。また、ロジック「１」の反転信号［CLK］は、クロックインバータCINV３に入力され、ロジック「０」の第二信号に転換され、インバータINV５に出力する。インバータINV５は、その後、ロジック「１」の第二出力パルスQ２を出力する。更に、反転信号［CLK］は、再び、ロジック「０」に変化する時、クロックインバータCINV３はオフなので、よって、出力パルスQ２は、次の第二期間まで、ロジック「０」で維持される。

図５で示されるように、クロック信号CLKの負荷サイクルTCは、スタートパルスSTBの負荷サイクルTS内で完成するように要求されない。よって、本発明のシフトレジスタユニットの操作は、好ましい許容範囲を有する。更に、図１の公知のシフトレジスタは、二つのクロックインバータ、三つのインバータ、二つのトランスミッションゲート、二つのMOSトランジスタ、NORゲート、及び、NANDゲートを必要とし、ディスプレイ素子を駆動する一つの出力パルスを生成する。一方、シフトレジスタユニット２００は、三つのクロックインバータ、五つのインバータ、二つのNORゲートのみで、順に、二つの出力パルスを生成する。本発明のシフトレジスタユニット、例えば、シフトレジスタ２００は、幾つかのトランジスタと僅かなチップ領域だけでよい。

図６は、本発明の信号駆動回路３００を示す図である。図６で示されるように、信号駆動回路３００は、直列された複数のシフトレジスタユニットSR１〜SRNからなり、各シフトレジスタユニットは、図３、或いは、図４と同様である。直列されたシフトレジスタユニットSR１〜SRNは、信号（Q１、Q２、Q３、、、Q２N−１、及び、Q２N）を順に出力する。現在のステージのシフトレジスタユニット中の第一ユニットのスタートパルスは、事前のステージシフトレジスタユニット中の第二出力パルスである。現在のステージのシフトレジスタユニットは、所定時間の遅延後、順に、第一、及び、第二出力パルスを出力し、第二出力パルスは、次のステージのシフトレジスタユニットに入力される。よって、シフトレジスタ回路は、LCDパネルを駆動する複数のパルスを出力する。図７は、信号駆動回路３００の操作信号を示す図である。

図８で示されるように、ディスプレイシステム４００において、ディスプレイ素子４１０、例えば、LCD素子は、動作可能なように、上述の信号駆動回路３００に結合される。信号駆動回路３００は、順に、複数のパルスを出力し、ディスプレイ素子４１０を駆動する。本発明において、ディスプレイ素子４１０は、プラズマディスプレイ素子、有機発光ディスプレイ素子、或いは、冷陰極管ディスプレイ素子である。

本発明では好ましい実施例を前述の通り開示したが、これらは決して本発明を限定するものではなく、当該技術を熟知する者なら誰でも、本発明の精神と領域を脱しない範囲内で各種の変動や潤色を加えることができ、従って本発明の保護範囲は、特許請求の範囲で指定した内容を基準とする。

公知のシフトレジスタユニットを示す図である。 図１の公知のシフトレジスタユニットの操作信号を示す図である。 本発明のシフトレジスタユニットを示す図である。 本発明のもう一つのシフトレジスタユニットを示す図である。 本発明のシフトレジスタユニットの操作信号を示す図である。 本発明の信号駆動回路を示す図である。 図６の信号駆動回路の操作信号を示す図である。 本発明の信号駆動回路を有するディスプレイシステムを示す図である。

符号の説明

１０ シフトレジスタユニット
ＳＴＢ パルス
ＣＬＫ パルス
［ＣＬＫ］ パルス
ＣＩＮＶ４ クロックインバータ
ＣＩＮＶ５ クロックインバータ
ＴＳ 負荷サイクル
ＴＣ 付加サイクル
４００ ディスプレイシステム
４１０ ディスプレイ素子
３００ 上述の信号駆動回路
２００ シフトレジスタユニット
ＳＲ１ シフトレジスタユニット
ＳＲＮ シフトレジスタユニット
１０ 第一ユニット
２０ 第二ユニット
ＩＮＶ１ インバータ
ＩＮＶ２ インバータ
ＩＮＶ３ インバータ
ＩＮＶ４ インバータ
ＩＮＶ５ インバータ
ＣＩＮＶ１ クロックインバータ
ＣＩＮＶ２ クロックインバータ
ＣＩＮＶ３ クロックインバータ
ＣＬＫ クロックパルス
ＳＴＢ スタートパルス
［ＣＬＫ］ クロック信号の反転信号
ＮＯＲ１ ＮＯＲゲート
ＮＯＲ２ ＮＯＲゲート
ＣＰ１ 第一制御端
ＣＰ２ 第一制御端
ＣＰ３ 第一制御端
ＣＮ１ 第二制御端
ＣＮ２ 第二制御端
ＮＤ１ ノード
ＮＤ２ ノード
Ｑ１ 出力パルス
Ｑ２ 出力パルス
Ｑ３ 出力パルス
Ｑ４ 出力パルス
Ｑ２Ｎ−１ 出力パルス
Ｑ２Ｎ 出力パルス
ＶＤＤ 第一電圧
ＶＳＳ 第二電圧
Ｐ１ トランジスタ
Ｐ２ トランジスタ
Ｐ３ トランジスタ
Ｐ４ トランジスタ
Ｐ５ トランジスタ
Ｐ６ トランジスタ
ＴＳ 負荷サイクル
ＴＣ 負荷サイクル
Ｔ１ 第一周期
Ｔ２ 第二周期

Claims (10)

1. シフトレジスタユニットであって、
   第一入力端と第二入力端を有し、それぞれ、スタートパルスとクロック信号に結合され、第一期間で、第一出力パルスを出力する第一ユニットと、
   第一入力端と第二入力端を有し、それぞれ、前記第一出力パルスと前記クロック信号の反転信号に結合され、第二期間で、第二出力パルスを出力する第二ユニットと、
   からなることを特徴とするシフトレジスタユニット。
2. 前記第一ユニットは、
   前記クロック信号に結合され、前記第一期間で、第一信号を出力する入力端からなる第一クロックインバータと、
   前記第一出力パルスに結合され、前記第二期間で、第二信号を出力する入力端からなる第二クロックインバータと、
   前記第一クロック信号に結合され、前記第一期間で、前記第一信号を、前記第一出力パルスに転換する第一インバータと、
   からなることを特徴とする請求項１に記載のシフトレジスタユニット。
3. 前記第二ユニットは、
   前記クロック信号の前記反転信号に結合され、前記第二期間でオンになって、第三信号を出力する第三クロックインバータと、
   前記第三クロックインバータに結合され、前記第二期間で、前記第三信号を前記第二出力パルスに転換する第二インバータと、
   からなることを特徴とする請求項２に記載のシフトレジスタユニット。
4. 前記第一ユニットは、更に、
   前記スタートパルスに結合された第一入力端と、前記第一インバータの前記出力端に結合された第二入力端と、からなる第一NORゲートと、
   前記第一NORゲートの前記出力端に結合された入力端からなる第三インバータと、
   からなることを特徴とする請求項３に記載のシフトレジスタユニット。
5. 前記第一クロックインバータは、更に、
   前記第一NORゲートの前記出力端に結合された第一制御端と、前記第三インバータの前記出力端に結合された第二制御端と、
   からなり、前記第二クロックインバータは、更に、
   前記第三インバータの前記出力端に結合された第一制御端と、前記第一NORゲートの前記出力端に結合された第二制御端と、
   からなることを特徴とする請求項４に記載のシフトレジスタユニット。
6. 前記第二ユニットは、更に、
   前記第一インバータの前記出力端に結合された第一入力端と、前記第二インバータの前記出力端に結合された第二入力端と、出力端と、からなる第二NORゲートと、
   前記第二NORゲートの前記出力端に結合された入力端と、出力端と、からなる第四インバータと、
   からなることを特徴とする請求項３に記載のシフトレジスタユニット。
7. 前記第三クロックインバータは、更に、前記NORゲートの前記出力端に結合された第一制御端と、前記第四インバータの前記出力端に結合された第二制御端と、からなることを特徴とする請求項６に記載のシフトレジスタユニット。
8. 信号駆動回路であって、
   前記請求項１のN個のシフトレジスタユニットからなり、直列に接続され、２N個の出力パルスを順に生成し、N個のシフトレジスタユニット中のM個のシフトレジスタユニットの前記第二出力パルスは、M＋１個のシフトレジスタユニットの前記第一ユニットに入力され、且つ、N≧Mであることを特徴とする信号駆動回路。
9. ディスプレイシステムであって、
   請求項８の信号駆動回路と、
   前記信号駆動回路に結合され、前記信号駆動回路から、前記出力パルスにより駆動されるディスプレイ素子と、
   からなることを特徴とするディスプレイシステム。
10. 前記ディスプレイ素子は、液晶ディスプレイ素子、プラズマディスプレイ素子、有機発光ディスプレイ素子、或いは、冷陰極管ディスプレイ素子であることを特徴とする請求項９に記載のディスプレイシステム。
    
    
    

Images