JP2006237618A - 静電放電回路 - Google Patents
静電放電回路 Download PDFInfo
- Publication number
- JP2006237618A JP2006237618A JP2006049150A JP2006049150A JP2006237618A JP 2006237618 A JP2006237618 A JP 2006237618A JP 2006049150 A JP2006049150 A JP 2006049150A JP 2006049150 A JP2006049150 A JP 2006049150A JP 2006237618 A JP2006237618 A JP 2006237618A
- Authority
- JP
- Japan
- Prior art keywords
- discharge circuit
- electrostatic discharge
- pull
- power
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000003068 static effect Effects 0.000 title claims abstract 5
- 238000000034 method Methods 0.000 claims description 7
- 230000015556 catabolic process Effects 0.000 abstract description 9
- 238000004321 preservation Methods 0.000 abstract 2
- 238000010586 diagram Methods 0.000 description 27
- 102100036285 25-hydroxyvitamin D-1 alpha hydroxylase, mitochondrial Human genes 0.000 description 23
- 101000875403 Homo sapiens 25-hydroxyvitamin D-1 alpha hydroxylase, mitochondrial Proteins 0.000 description 23
- 230000005540 biological transmission Effects 0.000 description 20
- 230000003071 parasitic effect Effects 0.000 description 5
- 239000000758 substrate Substances 0.000 description 4
- 239000010408 film Substances 0.000 description 3
- 230000002159 abnormal effect Effects 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 230000005693 optoelectronics Effects 0.000 description 1
- 230000035484 reaction time Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 230000001960 triggered effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
- H01L27/0266—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Integrated Circuits (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
【解決手段】少なくとも三つの端子の間に連結され、少なくとも一つの静電放電回路素子は、フローティング状態のボディーを含む少なくとも一つの回路素子をさらに含む。これにより、第1のブレークダウン電圧を低めてESD保護特性を向上させうる。
【選択図】図1
Description
(ケース2)VSS1がレファレンス電圧であるとき、VDDパッドに負のESDが印加される場合
(ケース3)VSS1がレファレンス電圧であるとき、I/Oパッドに正のESDが印加される場合
(ケース4)VSS2がレファレンス電圧であるとき、I/Oパッドに負のESDが印加される場合
10:プルアップ装置
20:プルダウン装置
30:パワークランプ
40:伝達回路
Claims (31)
- 少なくとも三つの端子の間に連結された静電放電回路において、
少なくとも一つの静電放電回路素子は、フローティング状態のボディーを含む少なくとも一つの回路素子をさらに含むことを特徴とする静電放電回路。 - 少なくとも三つの端子は、少なくとも一つのパワー端と少なくとも一つの接地端とを含むことを特徴とする請求項1に記載の静電放電回路。
- 前記少なくとも一つの静電放電回路素子は、少なくとも一つのパワークランプを含むことを特徴とする請求項2に記載の静電放電回路。
- 前記少なくとも一つのパワークランプは、少なくとも一つのパワー端のうち一つと少なくとも一つの接地端のうち二つ以上の間に連結されたパワークランプを含むことを特徴とする請求項3に記載の静電放電回路。
- 前記少なくとも一つのパワークランプは、少なくとも一つのパワー端のうち一つと少なくとも一つの接地端のうち二つ以上の間に連結された多数のパワークランプを含むことを特徴とする請求項3に記載の静電放電回路。
- 前記多数のパワークランプのうち各パワークランプは、少なくとも一つのパワー端のうち同一な一つと少なくとも一つの接地端のうち同一な二つ以上の間に連結された多数のパワークランプを含むことを特徴とする請求項5に記載の静電放電回路。
- 前記多数のパワークランプのうち各パワークランプは、少なくとも一つのパワー端のうち同一な一つと少なくとも一つの接地端のうち二つ以上のうち一つの間に連結されたパワークランプを含むことを特徴とする請求項5に記載の静電放電回路。
- 前記少なくとも一つのパワークランプは、少なくとも一つのパワー端のうち二つ以上と少なくとも一つの接地端のうち一つと連結されたパワークランプを含むことを特徴とする請求項3に記載の静電放電回路。
- 前記少なくとも一つのパワークランプは、少なくとも一つのパワー端のうち二つ以上と少なくとも一つの接地端のうち一つと連結された多数のパワークランプを含むことを特徴とする請求項3に記載の静電放電回路。
- 前記多数のパワークランプのうち各パワークランプは、少なくとも一つの接地端のうち同一な一つと少なくとも一つのパワー端のうち同一な二つ以上の間に連結されたことを特徴とする請求項9に記載の静電放電回路。
- 前記多数のパワークランプのうち各パワークランプは、少なくとも一つの接地端のうち同一な一つと少なくとも一つのパワー端のうち二つ以上のうち一つの間に連結されたを特徴とする請求項9に記載の静電放電回路。
- 前記少なくとも三つの端子は、少なくとも一つの接地端と少なくとも一つの入出力端子とを含むことを特徴とする請求項1に記載の静電放電回路。
- 前記少なくとも一つの静電放電回路素子は、少なくとも一つのプルダウン素子を含むことを特徴とする請求項12に記載の静電放電回路。
- 前記少なくとも一つのプルダウン回路は、少なくとも一つの入出力端子のうち一つと前記少なくとも一つの接地端のうち二つ以上の間に連結されたことを特徴とする請求項13に記載の静電放電回路。
- 前記静電放電回路は、少なくとも一つのパワー端のうち一つと少なくとも一つの入出力端のうち一つの間に連結されたプルアップ回路をさらに含むことを特徴とする請求項14に記載の静電放電回路。
- 前記少なくとも一つのプルダウン回路は、多数の入出力端子と少なくとも一つの接地端のうち二つ以上と連結された多数のプルダウン回路を含むことを特徴とする請求項13に記載の静電放電回路。
- 前記多数のプルダウン回路のうち各プルダウン回路は、多数の入出力端子のうち他の一つと前記少なくとも一つの接地端のうち同一な二つ以上の間に連結されたことを特徴とする請求項16に記載の静電放電回路。
- 前記多数のプルダウン回路のうち各プルダウン回路は、前記多数の入出力端子のうち他の一つと少なくとも一つの接地端のうち二つ以上のうち一つの間に連結されたことを特徴とする請求項16に記載の静電放電回路。
- 少なくとも一つの電源端のうち一つと多数の入出力端の間に連結された多数のプルアップ回路をさらに含むことを特徴とする請求項16に記載の静電放電回路。
- 前記少なくとも三つの端子は、少なくとも一つの電源端と少なくとも一つの入出力端とを含むことを特徴とする請求項1に記載の静電放電回路。
- 少なくとも一つの静電放電回路素子は、少なくとも一つのプルアップ回路を含むことを特徴とする請求項20に記載の静電放電回路。
- 前記少なくとも一つのプルアップ回路は、前記少なくとも一つの入出力端子と前記少なくとも一つの電源端のうち二つ以上と連結されたプルアップ回路を含むことを特徴とする請求項21に記載の静電放電回路。
- 前記静電放電回路は、少なくとも一つの入出力端のうち一つと少なくとも一つの接地端のうち一つと連結されたプルダウン回路をさらに含むことを特徴とする請求項22に記載の静電放電回路。
- 前記少なくとも一つのプルアップ回路は、多数の入出力端と前記少なくとも一つの電源供給端のうち二つ以上と連結された多数のプルアップ回路を含むことを特徴とする請求項21に記載の静電放電回路。
- 前記多数のプルアップ回路のうち各プルアップ回路は、前記多数の入出力端子のうち他の一つと前記少なくとも一つの電源端のうち同一な二つ以上の間に連結されたこと特徴とする請求項24に記載の静電放電回路。
- 前記多数のプルアップ回路のうち各プルアップ回路は、前記多数の入出力端のうち他の一つと前記少なくとも一つの電源端のうち二つ以上のうち一つの間に連結されたことを特徴とする請求項24に記載の静電放電回路。
- 前記静電放電回路は、多数の入出力端と少なくとも一つの接地端の間に連結された多数のプルダウン回路を含むことを特徴とする請求項24に記載の静電放電回路。
- 少なくとも三つの端子は、少なくとも一つの電源端と、少なくとも一つの接地端と、少なくとも一つの入出力端と、を含むことを特徴とする請求項1に記載の静電放電回路。
- 少なくとも一つの静電放電回路素子は、少なくとも一つのプルダウン回路と少なくとも一つのプルアップ素子とを含むことを特徴とする請求項28に記載の静電放電回路。
- 前記少なくとも一つのプルダウン回路は、少なくとも一つの入出力端と少なくとも一つの接地端のうち二つ以上の間に連結されたプルダウン回路を含み、前記少なくとも一つのプルアップ回路は、少なくとも一つの入出力端子のうち一つと前記少なくとも一つの電源端のうち二つ以上の間に連結されたプルアップ回路を含むことを特徴とする請求項29に記載の静電放電回路。
- 前記少なくとも一つのプルダウン回路は、多数の入出力端子と前記少なくとも一つの接地端のうち二つ以上の間に連結された多数のプルダウン回路を含み、前記少なくとも一つのプルアップ回路は、前記多数の入出力端子と前記少なくとも一つの電源端のうち二つ以上の間に連結された多数のプルアップ回路を含むことを特徴とする請求項29に記載の静電放電回路。
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2005-0015543 | 2005-02-24 | ||
KR1020050015543A KR100725361B1 (ko) | 2005-02-24 | 2005-02-24 | 이에스디 보호 소자 및 파워 클램프를 구비하는 멀티 파워블록형 집적 회로 장치 |
US11/226,193 US7907373B2 (en) | 2005-02-24 | 2005-09-15 | Electrostatic discharge circuit |
US11/226,193 | 2005-09-15 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006237618A true JP2006237618A (ja) | 2006-09-07 |
JP5587529B2 JP5587529B2 (ja) | 2014-09-10 |
Family
ID=37044848
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006049150A Expired - Fee Related JP5587529B2 (ja) | 2005-02-24 | 2006-02-24 | 静電放電回路 |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP5587529B2 (ja) |
NL (1) | NL1031205C2 (ja) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04359561A (ja) * | 1991-06-06 | 1992-12-11 | Nec Corp | Cmos集積回路 |
JPH06104721A (ja) * | 1992-09-18 | 1994-04-15 | Toshiba Corp | 半導体集積回路 |
JPH10290519A (ja) * | 1997-04-15 | 1998-10-27 | Hitachi Ltd | 半導体集積回路装置 |
JPH11274319A (ja) * | 1997-12-31 | 1999-10-08 | St Microelectronics Srl | 静電放電保護ネットワ―ク |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6963111B2 (en) * | 2003-06-13 | 2005-11-08 | Texas Instruments Incorporated | Efficient pMOS ESD protection circuit |
-
2006
- 2006-02-21 NL NL1031205A patent/NL1031205C2/nl not_active IP Right Cessation
- 2006-02-24 JP JP2006049150A patent/JP5587529B2/ja not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04359561A (ja) * | 1991-06-06 | 1992-12-11 | Nec Corp | Cmos集積回路 |
JPH06104721A (ja) * | 1992-09-18 | 1994-04-15 | Toshiba Corp | 半導体集積回路 |
JPH10290519A (ja) * | 1997-04-15 | 1998-10-27 | Hitachi Ltd | 半導体集積回路装置 |
JPH11274319A (ja) * | 1997-12-31 | 1999-10-08 | St Microelectronics Srl | 静電放電保護ネットワ―ク |
Also Published As
Publication number | Publication date |
---|---|
NL1031205C2 (nl) | 2008-02-12 |
NL1031205A1 (nl) | 2006-08-25 |
JP5587529B2 (ja) | 2014-09-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7907373B2 (en) | Electrostatic discharge circuit | |
US6576958B2 (en) | ESD protection networks with NMOS-bound or PMOS-bound diode structures in a shallow-trench-isolation (STI) CMOS process | |
US8049250B2 (en) | Circuit and method for power clamp triggered dual SCR ESD protection | |
US5615073A (en) | Electrostatic discharge protection apparatus | |
US6665160B2 (en) | Voltage control component for ESD protection and its relevant circuitry | |
US6465848B2 (en) | Low-voltage-triggered electrostatic discharge protection device and relevant circuitry | |
US7304827B2 (en) | ESD protection circuits for mixed-voltage buffers | |
KR100724335B1 (ko) | 정전기 보호 회로용 실리콘 정류 제어기 및 그 구조체 | |
US7420789B2 (en) | ESD protection system for multi-power domain circuitry | |
US20030076636A1 (en) | On-chip ESD protection circuit with a substrate-triggered SCR device | |
US20070195472A1 (en) | Electrostatic discharge protection circuit protecting thin gate insulation layers in a semiconductor device | |
JP2006013417A (ja) | 分離電源esd防止回路とその集積回路 | |
US6963111B2 (en) | Efficient pMOS ESD protection circuit | |
KR100781537B1 (ko) | 정전기 방전 보호 반도체 소자 및 이를 포함하는 반도체집적 회로 | |
US6933567B2 (en) | Substrate pump ESD protection for silicon-on-insulator technologies | |
US6826026B2 (en) | Output buffer and I/O protection circuit for CMOS technology | |
US7417837B2 (en) | ESD protection system for multi-power domain circuitry | |
TW548823B (en) | ESD protection device coupled between a first high power line and a second high power line | |
US6323523B1 (en) | N-type structure for n-type pull-up and down I/O protection circuit | |
US6833568B2 (en) | Geometry-controllable design blocks of MOS transistors for improved ESD protection | |
US20080198517A1 (en) | Electrostatic discharge protection circuit having a reduced size and enhanced discharge | |
US7911751B2 (en) | Electrostatic discharge device with metal option ensuring a pin capacitance | |
JP2006019671A (ja) | 静電放電防護装置 | |
JP5587529B2 (ja) | 静電放電回路 | |
JP5085139B2 (ja) | 静電気保護機能を有するバッファ回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20081225 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120321 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120619 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120710 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121023 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130117 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20130402 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130801 |
|
A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20130808 |
|
A912 | Removal of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20131018 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140527 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140724 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5587529 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |