JP2006237229A - 電荷結合装置 - Google Patents

Abstract

【課題】 ２相駆動と３相駆動とを切り換え可能なＣＣＤシフトレジスタにおいて、クロック信号線間のクロストークにより、転送効率の劣化が生じ得る。
【解決手段】 チャネル領域１０に沿って周期的に配列された転送電極１２-1〜１２-6にそれぞれクロック信号線ＰＨ１〜ＰＨ６からクロック信号を印加する。３相駆動時に同相のクロック信号を供給されるクロック信号線ＰＨ１及びＰＨ４、ＰＨ２及びＰＨ５、ＰＨ３及びＰＨ６を互いに隣接して配置する。さらに、２相駆動時に同相のクロック信号を供給される偶数番のクロック信号線のうち一対、例えば、ＰＨ４及びＰＨ２を互いに隣接して配置し、同様に２相駆動時に同相のクロック信号を供給される奇数番のクロック信号線のうち一対、例えば、ＰＨ５及びＰＨ３を互いに隣接して配置する。
【選択図】 図１

Description

本発明は、電荷結合装置（Charge Coupled Device：ＣＣＤ）に関し、特に、互いに異なる相数での転送駆動を切り換え実行可能な電荷結合装置に関する。

カメラ機能付き携帯電話、デジタルカメラ等には、数百万画素という高解像度の固体撮像素子が搭載されている。それら機器には、静止画撮影及び動画撮影の両機能を備えるものがある。またそれら機器は、通常、撮像しようとする画像をプレビューする表示部を備えている。

動画撮影やプレビュー動作においては、フレームレートの確保が必要である。しかし、固体撮像素子から画素毎の信号電荷を読み出すための時間や読み出した信号を処理するための時間は固体撮像素子の画素数に応じて増大し、これが、現在の高画素数の固体撮像素子においてフレームレートの確保を困難としている。すなわち、読み出し速度や信号処理速度の向上が図られているものの、現状はまだ十分とはいえない。特に、ＣＣＤイメージセンサは、画素毎の信号電荷を水平シフトレジスタを介してシーケンシャルに読み出すため、水平シフトレジスタを画素数とフレームレートとの積に比例した周波数のクロックで駆動する必要があり、これが転送効率の低下、消費電力の増加、発熱といった問題を生じる。

さて、動画撮影やプレビュー時の画像は、静止画像ほどには解像度は必要とされない。そこで、動画やプレビュー画像の撮影時には、撮像部の複数画素を加算合成して、電荷パケット数を減らし、読み出し速度の短縮向上によるフレームレートの確保が図られている。

例えば、水平シフトレジスタの各ビットにそれぞれ垂直シフトレジスタから読み出された電荷パケットは、静止画撮影時には、そのまま出力部へ水平転送される一方、動画撮影時には、水平シフトレジスタ上で複数の電荷パケットを加算合成した後、出力部へ水平転送されるように構成することができる。

図２は、従来の水平シフトレジスタの構造を示す模式的な平面図である。この水平シフトレジスタは、静止画撮影時には、撮像部から各列毎に読み出された各電荷パケットを２相駆動で出力部へ向けて水平転送し、動画やプレビュー画像の撮影時には、撮像部から読み出された電荷パケットを６相駆動により３画素ずつ加算合成し、加算合成された電荷パケット数を３相駆動で出力部へ向けて水平転送する。

これらの相数の異なる複数の駆動を行うために、水平シフトレジスタは６相のクロック信号で駆動可能に構成され、水平シフトレジスタのチャネル領域に沿って６本のクロック信号線が延在される。

チャネル領域２の上には転送電極４-1〜４-6が電荷転送方向に沿って、この順番で周期的に配列される。また、チャネル領域２の外側には転送電極群にクロックを供給する１セットのクロック信号線６が配置される。２相駆動及び３相駆動、又は６相駆動に対応して、１セットのクロック信号線６は６本のクロック信号線から構成され、これらはチャネル領域２に沿って互いに平行に配置される。

転送電極４-1〜４-6は互いに異なるクロック信号線６にコンタクト８を介して接続される。ここでは、転送電極４-i（ｉ＝１〜６）に接続されるクロック信号線６を記号“ＰＨｉ”で表す。従来の構成では、転送電極４-1〜４-6が順番並ぶのに対応して、クロック信号線ＰＨ１〜ＰＨ６も、例えば、チャネル領域２に近い側から順番に配置される。

６相駆動時には、転送電極４-1〜４-6は順番にオン／オフを切り換えられる。この場合には、クロック信号線ＰＨ１〜ＰＨ６は互いに位相が異なる６相のクロック信号φ１〜φ６を供給される。２相駆動時には、奇数番目の転送電極４同士が同相となり、偶数番目の転送電極４同士が同相となるように駆動される。すなわち、クロック信号線ＰＨ１，ＰＨ３，ＰＨ５が共通のクロック信号φ１'を供給され、クロック信号線ＰＨ２，ＰＨ４，ＰＨ６が共通のクロック信号φ２'を供給される。３相駆動時には、３本毎の転送電極同士が同相となるように駆動される。すなわち、クロック信号線ＰＨ１，ＰＨ４が共通のクロック信号φ１"を供給され、クロック信号線ＰＨ２，ＰＨ５が共通のクロック信号φ２"を供給され、またクロック信号線ＰＨ３，ＰＨ６が共通のクロック信号φ３"を供給される。

クロック信号線ＰＨ１〜ＰＨ６は隣接して平行に配置されており、それら相互間の容量結合によりクロストークが生じやすい。このクロック信号線間のクロストークはＣＣＤシフトレジスタの転送効率の低下を生じ得るという問題があった。特に、クロストークの影響は、隣接するクロック信号線間にて大きくなる。そのため、隣接する転送電極に対応するクロック信号線が隣接して配置される図２の構成では、それら転送電極間での電荷パケットの移送動作に際してクロストークの影響を受けやすい。そして、その場合のクロストークは隣接する転送電極間のフリンジ電界を弱めるように作用し、転送効率の低下を生じ得る。

本発明は上記問題点を解決するためになされたものであり、クロック信号線間のクロストークによる転送効率の低下が抑制されたＣＣＤシフトレジスタを提供することを目的とする。

本発明に係る電荷結合装置は、半導体基板に形成され、チャネルに沿って配列された複数の転送電極にｍ相クロック及びｍ’相クロック（ｍ及びｍ’はｍ≠ｍ’なる２以上の自然数である）を択一的に印加するｎ本のクロック信号線（ｎはｍとｍ’との公倍数である）を備え、ｍ相駆動及びｍ’相駆動を切り換え可能なものであって、前記ｎ本のクロック信号線が、それぞれ前記ｍ相駆動時に互いに同相のクロックを供給されるｎ／ｍ本ずつのグループ内で互いに隣接して配置され、かつ、前記グループ同士の隣接部には、前記ｍ’相駆動時に互いに同相のクロックを供給される一対の前記クロック信号線が互いに隣接して配置される。

本発明によれば、ｍ相駆動時に同相となるｎ／ｍ本のクロック信号線が隣接配置され、このクロック信号線のグループ内でのクロストークが回避される。ｍ’相駆動時には、２つの当該グループ同士の隣接部にて互いに隣接する２本のクロック信号線が同相となり、それらの間のクロストークが抑制される。

他の本発明に係る電荷結合装置においては、前記ｎがｍとｍ’との最小公倍数であり、前記ｍが奇数であり、前記ｍ’が２である。

本発明によれば、ｍ相駆動時の同相となるクロック信号線のグループはそれぞれ２本のクロック信号線から構成される。ｍ’相駆動時には、これら２本のクロック信号線は互いに異なる位相となるが、その一方でそれぞれ反対側に隣接する他のグループのクロック信号線と同相となるので、これによりクロストークが軽減される。

本発明の好適な態様は、半導体基板に形成され、チャネルに沿って配列された複数の転送電極に２相クロック及び３相クロックを択一的に印加する６本のクロック信号線を備え、２相駆動及び３相駆動を切り換え可能な電荷結合装置であって、前記クロック信号線のうち第ｉクロック信号線（ｉは６以下の自然数である）が、前記チャネルに沿った順番が（６μ＋ｉ）番目（μは０以上の整数である）の前記転送電極に接続され、第ｊクロック信号線及び第（ｊ＋３）クロック信号線（ｊ＝１，２，３）が、互いに隣接して配置され、第２ｋクロック信号線（ｋ＝１，２，３）のうち一対は、互いに隣接して配置され、第（２ｋ−１）クロック信号線のうち一対が、互いに隣接して配置されるものである。

別の本発明に係る電荷結合装置は、半導体基板に形成され、チャネルに沿って配列された複数の転送電極にｍ相クロック及びｎ相クロック（ｍは２以上の自然数であり、ｎはｍの倍数である）を択一的に印加するｎ本のクロック信号線を備え、ｍ相駆動及びｎ相駆動を切り換え可能なものであって、前記ｎ本のクロック信号線が、前記ｍ相駆動時に互いに同相のクロックを供給されるｎ／ｍ本ずつを隣接して配置されるものである。

本発明によれば、ｍ相駆動時に同相となるｎ／ｍ本のクロック信号線が隣接配置され、このクロック信号線のグループ内でのクロストークが回避される。

本発明の好適な態様は、半導体基板に形成され、チャネルに沿って配列された複数の転送電極に３相クロック及び６相クロックを択一的に印加する６本のクロック信号線を備え、３相駆動及び６相駆動を切り換え可能な電荷結合装置であって、前記クロック信号線のうち第ｉクロック信号線（ｉは６以下の自然数である）が、前記チャネルに沿った順番が（６μ＋ｉ）番目（μは０以上の整数である）の前記転送電極に接続され、第ｊクロック信号線及び第（ｊ＋３）クロック信号線（ｊ＝１，２，３）が、互いに隣接して配置されるものである。

本発明によれば、クロック信号線の配列の仕方により、隣接するクロック信号線間のクロストークが軽減され、転送効率の低下が抑制される。

以下、本発明の実施の形態（以下実施形態という）について、図面に基づいて説明する。本発明の実施形態は、ＣＣＤイメージセンサの水平ＣＣＤシフトレジスタである。図１は実施形態に係る水平ＣＣＤシフトレジスタの構造を示す模式的な平面図である。

この水平シフトレジスタは、転送クロックの各相に対応する転送電極の下にチャネル電位が深いストレージ部とチャネル電位が浅いバリア部とが形成された２相駆動可能な構成を有し、静止画撮影時には、電荷パケットは２相駆動で水平転送される。一方、動画撮影時には、例えば、水平３画素分の電荷パケットが加算合成される。この加算合成に際しては、水平シフトレジスタの連続する３ビットを構成する６相分の転送電極が互いに別々のクロック信号で駆動される。すなわち、加算合成時には水平シフトレジスタは６相駆動される。また加算合成後は、６相分の転送電極毎に１つ蓄積された電荷パケットが、連続配置された３相分の転送電極を互いに別々のクロック信号で駆動する３相駆動により水平転送される。

これらの相数の異なる複数の駆動を行うために、水平シフトレジスタは６相のクロック信号で駆動可能に構成され、水平シフトレジスタのチャネル領域に沿って６本のクロック信号線が延在される。

チャネル領域１０の上には転送電極１２-1〜１２-6が電荷転送方向に沿って、この順番で周期的に配列される。各転送電極１２は、ストレージ部とバリア部とを形成するために例えば、第１層のポリシリコンで形成された電極と第２層のポリシリコンで形成された電極との対で構成され得るが、図１では簡略化して示している。

チャネル領域１０の外側には局所酸化膜（ＬＯＣＯＳ）が形成され、その上に転送電極群にクロックを供給する１セットのクロック信号線１４が形成される。２相駆動及び３相駆動、又は６相駆動に対応して、１セットのクロック信号線１４は６本のクロック信号線から構成され、これらはチャネル領域１０に沿って互いに平行に配置される。転送電極１２-1〜１２-6は互いに異なるクロック信号線１４にコンタクト１６を介して接続される。ここでは、転送電極１２-i（ｉ＝１〜６）に接続されるクロック信号線１４を記号“ＰＨｉ”で表す。

クロック信号線ＰＨ１〜ＰＨ６は、３相駆動時に共通のクロック信号を供給される２本ずつが互いに隣り合わせに配置される。例えば、３相駆動時に転送電極１２-1，１２-4にそれぞれクロック信号φ１"を印加するクロック信号線ＰＨ１及びＰＨ４が並んで配置され、転送電極１２-2，１２-5にそれぞれクロック信号φ２"を印加するクロック信号線ＰＨ２及びＰＨ５が並んで配置され、また転送電極１２-3，１２-6にクロック信号φ３"を印加するクロック信号線ＰＨ３及びＰＨ６が並んで配置される。このようにして、隣接配置される３対のクロック信号線が定まる。

さらに、これら３つの対を並べて配置する際に、２つの対が隣接する部分には、２相駆動時に互いに共通のクロック信号を供給されるクロック信号線が並べられる。ちなみに、２相駆動時にはＰＨ１，ＰＨ３，ＰＨ５が互いに同相のクロック信号φ１'を供給され、ＰＨ２，ＰＨ４，ＰＨ６が互いに同相のクロック信号φ２'を供給される。

図１には、ＰＨ１，ＰＨ４からなる３相駆動時の第１の対、ＰＨ２，ＰＨ５からなる第２の対、ＰＨ３，ＰＨ６からなる第３の対をチャネル領域１０に近い位置から順番に配置する例が示されている。チャネル領域１０に最も近いクロック信号線をＰＨ１とすると、その隣にＰＨ４が配置される。第１の対の隣に配置される第２の対のうち、２相駆動時にＰＨ４と同相となるのはＰＨ２であるので、第１の対と第２の対とが隣接する部分には、ＰＨ４とＰＨ２とが対をなして配置される。すなわち、ＰＨ４に隣接してＰＨ２が配置され、その隣にＰＨ５が配置される。同様に、第２の対の隣に配置される第３の対のうち、２相駆動時にＰＨ５と同相となるのはＰＨ３であるので、第２の対と第３の対とが隣接する部分には、ＰＨ５とＰＨ３とが対をなして配置される。すなわち、ＰＨ５に隣接してＰＨ３が配置され、その隣にＰＨ６が配置される。このようにして、チャネル領域１０から近い側から順番に、ＰＨ１，ＰＨ４，ＰＨ２，ＰＨ５，ＰＨ３，ＰＨ６が配置される。

この配置によれば、３相駆動時、２相駆動時のいずれの場合も、各クロック信号線の一方にしか、当該クロック信号線とは異なる位相のクロック信号を供給されるクロック信号線は配置されず、隣接するクロック信号線からのクロストークの影響が軽減される。

なお、６相駆動時には、転送電極１２-1〜１２-6は順番にオン／オフを切り換えられる。この場合には、クロック信号線ＰＨ１〜ＰＨ６は互いに位相が異なる６相のクロック信号φ１〜φ６を供給される。

以上、２相駆動、３相駆動及び６相駆動を切り換えて行う場合に対応した水平シフトレジスタの構成を説明した。水平シフトレジスタが３相駆動及び６相駆動のみを切り換えて行う場合には、３相駆動において同相となる２本のクロック信号線同士を互いに隣接配置するという条件だけが課され、３つの対相互間でのクロック信号線の配置に関する条件は考慮する必要がない。すなわち、ＰＨ１及びＰＨ４の対、ＰＨ２及びＰＨ５の対、ＰＨ３及びＰＨ６の対がそれぞれ隣り合わせに配置されればよく、上述の構成のようにＰＨ４及びＰＨ２やＰＨ５及びＰＨ３を隣り合わせに配置する必要はない。

また、水平シフトレジスタが２相駆動及び６相駆動のみを切り換えて行う場合には、２相駆動において同相となる３本のクロック信号線同士を互いに隣接配置する。

実施形態に係る水平ＣＣＤシフトレジスタの構造を示す模式的な平面図である。 従来の水平シフトレジスタの構造を示す模式的な平面図である。

符号の説明

１０ チャネル領域、１２ 転送電極、１４ クロック信号線、１６ コンタクト。

Claims (5)

1. 半導体基板に形成され、チャネルに沿って配列された複数の転送電極にｍ相クロック及びｍ’相クロック（ｍ及びｍ’はｍ≠ｍ’なる２以上の自然数である）を択一的に印加するｎ本のクロック信号線（ｎはｍとｍ’との公倍数である）を備え、ｍ相駆動及びｍ’相駆動を切り換え可能な電荷結合装置であって、
   前記ｎ本のクロック信号線は、それぞれ前記ｍ相駆動時に互いに同相のクロックを供給されるｎ／ｍ本ずつのグループ内で互いに隣接して配置され、かつ、前記グループ同士の隣接部には、前記ｍ’相駆動時に互いに同相のクロックを供給される一対の前記クロック信号線が互いに隣接して配置されること、
   を特徴とする電荷結合装置。
2. 請求項１に記載の電荷結合装置において、
   前記ｎはｍとｍ’との最小公倍数であり、
   前記ｍは奇数であり、
   前記ｍ’は２であること、
   を特徴とする電荷結合装置。
3. 半導体基板に形成され、チャネルに沿って配列された複数の転送電極に２相クロック及び３相クロックを択一的に印加する６本のクロック信号線を備え、２相駆動及び３相駆動を切り換え可能な電荷結合装置であって、
   前記クロック信号線のうち第ｉクロック信号線（ｉは６以下の自然数である）は、前記チャネルに沿った順番が（６μ＋ｉ）番目（μは０以上の整数である）の前記転送電極に接続され、
   第ｊクロック信号線及び第（ｊ＋３）クロック信号線（ｊ＝１，２，３）は、互いに隣接して配置され、
   第２ｋクロック信号線（ｋ＝１，２，３）のうち一対は、互いに隣接して配置され、
   第（２ｋ−１）クロック信号線のうち一対は、互いに隣接して配置されること、
   を特徴とする電荷結合装置。
4. 半導体基板に形成され、チャネルに沿って配列された複数の転送電極にｍ相クロック及びｎ相クロック（ｍは２以上の自然数であり、ｎはｍの倍数である）を択一的に印加するｎ本のクロック信号線を備え、ｍ相駆動及びｎ相駆動を切り換え可能な電荷結合装置であって、
   前記ｎ本のクロック信号線は、前記ｍ相駆動時に互いに同相のクロックを供給されるｎ／ｍ本ずつを隣接して配置されること、
   を特徴とする電荷結合装置。
5. 半導体基板に形成され、チャネルに沿って配列された複数の転送電極に３相クロック及び６相クロックを択一的に印加する６本のクロック信号線を備え、３相駆動及び６相駆動を切り換え可能な電荷結合装置であって、
   前記クロック信号線のうち第ｉクロック信号線（ｉは６以下の自然数である）は、前記チャネルに沿った順番が（６μ＋ｉ）番目（μは０以上の整数である）の前記転送電極に接続され、
   第ｊクロック信号線及び第（ｊ＋３）クロック信号線（ｊ＝１，２，３）は、互いに隣接して配置されること、
   を特徴とする電荷結合装置。
   

Images