JP2006237164A - 電子機器の製造方法 - Google Patents

Abstract

【課題】フレキシブル基板とベアＩＣを加熱加圧により接続したときのバンプとリードの位置ずれを削減する。
【解決手段】フィルム基板４のポリイミドフィルムに極力熱がかからないように、高速でボンディングする。ヘッド９の下降スピードを高速にし、ボンディング時間を０．５秒以下にする。更に、フィルム基板をセットするステージ１０を高熱伝導率の材質で構成する。
【選択図】図３

Description

本発明は、表示パネルを駆動するためのドライバ、メモリー、コントローラ等のＩＣがフェイスダウン実装された構成の携帯機器等の電子機器に関する。より詳しくは、電子機器に使用されているＩＣの実装方法、ＩＣが実装されるフィルム基板の製造方法、およびこれらを用いて実装された半導体装置を有する電子機器および表示装置に関する。

従来の技術では、例えば表示装置を駆動するためのＩＣをフェイスダウン実装する場合は、Ａｕからなるバンプをメッキで形成したメッキバンプやスタッドバンプをＩＣのパッドに形成し、ポリイミドをベースとしたフィルム基板に異方性導電膜で接着して接続を保持するか、あるいは、銀ペーストをバンプに転写してフィルム基板と接続し、その間にアンダーフィルを充填し接続を保持していた。

また、金属拡散を用いて接続する場合には、ＩＣの半田バンプとフィルム基板の電極を接続し、アンダーフィルを充填する工法と、フィルム基板側の電極にＳｎメッキを行い、ＩＣのＡｕバンプとの間でＡｕ−Ｓｎ共晶結合による接続を行い、アンダーフィルを充填する工法が行われている。

フィルム基板に使われるポリイミドフィルムには、１２．５μｍ、２５μｍ、３８μｍ及び５０μｍのフィルムの厚みがある。ポリイミドフィルムには、ＮｉとＣｒからなるシード層とＣｕをスパッタリングし成膜し、電解銅メッキで４〜８μｍ銅層を形成する。片面配線の場合、３０μｍピッチであれば８μｍのＣｕの厚みの原反を使用し、２０μｍピッチの場合は４〜６μｍのＣｕの厚みの原反を使用した。両面配線であれば、スルーホールを金型やドリルなどで貫通ビアを形成する場合は、両面にＣｕの厚みは４μｍをベースにし、スルーホールメッキを８〜１２μｍ形成し、総厚１２〜１６μｍのＣｕの厚みとなった。そしてパターニングしパターンを形成した。Ｃｕ厚みが１２〜１６μｍの場合は、２０μｍピッチの形成は難しい。レーザーなどで形成するブラインドビアの場合は、穴あけをした片面のみＣｕメッキをすることができるため、反対面は、薄厚のＣｕの厚みが維持でき、ファインパターンを形成することができる。

近年表示パネルを駆動するＩＣには、バンプピッチが３０μｍ、電極数が９００のＩＣが用いられている。通常３０μｍピッチを実装するためには、Ａｕ−Ｓｎ共晶接続が最も適した接続工法である。フィルム基板を作製するために、ベース材となるポリイミドフィルムに銅を密着するためのニッケルなどからなるシード層を３０Åスパッタし、続けて銅を２０００Åスパッタリングする。電極の総厚が約４〜８μｍになるように電解メッキを行う。フォトリソ法を用いてパターニングし、無電解スズメッキにより純スズを約０．１５〜０．２５μｍの厚みで形成する。その後、ソルダーレジストを形成してフィルム基板は完成し、ＩＣを加熱加圧してフェイスダウン接続が完了する。さらに、接続信頼性を確保するためにアンダーフィルを注入し、硬化させる。続いて抵抗やコンデンサを表面実装する場合もある。更に異方性導電膜を用いてこのフィルム基板を表示パネルに接続する。このとき、ポリイミドフィルムには接続の時に加えられる熱により延びが生じ、これによって、表示パネルとフィルム基板の接続端子がずれることがあった。この位置ズレを防ぐために、一括で行っていた熱圧着を分割する方法（例えば、特許文献１参照）や、フィルム基板のピッチをあらかじめ補正する方法（例えば、特許文献２参照）が採られていた。
特開平０５−２４９４７９号公報（第３頁、第１図） 特開２０００−３１２０７０号公報（第４頁、第２図）

ＩＣは年々小型化が進み、３０μｍピッチのＩＣとフィルム基板の実装の量産が開始されている。ＩＣは面積を減らして価格を下げるために、更に微細ピッチの検討が進められている。一方、ストレートバンプを形成する場合、スペースは約８μｍ、バンプの幅は約１２が安定して量産できる限界である。そのため、現在量産可能なＩＣのパッドピッチは２０μｍである。しかし、１０００ピンを超える電極数のＩＣでは、２０μｍピッチのバンプ配置でもフィルム基板との実装位置ズレが発生する。この位置ズレはＩＣとフィルム基板の累積ピッチが合わない現象で、センターの端子でＩＣとフィルム基板を合わせると端部の端子が大きくズレる現象である。その原因の一つは、実装時の熱でフィルム基板が熱変形を起こすためと考えられる。特にＡｕ−Ｓｎ共晶接続では、約４５０℃〜３８０℃に加熱したボンディングヘッドにＩＣを吸着し、石英ガラス製のステージに吸着固定したフィルム基板のパターンと位置合わせして、ボンディングヘッドを３ｍｍ／ｓｅｃで下降しＩＣとフィルム基板を約１〜２秒間、約１０ｋｇ〜２０ｋｇの荷重で加熱加圧し、接続部温度を３５０〜３８０℃に加熱した。このときＩＣの金バンプとフィルム基板のＳｎメッキが共晶結合し接続する。このとき耐熱性の高いポリイミドを用いたとしても接合の熱によりズレが生ずる。ズレの対策として、フィルム基板のパターン全体に、あるいはＩＣ実装部のみに、伸び分を補正するためのパターン縮小を一定倍率で行った。補正を行ったパターンでは、ズレの程度は小さくなったが、伸びのバラツキが生ずるため、これだけでは原因解決には至らなかった。

他の原因として、フィルム基板がロール方式で製造されることにあると考えられる。この場合、２００〜５００幅の原反を用いて製造されている。原反上で製品を０°、９０°、１８０°、２７０°と自在に配置し、また、製品同士を抱き合わせるように配置し、最も取り個数が多くなるように製品をレイアウトして製造していた。フィルム基板の原反は、ポリイミドを一軸延伸しているため、流れ方向（ＭＤ：Ｍａｃｈｉｎｅ−Ｄｉｒｅｃｔｉｏｎ）と幅方向（ＴＤ：Ｔｒａｎｓｆｅｒ−Ｄｉｒｅｃｔｉｏｎ）の特性が異なる。フィルムメーカーの公開する物性特性では、強度、伸度、ヤング率、熱収縮率、熱膨張係数、湿度膨張係数の特性がＭＤとＴＤで同一の特性値であっても、実質のＭＤとＴＤ方向で寸法変化の特性が異なる。また、フィルム基板の原反での製品のレイアウトによって、ＩＣの接続辺が、ＭＤ方向であったりＴＤであったりすることもある。しかし、このマスクレイアウトは設計上の問題であり、ＩＣのデザインとフィルムの方向を合わせた設計ルールを設定することができる。

また、他の原因は、フィルム基板の初期寸法バラツキが大きな原因の一つである。通常ポリイミドフィルムに金属薄膜をスパッタし電気メッキで銅を形成した材料を用いたフィルム基板の初期寸法バラツキは、長さあたりに対し、±０．０６％のバラツキがある。フィルム基板のパターンマスクは一定条件であり、バラツキはほとんどなく安定しているはずにもかかわらず、製品の寸法は安定していない。この原因は、フィルム基板のポリイミドフィルムの特性で、温度で寸法変化が起こることと、吸水及び乾燥した状態で、寸法変化が起こるためである。例えば、東レデュポン株式会社のカプトン（登録商標）１００ＥＮでは、熱膨張係数は、ＭＤおよびＴＤともに１６ｐｐｍ／℃，湿度膨張係数は、ＭＤおよびＴＤともに１５ｐｐｍ／％ＲＨである。この影響がフィルム基板の寸法バラツキの原因になっている。これらフィルム含まれる水分量のコントロールをすることによりフィルム基板の寸法安定性が改善される。フィルムに含まれる水分の量をほぼ一定にする方法は、同一環境下に約２４時間放置した後に、ＩＣを実装するか、フィルム基板を絶乾状態で水分を除去する。絶乾状態の方がフィルム基板の初期寸法が安定する。

現状のフィルム基板の累積ピッチ寸法バラツキは、寸法精度のよいＴＤ方向でも、実装前で、長さに対し±０．０４％であり、金スズ共晶接続後では、長さに対し±０．０６％のバラツキを生じる。２０μｍピッチの実装をするためには、例えば２０ｍｍの長尺ＩＣチップの場合、実装後のバンプとフィルム基板のパターンの許容ずれ量は、±５μｍである。バンプの幅が１２μｍで、バンプの隙間８μｍであり、フィルム基板のリードの幅が６±２μｍの場合である。

しかし、実装装置による位置ズレのバラツキは約±３μｍある。このばらつきは、バンプとリードの位置全体に影響するばらつきである。現状のフィルム基板では、２０ｍｍに対して実装前の累積ピッチバラツキが約±６μｍ、実装後では累積ピッチのバラツキが約±１２μｍ生ずる。このバラツキは、両端のバンプとリードの位置に影響するもので、センター基準にするとばらつきの値の半分がリードとバンプの位置ばらつきの値になる。つまり、“実装装置の位置ずれのバラツキ”と“実装後のフィルム基板の累積寸法のバラツキの半分の値”の平方和の値が全体のばらつきになる。この場合、バンプとリードの位置ばらつきは、約±６．７μｍとなり、そのため２０ｍｍの長尺ＩＣチップの２０μｍピッチ実装は、不良が多発し高価なものとなってしまった。

上記２０ｍｍのＩＣを用いた２０μｍピッチの実装を達成するためには、実装後のフィルム基板の累積ピッチバラツキを約±８μｍ以内にすることで、実装装置の実装位置バラツキとあわせ、各電極の接続許容値のバラツキ±５μｍ以内にすることができる。そのため、実装によって発生するばらつきの拡大を減らすかが課題である。

実装による寸法バラツキの要因は、フィルム基板のベースフィルムであるポリイミドに伝熱することで発生する熱膨張と共に、吸水した水分の蒸発による収縮が複雑に関係して、ポリイミドフィルム全体が伸び縮みしていると考えられる。そのため、本発明は、加熱加圧によるフィルム基板へのフィリップチップ実装において、できる限り、ＩＣとそのバンプと接続するフィルム基板のリード接合部のみ加熱して、フィルム基板のベースであるポリイミドフィルムには極力熱が伝わらない状態で接続するボンディング方法を確立し、実装後のフィルム基板の寸法精度を向上することで、実装歩留まりを向上し、安価な電子機器および半導体装置および表示装置を提供することにある。

上述した課題を解決するために、本発明の電子機器の製造方法は、加熱したボンディングヘッドにＩＣを吸着して、約９ｍｍ／ｓｅｃ以上のスピードでＩＣを吸着したボンディングヘッドをフィルム基板のパターンにボンディングすることで、ボンディングするまでの瞬間にフレキシブル基板にかかる輻射熱の影響によるフィルム基板の伸びを削減した。更に、ボンディング時間を０．３秒以下することで、ボンディングの間にフィルム基板が動くことによる伸び縮みのバラツキを削減した。更にステージの熱伝導率を約２０〜６０Ｗ／ｍ・Ｋ以上にすることで、常にステージの温度を一定にし、フィルム基板のそのものの温度を一定に安定化することにより、一層フィルム基板の寸法バラツキ削減することができた。ＩＣは加熱ヘッドに吸着してボンディングされるため熱膨張している。フィルム基板は、ボンディングした瞬間に若干寸法変化があるため、ＩＣが熱膨張した寸法とまったく同じ寸法になるように、パターン寸法の補正やステージの温度で加温してあわせても位置ずれが生ずる。そのため、フィルム基板はそのズレ分を考慮した寸法にすることにより、ボンディングによる位置ずれを補正した。また、フィルム基板の裏面には、ＩＣのバンプをボンディングするエリアを含む位置にパターンを配置することで、なお一層フィルム基板のポリイミドフィルムにかかる温度を一定にした。

フィルム基板とＩＣの高精度実装が可能となり、２０μｍピッチレベルの狭ピッチＩＣを安定した歩留まりと小型化したＩＣのコストダウンにより安価な電子装置および表示装置を提供できるようになった。

本発明による電子機器、半導体装置、および表示装置の製造方法は、ボンディング時のポリイミドフィルムにかかる温度を極力常温か、またはある設定の温度に安定化するために、ボンディングを瞬間的におこなうことで、フィルム基板のポリイミドフィルムの温度上昇を防止した。また、量産での連続稼動では、フィルム基板をセットするボンディングステージにボンディングの熱が蓄熱するが、熱伝導率の高い材質で行うことにより、一定の温度にすることができる。

すなわち、本発明の表面にＩＣが実装されたフィルム基板を有する電子機器、半導体装置、表示装置の製造方法は、加熱したＩＣからのフィルム基板への輻射熱と、バンプがリードに接触した状態での熱伝導と、フィルム基板をセットするステージの温度バラツキの３つの温度を、極力ポリイミドフィルムに伝わらないように、また、ポリイミドフィルムは極力一定の温度になるようにした。加熱したＩＣからのフィルム基板への輻射熱は、ボンディングヘッドの下降スピードが速ければ安定し、約８ｍｍ／ｓｅｃ以上であれば、フィルム基板の寸法が安定する。しかし、ボンディングの衝撃によるバンプの強度の懸念もあり、約１８ｍｍ／ｓｅｃがよい。

ボンディング時間は、ＦＰＣに温度をかけないために瞬間的に接続することが望ましく０．３ｍｓｅｃ以下が望ましい。共晶接続としても、０．３ｍｓｅｃあれば、錫と金の共晶合金ができている。共晶の条件は、温度と時間であり、時間が短い場合は温度を高くすることができる。

しかし、ヘッドの温度が高いとＩＣの熱膨張量が増えるので、あまり従来条件以上の高い温度は避けたほうがよい。共晶接続は、ボンディングヘッドが上昇した瞬間、溶融した金属化合物が固まるまで保持できるアンカーの役割として、リードとバンプの加重がかかる面の状態が重要である。ヘッド上昇に伴い接続が外れるようであれば、ボンディング圧力の設定を上げるのがよい。フィルム基板は、１℃の上昇に対し、約２０ｍｍでは０．３８μｍ膨張する。そのため、フィルム基板をセットするステージの温度コントロールは非常に重要である。量産での連続ホンディングにより、ステージに熱が蓄熱し、温度が上昇することのないようにする必要がある。ステージの材質は、耐久性が高く、熱伝導率が高く、更に平面性の高い材質が望まれる。石英ガラスは、平面性はよいが、熱伝導率は１．４Ｗ／ｍ・Ｋでは蓄熱してしまい実使用レベルではない。熱伝導率が高い材質は、窒化アルミがよいが、平面加工製が悪くボンディングステージの材質としては不適である。耐久性があり平面性がよく熱伝導率が高い材質としては超硬合金がよい。超鋼合金の熱伝導率は約２０〜１００Ｗ／ｍ・Ｋである。

加熱したボンディングヘッドに吸着したＩＣは、熱膨張により約２０ｍｍに対して約２８μｍ伸びる。そのため、ＩＣのバンプとフィルム基板を接続するインナーリードは、ステージの温度が常温であれば拡大補正してパターン形成しておく。フィルム基板の寸法を補正しない場合は、ステージの温度を加熱して、フィルムを熱膨張して拡大する。ＩＣの熱膨張の量とフィルム基板の寸法は同じではなく、ボンディングすることで位置が合うようにする。フィルム基板のポリイミドの温度を安定化するには、ＩＣのバンプが接続するエリアにパターンを形成することでより一層、ポリイミドフィルムの温度が安定化した。

以下に本発明の実施例を図面に基づいて説明する。図１は、ＩＣの構成を示す側面図である。０．５ｍｍ厚みのシリコン基板２の表面には、回路が形成してあり、その回路の外部電極は金からなるバンプ３で形成している。金バンプは、高さが１２μｍである。通常高さは８〜１５μｍである。高さが約５μｍ以下の場合は、金スズ共晶合金の形成時に金が不足して、バンプに欠けなどの部分的な消滅が生ずる。金バンプは、２０μｍピッチで形成してある。ＩＣの大きさは２０×２ｍｍで有り、長辺には９８８個のバンプが形成してあり、短辺には８８個のバンプが形成してある。合計２１５２個のバンプが形成してある。金バンプの大きさは、１２×５０μｍである。

図２は、フィルム基板の構成を示す断面図である。ベースとなる２５μｍのポリイミドフィルム５の上に４〜６μｍ厚みの銅からなるパターンに約６〜１５μｍの厚みのソルダーレジストを形成し、更に露出したパターン部に純スズ層が０．２±０．０５μｍの厚みの無電解スズメッキ７を形成している。拡散層を含むスズメッキの厚みは０．３〜０．６μｍになる。パターン全面にスズメッキをしてからソルダーレジストを形成してもよい。

フィルム基板のパターン６は、ＩＣ１のバンプ３に対応して２０μｍピッチで同一箇所に形成してある。パターン６は、各バンプ１個に対し１本のパターンで形成している。これは、同一電極で複数本束ねた形で太くパターンを形成すると、共晶接続時の熱の放熱が大きくなり、安定した接続ができないためである。

図３は、フェイスダウンボンディングのプロセスを示す図であって、ＩＣ１を吸着したセラミックスからなる４００℃に加熱したボンディングヘッド９は、中央部に０．８ｍｍの穴が形成してあり、ＩＣをバキュームで吸着固定している。ボンディングヘッド９の温度は、３５０℃〜４５０℃の範囲で、圧力と時間を最適にすることで接続が可能である。フィルム基板４は、テーブル１１に固定してある常温に設定したステージ１０にＩＣ１を接続するパターン部を配置して同様にバキュームで吸着固定している。フィルム基板の寸法は、１００．１０％に拡大補正してパターン形成してある。

ＩＣ１とフィルム基板４の間に上下２視野カメラ（図示せず）が入り画像認識でＩＣ１のマークとフィルム基板４に形成したマークを認識し、位置を演算し、テーブル１１にあるＸ，Ｙ，θ補正機構（図示せず）により位置補正を行う。その後、ボンディングヘッド９を約１８ｍｍｓｅｃのスピードで下降し接続した。ボンディングヘッドの下降スピード毎のフィルム基板の寸法変化率を図４に示す。Ｘ軸にボンディングヘッドの下降スピードとＹ軸にフィルム基板の寸法変化率を示す。ボンディングヘッドの下降スピードは約８ｍｍ/ｓｅｃで安定するが、それ以下のスピードでは、フィルム基板の寸法変化が大きい、遅くするにしたがって、フィルム基板の寸法変化の傾きが大きくなっているが、３ｍｍ／ｓｅｃでピークになる。これは、輻射熱によりフィルムが熱膨張して伸びるために発生する。それ以下に遅くするとフィルムに吸水された水分が蒸発して熱膨張量より収縮量が多くなる。フィルム基板４は、熱により熱膨張したＩＣ１と接続する。接続後ＩＣ１が常温に戻ると元の寸法に収縮するために、フィルム基板４は接続時の寸法より、常温になると同様に収縮する。そのため、フィルム基板４は、図４のグラフでは、フィルム基板４に全く熱がかからないとすれば、ＩＣ１の熱膨張分フィルム基板４が収縮する計算となり、計算値は約９９．８５８％になるが、ＩＣ１とフィルム基板４が接続する瞬間にＩＣ１も温度が下がり、フィルム基板も温度が上がるので、現実的には上記の計算とは合わない。また、このボンディングの時間つまり、ＩＣ１とフィルム基板４がボンディングヘッド９で加圧した時間は、０．３秒である。図５はボンディング時間とフィルム基板の初期値に対する実装後の寸法変化値の関係を示したグラフである。ボンディング時間２秒と比較し、０．３秒はバラツキが小さく、ボンディング時間が短いほどバラツキが小さい。高精度の接続をするためには、０．５秒以下のボンディング時間がよい。しかし、共晶接続を安定的にするためには少なくとも０．１秒以上は必要である。

図６は、従来条件と本実施例のフィルム基板の初期寸法に対する実装後の寸法の変化率を比較したグラフである。従来条件に対し、実装による寸法変化のバラツキを約半減することができた。図７は、連続ボンディングしたときのフィルム基板の寸法変化値を示したグラフである。ほぼ安定した位置であり、ステージの温度上昇も見られなかった。図８は本実施例で接続したバンプ３とリード６のＦＩＢで加工した断面写真である。バンプ３の上にリード６がＡｕＳｎ共晶合金１２で接続されている。リード６上のスズメッキ７が溶けて流れフィレットを形成しているのがわかる。図９は、図８のＦＩＢで加工した断面写真のフィレット部の拡大図であり、正常なＡｕＳｎ共晶合金ができている。

フィルム基板の端子の累積寸法は、長辺側で１００．１％の補正で製造されている。これにより約２０μｍ累積寸法が大きく作られているが、ＩＣ１はボンディングヘッドの加熱により２８μｍ延びた状態であるが、ＩＣ１とフィルム基板４を実施例１の条件でボンディングして、ほぼバンプ３とリード６の位置が合う。ボンディングにより片側８μｍ、合計１６μｍのフィルム基板４の伸びとＩＣ１の収縮が発生している。この寸法補正をすることにより、より高精度なバンプ３とリード６の接続が可能である。ポリイミドフィルム５の温度をより安定化するために、図１０に示すようにフィルム基板４の裏面にはＩＣ１のボンディングするエリアを含む大きさでパターン１３を配置してもよい。より一層ポリイミドフィルムの温度が安定し、高精度に実装ができる。パターン１３は信号配線として使うことも可能である。また、今回ボンディングによる寸法バラツキを小さくできたが、良品を得るには、フィルム基板の初期寸法が安定していることが、非常に重要である。そのためには、吸湿膨張を最小限にするために、図１１に示すようにバンプと接続するパターンの内側の１面にパターン１４を配設することにより一層、フィルム基板の初期寸法の安定性が得られる。かつ実装前にフィルム基板の水分を取り除く絶乾処理をすることがもっとも望ましい実装条件である。

本実施例では、ステージの温度を常温にしフィルム基板を拡大補正したが、フィルム基板を補正せずに、ステージの温度を約４０〜５０℃に設定してボンディングしてもよい。ステージの温度は、８０℃がほぼ上限で、温度が高いほどフィルム基板の熱膨張により、寸法バラツキが大きくなる。できるだけ、常温がよい。異方性導電膜を用いた実装方法においても同様な効果が得られるが、ボンディングの時間は、異方性導電膜の硬化する時間として数秒必要になる。

ＩＣの構成を模式的に示す側面図である。 フィルム基板の構成を模式的に示す側面図である。 フェイスダウン実装のプロセスを示す模式図である。 ボンディングヘッドのスピードとフィルム基板の寸法変化率を示す図表である。 ボンディング時間とフィルム基板の寸法変化率を示す図表である。 従来条件と本発明の条件による実装前後の寸法変化を示す図表である。 連続ボンディングでのフィルム基板の寸法変化を示すグラフである。 本発明で接続した接続部のＦＩＢ写真である。 本発明で接続した接続部のＦＩＢ写真の拡大写真である。 別のフィルム基板の構成で接続した電子機器の構成を示す断面図 別のフィルム基板の構成で接続した電子機器の構成を示す断面図

符号の説明

１ ＩＣ
２ シリコン基板
３ バンプ
４ フィルム基板
５ ポリイミドフィルム
６ 銅パターン
７ スズメッキ
８ ソルダーレジスト
９ ボンディングヘッド
１０ ボンディングステージ
１１ テーブル
１２ ＡｕＳｎ共晶合金
１３ 放熱パターン
１４ 寸法安定のためのパターン
１５ アンダーフィル

Claims (5)

1. 表面にＩＣがフェイスダウン実装されたフィルム基板を有する電子機器の製造方法であって、
   ＩＣとフィルム基板との接続工程において、加熱したヘッドに吸着してあるＩＣを８ｍｍ／ｓｅｃ以上のスピードでフィルム基板にボンディングすることを特徴とする電子機器の製造方法。
2. フィルム基板とＩＣの前記ボンディングの時間は、０．１〜０．５ｓｅｃであることを特徴とする請求項１に記載の電子機器の製造方法
3. 前記フィルム基板を載せるステージの熱伝導率は、２０〜１００Ｗ／ｍ・Ｋであることを特徴とする請求項１に記載の電子機器の製造方法
4. 表面にＩＣがフェイスダウン実装されたフィルム基板を有する電子機器の製造方法であって、
   ＩＣのバンプがボンディングされる領域を含んだエリアの裏面にパターンが形成されたフィルム基板を８０℃以下のステージにセットし、加熱したＩＣを前記フィルム基板にフェイスダウンボンディングすることを特徴とする電子機器の製造方法。
5. 前記ＩＣのバンプ寸法に対し、前記フィルム基板のパターンが拡大補正されて形成されたことを特徴とする請求項１に記載の電子機器の製造方法。