JP2006222156A - 有機膜加工方法 - Google Patents

有機膜加工方法 Download PDF

Info

Publication number
JP2006222156A
JP2006222156A JP2005032169A JP2005032169A JP2006222156A JP 2006222156 A JP2006222156 A JP 2006222156A JP 2005032169 A JP2005032169 A JP 2005032169A JP 2005032169 A JP2005032169 A JP 2005032169A JP 2006222156 A JP2006222156 A JP 2006222156A
Authority
JP
Japan
Prior art keywords
organic film
gas
film
plasma
ions
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005032169A
Other languages
English (en)
Inventor
Hisataka Hayashi
久貴 林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2005032169A priority Critical patent/JP2006222156A/ja
Priority to US11/348,239 priority patent/US7658859B2/en
Publication of JP2006222156A publication Critical patent/JP2006222156A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76835Combinations of two or more different dielectric layers having a low dielectric constant
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105After-treatment
    • H01L21/311Etching the insulating layers by chemical or physical means
    • H01L21/31127Etching organic layers
    • H01L21/31133Etching organic layers by chemical means
    • H01L21/31138Etching organic layers by chemical means by dry-etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76804Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics by forming tapered via holes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76826Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by contacting the layer with gases, liquids or plasmas

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

【課題】 下地膜へのダメージが少ないプラズマエッチングによる有機膜加工方法を提供する。
【解決手段】 内部が減圧可能に構成された容器11内に、有機膜が形成された基板12を配置する工程と、容器11内に重水素化合物または三重水素化合物を含むガス導入し、導入されたガスを電離してプラズマを発生させる工程と、発生したプラズマにより、基板12上の有機膜をエッチング処理する工程とを具備する。
【選択図】 図1

Description

本発明は、有機膜加工方法に係り、特にプラズマエッチングによる有機膜加工方法に関する。
半導体基板や半導体基板上に形成された種々の薄膜の加工方法として、プラズマ放電による励起手段を用いたドライエッチングが広く用いられている。
被加工物が有機膜の場合、例えば開口を有する保護膜をマスクとして有機膜に溝を形成する場合に、水素を主成分とするガスを原料ガスとしたプラズマエッチングでは、プラズマにより有機膜の溝の底部に露出した下地膜に発生するダメージが無視できなくなる問題がある。
また、開口を有する有機膜をマスクとして下地膜に溝を形成した後、マスクとした有機膜をエッチングして除去する場合に、水素ガスを主成分とするガスを原料ガスとしたプラズマエッチングでは、プラズマにより下地膜の溝の側壁に発生するダメージが無視できなくなる問題がある。
特に、半導体装置の微細化、高集積化により、下地膜がシリコン酸化膜より誘電率の小さな誘電体膜が用いられるようになるにつれて、上述したダメージの発生が顕在化している。
従来、プラズマを用いたドライエッチングにおいては、シリコン基板に溝を形成するために、重水素(D2)を主成分とするガスを用いたプラズマエッチング方法が知られている(例えば、特許文献1参照。)。
特許文献1に開示されたプラズマエッチング方法では、シリコン基板にシリコン酸化膜をマスクとし、重水素を主成分とするガスによりプラズマエッチングしてシリコン基板に溝を形成している。これにより水素(H2)ガスを用いた場合より、1桁大きなエッチング速度を得ている。
然しながら、特許文献1では重水素を主成分とするガスとして重水素の単独ガスが用いられているが、他のガス種については具体的に何ら開示されていない。
特開平6−84841号公報(2頁、図1)
本発明は、下地膜へのダメージが少ないプラズマエッチングによる有機膜加工方法を提供する。
上記目的を達成するために、本発明の一態様の有機膜加工方法では、内部が減圧可能に構成された容器内に、保護膜パターンで被覆された有機膜が形成された基板を配置する工程と、前記容器内に重水素化合物または三重水素化合物を含むガスを導入し、前記ガスを電離してプラズマを発生させる工程と、前記プラズマにより、前記保護膜パターンをマスクとして前記有機膜をエッチング処理する工程と、を具備することを特徴としている。
また、本発明の別態様の有機膜加工方法では、内部が減圧可能に構成された容器内に、上面が有機膜で被覆された誘電体膜パターンが形成された基板を配置する工程と、前記容器内に重水素化合物または三重水素化合物を含むガスを導入し、前記ガスを電離してプラズマを発生させる工程と、前記プラズマにより、前記誘電体膜パターン上の前記有機膜をエッチングして除去する工程と、を具備することを特徴としている。
本発明によれば、重水素あるいは三重水素は水素より質量が大きいので、励起エネルギーが等しい場合に、プラズマ中のイオンの速度を低くすることができる。
その結果、イオンの衝突による下地膜のダメージの発生を低減することができる。従って、信頼性が高く、集積度の高い半導体装置を提供することができる。
以下、本発明の実施例について図面を参照しながら説明する。
本発明の実施例1に係る有機膜加工方法を、図1および図2を用いて説明する。図1はプラズマエッチング装置の構成を示す図、図2はプラズマエッチングによる有機膜の加工工程を順に示す断面図である。
図1に示すように、本実施例のプラズマエッチング装置10は、内部を減圧可能に構成された容器11と、容器11に収納され有機膜が形成された基板12を支持する下部電極13と、基板12の外周部に配置されたフォーカスリング14と、基板12の温度を所定の値に制御する温度調節機構15とを有している。
更に、容器11内にエッチングガスを導入するためのノズル16と、容器11内にプラズマを発生させるための高周波電源17と、エッチングガスを供給するガス供給部18と、容器11を減圧にするための排気部19とを有している。
容器11は、基板12をエッチング処理するための処理室であり、下部電極13は容器11内に設けられたカソード電極であり、ノズル16は容器11内に設けられたアノード電極である。
フォーカスリング14は、例えばシリコンであり、有機膜が形成された基板12、例えばシリコン基板の外周部に基板12を取り囲むように配置され、基板12の外周部のプラズマを制御している。
エッチングガスをエッチングガス供給部18からノズル16を介して容器11内に導入し、排気部19により減圧状態を保持して高周波電源17から高周波電力を供給すると、容器11内にプラズマが発生し基板12上の有機膜がエッチングされる。
また、容器11には、容器内部観察用の窓20、21が、容器11の外壁を挟んで相対向するように設けられている。
エッチングガスは、重水素化合物または三重水素化合物を含むガスである。重水素化合物の場合は、D2O、NH2D、NHD2、ND3、CH3D、CH2D2、CHD3、CD4(Dは重水素)のいずれかのガスであり、三重水素化合物の場合は、T2O、NH2T、NHT2、NT3、CH3T、CH2T2、CHT3、CT4(Tは三重水素)のいずれかのガスである。
重水素化合物または三重水素化合物を含むガスを容器11内に導入し、例えば容器11内の圧力を5〜250mTorrとして、100〜5000Wの高周波電圧を印加すると、重水素化合物または三重水素化合物を含むガスが励起されてプラズマが発生し、イオンおよびラジカルが生成される。
例えば、重水素化合物が、ND3の場合にはND2ラジカルおよびDラジカル、ND2イオンおよびDイオンがそれぞれ生成される。
図2(a)に示すように基板12は、シリコン基板30上に、下地膜31と、有機膜32、および保護膜33のパターンがこの順に積層されている。
下地膜31は、例えばシリコン酸化膜であり、有機膜32は、例えば炭素膜であり、保護膜33は、例えばシリコン酸化膜である。
保護膜33にはフォトリソグラフィー法により、例えば溝状の開口部34を有するパターンが形成されており、有機膜32をプラズマエッチングする際のマスクとなる。
次に、図2(b)に示すように、基板12をプラズマエッチング装置10の容器11内に配置し、重水素化合物ガスとしてND3ガスを容器11内に導入する。
高周波電源17によりND3ガスを励起すると容器11内にプラズマが発生し、ND2イオンおよびDイオン、ND2ラジカルおよびDラジカルがそれぞれ生成される。
発生したプラズマにより開口部34を通して有機膜32がエッチングされ、溝35が形成される。
溝35が下地膜31に達すると、今度は下地膜31がND2イオンおよびDイオンの照射を受けるようになるので、高周波電源17による励起が停止されるまでの間ND2イオンおよびDイオンが下地膜31に進入し、イオン進入領域36にダメージが発生する。
ダメージ領域は、SIMS分析(Secondary Ion Mass Spectroscopy)またはオージェ電子分析(Auger Electron Spectroscopy)により、ND2イオンおよびDイオンの進入深さを調べることにより求めている。
例えば、イオンのエネルギーが200〜1000eV、下地膜がシリコン酸化膜の場合、Dイオンの進入深さは6〜20nm程度、ND2イオンの進入深さは1.5〜5nm程度である。
図3は、ダメージ領域を従来例と比較して模式的に示す断面図で、図3(a)が本実施例の場合、図3(b)が従来例の場合である。
図3(a)に示すように、ND2イオンおよびDイオンが下地膜31に照射されると、ND2イオンの進入領域40、Dイオンの進入領域41がそれぞれ形成される。
ND2イオンとDイオンでは質量が異なるので、同じイオンエネルギーでは質量の小さいDイオンの速度が大きくなる。
その結果、ND2イオンは距離X1まで進入するのに対し、Dイオンは距離X2までより深く進入し、下地膜31にダメージを発生させる。
同様に、図3(b)に示すように、従来のNH2イオンおよびHイオンが下地膜42に照射されると、NH2イオンの進入領域43、Hイオンの進入領域44がそれぞれ形成される。
NH2イオンとHイオンでは質量が異なるので、同じイオンエネルギーでは質量の小さいHイオンの速度が大きくなる。
その結果、NH2イオンは距離X3まで進入するのに対し、Hイオンは距離X4までより深く進入し、下地膜42にダメージを発生させる。
然しながら、NH2イオンは質量がND2イオンより小さいので、NH2イオンの進入距離X3はND2イオンの進入距離X1より大きくなる。
また、Hイオンは質量がDイオンより小さいので、Hイオンの進入距離X4はDイオンの進入距離X2より大きくなる。
その結果、下地膜31のダメージ領域は距離X2までであるのに対して、下地膜42のダメージ領域は距離X4までとなり、下地膜42には下地膜31より大きなダメージが発生する。
実験によれば、Dイオンの下地膜31への侵入距離X2はHイオンの下地膜42への進入距離X4の約1/1.5に減少していることが確かめられた。
従って、ND3ガスを用いたプラズマエッチングによれば、従来のNH3ガスを用いたプラズマエッチングに比べて下地膜のダメージ領域の深さを約1/1.5に低減することが可能である。
更に、ND3ガスではD2単独ガスよりも有機膜のエッチング速度が2倍程度速い効果があるので、下地膜のダメージを低減し、且つ高速なエッチング速度を得ることが可能である。
以上説明したように、本発明の実施例1に係る有機膜加工方法では、重水素化合物ガスを用いたので、Dイオンの速度をHイオンより小さくすることができる。
その結果、下地膜にDイオンが照射されることにより、下地膜に発生するダメージを低減することができる。従って、デバイス特性が安定し、信頼性が高く、集積度の高い半導体装置を提供することができる。
ここでは、重水素化合物ガスとして、ND3を用いた場合について説明したが、重水素化合物ガスがD2O、NH2D、NHD2、CH3D、CH2D2、CHD3、CD4のいずれかであっても構わない。
即ち、水素化合物ガス中の水素の一部を重水素に置換した重水素化合物ガスであっても、重水素による水素の置換比率に応じて、下地膜のダメージ領域の深さを低減することが可能となる。
また、下地膜および保護膜がシリコン酸化膜の場合について説明したが、下地膜がシリコンまたはシリコン窒化膜であり、保護膜がシリコン窒化膜、シリコン炭化膜または金属膜などでも構わない。
図4は、本発明の実施例2に係る有機膜の加工工程を順に示す断面図である。本実施例において、上記実施例1と同一の構成部分には同一符号を付してその説明は省略し、異なる部分についてのみ説明する。
本実施例が実施例1と異なる点は、プラズマエッチングにより有機膜をエッチング除去するようにしたことにある。
即ち、図4(a)に示すように基板12は、シリコン基板50上に、下地膜51と、シリコン酸化膜より誘電率の小さい誘電体膜52のパターン、および有機膜53の保護マスクがこの順に積層されている。
下地膜51は、例えばシリコン酸化膜であり、誘電体膜52は、例えば炭素(C)、シリコン(Si)、酸素(O)を主成分とする所謂Low−K膜と称される膜であり、有機膜53は、例えばフォトレジストである。
有機膜53にはフォトリソグラフィー法により、例えば溝状の開口部54が形成されており、誘電体膜52には開口部54を有する有機膜53をマスクとして、例えばプラズマエッチング法により溝55が予めパターン形成されている。
次に、図4(b)に示すように、基板12をプラズマエッチング装置10の容器11内に配置し、重水素化合物ガスとしてND3ガスを容器11内に導入する。
高周波電源17によりND3ガスを励起すると容器11内にプラズマが発生し、ND2イオンおよびDイオン、ND2ラジカルおよびDラジカルがそれぞれ生成される。
生成したプラズマにより有機膜53がエッチング除去され、誘電体膜52が表出したところで、高周波電源17による励起が停止される。
一方、誘電体膜52の溝55の側壁56は有機膜53がエッチングされている間、ND2ラジカルおよびDラジカルに曝されているので、側壁56には主にDラジカルと誘電体膜52中の炭素(C)が反応して炭素が抜けたダメージが発生する。
ダメージ領域は、誘電体膜52の溝55の側壁56を、例えばフッ酸を含む液でエッチングすると炭素が抜けた領域が除去されるので、エッチング前後の溝55の幅を計測することにより求めている。
図5は、ダメージ領域の深さを従来例と比較して模式的に示す断面図で、図5(a)が本実施例の場合、図5(b)が従来例の場合である。
即ち、図5(a)に示すように、誘電体膜52の溝55の側壁56がND2ラジカルおよびDラジカルに曝されると、DラジカルはND2ラジカルより活性なため主にDラジカルが誘電体膜52中の炭素(C)と反応し、反応生成物である炭化重水素(CD)が抜けたダメージ領域60が形成される。
同様に、図5(b)に示すように、誘電体膜61の溝62の側壁63がNH2ラジカルおよびHラジカルに曝されると、HラジカルはNH2ラジカルより活性なため主にHラジカルが誘電体膜61中の炭素(C)と反応し、反応生成物である炭化水素(CH)が抜けたダメージ領域64が形成される。
DラジカルとHラジカルでは質量が異なるので、同じ励起エネルギーでは質量の小さいHラジカルの温度が高くなる。
その結果、Dラジカルは深さX5まで進入するのに対し、Hラジカルは深さX6までより深く進入し、溝62の側壁63により深いダメージ領域64を形成する。
実験によれば、溝55、62の幅がそれぞれ100nmのとき、Hラジカルによる側壁63へのダメージの深さX6は10nm程度であったのに対して、Dラジカルによる側壁56へのダメージの深さX5は3nm程度であり、約1/3に減少していることが確かめられた。
従って、ND3ガスを用いたプラズマエッチングによれば、従来のNH3ガスを用いたプラズマエッチングに比べて誘電体膜52の側壁56のダメージの深さを約1/3に低減することが可能である。
また、有機膜53のエッチング除去が終了すると、今度は誘電体膜52の上面がND2イオンおよびDイオンの照射を受けるが、実施例1と同様にNH2イオンおよびHイオンに比べて誘電体膜52の上面が受けるダメージを低減することが可能である。
更に、ND3ガスではND3ガスに含まれる窒素(N)により、誘電体膜52の側壁56にNを含む薄い保護膜が形成されるので、D2単独ガスに比べて側壁のダメージをさらに低減することが可能であり、特に好ましい。
以上説明したように、本発明の実施例2に係る有機膜加工方法では、重水素化合物ガスを用いているので、Dラジカルの温度をHラジカルより低くすることができる。
その結果、誘電体膜52の側壁56がDラジカルに曝されることにより、側壁56に発生するダメージを低減することができる。従って、デバイス特性が安定し、信頼性が高く、集積度の高い半導体装置を提供することができる。
なおここでは、アンモニア系のND3ガスを用いた場合について説明したが、メタン系の重水素化合物ガス、例えばCD4ガスを用いてもCD4ガスに含まれる炭素(C)により、誘電体膜52の側壁56にCを含む薄い保護膜が形成され得る。
このため、ND3ガスを用いた場合と同様、D2単独ガスに比べて側壁56のダメージをさらに低減することが可能となり好ましい。
またこれ以外にも、重水素化合物ガスがD2O、NH2D、NHD2、CH3D、CH2D2、CHD3のいずれかであれば、少なくとも誘電体膜52の上面が受けるダメージを低減することが可能である。
また、下地膜がシリコン酸化膜の場合について説明したが、下地膜がシリコンまたはシリコン窒化膜であっても構わない。
上述した各実施例においては、原料ガスとして重水素化合物ガスを用いる場合について説明したが、三重水素化合物ガスを用いても構わない。
三重水素化合物ガスとしては、T2O、NH2T、NHT2、NT3、CH3T、CH2T2、CHT3、CT4のいずれであっても構わない。
三重水素(T)は重水素より質量が大きいので、プラズマエッチングにおける有機膜32の下地膜31のダメージ、あるいは誘電体膜52の溝55の側壁56のダメージを更に低減できる利点がある。
更に、重水素化合物または三重水素化合物系のその他のガスであっても、いずれも同様に下地膜のダメージ低減等の効果を期待でき、このような重水素化合物または三重水素化合物系のガスは二種以上を混合して用いることも可能である。
また、原料ガスが重水素化合物または三重水素化合物ガスに他のガス、例えば希釈用の希ガス、窒素ガスまたは酸素ガス等を添加した混合ガスであっても構わない。
窒素ガスまたは酸素ガスを添加した混合ガスであれば、誘電体膜52の側壁56の保護膜の形成を促進し、あるいは抑制することができる利点がある。
更に、各実施例においては開口部34、54が溝の場合について説明したが、孔であってもよく、そのパターン形状については特に限定されない。
本発明の実施例1に係る有機膜の加工に用いるプラズマエッチング装置を示す断面図。 本発明の実施例1に係る有機膜の加工工程を順に示す断面図。 本発明の実施例1に係るイオンによる下地膜のダメージを模式的に示す断面図で、図3(a)が本実施例のダメージを示す断面図、図3(b)が従来例のダメージを示す断面図。 本発明の実施例2に係る有機膜の加工工程を順に示す断面図。 本発明の実施例2に係るラジカルによる溝の側壁のダメージを模式的に示す断面図で、図5(a)が本実施例のダメージを示す断面図、図5(b)が従来例のダメージを示す断面図。
符号の説明
10 プラズマエッチング装置
11 容器
12 基板
13 下部電極
14 フォーカスリング
15 温度調節機構
16 ノズル
17 高周波電源
18 ガス供給部
19 排気部
20、21 窓
30、50 シリコン基板
31、42、51 下地膜
32、53 有機膜
33 保護膜
34、54 開口部
35、55、62 溝
36 イオン進入領域
40 ND2イオンの進入領域
41 Dイオンの進入領域
43 NH2イオンの進入領域
44 Hイオンの進入領域
52、61 誘電体膜
56、63 側壁
60 Dラジカルによるダメージ領域
64 Hラジカルによるダメージ領域

Claims (5)

  1. 内部が減圧可能に構成された容器内に、有機膜が形成された基板を配置する工程と、
    前記容器内に重水素化合物または三重水素化合物を含むガスを導入し、前記ガスを電離してプラズマを発生させる工程と、
    前記プラズマにより、前記有機膜をエッチング処理する工程と、
    を具備することを特徴とする有機膜加工方法。
  2. 内部が減圧可能に構成された容器内に、保護膜パターンで被覆された有機膜が形成された基板を配置する工程と、
    前記容器内に重水素化合物または三重水素化合物を含むガスを導入し、前記ガスを電離してプラズマを発生させる工程と、
    前記プラズマにより、前記保護膜パターンをマスクとして前記有機膜をエッチング処理する工程と、
    を具備することを特徴とする有機膜加工方法。
  3. 内部が減圧可能に構成された容器内に、上面が有機膜で被覆された誘電体膜パターンが形成された基板を配置する工程と、
    前記容器内に重水素化合物または三重水素化合物を含むガスを導入し、前記ガスを電離してプラズマを発生させる工程と、
    前記プラズマにより、前記誘電体膜パターン上の前記有機膜をエッチングして除去する工程と、
    を具備することを特徴とする有機膜加工方法。
  4. 前記重水素化合物が、D2O、NH2D、NHD2、ND3、CH3D、CH2D2、CHD3、CD4(Dは重水素)のいずれかであることを特徴とする請求項1乃至請求項3のいずれか1項に記載の有機膜加工方法。
  5. 前記三重水素化合物が、T2O、NH2T、NHT2、NT3、CH3T、CH2T2、CHT3、CT4(Tは三重水素)のいずれかであることを特徴とする請求項1乃至請求項3のいずれか1項に記載の有機膜加工方法。
JP2005032169A 2005-02-08 2005-02-08 有機膜加工方法 Pending JP2006222156A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2005032169A JP2006222156A (ja) 2005-02-08 2005-02-08 有機膜加工方法
US11/348,239 US7658859B2 (en) 2005-02-08 2006-02-07 Method of processing organic film using plasma etching and method of manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005032169A JP2006222156A (ja) 2005-02-08 2005-02-08 有機膜加工方法

Publications (1)

Publication Number Publication Date
JP2006222156A true JP2006222156A (ja) 2006-08-24

Family

ID=36931094

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005032169A Pending JP2006222156A (ja) 2005-02-08 2005-02-08 有機膜加工方法

Country Status (2)

Country Link
US (1) US7658859B2 (ja)
JP (1) JP2006222156A (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7434719B2 (en) * 2005-12-09 2008-10-14 Air Products And Chemicals, Inc. Addition of D2 to H2 to detect and calibrate atomic hydrogen formed by dissociative electron attachment
US20070232070A1 (en) * 2006-03-31 2007-10-04 Stephan Wege Method and device for depositing a protective layer during an etching procedure
KR20210055148A (ko) * 2019-11-06 2021-05-17 삼성전자주식회사 반도체 장치 및 그 제조방법

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3155085B2 (ja) 1992-09-03 2001-04-09 新電元工業株式会社 シリコン基板の溝形成方法
US5872387A (en) * 1996-01-16 1999-02-16 The Board Of Trustees Of The University Of Illinois Deuterium-treated semiconductor devices
US5730808A (en) * 1996-06-27 1998-03-24 Amoco/Enron Solar Producing solar cells by surface preparation for accelerated nucleation of microcrystalline silicon on heterogeneous substrates
US7001848B1 (en) * 1997-11-26 2006-02-21 Texas Instruments Incorporated Hydrogen plasma photoresist strip and polymeric residue cleanup process for oxygen-sensitive materials
US6635185B2 (en) * 1997-12-31 2003-10-21 Alliedsignal Inc. Method of etching and cleaning using fluorinated carbonyl compounds
US6696366B1 (en) 1998-08-17 2004-02-24 Lam Research Corporation Technique for etching a low capacitance dielectric layer
US6277733B1 (en) * 1998-10-05 2001-08-21 Texas Instruments Incorporated Oxygen-free, dry plasma process for polymer removal
US6599829B2 (en) * 1998-11-25 2003-07-29 Texas Instruments Incorporated Method for photoresist strip, sidewall polymer removal and passivation for aluminum metallization
JP2002093778A (ja) 2000-09-11 2002-03-29 Toshiba Corp 有機膜のエッチング方法およびこれを用いた半導体装置の製造方法
US6743713B2 (en) * 2002-05-15 2004-06-01 Institute Of Microelectronics Method of forming dual damascene pattern using dual bottom anti-reflective coatings (BARC)
WO2004027826A2 (en) 2002-09-18 2004-04-01 Mattson Technology, Inc. System and method for removing material
KR20040048019A (ko) * 2002-12-02 2004-06-07 주성엔지니어링(주) 실리콘 에피텍셜층 형성방법
US7413994B2 (en) * 2005-06-08 2008-08-19 Texas Instruments Incorporated Hydrogen and oxygen based photoresist removal process

Also Published As

Publication number Publication date
US20060191867A1 (en) 2006-08-31
US7658859B2 (en) 2010-02-09

Similar Documents

Publication Publication Date Title
US9443701B2 (en) Etching method
US9859126B2 (en) Method for processing target object
US7887711B2 (en) Method for etching chemically inert metal oxides
JP5931063B2 (ja) プラズマ処理装置及びプラズマ処理方法
CN101546709B (zh) 蚀刻方法以及半导体器件的制造方法
KR102403856B1 (ko) 에칭 층을 에칭하기 위한 방법
US4615764A (en) SF6/nitriding gas/oxidizer plasma etch system
TW200539239A (en) Method of cleaning an interior of a remote plasma generating tube and apparatus and method for processing a substrate using the same
KR101028625B1 (ko) 기판의 질화 처리 방법 및 절연막의 형성 방법
TW201405656A (zh) 具有高選擇性之多晶矽及原生氧化層的移除
KR102192281B1 (ko) 순수 환원성 플라즈마에서 높은 종횡비 포토레지스트 제거를 위한 방법
TW200818315A (en) Method of plasma oxidation processing
JP4252749B2 (ja) 基板処理方法および基板処理装置
US9805945B2 (en) Etching method
JPH11340211A (ja) 基板処理方法および基板処理装置
JP4504684B2 (ja) エッチング方法
JP2006222156A (ja) 有機膜加工方法
JP5041696B2 (ja) ドライエッチング方法
JP2018190955A (ja) エッチング方法
JPS6113634A (ja) プラズマ処理装置
JP4540368B2 (ja) 半導体装置の製造方法
US8198195B2 (en) Plasma processing method and plasma processing apparatus
KR20240040525A (ko) 기판 처리 방법
JP2005166838A (ja) プラズマエッチング方法
US20230197412A1 (en) Apparatus and method for processing substrate using plasma

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080703

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081104

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090105

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090127