JP2006210556A - 配線基板の製造方法 - Google Patents

配線基板の製造方法 Download PDF

Info

Publication number
JP2006210556A
JP2006210556A JP2005019353A JP2005019353A JP2006210556A JP 2006210556 A JP2006210556 A JP 2006210556A JP 2005019353 A JP2005019353 A JP 2005019353A JP 2005019353 A JP2005019353 A JP 2005019353A JP 2006210556 A JP2006210556 A JP 2006210556A
Authority
JP
Japan
Prior art keywords
layer
metal layer
wiring pattern
forming
resistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005019353A
Other languages
English (en)
Inventor
Fumihisa Miyasaka
文久 宮坂
Hidemi Atobe
英美 跡部
Masaji Kodaira
正司 小平
Kazuhiko Oi
和彦 大井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2005019353A priority Critical patent/JP2006210556A/ja
Publication of JP2006210556A publication Critical patent/JP2006210556A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11BINFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B27/00Editing; Indexing; Addressing; Timing or synchronising; Monitoring; Measuring tape travel
    • G11B27/10Indexing; Addressing; Timing or synchronising; Measuring tape travel
    • G11B27/102Programmed access in sequence to addressed parts of tracks of operating record carriers
    • G11B27/105Programmed access in sequence to addressed parts of tracks of operating record carriers of operating discs

Landscapes

  • Parts Printed On Printed Circuit Boards (AREA)

Abstract

【課題】抵抗体を有した信頼性のある配線基板を、効率良く製造できる製造方法を提供する。
【解決手段】配線パターン13の離間して設けられた2個の電極14a、14bによって、両端部側が覆われて配設された抵抗体12を有する配線基板の製造方法において、無電解めっきによって形成された第1の金属層20の、抵抗体を形成する部位を除去し、そこへ無電解めっきによって抵抗体としての抵抗用金属層12を形成する。2個の電極を含む配線パターンを形成する部位以外を被覆するパターン形状の第2のレジスト層を形成し、これをめっきマスクとして電解めっきを施し、配線パターンと同じパターン形状の第2の金属層23を形成する。その後、基板表面全体に均一にエッチングを施すことにより、配線パターンを形成する部位以外の、露出する第1の金属層20を除去して配線パターン13を形成する。
【選択図】図2

Description

本発明は、配線基板の製造方法に関し、詳しくは抵抗体の配設された配線基板の製造方法に関する。
従来、配線基板上に設けられた抵抗体として、図9に示されるものがある。抵抗体51は、2個の離間して設けられた電極52a、52bをつなぐように基板53上に配設されており、電極52a、52bとは互いの端面同士で接触している。このような抵抗体51は、電極52a、52bとの接触面積が小さいので、電気的接続が不安定で信頼性が乏しいという課題があった。
この課題を解決する抵抗体として、例えば特許文献1に記載のものがある。これは、電極と抵抗体が部分的に重なるように形成し、電極と抵抗体の接触面積を増やしたものである。この配線基板は次の工程により製造される。まず、基板上に所定厚さの抵抗体をスパッタリングによって形成する。その後、フォトリソグラフィ技術によって形成したレジストをめっきマスクとしてめっきを施し、配線パターンを基板上に形成するというものである。
特開平11−87881号公報
特許文献1記載の配線基板によれば、電極と抵抗体との接触面積を増やして、信頼性のある配線基板を提供できる。
しかしながら、上記配線基板は、抵抗体をスパッタリングによって形成した後、めっきによって配線パターンを形成するという製造方法なので、基板はスパッタリング装置からめっき装置へと関連のない装置間を移動しなければならず、工程が複雑で煩わしい作業となり、効率良く製造できないという問題が生じていた。
そこで、本発明は上記課題を解決すべくなされたものであり、その目的とするところは、抵抗体を有した信頼性のある配線基板を効率良く製造できる製造方法を提供することにある。
本発明は上記目的を達成するため次の構成を備える。
すなわち、本発明は、基板上に形成された配線パターンの離間して設けられた2個の電極によって、両端部側が覆われて配設された抵抗体を有する配線基板の製造方法であって、 基板に設けられた絶縁層の表面に、無電解めっきを施して第1の金属層を形成する工程と、 該第1の金属層上に、抵抗体を形成する部位が開口する第1のレジスト層を形成する工程と、該第1のレジスト層をマスクとして、抵抗体を形成する部位の第1の金属層をエッチングにより除去し、前記絶縁層を露出させる工程と、該絶縁層が露出した位置に無電解めっきによって抵抗体としての抵抗用金属層を形成する工程と、前記第1のレジスト層を除去する工程と、前記第1の金属層及び抵抗用金属層が表面に露出する基板上に、前記2個の電極を含む配線パターンを形成する部位以外を被覆するパターン形状の第2のレジスト層を形成する工程と、該第2のレジスト層をめっきマスクとして電解めっきを施し、前記配線パターンと同じパターン形状の第2の金属層を形成する工程と、前記第2のレジスト層を除去する工程と、表面に露出する第1及び第2の金属層に均一にエッチングを施すことにより、前記配線パターンを形成する部位以外の、露出する前記第1の金属層を除去して配線パターンを形成する工程とを有することを特徴とする。
この製造方法によれば、効率良く信頼性のある配線基板を製造できる。
また、基板上に形成された配線パターンの離間して設けられた2個の電極によって、両端部側が覆われて配設された抵抗体を有する配線基板の製造方法であって、基板に設けられた絶縁層の表面に、無電解めっきを施して第1の金属層を形成する工程と、該第1の金属層上に、抵抗体を形成する部位が開口する第1のレジスト層を形成する工程と、該第1のレジスト層をマスクとして、抵抗体を形成する部位の第1の金属層をエッチングにより除去し、前記絶縁層を露出させる工程と、該絶縁層が露出した位置に無電解めっきによって抵抗体としての抵抗用金属層を形成する工程と、前記第1のレジスト層をマスクとして、電解めっきを施すことにより、前記抵抗用金属層上に被覆用の金属層を形成する工程と、 前記第1のレジスト層を除去する工程と、前記第1の金属層及び被覆用の金属層が表面に露出する基板上に、前記2個の電極を含む配線パターンを形成する部位以外を被覆するパターン形状の第2のレジスト層を形成する工程と、該第2のレジスト層をめっきマスクとして電解めっきを施し、前記配線パターンと同じパターン形状の第2の金属層を形成する工程と、前記第2のレジスト層を除去する工程と、表面に露出する第1、第2の金属層及び被覆用の金属層に均一にエッチングを施すことにより、前記配線パターンを形成する部位以外の、露出する前記第1の金属層及び前記被覆用の金属層を除去し、配線パターンを形成すると共に、抵抗用金属層を露出させる工程とを有することを特徴とする。
これによれば、抵抗用金属層上に被覆用の金属層を設けることにより、抵抗用金属層の酸化を防いで、金属層からなる電極との密着性を向上させることができる。
また、前記第2のレジスト層は、2個の電極を形成する部位に開口部を有し、該開口部が前記抵抗用金属層或いは前記被覆用の金属層の両端部側と、両端部側の周囲の第1の金属層を露出するように設けられることにより、2個の電極は、抵抗体としての抵抗用金属層の上面、両側面及び端面を端部側でそれぞれ覆う形状に形成されることを特徴とする。
また、前記抵抗用金属層は、前記第1の金属層を形成する際に無電解めっきの前処理として、絶縁層の表面に析出させためっき触媒核を使用して形成することを特徴とする。 これにより、効率良く抵抗用金属層を形成できる。
尚、ここで「基板に設けられた絶縁層の表面」とは、「コア基板としての絶縁性基板の表面」も含む。
本発明によれば、抵抗体の配設された信頼性のある配線基板を効率よく製造できる。
以下、本発明の好適な実施の形態を添付図面に基づいて詳細に説明する。
(第1実施形態)
図3は、本発明の配線基板の製造方法によって製造される配線基板10の断面図である。配線基板10の基板11は、多層配線構造を有している。多層配線構造とは、配線パターンが絶縁層を介して多層に積層され、各配線パターンは絶縁層を貫通して形成されたビアによって電気的に接続される構造である。
図3に示される配線パターン13は、配線基板10の最表層に形成されたものである。配線パターン13は、これより1段内側に設けられた基板11上の配線パターン16と、絶縁層17を貫通して形成されたビア18を介して電気的に接続されている。
この配線パターン13は、所定間隔あけて設けられた2個の電極14a、14bを含んでいて、配線パターン13の2個の電極14a、14b以外の部位の上面と、2個の電極14a、14bの上面は面一となって揃っている。そして、2個の電極14a、14b間には、両者をつなぐように所定寸法サイズの薄膜状の抵抗体12が配設されている。
また、配線パターン13及び抵抗体12を外側から覆って保護するソルダーレジスト層15が、配線基板10の表面を覆うように設けられている。
次に、電極14a、14bと抵抗体12の配設構造について詳しく説明する。図7は、電極14a、14bと抵抗体12の配設状態を説明する斜視図であり、図8はその断面図である。
2個の電極14a、14bは、抵抗体12の両端部側を各々覆って設けられている。詳しくは、電極14a、14bは、略六面体形状に形成されている抵抗体12の4面(上面12a、両側面12b、12d、端面12c)を端部側で覆うように設けられている。
次に、上記構成からなる配線基板10の製造方法について説明する。
図1〜図3は、配線基板10の製造工程を説明する部分断面図である。
最初に、多層配線構造を有し、最表層に配線パターン16が形成された基板11を準備する。基板11は、公知の技術によって多層に形成できる。すなわち、セミアディティブ法、サブトラクティブ法、或いはフルアディティブ法によって、絶縁層上に配線パターンを形成しながら、コア基板上に絶縁層を積層していく方法である。
そして、配線パターン16を含む基板11の表面を覆うように、絶縁層17としての樹脂フィルムを張り合せる。樹脂フィルムとしては、エポキシ系樹脂、ポリイミド系樹脂、ポリフェニレンエーテル系樹脂等の絶縁性の熱硬化性樹脂が使用でき、配線パターン16上を被覆するように樹脂フィルムを基板11上にラミネートしてから、80〜140℃の温度で熱硬化させる。
その後、絶縁層17の所定位置で、配線パターン16が露出するように、絶縁層17を貫通するビア孔19を設ける(図1(a)参照)。ビア孔19は、レーザー等により絶縁層17の所定部位を除去することにより形成できる。
それから、ビア孔19内を含めた絶縁層17の表面全面に、無電解銅めっき(無電解めっき)を施して第1の銅層20(第1の金属層)を形成する。無電解銅めっきを行うにあたり、基板11には、無電解めっきの前処理を行う。前処理は、コンディション工程、キャタリスト工程、アクセラレータ工程を有する。コンディション工程では、絶縁層17の表面を化学的に粗面化し、キャタリスト工程では、絶縁層17の粗面化された表面にパラジウム有機錯体を吸着させる。そして、アクセラレータ工程では、触媒金属としてのパラジウムを絶縁層17の表面上に析出させる。
こうして、前処理で表面にパラジウム触媒核(めっき触媒核)を析出することにより、絶縁層17上に無電解銅めっきを施すことができる。
絶縁層17上に第1の銅層20を形成したら、抵抗体12を形成する部位が開口するパターン形状の第1のレジスト層21を第1の銅層20上に形成する。
第1のレジスト層21は、フィルム状の感光性レジストを第1の銅層20上にラミネートするか、或いは液状の感光性レジストを塗布し、これに露光、現像を施すことにより形成できる。
第1のレジスト層21の形成後、第1のレジスト層21をマスクとして、その開口部21aを介して露出する部位の第1の銅層20をエッチングによって除去し、絶縁層17を露出させる(図1(b)参照)。この際、無電解銅めっきの前処理において、基板11上に析出させたパラジウム触媒核は、絶縁層17上に残した状態とする。
その後、第1の銅層20が除去され、絶縁層17が露出する位置に、第1のレジスト層21をマスクとする無電解ニッケルめっき(無電解めっき)によって、抵抗体となる所定厚さのニッケル層(抵抗用金属層)12を形成する(図1(c)参照)。ニッケル層12は、絶縁層17上に析出しているパラジウム触媒核を利用して形成する。
その後、第1のレジスト層21を除去したら(図1(d)参照)、第1の銅層20及びニッケル層12が表面に露出する基板11上に、所定パターンの第2のレジスト層22を形成する(図2(a)参照)。第2のレジスト層22は、2個の電極14a、14bを含む最表層の配線パターン13を形成する部位以外を被覆するパターン形状に形成する。
図10は、第2のレジスト層22を形成した基板11の上面図である。第2のレジスト層22は、電極14a、14bを形成する部位に開口部31a、31bを有し、電極14a、14b以外の配線パターン13を形成する部位に開口部30を有する。開口部31a、31bは、ニッケル層12の両端部側と、両端部側の周囲の第1の銅層20を露出するように設けられ、その開口幅Aは、ニッケル層12の幅Bよりも大きい。
このような形状の第2のレジスト層22は、第1のレジスト層21と同様、基板11表面上にフィルム状、或いは液状の感光性レジストを設け、これに露光、現像を施すことにより形成できる。
そして、第2のレジスト層22をめっきマスクとする電解銅めっき(電解めっき)を基板11に施し、基板11上に配線パターン13と同じパターン形状の第2の銅層23(第2の金属層)を形成する。このとき、ビア孔19内には銅が充填されてビア18が形成される(図2(b)参照)。
第2のレジスト層22は、第2の銅層23を形成後、除去する(図2(c)参照)。
それから、表面に露出する第1及び第2の銅層に均一に銅のエッチングを施すことにより、配線パターン13(2個の電極14a、14bを含む)を形成する部位以外の、露出する第1の銅層20を除去し、その部位で絶縁層17を露出させる。このとき使用するエッチング液は、ニッケル層12は溶解させずに、銅層のみを溶解するものとする。これにより、絶縁層17上に、第1の銅層20及び第2の銅層23からなる配線パターン13が形成され、抵抗体としてのニッケル層12を、その両端部側で覆うように2個の電極14a、14bが形成される(図2(d)参照)。
その後、配線パターン13(電極14a、14bを含む)、抵抗体12及び絶縁層17を被覆するように基板11の表面にソルダーレジスト層15を形成する(図3参照)。
この実施形態では、次のような効果を得ることができる。
得られた配線基板10は、電極14a、14bと抵抗体12との接触面積が大きく、信頼性のある配線基板となる。
また、無電解めっきによる抵抗体12の形成は、めっき装置を使用した通常の配線基板の製造プロセス内に容易に組み込むことができ、従来のスパッタリング等によって形成する方法に比較して、効率良く製造できる。
また、電極14a、14bと、電極14a、14b以外の配線パターン13を同時に形成することができ、効率的である。
また、抵抗体となるニッケル層は、配線パターンの形成に不可欠な無電解めっきの前処理において析出されたパラジウム触媒核を使用することにより、簡単に形成できる。
(第2実施形態)
第1実施形態において説明した構造を有する配線基板10は、図4〜図6の部分断面図に示される次の製造工程によっても製造できる。
多層配線基板を有し、最表層に配線パターン16が形成された基板11を準備する。そして、配線パターン16を含む基板11の表面を覆うように、絶縁層17としての樹脂フィルムを張り合せる。その後、絶縁層17の所定位置で、配線パターン16が露出するように、絶縁層17を貫通するビア孔19を設ける(図4(a)参照)。
ビア孔19内を含めた絶縁層17の表面全面に、無電解銅めっき(無電解めっき)を施して第1の銅層20(第1の金属層)を形成する。無電解銅めっきを行うにあたって、基板11には、無電解めっきの前処理を行う。
第1の銅層20を形成したら、抵抗体12を形成する部位が開口するパターン形状の第1のレジスト層21を第1の銅層20上に形成する。
第1のレジスト層21の形成後、第1のレジスト層21をマスクとして、その開口部21aを介して露出する部位の第1の銅層20をエッチングによって除去し、絶縁層17を露出させる(図4(b)参照)。この際、無電解銅めっきの前処理において、基板11上に析出させたパラジウム触媒核(めっき触媒核)は、絶縁層17上に残した状態とする。
その後、第1のレジスト層21をマスクとして、第1の銅層20が除去された位置に無電解ニッケルめっき(無電解めっき)によって抵抗体となる所定厚さのニッケル層12(抵抗用金属層)を形成する(図4(c)参照)。ニッケル層12は、絶縁層17上に析出しているパラジウム触媒核を利用して形成する。
ここまでの工程は、第1実施形態と同様である。
ニッケル層の形成に引き続いて、第1のレジスト層21をマスクとして、基板11に電解銅めっき(電解めっき)を施す。これにより、開口部21aを介して露出するニッケル層12の表面を覆うように、被覆用の銅層24(被覆用の金属層)が形成される(図4(d)参照)。
被覆用の銅層24を形成したら、第1のレジスト層21は除去する(図5(a)参照)。
次に、第1の銅層20及び被覆用の銅層24が表面に露出する基板11上に、所定パターンの第2のレジスト層22を形成する(図5(b)参照)。第2のレジスト層22は、2個の電極14a、14bを含む配線パターン13を形成する部位以外を被覆するパターン形状に形成する。詳しくは、図10を用いて説明した第1実施形態における第2のレジスト層22の形状と同様である。つまり、第2のレジスト層22は、電極14a、14bを形成する部位に開口部31a、31bを有し、電極14a、14b以外の配線パターン13を形成する部位に開口部30を有する。開口部31a、31bは、ニッケル層12を被覆するように設けられた被覆用の銅層24の両端部側と、両端部側の周囲の第1の銅層20を露出するように設けられ、その開口幅Aは、被覆用の銅層24の幅Bよりも大きい。
第2のレジスト層22は、第1実施形態と同様、基板表面上にフィルム状、或いは液状の感光性レジストを設け、これに露光、現像を施すことにより形成できる。
第2のレジスト層22を形成したら、これをめっきマスクとする電解銅めっき(電解めっき)を基板に施し、配線パターン13と同一のパターン形状の第2の銅層23(第2の金属層)を形成する(図5(c)参照)。このとき、ビア孔19内には銅が充填されてビア18が形成される。第2のレジスト層22は、第2の銅層23を形成後、除去する(図5(d)参照)。
その後、表面に露出する第1、第2の銅層20、23及び被覆用の銅層24に均一に銅のエッチングを施すことにより、配線パターン13(2個の電極14a、14bを含む)の部位以外の、露出する第1の銅層20及び被覆用の銅層24を除去して、その部位で絶縁層17及びニッケル層12を露出させる(図6(a)参照)。このとき、使用するエッチング液は、ニッケル層12は溶解させずに、銅層のみを溶解するものとする。
これにより、基板11上に、第1、第2の銅層20、23及び被覆用の銅層24からなる配線パターン13(被覆用の銅層24は、電極14a、14bの一部となる)が形成され、抵抗体としてのニッケル層12を、その両端部側で覆うように2個の電極14a、14bが形成される。
その後、配線パターン13(電極14a、14bを含む)、抵抗体12及び絶縁層17を被覆するように基板11の表面にソルダーレジスト層15を形成し、配線基板10が製造される(図6(b)参照)。
第2実施形態では、第1実施形態で述べた効果は勿論のこと、次のような効果を得ることができる。
第1実施形態では、ニッケル層12上に直接、第2のレジスト層22を設けて配線パターン13を形成していた。これによれば、酸化され易いニッケル層12が、レジスト層22の形成工程で酸化し、電極14a、14bとの密着性が悪くなるという場合もある。
これに対して第2実施形態では、無電解ニッケルめっき工程に連続して電解銅めっきを施し、ニッケル層上に直接、被覆用の銅層を設けているので、ニッケル層の酸化を防止して、銅層からなる電極14a、14bとの密着性を向上させることができる。
以上、本発明につき好適な実施例を挙げて種々説明したが、本発明はこの実施例に限定されるものではなく、発明の精神を逸脱しない範囲内で多くの改変を施し得るのは勿論である。例えば、次のように変更してもよい。
第1、第2実施形態では、抵抗体12を配線基板10の最表層に形成したが、複数層に形成された配線基板の中間層に形成してもよい。この場合、上記実施形態において、ソルダーレジスト層15に代えて絶縁層を設け、この絶縁層上に配線パターンを形成するとよい。さらに、この工程を繰り返し、抵抗体12より上層に配線パターンを複数層設けてもよい。
また、基板11として、多層配線構造を有するものを挙げたが、基板11は配線パターンの形成されていないコア基板としての絶縁性基板であってもよい。絶縁性基板としては、ガラス・エポキシ基板、BT(ビスマレイミドトリアジン)基板等の樹脂基板がある。この場合、絶縁性基板11の表面全面に無電解銅めっきを施して第1の銅層20を形成し、その上に第1のレジスト層21を形成して、抵抗体としてのニッケル層12を形成する。その後は、第1、或いは第2実施形態と同様の工程を施すことによって、絶縁性基板11に配線パターン13、電極14a、14b及び抵抗体12の形成された配線基板を得ることができる。
また、抵抗用金属としては、ニッケルの他、Ni−W−P、Ni−W、Ni−Cr、Ni−P等の合金やクロム等が使用できる。これら金属は、ニッケル層と同様、無電解めっきによって絶縁層上に層状に形成できる。
第1実施形態における配線基板の製造工程を示す部分断面図である。 第1実施形態における配線基板の製造工程を示す部分断面図である。 第1実施形態における配線基板の部分断面図である。 第2実施形態における配線基板の製造工程を示す部分断面図である。 第2実施形態における配線基板の製造工程を示す部分断面図である。 第2実施形態における配線基板の製造工程を示す部分断面図である。 抵抗体と電極の配設状態を示す斜視図である。 抵抗体と電極の配設状態を示す断面図である。 従来の抵抗体と電極の配設状態を示す断面図である。 第2のレジスト層の形状を示す上面図である。
符号の説明
10 配線基板
11 基板
12 抵抗体
13 配線パターン
14a、14b 電極
16 配線パターン
17 絶縁層
18 ビア
19 ビア孔
20 第1の銅層
21 第1のレジスト層
21a 開口部
22 第2のレジスト層
23 第2の銅層
24 被覆用の銅層

Claims (4)

  1. 基板上に形成された配線パターンの離間して設けられた2個の電極によって、両端部側が覆われて配設された抵抗体を有する配線基板の製造方法であって、
    基板に設けられた絶縁層の表面に、無電解めっきを施して第1の金属層を形成する工程と、
    該第1の金属層上に、抵抗体を形成する部位が開口する第1のレジスト層を形成する工程と、
    該第1のレジスト層をマスクとして、抵抗体を形成する部位の第1の金属層をエッチングにより除去し、前記絶縁層を露出させる工程と、
    該絶縁層が露出した位置に無電解めっきによって抵抗体としての抵抗用金属層を形成する工程と、
    前記第1のレジスト層を除去する工程と、
    前記第1の金属層及び抵抗用金属層が表面に露出する基板上に、前記2個の電極を含む配線パターンを形成する部位以外を被覆するパターン形状の第2のレジスト層を形成する工程と、
    該第2のレジスト層をめっきマスクとして電解めっきを施し、前記配線パターンと同じパターン形状の第2の金属層を形成する工程と、
    前記第2のレジスト層を除去する工程と、
    表面に露出する第1及び第2の金属層に均一にエッチングを施すことにより、前記配線パターンを形成する部位以外の、露出する前記第1の金属層を除去して配線パターンを形成する工程とを有することを特徴とする配線基板の製造方法。
  2. 基板上に形成された配線パターンの離間して設けられた2個の電極によって、両端部側が覆われて配設された抵抗体を有する配線基板の製造方法であって、
    基板に設けられた絶縁層の表面に、無電解めっきを施して第1の金属層を形成する工程と、
    該第1の金属層上に、抵抗体を形成する部位が開口する第1のレジスト層を形成する工程と、
    該第1のレジスト層をマスクとして、抵抗体を形成する部位の第1の金属層をエッチングにより除去し、前記絶縁層を露出させる工程と、
    該絶縁層が露出した位置に無電解めっきによって抵抗体としての抵抗用金属層を形成する工程と、
    前記第1のレジスト層をマスクとして、電解めっきを施すことにより、前記抵抗用金属層上に被覆用の金属層を形成する工程と、
    前記第1のレジスト層を除去する工程と、
    前記第1の金属層及び被覆用の金属層が表面に露出する基板上に、前記2個の電極を含む配線パターンを形成する部位以外を被覆するパターン形状の第2のレジスト層を形成する工程と、
    該第2のレジスト層をめっきマスクとして電解めっきを施し、前記配線パターンと同じパターン形状の第2の金属層を形成する工程と、
    前記第2のレジスト層を除去する工程と、
    表面に露出する第1、第2の金属層及び被覆用の金属層に均一にエッチングを施すことにより、前記配線パターンを形成する部位以外の、露出する前記第1の金属層及び前記被覆用の金属層を除去し、配線パターンを形成すると共に、抵抗用金属層を露出させる工程とを有することを特徴とする配線基板の製造方法。
  3. 前記第2のレジスト層は、2個の電極を形成する部位に開口部を有し、該開口部が前記抵抗用金属層或いは前記被覆用の金属層の両端部側と、両端部側の周囲の第1の金属層を露出するように設けられることにより、2個の電極は、抵抗体としての抵抗用金属層の上面、両側面及び端面を端部側でそれぞれ覆う形状に形成されることを特徴とする請求項1または2記載の配線基板の製造方法。
  4. 前記抵抗用金属層は、前記第1の金属層を形成する際に無電解めっきの前処理として、絶縁層の表面に析出させためっき触媒核を使用して形成することを特徴とする請求項1〜3のうちのいずれか一項記載の配線基板の製造方法。
JP2005019353A 2005-01-27 2005-01-27 配線基板の製造方法 Pending JP2006210556A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005019353A JP2006210556A (ja) 2005-01-27 2005-01-27 配線基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005019353A JP2006210556A (ja) 2005-01-27 2005-01-27 配線基板の製造方法

Publications (1)

Publication Number Publication Date
JP2006210556A true JP2006210556A (ja) 2006-08-10

Family

ID=36967072

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005019353A Pending JP2006210556A (ja) 2005-01-27 2005-01-27 配線基板の製造方法

Country Status (1)

Country Link
JP (1) JP2006210556A (ja)

Similar Documents

Publication Publication Date Title
US7550320B2 (en) Method of fabricating substrate with embedded component therein
US7732900B2 (en) Wired circuit board
US7774932B2 (en) Circuit board process
US20050251997A1 (en) Method for forming printed circuit board
JP4808468B2 (ja) 混成多層回路基板およびその製造方法
US20090260868A1 (en) Printed circuit board and method of manufacturing the same
JP4939476B2 (ja) 回路付サスペンション基板の製造方法
JPH09246719A (ja) 基板の導体層の形成方法
TW200939927A (en) Wiring substrate and its manufacturing process
JP2009032731A (ja) 配線回路基板の製造方法
JPH08204333A (ja) 印刷配線板の製造方法
US8273651B2 (en) Method for fabricating wiring structure of wiring board
JP2006210556A (ja) 配線基板の製造方法
TWI385765B (zh) 內埋式線路結構及其製作方法
US8273256B2 (en) Method for manufacturing wiring structure of wiring board
JP4347143B2 (ja) 回路基板およびその製造方法
JP4730072B2 (ja) 回路基板の製造方法
JP2005322946A (ja) プリント配線板の製造方法及びプリント配線板
JPH11289165A (ja) 多層配線基板およびその製造方法
JP2006128291A (ja) 多層プリント配線板の製造方法、多層プリント配線板及び電子装置
JP3077255B2 (ja) 配線板とその製造方法
JP2023037996A (ja) プリント配線板とプリント配線板の製造方法
JP4626282B2 (ja) 抵抗素子内蔵基板の製造方法
JP2017028079A (ja) プリント配線板の製造方法およびプリント配線板
JP4755454B2 (ja) プリント基板の製造方法