JP2006190301A - 情報処理方法および装置 - Google Patents
情報処理方法および装置 Download PDFInfo
- Publication number
- JP2006190301A JP2006190301A JP2006000923A JP2006000923A JP2006190301A JP 2006190301 A JP2006190301 A JP 2006190301A JP 2006000923 A JP2006000923 A JP 2006000923A JP 2006000923 A JP2006000923 A JP 2006000923A JP 2006190301 A JP2006190301 A JP 2006190301A
- Authority
- JP
- Japan
- Prior art keywords
- processor
- memory
- local memory
- information processing
- shared memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
- G06F13/28—Handling requests for interconnection or transfer for access to input/output bus using burst mode transfer, e.g. direct memory access DMA, cycle steal
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Multi Processors (AREA)
- Bus Control (AREA)
- Information Transfer Systems (AREA)
- Memory System Of A Hierarchy Structure (AREA)
Abstract
【解決手段】プロセッサ102は、共有メモリ106と通信可能であり、ダイレクト・メモリ・アクセス・コントローラ(DMAC)160はローカルメモリ104と接続しうる。プロセッサ102からDMACに発行された1つのDMAコマンドに応じて、共有メモリ106とローカルメモリ104間において複数のデータブロックを転送する。
【選択図】図1
Description
Claims (26)
- 動作時に共有メモリと通信可能であり、かつ、命令の実行のためのローカルメモリを備えたプロセッサと、
該プロセッサの前記ローカルメモリと接続されており、前記プロセッサにより発行された1つのDMAコマンドに応じて、前記共有メモリと前記ローカルメモリ間における複数のデータブロックの転送を担うDMAコントローラとを備えたことを特徴とする情報処理装置。 - 前記プロセッサは、前記ローカルメモリ内において複数のエントリを有するリストを構築可能であり、それぞれの前記エントリが、転送されるデータブロックの開始アドレスおよびサイズを少なくとも含むことを特徴とする請求項1に記載の情報処理装置。
- 前記DMAコマンドは、前記リストにおける少なくとも1つのエントリを指定することを特徴とする請求項2に記載の情報処理装置。
- 前記DMAコントローラは、前記リスト内の前記少なくとも一つのエントリ内に指定された前記開始アドレスと前記サイズを用いて、データブロックの特定、および共有メモリとローカルメモリ間の該データブロックの転送が可能であることを特徴とする請求項3に記載の情報処理装置。
- DMAコントローラがリスト内の一つのエントリを用いて、リスト内の別のエントリを特定可能になるように、前記リスト内の各エントリは関連づけられていることを特徴とする請求項2から4のいずれか1項に記載の情報処理装置。
- 前記リスト内のエントリは、前方ポインタと後方ポインタのうちの少なくとも一つを有し、これによって各前記エントリは互いに関連づけられていることを特徴とする請求項5に記載の情報処理装置。
- 前記DMAコマンドは、前記複数のデータブロックを共有メモリからプロセッサのローカルメモリにコピーすることの指定に用いられることを特徴とする請求項1から6のいずれか1項に記載の情報処理装置。
- 前記DMAコマンドは、前記複数のデータブロックを共有メモリの非連続領域から、プロセッサのローカルメモリの連続領域にコピーすることの指定に用いられることを特徴とする請求項7に記載の情報処理装置。
- 前記DMAコマンドは、前記複数のデータブロックをプロセッサのローカルメモリから共有メモリにコピーすることの指定に用いられることを特徴とする請求項1から6のいずれか1項に記載の情報処理装置。
- 前記DMAコマンドは、前記複数のデータブロックをプロセッサのローカルメモリの連続領域から共有メモリの非連続領域にコピーすることの指定に用いられることを特徴とする請求項9に記載の情報処理装置。
- 前記ローカルメモリは、ハードウェアキャッシュメモリではないことを特徴とする請求項1から10のいずれか1項に記載の情報処理装置。
- 複数の前記プロセッサと接続可能な主プロセッサをさらに備え、
該主プロセッサは、前記共有メモリと接続可能であり、前記複数のプロセッサを管理可能であることを特徴とする請求項1に記載の情報処理装置。 - 動作時に共有メモリと通信可能な複数の並列的なプロセッサを備え、
各該プロセッサは、
命令の実行のためのローカルメモリと、
プロセッサの前記ローカルメモリと接続されたDMAコントローラとを有し、
各プロセッサの前記DMAコントローラは、前記プロセッサにより発行された1つのDMAコマンドに応じて、共有メモリとローカルメモリ間の複数のデータブロックの転送を担うことが可能であることを特徴とする情報処理システム。 - 各前記プロセッサ、ローカルメモリ、DMAコントローラは同じ半導体基板に設けられていることを特徴とする請求項13に記載の情報処理システム。
- 前記共有メモリは、バスを介して前記複数のプロセッサと接続されていることを特徴とする請求項13に記載の情報処理システム。
- 各前記プロセッサ、関連するローカルメモリ、DMAコントローラ、共有メモリは同じ半導体基板に設けられていることを特徴とする請求項15に記載の情報処理システム。
- 動作時に前記複数のプロセッサと接続され、前記共有メモリと接続可能であり、前記複数のプロセッサを管理可能である主プロセッサをさらに備えることを特徴とする請求項13から16のいずれか1項に記載の情報処理システム。
- 命令の実行のための、ハードウェアキャッシュメモリではないローカルメモリと、
前記ローカルメモリと接続されたDMAコントローラとを有し、共有メモリと通信可能な複数の並列的なプロセッサと、
動作時に複数の前記プロセッサと接続され、前記共有メモリと接続可能であり、前記複数のプロセッサを管理可能である主プロセッサとを備え、
各プロセッサのそれぞれの前記DMAコントローラは、前記プロセッサにより発行された1つのDMAコマンドに応じて、共有メモリとローカルメモリ間の複数のデータブロックの転送を担うことが可能であることを特徴とする情報処理システム。 - 前記主プロセッサと接続されており、
共有メモリと、1つ以上の前記ローカルメモリとのうちのすくなくとも一方から取得されたデータをキャッシュデータとして格納可能なハードウェアキャッシュメモリをさらに備えることを特徴とする請求項18に記載の情報処理システム。 - プロセッサによってDMAコントローラに発行された1つのDMAコマンドに応じて、共有メモリと、前記プロセッサのローカルメモリ間で複数のデータブロックを転送する手順を有し、
前記プロセッサは、動作時に前記共有メモリと通信可能であり、
前記DMAコントローラは、動作時に前記ローカルメモリと接続可能であることを特徴とする情報処理方法。 - 前記ローカルメモリ内において複数のエントリを含むリストを構築する手順を有し、
それぞれの前記エントリは、転送されるデータブロックの開始アドレスおよびサイズを少なくとも含むことを特徴とする請求項20に記載の情報処理方法。 - 前記DMAコマンドは、前記リストにおける少なくとも1つのエントリを指定することを特徴とする請求項21に記載の情報処理方法。
- 前記リスト内の前記少なくとも一つのエントリ内に指定された前記開始アドレスと前記サイズを用いて、対応するデータブロックを転送のために特定する手順と、
このデータブロックを共有メモリとローカルメモリ間で転送する手順とを有することを特徴とする請求項22に記載の情報処理方法。 - 一つのエントリを用いて、リスト内の別のエントリを特定可能になるように、前記リスト内のエントリを関連づける手順をさらに有することを特徴とする請求項21から23のいずれか1項に記載の情報処理方法。
- ローカルメモリを有しており、動作時に共有メモリと通信可能なプロセッサと、
動作時に前記ローカルメモリと接続されるDMAコントローラとを有するシステムにおいて、
前記プロセッサによって前記DMAコントローラに発行された1つのDMAコマンドに応じて、共有メモリと、プロセッサのローカルメモリ間で複数のデータブロックの転送をコンピュータに実行せしめることを特徴とするプログラム。 - 請求項25に記載のプログラムを記憶したことを特徴とする記憶媒体。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US11/029,891 US7698473B2 (en) | 2005-01-05 | 2005-01-05 | Methods and apparatus for list transfers using DMA transfers in a multi-processor system |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006190301A true JP2006190301A (ja) | 2006-07-20 |
JP4346612B2 JP4346612B2 (ja) | 2009-10-21 |
Family
ID=36641981
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006000923A Active JP4346612B2 (ja) | 2005-01-05 | 2006-01-05 | 情報処理方法および装置 |
Country Status (8)
Country | Link |
---|---|
US (1) | US7698473B2 (ja) |
EP (1) | EP1834245B1 (ja) |
JP (1) | JP4346612B2 (ja) |
KR (1) | KR100938942B1 (ja) |
CN (1) | CN100524270C (ja) |
DE (1) | DE602006007944D1 (ja) |
TW (1) | TWI352905B (ja) |
WO (1) | WO2006073204A2 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008071054A (ja) * | 2006-09-13 | 2008-03-27 | Ricoh Co Ltd | データ転送制御方法、データ処理装置及び画像処理装置 |
JP2012508428A (ja) * | 2008-12-22 | 2012-04-05 | インテル コーポレイション | 単一のコマンドにより複数の非連続アドレス範囲の転送をキューイングするための方法及びシステム |
JP2021520566A (ja) * | 2018-06-27 | 2021-08-19 | シャンハイ カンブリコン インフォメーション テクノロジー カンパニー リミテッドShanghai Cambricon Information Technology Co.,Ltd. | オンチップコードのブレークポイントによるデバッグ方法、オンチッププロセッサ及びブレークポイントによるチップデバッグシステム |
Families Citing this family (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20070156947A1 (en) * | 2005-12-29 | 2007-07-05 | Intel Corporation | Address translation scheme based on bank address bits for a multi-processor, single channel memory system |
JP2007207026A (ja) * | 2006-02-02 | 2007-08-16 | Matsushita Electric Ind Co Ltd | Dma転送装置 |
US8041847B1 (en) * | 2007-05-10 | 2011-10-18 | Marvell International Ltd. | Periodic and conditional execution of DMA operations |
KR100959136B1 (ko) | 2008-07-16 | 2010-05-25 | 한국전자통신연구원 | 직접 메모리 접근 제어기 및 직접 메모리 접근 채널의데이터 전송 방법 |
JP5423483B2 (ja) * | 2010-03-04 | 2014-02-19 | 株式会社リコー | データ転送制御装置 |
US10678744B2 (en) * | 2010-05-03 | 2020-06-09 | Wind River Systems, Inc. | Method and system for lockless interprocessor communication |
KR101706201B1 (ko) | 2010-12-15 | 2017-02-15 | 한국전자통신연구원 | 다이렉트 메모리 액세스 컨트롤러 및 그것의 동작 방법 |
US9262163B2 (en) * | 2012-12-29 | 2016-02-16 | Intel Corporation | Real time instruction trace processors, methods, and systems |
KR102306359B1 (ko) * | 2015-01-28 | 2021-09-30 | 삼성전자주식회사 | 복수의 프로세서들을 이용한 데이터 운용 방법 및 장치 |
KR102075086B1 (ko) | 2018-11-13 | 2020-02-07 | 현대오트론 주식회사 | Dma를 활용한 epm 마이크로틱 생성 긴급 중단 방법 |
US11385820B2 (en) * | 2020-03-04 | 2022-07-12 | Micron Technology, Inc. | Command batching for a memory sub-system |
CN113849433B (zh) * | 2021-09-14 | 2023-05-23 | 深圳市昂科技术有限公司 | 一种总线控制器的执行方法、装置、总线控制器、计算机设备和存储介质 |
Family Cites Families (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2559792B2 (ja) * | 1988-02-17 | 1996-12-04 | 日産自動車株式会社 | Cadスケッチ入力作図方法 |
JPH01293431A (ja) | 1988-05-23 | 1989-11-27 | Toshiba Corp | メモリアクセス方式 |
JPH0736820A (ja) | 1993-07-23 | 1995-02-07 | Oki Electric Ind Co Ltd | I/o制御装置 |
US5617537A (en) * | 1993-10-05 | 1997-04-01 | Nippon Telegraph And Telephone Corporation | Message passing system for distributed shared memory multiprocessor system and message passing method using the same |
US5634099A (en) * | 1994-12-09 | 1997-05-27 | International Business Machines Corporation | Direct memory access unit for transferring data between processor memories in multiprocessing systems |
US5644784A (en) * | 1995-03-03 | 1997-07-01 | Intel Corporation | Linear list based DMA control structure |
US5691984A (en) | 1995-08-15 | 1997-11-25 | Honeywell Inc. | Compact, adaptable brouting switch |
JPH1091571A (ja) | 1996-09-19 | 1998-04-10 | Fujitsu Ltd | Dmaコントローラのチェーン外れ検出方法及びdmaコントローラ |
JP3484056B2 (ja) | 1996-10-18 | 2004-01-06 | 松下電器産業株式会社 | データ転送装置及びデータ転送システム |
JP3712842B2 (ja) * | 1997-08-05 | 2005-11-02 | 株式会社リコー | データ転送制御方法、データ転送制御装置及び情報記録媒体 |
US6128674A (en) * | 1997-08-08 | 2000-10-03 | International Business Machines Corporation | Method of minimizing host CPU utilization in driving an adapter by residing in system memory a command/status block a soft interrupt block and a status block queue |
US6782465B1 (en) * | 1999-10-20 | 2004-08-24 | Infineon Technologies North America Corporation | Linked list DMA descriptor architecture |
US6529968B1 (en) * | 1999-12-21 | 2003-03-04 | Intel Corporation | DMA controller and coherency-tracking unit for efficient data transfers between coherent and non-coherent memory spaces |
JP2002163239A (ja) | 2000-11-22 | 2002-06-07 | Toshiba Corp | マルチプロセッサシステムおよびその制御方法 |
US6779049B2 (en) * | 2000-12-14 | 2004-08-17 | International Business Machines Corporation | Symmetric multi-processing system with attached processing units being able to access a shared memory without being structurally configured with an address translation mechanism |
US6526491B2 (en) | 2001-03-22 | 2003-02-25 | Sony Corporation Entertainment Inc. | Memory protection system and method for computer architecture for broadband networks |
JP3878508B2 (ja) | 2001-11-08 | 2007-02-07 | 松下電器産業株式会社 | 回路群制御システム |
US6804741B2 (en) * | 2002-01-16 | 2004-10-12 | Hewlett-Packard Development Company, L.P. | Coherent memory mapping tables for host I/O bridge |
JP2004094452A (ja) * | 2002-08-30 | 2004-03-25 | Fujitsu Ltd | Dmaコントローラおよびdma転送方法 |
US6981072B2 (en) * | 2003-06-05 | 2005-12-27 | International Business Machines Corporation | Memory management in multiprocessor system |
-
2005
- 2005-01-05 US US11/029,891 patent/US7698473B2/en active Active
-
2006
- 2006-01-05 WO PCT/JP2006/300237 patent/WO2006073204A2/en active Application Filing
- 2006-01-05 JP JP2006000923A patent/JP4346612B2/ja active Active
- 2006-01-05 TW TW095100561A patent/TWI352905B/zh active
- 2006-01-05 CN CNB2006800018526A patent/CN100524270C/zh active Active
- 2006-01-05 KR KR1020077017805A patent/KR100938942B1/ko active IP Right Grant
- 2006-01-05 DE DE602006007944T patent/DE602006007944D1/de not_active Expired - Fee Related
- 2006-01-05 EP EP06702532A patent/EP1834245B1/en active Active
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008071054A (ja) * | 2006-09-13 | 2008-03-27 | Ricoh Co Ltd | データ転送制御方法、データ処理装置及び画像処理装置 |
JP2012508428A (ja) * | 2008-12-22 | 2012-04-05 | インテル コーポレイション | 単一のコマンドにより複数の非連続アドレス範囲の転送をキューイングするための方法及びシステム |
US9128699B2 (en) | 2008-12-22 | 2015-09-08 | Intel Corporation | Method and system for queuing transfers of multiple non-contiguous address ranges with a single command |
JP2021520566A (ja) * | 2018-06-27 | 2021-08-19 | シャンハイ カンブリコン インフォメーション テクノロジー カンパニー リミテッドShanghai Cambricon Information Technology Co.,Ltd. | オンチップコードのブレークポイントによるデバッグ方法、オンチッププロセッサ及びブレークポイントによるチップデバッグシステム |
JP7053891B2 (ja) | 2018-06-27 | 2022-04-12 | シャンハイ カンブリコン インフォメーション テクノロジー カンパニー リミテッド | オンチップコードのブレークポイントによるデバッグ方法、オンチッププロセッサ及びブレークポイントによるチップデバッグシステム |
Also Published As
Publication number | Publication date |
---|---|
TW200641624A (en) | 2006-12-01 |
CN101099141A (zh) | 2008-01-02 |
DE602006007944D1 (de) | 2009-09-03 |
US7698473B2 (en) | 2010-04-13 |
EP1834245B1 (en) | 2009-07-22 |
WO2006073204A3 (en) | 2007-02-08 |
KR100938942B1 (ko) | 2010-01-26 |
EP1834245A2 (en) | 2007-09-19 |
CN100524270C (zh) | 2009-08-05 |
WO2006073204A2 (en) | 2006-07-13 |
US20060149861A1 (en) | 2006-07-06 |
JP4346612B2 (ja) | 2009-10-21 |
TWI352905B (en) | 2011-11-21 |
KR20070098900A (ko) | 2007-10-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4346612B2 (ja) | 情報処理方法および装置 | |
JP4322259B2 (ja) | マルチプロセッサシステムにおけるローカルメモリへのデータアクセスを同期化する方法および装置 | |
JP3802042B2 (ja) | キャッシュメモリ実装方法および装置、キャッシュメモリシステム | |
JP4219369B2 (ja) | プロセッサシステム内においてスタックを分離して管理する方法および装置 | |
JP4421561B2 (ja) | ハイブリッドdmaキュー及びdmaテーブルのデータ処理方法、装置及びシステム | |
JP4386373B2 (ja) | ロジカルパーティショニングされた処理環境におけるリソース管理のための方法および装置 | |
JP4243318B2 (ja) | ソフトウェアとハードウエアで同時にキャッシュフィルする方法と装置 | |
US7689784B2 (en) | Methods and apparatus for dynamic linking program overlay | |
KR100881810B1 (ko) | 외부 장치로부터 프로세서의 메모리로의 주소 번역을 위한방법 및 기구 | |
JP4645973B2 (ja) | 命令セットのエミュレーションのための方法、装置及びシステム | |
JP2006172468A (ja) | システム内部のデータ転送を処理する装置および方法 | |
JP4134182B2 (ja) | タスク変更アプリケーションプログラミングインタフェースを提供する方法及び装置 | |
JP2006260556A (ja) | ラッチポイントを制御することにより、演算処理能力を改善する方法、装置ならびにシステム | |
JP4024271B2 (ja) | マルチプロセッサシステムにおいて命令を処理するための方法と装置 | |
JP4583327B2 (ja) | 分散型のマルチプロセッサシステム内において一貫性管理を行う方法、システムおよび装置 | |
JP2006260555A (ja) | 命令の従属関係検査の深度を利用して処理能力の改善するための方法および装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20060914 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20060914 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061121 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080808 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080812 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081106 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20081202 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090302 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090415 |
|
A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20090420 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090714 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090714 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4346612 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120724 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120724 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130724 Year of fee payment: 4 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |