JP2006187068A - 電源装置 - Google Patents
電源装置 Download PDFInfo
- Publication number
- JP2006187068A JP2006187068A JP2004375497A JP2004375497A JP2006187068A JP 2006187068 A JP2006187068 A JP 2006187068A JP 2004375497 A JP2004375497 A JP 2004375497A JP 2004375497 A JP2004375497 A JP 2004375497A JP 2006187068 A JP2006187068 A JP 2006187068A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- power supply
- error
- output
- differential amplifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Dc-Dc Converters (AREA)
Abstract
【課題】PWM信号においてパルス幅が無くなることを防止することができる電源装置を提供する。
【解決手段】帰還される出力電圧+B、−B及び所定の参照電圧に基づく所定の誤差電圧を生成する手段と、前記誤差電圧に基づくパルス幅変調による変調信号を生成する手段51と、前記変調信号を用いたDC/DC変換により前記出力電圧を得る電圧変換手段とを備えた電源装置において、誤差電圧生成手段は、誤差電圧aの基礎となる電圧を出力する差動増幅器53と、該差動増幅器の電源電圧Vccとによって誤差電圧aに対し所定の限界値を設定する手段を設ける。
【選択図】図1
【解決手段】帰還される出力電圧+B、−B及び所定の参照電圧に基づく所定の誤差電圧を生成する手段と、前記誤差電圧に基づくパルス幅変調による変調信号を生成する手段51と、前記変調信号を用いたDC/DC変換により前記出力電圧を得る電圧変換手段とを備えた電源装置において、誤差電圧生成手段は、誤差電圧aの基礎となる電圧を出力する差動増幅器53と、該差動増幅器の電源電圧Vccとによって誤差電圧aに対し所定の限界値を設定する手段を設ける。
【選択図】図1
Description
本発明は、パルス幅変調による変調信号を用いたDC/DC変換により出力電圧を生成する電源装置に関する。
図3は従来のD級アンプ用の電源装置を示す回路図である。同図に示すように、この電源装置は、図示していないD級アンプに対し、電圧+B、−B、及び電圧+Bより高い電圧+HBを供給するものであり、これらの電圧を、バッテリ電圧を変換して出力する電圧変換部1、並びに電圧変換部1におけるスイッチング動作を制御する制御部2を備える。
電圧変換部1は、バッテリ電圧を出力電圧+B、−B、及び+HBに変換するためのトランス30を備える。トランス30は中間タップがバッテリ電源に接続された1次巻線31、電圧+B及び−Bを生成するための2次巻線32、及び電圧+HBを生成するための2次巻線33を有する。1次巻線31の両端には、それぞれ交互にオン・オフ動作を行って、バッテリ電圧に基づく高周波パルス電圧を発生させるためのスイッチ素子34及び35が接続されている。スイッチ素子34及び35は接合型FETであり、それぞれゲートドライバ36及び37によって交互に駆動し、プッシュプル方式に従ってトランス30を動作させるものである。
電圧変換部1はさらに、2次巻線32の両端に接続されたブリッジ整流回路38、ブリッジ整流回路38のプラス側出力とマイナス側出力との間に接続された、コンデンサC1及びC2の直列回路、2次巻線33の両端に接続されたブリッジ整流回路39、並びに、ブリッジ整流回路39の出力側に設けられた平滑コンデンサC3及び自動電圧制御回路40を備える。コンデンサC1及びC2間の接続点は2次巻線32の中間タップに接続されている。ブリッジ整流回路39のマイナス側出力は、ブリッジ回路38のプラス側出力に接続されている。
制御部2はゲートドライバ36及び37に供給されるパルス幅変調信号(以下、「PWM信号」という。)の出力端子OUT1及びOUT2を有するDC/DCコンバータIC41を備える。DC/DCコンバータIC41は誤差増幅器42を備え、その出力である誤差電圧を、内部で生成する所定のこぎり波と比較してパルス幅変調し、PWM信号を出力するものである。誤差増幅器42の非反転入力端子には、整流ブリッジ回路38のプラス側出力が、抵抗R1を介して接続されている。抵抗R1の出力側は、抵抗R2を介して接地されている。
誤差増幅器42の反転入力端子には、整流ブリッジ回路38のマイナス側出力が、抵抗R3を介して接続されている。抵抗R3の出力には、DC/DCコンバータIC41の+5V端子が、抵抗R4を介して接続されている。誤差増幅器42の出力端子と反転入力端子との間には、抵抗R5及びコンデンサC4の直列回路と、コンデンサC5との並列回路による負帰還回路が設けられている。この負帰還回路は、ゲイン設定や位相補償を行い、回路の発振を防止するためのものである。
この構成において、DC/DCコンバータIC41の出力端子OUT1及びOUT2から出力されるPWM信号に基づいてゲートドライバ36及び37がスイッチング素子34及び35を交互にオン・オフ駆動すると、1次巻線31の中間タップに供給されるバッテリ電圧は高周波のパルス電圧に変換される。このパルス電圧は、2次巻32及び33において、それらの巻数に比例した電圧のパルス電圧を生じさせる。2次巻線32のパルス電圧はブリッジ整流回路38によって全波整流され、さらにコンデンサC1及びC2によって平滑化される。これによって得られる出力電圧+B及び−Bは、図示していないD級アンプに供給される。
一方、2次巻線33に発生するパルス電圧は、ブリッジ整流回路39によって全波整流され、コンデンサC3によって平滑化され、さらに自動電圧制御回路40によって電圧値が制御されて出力される。これによって得られる出力電圧+HBは、D級アンプに供給される。ただし、ブリッジ整流回路39のマイナス出力側がブリッジ整流回路38のプラス出力側に接続されているので、出力電圧+BHは、出力電圧+Bを基準としたより高い電圧となる。
プラス側出力電圧+Bは、抵抗R1及びR2によって分圧され、誤差増幅器42の非反転入力端子に供給される。また、マイナス側出力電圧−B及び+5[V]間の電位差を抵抗R4及びR3によって分圧した電圧が誤差増幅器42の反転入力端子に供給される。これら入力の差分を増幅した誤差器42の出力電圧と、DC/DCコンバータIC41内で生成される所定のこぎり波とが比較され、PWM信号が形成される。
PWM信号は出力端子OUT1及びOUT2を経て、ゲートドライバ36及び37に供給される。ただし、OUT1及びOUT2からのPWM信号は、プッシュプル方式に従ってスイッチング素子34及び35が駆動されるように、相互に位相が180°異なるようにして出力される。出力OUT1及びOUT2に基づき、ゲートドライバ36及び37はスイッチング素子34及び35を駆動する。このようにして、帰還される出力電圧+B及び−Bに基づき、制御部2はPWM信号のパルス幅を調整し、出力電圧+B及び−Bが所定の値となるように制御する。
なお、特許文献1には、入力信号の振幅を検知する手段を設け、入力信号の振幅が所定値を越えないように制限することにより、D級増幅回路の誤動作や破壊等を、簡便な構成で防止するようにした技術が開示されている。また、特許文献2には、出力段を構成する高電源側及び低電源側の各トランジスタに流れる過電流を検出し、高電源側トランジスタの検出信号を、低電源を基準とする信号に変換し、この信号と、低電源側トランジスタの検出信号とを加算した信号に基づき、トランジスタ駆動用の入力パルス信号を阻止することにより、一方のトランジスタに過電流が流れた場合でも、両トランジスタをオフとすることができるようにしたD級増幅器が開示されている。また、特許文献3には、出力端子の短絡等の異常時には、D級アンプへの入力信号を遮断し又は減衰させることにより、過電流の出力を抑制し、出力素子を保護するようにしたD級アンプが開示されている。
しかしながら、上記従来技術のように、D級アンプの上ゲートに供給される電圧+HBを、2次巻線32とは別の2次巻線33によって生成する場合、出力電圧+B及び−Bに基づいてDC/DCコンバータIC41により出力電圧の制御を行うと、出力端子OUT1及びOUT2から出力されるPWM信号においてパルス幅が無くなってしまう場合がある。その場合、出力電圧+HBが低下し、D級アンプの上ゲートを駆動することができなくなり、D級アンプにおける出力用のMOS−FETが破壊するおそれがある。
本発明の目的は、このような従来技術の問題点に鑑み、PWM信号においてパルス幅が無くなることを防止することができる電源装置を提供することにある。
上記目的を達成するため、第1の発明に係る電源装置は、帰還される出力電圧及び所定の参照電圧に基づく所定の誤差電圧を生成する手段と、誤差電圧に基づくパルス幅変調による変調信号を生成する手段と、変調信号を用いたDC/DC変換により前記出力電圧を得る電圧変換手段とを備えた電源装置において、誤差電圧生成手段は、誤差電圧の基礎となる電圧を出力する差動増幅器と、該差動増幅器の電源電圧とによって誤差電圧に対し所定の限界値を設定する手段を具備することを特徴とする。
ここで、電源装置としては、たとえば、D級アンプに対し、所定の電圧+B及び−B、並びに+Bよりも高いハイ電圧+HBを供給するものが該当する。変調信号生成手段としては、たとえば、のこぎり波や三角波をキャリアとして誤差電圧をパルス幅変調するものが該当する。電圧変換手段としては、たとえば、交互に動作する2つのスイッチング素子でトランスを駆動するプッシュプル方式のものが該当する。
この構成において、帰還される出力電圧に基づく誤差電圧の生成、誤差電圧に基づく変調信号の生成、及び変調信号に基づく出力電圧の取得というフィードバックループが形成され、これにより、制御された出力電圧が得られることになる。この間、差動増幅器が出力する電圧の値は、その電源電圧の電圧値を限界としてそれ以上の値をとることがないので、差動増幅器の出力に基づく誤差電圧を、常に所定の限界値以下に維持することができる。したがって、誤差電圧の値を、常に、パルス幅変調に使用するキャリア波の振幅範囲内の値となるように制限し、PWM信号におけるパルス幅が無くなるのを防止することができる。
第2の発明に係る電源装置は、第1発明において、電圧変換手段はバッテリ電圧をDC/DC変換するものであり、差動増幅器の電源電圧はバッテリ電圧に基づく電圧であることを特徴とする。
第3の発明に係る電源装置は、第2発明において、限界値設定手段は、前記バッテリ電圧を減衰させて前記電源電圧を生成するとともに、その減衰度を、前記変調信号生成手段を有するICから供給される所定の電圧を分圧した電圧に基づいて決定するものであることを特徴とする。
第4の発明に係る電源装置は、第1〜第3のいずれかの発明において、変調信号生成手段は、所定ののこぎり波をキャリアとして誤差電圧に基づくパルス幅変調を行うものであることを特徴とする。
第5の発明に係る電源装置は、第1〜第4のいずれかの発明において、差動増幅器は、前記参照電圧と、前記出力電圧のマイナス側電圧との電位差の分圧を反転入力とし、前記出力電圧のプラス側電圧の分圧を非反転入力とするものであることを特徴とする。
第6の発明に係る電源装置は、第1〜第5のいずれかの発明において、変調信号生成手段を有するICを備え、該ICは前記誤差電圧を出力する誤差増幅器を備え、該誤差増幅器の非反転入力端子には、前記差動増幅器の出力に基づく電圧が入力され、該誤差増幅器の反転入力には、該誤差増幅器の出力がそのまま帰還されることを特徴とする。
第7の発明に係る電源装置は、第1〜第6のいずれかの発明において、電圧変換手段は、第1及び第2の2次側巻線を有するトランスを備え、第1の2次巻線に発生する電圧に基づいてプラス電圧+B及びマイナス電圧−Bを出力し、第2の2次巻線に発生する電圧に基づいて、プラス電圧+Bよりも高い電圧+HBを出力し、出力電圧+HBのマイナス側はプラス電圧+Bと等電位とされているものであり、差動増幅器は、前記参照電圧とマイナス側電圧−Bとの電位差の分圧を反転入力とし、プラス側電圧+Bの分圧を非反転入力とするものであることを特徴とする。
第8の発明に係る電源装置は、第1〜第7のいずれかの発明において、前記参照電圧として、差動増幅器の電源電圧を用いることを特徴とする。
本発明によれば、誤差電圧が常に所定の限界値以下に維持されるため、PWM信号におけるパルス幅が無くなるのを防止することができる。
図1は本発明の一実施形態に係る電源装置における制御部の構成を示す回路図である。この電源装置では、電圧変換部として、図3における電圧変換部1を採用している。図中の5は、電圧変換部1から帰還される出力信号+B及び−Bに基づき、電圧変換部1に対してPWM信号を供給する制御部であり、図3における制御部2に対応する部分である。すなわちこの電源装置は、D級アンプに対し、その上ゲート信号のオン期間中における出力信号の基礎となる電圧+B、及び下ゲート信号のオン期間中における出力信号の基礎となる電圧−B、並びに、上ゲート信号及び下ゲート信号に基づき交互に駆動して前記出力信号を生成する2つのスイッチング素子を駆動するための電圧+HBを供給するものである。
図中のR11〜R15は図3における抵抗R1〜R5に対応する抵抗である。C14及びC15は図3中のコンデンサC4及びC5に対応するコンデンサである。51及び52は図3中のDC/DCコンバータIC41及び誤差増幅器42に対応するDC/DCコンバータIC及び誤差増幅器である。つまり制御部5は、図3の制御部2において、差動増幅器53、NPN型トランジスタ54、及び抵抗R16〜R18を追加したような構成を有し、これにより、差動増幅器53の電源電圧Vccにより、誤差増幅器52が出力する誤差電圧aに対し、所定の上限値を設定するようにしたものとなっている。
差動増幅器53の非反転入力端子は抵抗R12を介して接地されるとともに、抵抗R11の一端に接続されている。抵抗R11の他端には電圧変換部1の出力電圧+Bが入力される。差動増幅器53の反転入力端子は抵抗R13の一端に接続され、抵抗R13の他端には電圧変換部1の出力電圧−Bが入力される。差動増幅器53の出力端子は抵抗R18を介して誤差増幅器52の非反転入力端子に接続されるとともに、コンデンサC14及び抵抗R15の直列回路とコンデンサC15との並列回路を介して半転入力端子に接続されている。
差動増幅器53の負電源端子は接地され、正電源端子はトランジスタ54のエミッタに接続され、トランジスタ54のコレクタにはバッテリ電圧が供給されている。トランジスタ54のエミッタはまた、抵抗R14を介して差動増幅器53の反転入力端子に接続されている。トランジスタ54のベースは、抵抗R17を介して接地されるとともに、抵抗R16を介してDC/DCコンバータIC51の+5V端子に接続されている。誤差増幅器52の出力はそのまま反転入力端子に負帰還されている。つまり誤差増幅器52は、非反転入力端子に入力される電圧と同じ値の電圧aを出力するボルテージフォロワとなっている。
この構成において、差動増幅器53の非反転入力端子には、電圧変換部1の出力電圧+Bを抵抗R11及びR12で分圧した電圧Vaが入力される。トランジスタ54は、+5[V]を抵抗R16及びR17で分圧した電圧によって決定される増幅度でバッテリ電圧を増幅し、電源電圧Vccとして差動増幅器53に供給する。また、この電源電圧Vccと、電圧変換部1の出力電圧−Bとの電位差を抵抗R14及RびR13で分圧した電圧Vbが、差動増幅器53の反転入力端子に印加される。
差動増幅器53は、その差動入力電圧Va及びVbの差分を増幅して出力する。この出力は抵抗R18によって減圧され、誤差増幅器52の非反転入力端子に入力される。誤差増幅器52はその入力電圧と同じ値の電圧aを出力する。この電圧aは、DC/DCコンバータIC51において、その内部で生成される所定ののこぎり波と比較され、PWM信号の生成に供される。DC/DCコンバータIC51の出力端子OUT1及びOUT2から出力されるPWM信号は、それぞれ、ゲートドライバ36及び37(図3)に供給される。これによって電圧変換部1では、上述のようにして、バッテリ電圧が変換され、得られる電圧+B、−B及び+HBがD級アンプに対し、供給される。
この過程において、差動増幅器53への差動増幅入力Va及びVbが変化し、その差分が所定値に達すると、差動増幅器53の出力は上限の電圧Vccに達し、それ以上増大することはなくなる。したがって、誤差増幅器52が出力する誤差電圧aも所定の上限電圧値に達し、それ以上増大することはなくなる。つまり、誤差増幅器53は誤差電圧aについての電圧リミッタとして作用する。
図2はDC/DCコンバータIC51において生成されるのこぎり波形と、誤差増幅器52が出力する誤差電圧aとの比較により、PWM信号が生成される様子を示す波形図である。同図において、21はDC/DCコンバータIC51の内部で生成されるのこぎり波形、22は誤差増幅器52が出力する誤差電圧aの通常時における典型的な電圧レベル、23は誤差電圧aがとり得る上限の電圧、24は誤差電圧aがレベル22の状態にあるときのPWM信号の波形、25は出力電圧aが上限電圧にあるときのPWM信号の波形である。
同図に示すように、上限電圧23はのこぎり波形21の最大レベルより小さい所定の値となるように、抵抗R16及びR17等の値よって設定されている。このため、誤差電圧aが変動したとしても、上限電圧23以上になることはない。したがって、少なくとも上限電圧23に達した場合におけるPWM信号の波形25で示されるパルス幅が、PWM信号において確保されることになる。したがって、出力電圧+HBが低下し、D級アンプにおける上ゲートのドライブが不能となり、出力用のMOS−FETが破壊するといった事態を回避することができる。
1:電圧変換部、2,5:制御部、21:のこぎり波形、22:誤差電圧、23:上限電圧、24,25:PWM信号、31:1次巻線、32,33:2次巻線、34,35:スイッチング素子、36,37:ゲートドライバ、38,39:ブリッジ整流回路、40:自動電圧制御回路、41,51:DC/DCコンバータIC、42,52:誤差増幅器、53:差分増幅器、54:トランジスタ、C1〜C5,C14,C15:コンデンサ、R1〜R5,R11〜R18:抵抗。
Claims (8)
- 帰還される出力電圧及び所定の参照電圧に基づく所定の誤差電圧を生成する手段と、前記誤差電圧に基づくパルス幅変調による変調信号を生成する手段と、前記変調信号を用いたDC/DC変換により前記出力電圧を得る電圧変換手段とを備えた電源装置において、
前記誤差電圧生成手段は、前記誤差電圧の基礎となる電圧を出力する差動増幅器と、該差動増幅器の電源電圧とによって前記誤差電圧に対し所定の限界値を設定する手段を具備することを特徴とする電源装置。 - 前記電圧変換手段はバッテリ電圧をDC/DC変換するものであり、前記差動増幅器の電源電圧は前記バッテリ電圧に基づく電圧であることを特徴とする請求項1に記載の電源装置。
- 前記限界値設定手段は、前記バッテリ電圧を減衰させて前記電源電圧を生成するとともに、その減衰度を、前記変調信号生成手段を有するICから供給される所定の電圧を分圧した電圧に基づいて決定するものであることを特徴とする請求項2に記載の電源装置。
- 前記変調信号生成手段は、所定ののこぎり波をキャリアとして前記誤差電圧に基づくパルス幅変調を行うものであることを特徴とする請求項1〜3のいずれか1項に記載の電源装置。
- 前記差動増幅器は、前記参照電圧と、前記出力電圧のマイナス側電圧との電位差の分圧を反転入力とし、前記出力電圧のプラス側電圧の分圧を非反転入力とするものであることを特徴とする請求項1〜4のいずれか1項に記載の電源装置。
- 前記変調信号生成手段を有するICを備え、該ICは前記誤差電圧を出力する誤差増幅器を備え、該誤差増幅器の非反転入力端子には、前記差動増幅器の出力に基づく電圧が入力され、該誤差増幅器の反転入力には、該誤差増幅器の出力がそのまま帰還されることを特徴とする請求項1〜5のいずれか1項に記載の電源装置。
- 前記電圧変換手段は、第1及び第2の2次側巻線を有するトランスを備え、前記第1の2次巻線に発生する電圧に基づいてプラス電圧+B及びマイナス電圧−Bを出力し、前記第2の2次巻線に発生する電圧に基づいて、前記プラス電圧+Bよりも高い電圧+HBを出力し、該出力電圧+HBのマイナス側は前記プラス電圧+Bと等電位とされているものであり、前記差動増幅器は、前記参照電圧と前記マイナス側電圧−Bとの電位差の分圧を反転入力とし、前記プラス側電圧+Bの分圧を非反転入力とするものであることを特徴とする請求項1〜6のいずれか1項に記載の電源装置。
- 前記参照電圧として、前記差動増幅器の電源電圧を用いることを特徴とする請求項1〜7のいずれか1項に記載の電源装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004375497A JP2006187068A (ja) | 2004-12-27 | 2004-12-27 | 電源装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004375497A JP2006187068A (ja) | 2004-12-27 | 2004-12-27 | 電源装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006187068A true JP2006187068A (ja) | 2006-07-13 |
Family
ID=36739745
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004375497A Pending JP2006187068A (ja) | 2004-12-27 | 2004-12-27 | 電源装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2006187068A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7839126B2 (en) | 2007-05-22 | 2010-11-23 | Samsung Electronics Co., Ltd. | Signal converting apparatus and signal conversion method providing adjusted error signal with modified swing range |
-
2004
- 2004-12-27 JP JP2004375497A patent/JP2006187068A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7839126B2 (en) | 2007-05-22 | 2010-11-23 | Samsung Electronics Co., Ltd. | Signal converting apparatus and signal conversion method providing adjusted error signal with modified swing range |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5157959B2 (ja) | D級増幅器 | |
JP3691500B2 (ja) | スイッチング電源装置 | |
JP4682763B2 (ja) | Dc/dcコンバータ | |
US8289738B2 (en) | Switching power supply | |
JP5143104B2 (ja) | スイッチング電源装置 | |
TWI784054B (zh) | 開關穩壓器 | |
US9197203B2 (en) | Cycle modulation circuit for limiting peak voltage and associated power supply | |
JP5009655B2 (ja) | スイッチングレギュレータ | |
EP1583235B1 (en) | Emitter switching driving network to control the storage time | |
JP2009016997A (ja) | スイッチング回路 | |
JP2007097286A (ja) | スイッチングレギュレータおよびその駆動方法 | |
JP5317032B2 (ja) | 電力変換装置のノイズ低減装置 | |
JP4710870B2 (ja) | デジタルアンプ装置およびスピーカ装置 | |
JP2006187068A (ja) | 電源装置 | |
JP2018082574A (ja) | スイッチング電源装置 | |
TWI415375B (zh) | 諧振轉換器之縮減責任週期調變之方法及裝置 | |
JP2008061371A (ja) | 自励式共振型スイッチング電源 | |
JP2005203968A (ja) | デジタルアンプの保護装置 | |
JP2008257525A (ja) | 電源装置 | |
JP2012016241A (ja) | Dc−dcコンバータおよびそれを用いた電子機器 | |
JPH0715304A (ja) | パルス幅変調回路 | |
JP4533707B2 (ja) | アンプ装置、アンプ用電源回路およびオーディオ信号再生装置 | |
US7889001B2 (en) | Systems and methods of reduced distortion in a class D amplifier | |
JP2002142456A (ja) | 直流電源装置 | |
JP5151966B2 (ja) | スイッチング電源 |