JP2006185975A - Method of manufacturing multilayered electronic component element assembly - Google Patents
Method of manufacturing multilayered electronic component element assembly Download PDFInfo
- Publication number
- JP2006185975A JP2006185975A JP2004375127A JP2004375127A JP2006185975A JP 2006185975 A JP2006185975 A JP 2006185975A JP 2004375127 A JP2004375127 A JP 2004375127A JP 2004375127 A JP2004375127 A JP 2004375127A JP 2006185975 A JP2006185975 A JP 2006185975A
- Authority
- JP
- Japan
- Prior art keywords
- support
- insulating layer
- insulating
- sheet
- laminated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 46
- 239000002131 composite material Substances 0.000 claims abstract description 57
- 239000004020 conductor Substances 0.000 claims description 20
- 230000000149 penetrating effect Effects 0.000 claims description 10
- 238000007607 die coating method Methods 0.000 claims description 9
- 238000010030 laminating Methods 0.000 claims description 8
- 238000005507 spraying Methods 0.000 claims description 8
- 238000000034 method Methods 0.000 abstract description 46
- 238000009413 insulation Methods 0.000 abstract description 10
- 230000007547 defect Effects 0.000 abstract description 9
- 239000003985 ceramic capacitor Substances 0.000 description 12
- 230000015572 biosynthetic process Effects 0.000 description 10
- 238000003475 lamination Methods 0.000 description 9
- 238000010304 firing Methods 0.000 description 5
- 238000000576 coating method Methods 0.000 description 4
- 230000002950 deficient Effects 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 238000007639 printing Methods 0.000 description 4
- 229910000679 solder Inorganic materials 0.000 description 4
- 239000000919 ceramic Substances 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 229910052759 nickel Inorganic materials 0.000 description 3
- 239000011347 resin Substances 0.000 description 3
- 229920005989 resin Polymers 0.000 description 3
- 238000007650 screen-printing Methods 0.000 description 3
- 229920002799 BoPET Polymers 0.000 description 2
- 239000004743 Polypropylene Substances 0.000 description 2
- 239000000654 additive Substances 0.000 description 2
- 230000000996 additive effect Effects 0.000 description 2
- 239000002390 adhesive tape Substances 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 239000003989 dielectric material Substances 0.000 description 2
- 239000003960 organic solvent Substances 0.000 description 2
- 229910052763 palladium Inorganic materials 0.000 description 2
- 238000007747 plating Methods 0.000 description 2
- -1 polypropylene Polymers 0.000 description 2
- 229920001155 polypropylene Polymers 0.000 description 2
- 239000000843 powder Substances 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 239000007921 spray Substances 0.000 description 2
- 239000011800 void material Substances 0.000 description 2
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 2
- 229910002482 Cu–Ni Inorganic materials 0.000 description 1
- 229910002367 SrTiO Inorganic materials 0.000 description 1
- 229910010413 TiO 2 Inorganic materials 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- 230000001154 acute effect Effects 0.000 description 1
- 230000032798 delamination Effects 0.000 description 1
- 238000007598 dipping method Methods 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 238000001035 drying Methods 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 238000007646 gravure printing Methods 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- 238000007665 sagging Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 239000002002 slurry Substances 0.000 description 1
Images
Abstract
Description
本発明は、積層セラミックコンデンサ等の積層電子部品素体の製造方法に関する。 The present invention relates to a method for manufacturing a multilayer electronic component body such as a multilayer ceramic capacitor.
近年、電子機器の小型化、高密度化に伴い、積層電子部品の小型、高機能化が求められている。代表的な積層電子部品である積層セラミックコンデンサ10としては図6に示すような、複数枚の絶縁シート24を積層してなる積層体11内部で、隣接する絶縁シート24間に導電層26を介在させるとともに、積層体11の側面から主面にかけて、導電層24の一端に接続される外部電極12を被着させた構造のものが知られており、小型、高容量化の要求に答えるために、積層体11を構成する絶縁シート24、導電層26等の薄層化及び多層化がより進められている。
In recent years, with the downsizing and high density of electronic devices, there has been a demand for miniaturization and high functionality of laminated electronic components. As a multilayer
このような薄層化及び多層化に伴い、特に導電層(導体材料)26の厚みが製品のできばえに大きく影響するようになってきている。すなわち、導電層26が形成されている部分と形成されていない部分との間で導電層26の厚みによる段差が発生し、積層されることで累積し、導電層26の周囲の絶縁シート24同士の密着が弱くなり、焼成時のデラミネーションやクラックなどの内部欠陥が発生しやすくなるという問題点があった。
With such thinning and multilayering, the thickness of the conductive layer (conductor material) 26 has been greatly affected by the quality of products. That is, a step due to the thickness of the
このような問題点を解決する為に、図7に示すような、(a)第1の支持体32上に、導電層36及び絶縁層31をスクリーン印刷により形成する工程と、(b)導電層36及び絶縁層31を第2の支持体35上に形成した絶縁シート34上に転写し導電層36と絶縁層31と絶縁シート34とから成る複合シート37を形成する工程と、(c)第1の支持体32を剥離する工程と、(d)複合シート37を被積層体38に転写する工程と、(e)第2の支持体35を剥離する工程とを順次繰り返すことにより、大型積層体を形成し、さらに大型積層体から抽出した積層体を焼成することにより積層セラミック電子部品を製造する方法が、特開2001−244117号公報に開示されている(特許文献1参照)。なお被積層体とは絶縁シート或は/且つ複合シートあるいは複数積層した複合シートを示す。
しかしながら、上記製造方法によれば、図8に示すように導電層36、絶縁層31の分岐領域である境界部分においてスクリーン印刷特有の端面がダレるということに起因した空隙部Vが発生するために、積層による段差を完全に解消することが困難であるという問題があった。また前記製造方法では、通常、絶縁層31を形成するスクリーン印刷の精度が30〜200μmあり、このような印刷の位置ずれのために、図9に示すように、絶縁層31の一部が導電層36上に乗り上げてしまい、あるいは逆に導電層36の一部が絶縁層31に乗り上げてしまい、段差を助長する結果を招いてしまうという問題があった。
However, according to the above manufacturing method, as shown in FIG. 8, the void portion V is generated due to the sagging of the end face peculiar to screen printing at the boundary portion that is a branch region of the
さらには、積層電子部品の低コスト化の要求に応えるために、製造工程においては大型積層体の大面積化が行われており、このため、ますます印刷による位置ずれが顕在化されるという問題を有していた。 Furthermore, in order to meet the demand for cost reduction of multilayer electronic components, large-scale laminates have been increased in area in the manufacturing process, which has caused the problem of misalignment due to printing. Had.
本発明は、上述の問題点に鑑みて案出されたものであり、その目的は、絶縁シートを薄層化して積層数を増加した場合にも、積層時の段差の累積を防止し、絶縁シート間の密着不良並びに焼成時の内部欠陥を防止できる積層電子部品素体の製造方法を提供することにある。 The present invention has been devised in view of the above-mentioned problems, and its purpose is to prevent accumulation of steps during lamination even when the number of laminations is increased by thinning an insulating sheet, and insulation is achieved. An object of the present invention is to provide a method for manufacturing a multilayer electronic component element body that can prevent poor adhesion between sheets and internal defects during firing.
本発明の積層電子部品素体の第1の請求項に関する製造方法は、 絶縁層、絶縁シートおよび導体層が積層されて成る被積層体に、複合シートを積層一体してなる積層電子部品素体の製造方法であって、
第1の支持体の一方主面に、絶縁層を形成する工程aと、
前記絶縁層の所定箇所に、前記第1の支持体及び前記絶縁層を貫通する貫通孔を形成する工程bと、
前記絶縁層の表面に前記貫通孔の開口を塞ぐようにして、第2の支持体に保持された絶縁シートを貼着させる工程cと、
前記第1の支持体の他方主面側から、前記絶縁シートの前記貫通孔内に導電層を形成し、前記絶縁シートと前記絶縁層と前記導電層とから成る複合シートを形成する工程dと、
前記複合シートから前記第1の支持体を剥離した後、前記第1の支持体を剥離した前記複合シートを被積層体に積層し、しかる後前記第2の支持体を剥離する工程eと、
を具備することを特徴とする積層電子部品素体の製造方法である。
The method for producing a multilayer electronic component element according to the first aspect of the present invention includes: a multilayer electronic component element in which a composite sheet is laminated and integrated on a laminate in which an insulating layer, an insulating sheet, and a conductor layer are laminated. A manufacturing method of
Forming an insulating layer on one main surface of the first support;
Forming a through-hole penetrating the first support and the insulating layer at a predetermined location of the insulating layer; and b.
A step c of adhering an insulating sheet held on the second support so as to close the opening of the through hole on the surface of the insulating layer;
Forming a conductive layer in the through hole of the insulating sheet from the other main surface side of the first support, and forming a composite sheet comprising the insulating sheet, the insulating layer, and the conductive layer; and ,
After peeling off the first support from the composite sheet, stacking the composite sheet from which the first support has been peeled off, and then peeling off the second support, e.
It is a manufacturing method of the laminated electronic component element | base_body characterized by comprising.
また、請求項2の発明は、絶縁層、絶縁シートおよび導体層が積層されて成る被積層体に、複合シートを積層一体してなる積層電子部品素体の製造方法であって、
第1の支持体の一方主面に、絶縁層を形成する工程aと、
前記絶縁層の所定箇所に、前記第1の支持体及び前記絶縁層を貫通する貫通孔を形成する工程bと、
前記絶縁層の表面に前記貫通孔の開口を塞ぐようにして、第2の支持体に保持された絶縁シートを貼着させる工程cと、
前記第1の支持体の他方主面側から、前記絶縁シートの前記貫通孔内に導電層を形成し、前記絶縁シートと前記絶縁層と前記導電層とから成る複合シートを形成する工程dと、
前記複合シートから前記第一および第2の支持体を剥離した後、前記第一および第2の支持体から剥離した前記複合シートを被積層体に積層する工程eと、
を具備することを特徴とする積層電子部品素体の製造方法である。
The invention of
Forming an insulating layer on one main surface of the first support;
Forming a through-hole penetrating the first support and the insulating layer at a predetermined location of the insulating layer; and b.
A step c of adhering an insulating sheet held on the second support so as to close the opening of the through hole on the surface of the insulating layer;
Forming a conductive layer in the through hole of the insulating sheet from the other main surface side of the first support, and forming a composite sheet comprising the insulating sheet, the insulating layer, and the conductive layer; and ,
After peeling the first and second supports from the composite sheet, the step e of laminating the composite sheet peeled from the first and second supports on a laminate;
It is a manufacturing method of the laminated electronic component element | base_body characterized by comprising.
さらに、請求項3の発明は、絶縁層、絶縁シートおよび導体層が積層されて成る被積層体に、複合シートを積層一体してなる積層電子部品素体の製造方法であって、
第1の支持体の一方主面に、絶縁層を形成する工程aと、
前記絶縁層の所定箇所に、前記第1の支持体及び前記絶縁層を貫通する貫通孔を形成する工程bと、
前記絶縁層の表面に前記貫通孔の開口を塞ぐようにして、絶縁シートを貼着させる工程cと、
前記第1の支持体の他方主面側から、前記絶縁シートの前記貫通孔内に導電層を形成し、前記絶縁シートと前記絶縁層と前記導電層とから成る複合シートを形成する工程dと、
前記複合シートから前記第1の支持体を剥離した後、前記複合シートを被積層体に積層する工程eと、
を具備することを特徴とする積層電子部品素体の製造方法である。
Further, the invention of
Forming an insulating layer on one main surface of the first support;
Forming a through-hole penetrating the first support and the insulating layer at a predetermined location of the insulating layer; and b.
A step c of adhering an insulating sheet so as to block the opening of the through hole on the surface of the insulating layer;
Forming a conductive layer in the through hole of the insulating sheet from the other main surface side of the first support, and forming a composite sheet comprising the insulating sheet, the insulating layer, and the conductive layer; and ,
After peeling the first support from the composite sheet, the step e of laminating the composite sheet on a laminate;
It is a manufacturing method of the laminated electronic component element | base_body characterized by comprising.
請求項4の発明は、絶縁層、絶縁シートおよび導体層が積層されて成る被積層体に、複合シートを積層一体してなる積層電子部品素体の製造方法であって、
第1の支持体の一方主面に、絶縁層を形成する工程aと、
前記絶縁層の所定箇所に、前記第1の支持体及び前記絶縁層を貫通する貫通孔を形成する工程bと、
前記絶縁層の表面に前記貫通孔の開口を塞ぐようにして、絶縁シートを貼着させる工程cと、
前記第1の支持体の他方主面側から、前記絶縁シートの前記貫通孔内に導電層を形成し、前記絶縁シートと前記絶縁層と前記導電層とから成る複合シートを形成する工程dと、
前記複合シートを被積層体に積層した後、前記第1の支持体を剥離する工程eと、
を具備することを特徴とする積層電子部品素体の製造方法である。
The invention of
Forming an insulating layer on one main surface of the first support;
Forming a through-hole penetrating the first support and the insulating layer at a predetermined location of the insulating layer; and b.
A step c of adhering an insulating sheet so as to block the opening of the through hole on the surface of the insulating layer;
Forming a conductive layer in the through hole of the insulating sheet from the other main surface side of the first support, and forming a composite sheet comprising the insulating sheet, the insulating layer, and the conductive layer; and ,
After laminating the composite sheet on the laminate, a step e of peeling the first support;
It is a manufacturing method of the laminated electronic component element | base_body characterized by comprising.
さらにまた本発明の積層電子部品素体の製造方法は、導電層がダイコート法、スプレーコート法のいずれかにより形成することを特徴とする。 Furthermore, the method for producing a multilayer electronic component body according to the present invention is characterized in that the conductive layer is formed by either a die coating method or a spray coating method.
本発明の積層電子部品素体の製造方法によれば、第1の支持体及び絶縁層を貫通する貫通孔を形成した後、絶縁層表面に、絶縁シートまたは絶縁シートが被着された第2の支持体を貫通孔を塞ぐようにして貼着させ、しかる後第1の支持体の他方主面の貫通孔領域に導電層を形成し、必要に応じて第2の支持体を剥離して絶縁シートと絶縁層と導電層から成る複合シートを形成することから、絶縁層と導電層が重なって段差を生じることはなく、その結果、複合シートを複数積層した場合においても、密着性の低下をまねくことが無く、内部欠陥の発生を防止できるという効果が得られる。 According to the method for manufacturing a multilayer electronic component element body of the present invention, after forming the through hole penetrating the first support and the insulating layer, the insulating sheet or the insulating sheet is attached to the surface of the insulating layer. The support is attached so as to close the through hole, and then a conductive layer is formed in the through hole region of the other main surface of the first support, and the second support is peeled off as necessary. Forming a composite sheet consisting of an insulating sheet, an insulating layer, and a conductive layer, the insulating layer and the conductive layer do not overlap to form a step. As a result, even when a plurality of composite sheets are laminated, the adhesion is reduced. The effect of preventing the occurrence of internal defects can be obtained.
また本発明は、上記積層電子部品素体の製造方法において、導電層をダイコート法、スプレーコート法のいずれかを用いて形成することから、導電層の表面が平坦となり、絶縁層と導電層との境界に空隙部が生じないので、積層した場合において密着性の低下をまねくことが無く、内部欠陥の発生を防止できるという効果が得られる。 Further, the present invention provides a method for manufacturing a multilayer electronic component body, wherein the conductive layer is formed using either a die coating method or a spray coating method, so that the surface of the conductive layer becomes flat, and the insulating layer, the conductive layer, Since no void portion is generated at the boundary, there is no reduction in adhesion when laminated, and the effect of preventing the occurrence of internal defects can be obtained.
以下、本発明を添付図面に基づいて詳細に説明する。 Hereinafter, the present invention will be described in detail with reference to the accompanying drawings.
代表的な積層電子部品として、積層セラミックコンデンサを用いて説明する。 A typical multilayer electronic component will be described using a multilayer ceramic capacitor.
図1は積層セラミックコンデンサの縦断面図である。この図で1(31)は絶縁層、4(34)は絶縁シート、6(36)は導電層、11は積層体、12は外部電極を表し主にこれらで積層セラミックコンデンサが構成されている。なお、(31)、(34)、(36)は従来の技術で説明した符号であり、以下では、符号1、4、6を用いて説明する。
FIG. 1 is a longitudinal sectional view of a multilayer ceramic capacitor. In this figure, 1 (31) is an insulating layer, 4 (34) is an insulating sheet, 6 (36) is a conductive layer, 11 is a laminate, 12 is an external electrode, and these mainly constitute a multilayer ceramic capacitor. . In addition, (31), (34), and (36) are the codes | symbols demonstrated by the prior art, and it demonstrates using the codes |
積層体11を構成する絶縁シート4、絶縁層1は、その材料が例えば、BaTiO3、CaTiO3、SrTiO3等を主成分とする高誘電率の誘電体材料やTiO2等を主成分とする温度補償用の誘電体材料であり、その厚みが例えば1層あたり1μm〜3μmである。また積層体11における絶縁シート4の積層数は、例えば20層〜2000層である。
The
導電層6は、積層体11の内部で隣接する絶縁シート4層間に形成され、その材料は、Ni、Cu、Cu−Ni、Ag−Pd等の金属を主成分とする導体材料であり、その厚みが例えば0.5μm〜2μmである。なお絶縁シート4を介して対向する一対の導電層6は、対向する領域間で静電容量が形成され、その一端はそれぞれ積層体11の異なる端面に導出される。
The
積層体11の端面から主面にかけて被着される外部電極12は、その材料としては例えば、導電率が高く半田に浸食されにくいCu等の導体材料であり、その厚みが例えば5μm〜10μmに設定される。また外部電極12は、端面に導出した導電層6の一端に接続され、積層体11の内部で形成される静電容量と電気的に接続される。
The
なお、一般的には、外部電極12の表面には、回路基板に半田で搭載される場合の耐熱性を向上するための厚みが1μm〜3μmのNi層や、半田が塗れやすくするための厚みが4μm〜5μmの半田あるいはSn層等(図1では図示せず)を被覆形成される。
In general, the surface of the
次に、まず本発明の積層電子部品素体の第一の製造方法について図2を用いて説明する。なお、図面において、各符号は焼成の前後で区別しないことにする。 Next, a first manufacturing method of the multilayer electronic component body of the present invention will be described with reference to FIG. In the drawings, each symbol is not distinguished before and after firing.
最初に、図2(a)に示すように、第1の支持体2の一方主面にセラミックスラリを塗布後乾燥することにより、絶縁層1となるセラミックグリーンシートを形成する(工程a)。
First, as shown in FIG. 2A, a ceramic green sheet to be the insulating
ここで、第1の支持体2としては、強度、平滑性、剥離性等を考慮してPETフィルム、ポリプロピレンフィルムなどが用いられ、また、絶縁層1を形成する方法としては、ダイコータ法やマイクログラビア印刷法などが挙げられる。
Here, as the
次に、図2(b)に示すように、第1の支持体2及び絶縁層1の両方を貫くように、貫通孔3を形成する。貫通孔3の形状、縦横の長さは即ち貫通孔3に形成される導電層6の形状に応じて縦横の長さを所定寸法となっている。一般的には形状は長方形で縦横の長さは0.8mm〜3.4mm×0.1mm〜1.2mmである。このような貫通孔3は、レーザ光照射の場合、レーザの種類としてCO2レーザ、UV−YAGレーザ、あるいはエキシマレーザなどを使用して形成される。また、その他の方法としてドリル、パンチなどにより、貫通孔3を形成しても良い。(工程b)
次に、図2(c)に示すように、絶縁層1上に貫通孔3を塞ぐように第2の支持体5に保持された絶縁シート4を粘着させる。第2の支持体5としては、第1の支持体2に準じPETフィルム、ポリプロピレンフィルムなどが用いられる。(工程c)
次に、図2(d)に示すように、第1の支持体2の略全面及び第1の支持体2の貫通孔3から露出した絶縁シート2上に、導体材料を塗布し、内部電極となる導電層6を形成し、絶縁シート2、絶縁層1及び導電層6から構成される複合シート7を形成する。第1の支持体2の略全面及び第1の支持体2の貫通孔3から露出した絶縁シート4上に、導体材料を塗布する方法としてダイコート法、スプレーコート法などが挙げられる。
Next, as shown in FIG. 2B, the through
Next, as shown in FIG. 2C, the insulating
Next, as shown in FIG. 2 (d), a conductive material is applied on the insulating
ダイコート法による塗布方法では、Ni、Cu、Ag、Pd等の金属粉末に添加剤または樹脂、有機溶剤もしくは水を加えペーストを作成し、タンクよりダイコーターのスロッドダイにインキを導きヘッドノズルからペーストを吐出させ貫通孔3内の絶縁シート2表面に導電層6を形成する。なお塗布厚みはペースト粘度に応じて吐出量と成形スピードでコントロールする。
In the coating method using the die coating method, a paste is made by adding an additive or a resin, an organic solvent or water to a metal powder such as Ni, Cu, Ag, Pd, etc., and the ink is led from the tank to the die die of the die coater, and the paste from the head nozzle A
またスプレーコート法による塗布方法では、Ni、Cu、Ag、Pd等の金属粉末に添加剤または樹脂、有機溶剤もしくは水を加えペーストを作成し、タンクよりスプレーガンにインキを導きノズル部分からペーストを噴出させ貫通孔3内の絶縁シート4の表面に導電層6を形成する。なお塗布厚みはペースト粘度、スプレー圧、塗布回数等を適宜変えコントロールする。
In the spray coating method, an additive or resin, organic solvent or water is added to a metal powder such as Ni, Cu, Ag, Pd to create a paste, ink is introduced from a tank to a spray gun, and the paste is applied from the nozzle part. The
次に、図2(e)に示すように、複合シート7から、第1の支持体2を剥離し、その後、前記第1の支持体2を剥離した前記複合シート7を、順次被積層体8に積層し、しかる後に、前記第2の支持体5を剥離する。これを繰り返して大型積層体9を形成する。
Next, as shown in FIG. 2 (e), the
第1の支持体2を剥離する方法としては、導体材料が塗布された第1の支持体2上に粘着テープを当接させることにより、転写させる方法(ピーリング法)が挙げられる。このとき、剥離強度が絶縁シート4−第1の支持体2間より、第1の支持体2−粘着テープ間が大であることが必要である。また、確実に剥離するためには、剥離の角度θが鋭角になるように剥離することが望ましい。
As a method for peeling off the
また第1の支持体2を剥離した後の具体的な手順としては、下金型上に載置させた被積層体8と上金型との間に、第2の支持体5に裏打ちされた複合シート7を、第2の支持体5が上金型側となるように配置させた後、第2の支持体5を上金型で下金型側へ加圧加熱することにより、複合シート7を被積層体8に熱圧着する工程を繰り返すことにより、大型積層体9を形成する。
Further, as a specific procedure after the
この後、この大型積層体9を各素子領域毎に切断して、未焼成状態の積層体11を得る。
Thereafter, the
さらに、この未焼成状態の積層体11を所定の雰囲気及び温度条件下で焼成して、積層体11を得る。この積層体11は、複数の複合シート7が積層されているとともに、一対の端面に導電層6が露出している。
Further, the
次に、外部電極12となる導体膜を積層体11の一対の端面にディップ法により形成する。さらに、導体膜は、所定の雰囲気、温度、時間を加えて焼成、外部電極12を形成する。そして、外部電極12表面にNiメッキ/Snメッキを形成する。
Next, a conductor film to be the
このようにして、図1に示すような積層セラミックコンデンサ10が得られる。
In this way, a multilayer
上述の積層セラミックコンデンサの製造方法において請求項2に示すように形成しても構わない。すなわち、その製造方法は工程a〜dまでは上述の製造方法と同様であるが工程eにおいて、第2の支持体5が複合シート7を被積層体8に積層する前に剥離しても構わない。その製造法の図3に示す。すなわち図3において、積層工程においては、第2の支持体5は存在しない。
You may form as shown in
また、上述の積層セラミックコンデンサの製造方法において請求項3、4に示すように形成しても構わない。すなわち、上述の製造方法では、第2の支持体5は絶縁シート4と一体化しているが、第2支持体5を省略して絶縁シート4のみを貫通孔3に被着しても構わない。その製造法の図4、5に示す。
Moreover, you may form as shown in
この場合、第1の支持体2の剥離に関しては、複合シート7を被積層体8に積層する前や後に剥離しても構わない。
In this case, the
図4においては、第1の支持体2の剥離は、積層工程前に剥離して、複合シート7のみの状態で、複合シート7を被積層体8に積層している。図5においては、第1の支持体2が被着されていない複合シート7面を利用して、複合シート7を被積層体8に積層し、積層したのちに、第1の支持体2を剥離している。
In FIG. 4, the
これらの製造方法によれば、第1の支持体2及び絶縁層1を貫通する貫通孔3を形成した後、絶縁層1表面に絶縁シート4を、貫通孔3を塞ぐようにして貼着させ、しかる後第1の支持体2の他方主面の絶縁シート4の貫通孔領域に導電層6を形成し、絶縁シート4と絶縁層1と導電層6から成る複合シート7を形成することから、絶縁層1と導電層6が重なって段差を生じることはなく、その結果、複合シート7を複数積層した場合においても、密着性の低下をまねくことが無く、内部欠陥の発生を防止出来る効果が得られる。
According to these manufacturing methods, after the through
また、導電層をダイコート法、スプレーコート法のいずれかを用いて形成することから、導電層の表面が平坦となり、絶縁層と導電層との境界に空隙部が生じないので、積層した場合において密着性の低下をまねくことが無く、内部欠陥の発生を防止できる効果が得られる。 In addition, since the conductive layer is formed by using either the die coating method or the spray coating method, the surface of the conductive layer becomes flat, and no gap is formed at the boundary between the insulating layer and the conductive layer. The effect of preventing the occurrence of internal defects without causing a decrease in adhesion is obtained.
本発明者は、前記導電層6と絶縁層1の厚みの関係について、以下の実験を行ない、導電層6と絶縁層1の厚み差による内部欠陥発生状況を確認した。
The inventor conducted the following experiment on the relationship between the thickness of the
なお、試料において導電層6の印刷方法としてはダイコート法(表1)、スプレーコート法(表2)のいずれかを用い、絶縁層1の形成方法としてはダイコート法を用いた。また、試料の積層数100層として、試料数100個について調べた。
In the sample, either a die coating method (Table 1) or a spray coating method (Table 2) was used as a printing method of the
なお、判定にあたり、良品「○」は欠陥試料が0/100個であり、1つでも欠陥の試料があれば不良「×」とした。
その結果、絶縁層1厚みをZt、導電層6厚みをDtと表した時、ダイコート法、スプレーコート法いずれもダイコート法の場合でも、0.67Zt≦Dt≦1.5Ztの関係で、絶縁層1の厚みと導電層6の厚みの関係を満足することで、密着不良並びに焼成時の内部欠陥を完全に無くす事が出来る。
As a result, when the thickness of the insulating
またさらに本発明は上述した実施形態に限定されるものではなく、本発明の要旨を逸脱しない範囲において種々の変更、改良等が可能である。 Furthermore, the present invention is not limited to the above-described embodiments, and various changes and improvements can be made without departing from the scope of the present invention.
例えば、上記実施の形態では、本発明の積層電子部品10を積層セラミックコンデンサに適用した例を用いて説明したが、本発明は、積層型インダクタ、積層型圧電部品、回路基板、半導体部品など、さまざまな積層電子部品10に適用できる。
For example, in the above embodiment, the multilayer
10・・・・・・・・積層セラミックコンデンサ(積層電子部品)
11・・・・・・・・積層体
1、21、31・・・絶縁層
2、22、32・・・第1の支持体
3・・・・・・・・・貫通孔
4、24、34・・・絶縁シート
5、25、35・・・第2の支持体
6、26、36・・・導電層
7、37・・・ ・・・複合シート
8、38・・・・・・被積層体
9、39・・・ ・・・大型積層体
12・・・・・・ ・・外部電極
10 ... Multilayer ceramic capacitors (multilayer electronic components)
11...
Claims (5)
第1の支持体の一方主面に、絶縁層を形成する工程aと、
前記絶縁層の所定箇所に、前記第1の支持体及び前記絶縁層を貫通する貫通孔を形成する工程bと、
前記絶縁層の表面に前記貫通孔の開口を塞ぐようにして、第2の支持体に保持された絶縁シートを貼着させる工程cと、
前記第1の支持体の他方主面側から、前記絶縁シートの前記貫通孔内に導電層を形成し、前記絶縁シートと前記絶縁層と前記導電層とから成る複合シートを形成する工程dと、
前記複合シートから前記第1の支持体を剥離した後、前記第1の支持体を剥離した前記複合シートを被積層体に積層し、しかる後前記第2の支持体を剥離する工程eと、
を具備することを特徴とする積層電子部品素体の製造方法。 A laminated electronic component body manufacturing method in which a composite sheet is laminated and integrated on a laminated body in which an insulating layer, an insulating sheet, and a conductor layer are laminated,
Forming an insulating layer on one main surface of the first support;
Forming a through-hole penetrating the first support and the insulating layer at a predetermined location of the insulating layer; and b.
A step c of adhering an insulating sheet held on the second support so as to close the opening of the through hole on the surface of the insulating layer;
Forming a conductive layer in the through hole of the insulating sheet from the other main surface side of the first support, and forming a composite sheet comprising the insulating sheet, the insulating layer, and the conductive layer; and ,
After peeling off the first support from the composite sheet, stacking the composite sheet from which the first support has been peeled off, and then peeling off the second support, e.
A method for producing a laminated electronic component body, comprising:
第1の支持体の一方主面に、絶縁層を形成する工程aと、
前記絶縁層の所定箇所に、前記第1の支持体及び前記絶縁層を貫通する貫通孔を形成する工程bと、
前記絶縁層の表面に前記貫通孔の開口を塞ぐようにして、第2の支持体に保持された絶縁シートを貼着させる工程cと、
前記第1の支持体の他方主面側から、前記絶縁シートの前記貫通孔内に導電層を形成し、前記絶縁シートと前記絶縁層と前記導電層とから成る複合シートを形成する工程dと、
前記複合シートから前記第一および第2の支持体を剥離した後、前記第一および第2の支持体から剥離した前記複合シートを被積層体に積層する工程eと、
を具備することを特徴とする積層電子部品素体の製造方法。 A laminated electronic component body manufacturing method in which a composite sheet is laminated and integrated on a laminated body in which an insulating layer, an insulating sheet, and a conductor layer are laminated,
Forming an insulating layer on one main surface of the first support;
Forming a through-hole penetrating the first support and the insulating layer at a predetermined location of the insulating layer; and b.
A step c of adhering an insulating sheet held on the second support so as to close the opening of the through hole on the surface of the insulating layer;
Forming a conductive layer in the through hole of the insulating sheet from the other main surface side of the first support, and forming a composite sheet comprising the insulating sheet, the insulating layer, and the conductive layer; and ,
After peeling the first and second supports from the composite sheet, the step e of laminating the composite sheet peeled from the first and second supports on a laminate;
A method for producing a laminated electronic component body, comprising:
第1の支持体の一方主面に、絶縁層を形成する工程aと、
前記絶縁層の所定箇所に、前記第1の支持体及び前記絶縁層を貫通する貫通孔を形成する工程bと、
前記絶縁層の表面に前記貫通孔の開口を塞ぐようにして、絶縁シートを貼着させる工程cと、
前記第1の支持体の他方主面側から、前記絶縁シートの前記貫通孔内に導電層を形成し、前記絶縁シートと前記絶縁層と前記導電層とから成る複合シートを形成する工程dと、
前記複合シートから前記第1の支持体を剥離した後、前記複合シートを被積層体に積層する工程eと、
を具備することを特徴とする積層電子部品素体の製造方法。 A laminated electronic component body manufacturing method in which a composite sheet is laminated and integrated on a laminated body in which an insulating layer, an insulating sheet, and a conductor layer are laminated,
Forming an insulating layer on one main surface of the first support;
Forming a through-hole penetrating the first support and the insulating layer at a predetermined location of the insulating layer; and b.
A step c of adhering an insulating sheet so as to block the opening of the through hole on the surface of the insulating layer;
Forming a conductive layer in the through hole of the insulating sheet from the other main surface side of the first support, and forming a composite sheet comprising the insulating sheet, the insulating layer, and the conductive layer; and ,
After peeling the first support from the composite sheet, the step e of laminating the composite sheet on a laminate;
A method for producing a laminated electronic component body, comprising:
第1の支持体の一方主面に、絶縁層を形成する工程aと、
前記絶縁層の所定箇所に、前記第1の支持体及び前記絶縁層を貫通する貫通孔を形成する工程bと、
前記絶縁層の表面に前記貫通孔の開口を塞ぐようにして、絶縁シートを貼着させる工程cと、
前記第1の支持体の他方主面側から、前記絶縁シートの前記貫通孔内に導電層を形成し、前記絶縁シートと前記絶縁層と前記導電層とから成る複合シートを形成する工程dと、
前記複合シートを被積層体に積層した後、前記第1の支持体を剥離する工程eと、
を具備することを特徴とする積層電子部品素体の製造方法。 A laminated electronic component body manufacturing method in which a composite sheet is laminated and integrated on a laminated body in which an insulating layer, an insulating sheet, and a conductor layer are laminated,
Forming an insulating layer on one main surface of the first support;
Forming a through-hole penetrating the first support and the insulating layer at a predetermined location of the insulating layer; and b.
A step c of adhering an insulating sheet so as to block the opening of the through hole on the surface of the insulating layer;
Forming a conductive layer in the through hole of the insulating sheet from the other main surface side of the first support, and forming a composite sheet comprising the insulating sheet, the insulating layer, and the conductive layer; and ,
After laminating the composite sheet on the laminate, a step e of peeling the first support;
A method for producing a laminated electronic component body, comprising:
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004375127A JP2006185975A (en) | 2004-12-27 | 2004-12-27 | Method of manufacturing multilayered electronic component element assembly |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004375127A JP2006185975A (en) | 2004-12-27 | 2004-12-27 | Method of manufacturing multilayered electronic component element assembly |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006185975A true JP2006185975A (en) | 2006-07-13 |
Family
ID=36738886
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004375127A Pending JP2006185975A (en) | 2004-12-27 | 2004-12-27 | Method of manufacturing multilayered electronic component element assembly |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2006185975A (en) |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09326329A (en) * | 1996-04-02 | 1997-12-16 | Matsushita Electric Ind Co Ltd | Ceramic multilayer device member and manufacture thereof |
JPH1197285A (en) * | 1997-07-24 | 1999-04-09 | Matsushita Electric Ind Co Ltd | Manufacture of multilayer ceramic electronic component |
JP2000100648A (en) * | 1998-09-22 | 2000-04-07 | Sumitomo Rubber Ind Ltd | Manufacture of laminated ceramic capacitor |
JP2000138129A (en) * | 1998-10-30 | 2000-05-16 | Kyocera Corp | Laminated ceramic capacitor and its manufacture |
WO2004061880A1 (en) * | 2002-12-27 | 2004-07-22 | Tdk Corporation | Method for manufacturing multilayer electronic component |
-
2004
- 2004-12-27 JP JP2004375127A patent/JP2006185975A/en active Pending
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09326329A (en) * | 1996-04-02 | 1997-12-16 | Matsushita Electric Ind Co Ltd | Ceramic multilayer device member and manufacture thereof |
JPH1197285A (en) * | 1997-07-24 | 1999-04-09 | Matsushita Electric Ind Co Ltd | Manufacture of multilayer ceramic electronic component |
JP2000100648A (en) * | 1998-09-22 | 2000-04-07 | Sumitomo Rubber Ind Ltd | Manufacture of laminated ceramic capacitor |
JP2000138129A (en) * | 1998-10-30 | 2000-05-16 | Kyocera Corp | Laminated ceramic capacitor and its manufacture |
WO2004061880A1 (en) * | 2002-12-27 | 2004-07-22 | Tdk Corporation | Method for manufacturing multilayer electronic component |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
WO2006070807A1 (en) | Wiring board and wiring board manufacturing method | |
JP2006186316A (en) | Ceramic electronic component and laminated ceramic capacitor | |
JP2003276017A (en) | Ceramic green sheet and its production method, and production method for ceramic laminate | |
KR100749792B1 (en) | Method for manufacturing multilayer unit for multilayer electronic component | |
JP2006041268A (en) | Laminated electronic component and manufacturing method thereof | |
JP2009043769A (en) | Wiring substrate with built-in capacitor, its manufacturing method, and capacitor with support | |
JP2011114175A (en) | Method of manufacturing multilayer wiring board, and multilayer wiring board | |
JP2005159056A (en) | Laminated ceramic electronic component | |
KR101805074B1 (en) | Preparation method of ceramic multilayer circuit board | |
JP2006185975A (en) | Method of manufacturing multilayered electronic component element assembly | |
JP2008112787A (en) | Multilayer ceramic substrate, and manufacturing method thereof | |
JP2006229015A (en) | Manufacturing method of laminated electronic component | |
JP4822725B2 (en) | Manufacturing method of laminate | |
JP2007123677A (en) | Method of manufacturing ceramic multilayer substrate | |
JP2004179568A (en) | Method of manufacturing laminated ceramic parts | |
JP4570423B2 (en) | Manufacturing method of electronic parts | |
JP4610185B2 (en) | Wiring board and manufacturing method thereof | |
JP5052380B2 (en) | Manufacturing method of ceramic wiring board | |
JP4663706B2 (en) | Manufacturing method of electronic parts | |
JP2005285992A (en) | Ceramic electronic component, capacitor, and method of manufacturing ceramic electronic component | |
JP2005096390A (en) | Wiring board, its production method, carrier sheet for forming green sheet used in it | |
KR100749796B1 (en) | Method for manufacturing multilayer unit for multilayer electronic component | |
JP2005136126A (en) | Method of manufacturing laminated ceramic electronic component | |
JP4084785B2 (en) | Manufacturing method of electronic parts | |
JP2007266280A (en) | Multilayer ceramic electronic component and method of manufacturing same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070912 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20091127 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091208 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100201 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20100706 |