JP2006179585A - 半導体素子収納用パッケージ - Google Patents
半導体素子収納用パッケージ Download PDFInfo
- Publication number
- JP2006179585A JP2006179585A JP2004369531A JP2004369531A JP2006179585A JP 2006179585 A JP2006179585 A JP 2006179585A JP 2004369531 A JP2004369531 A JP 2004369531A JP 2004369531 A JP2004369531 A JP 2004369531A JP 2006179585 A JP2006179585 A JP 2006179585A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- package
- metal member
- semiconductor element
- groove
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Die Bonding (AREA)
Abstract
【課題】 基板と金属部材との接合強度を強固なものにするろう材溜り部を確実に形成し、基板と金属部材との接合強度が強固な半導体素子収納用パッケージを提供すること。
【解決手段】 上面に半導体素子の搭載部を有する基板2と、基板2の上面の外周部に端部が基板2よりも外側に突出するように接合された金属部材3とを具備した半導体素子収納用パッケージ1において、金属部材3の下面に基板2の外周に沿って溝6を形成した。
【選択図】 図2
【解決手段】 上面に半導体素子の搭載部を有する基板2と、基板2の上面の外周部に端部が基板2よりも外側に突出するように接合された金属部材3とを具備した半導体素子収納用パッケージ1において、金属部材3の下面に基板2の外周に沿って溝6を形成した。
【選択図】 図2
Description
本発明は、IC、LSI等の半導体素子を収納するための半導体素子収納用パッケージに関する。
従来より、半導体素子の高集積化、高速化、小型化に伴ない、多端子構造であり、高周波帯域で作動の信頼性が良くかつ安定して作動する半導体装置が望まれている。このような半導体装置に用いられる半導体素子収納用パッケージ(以下、単にパッケージともいう)は、半導体素子を基板の上面に搭載し、基板の上面の外周部に半導体素子実装部を囲むように金属部材からなる枠体を接合してなる。そして、半導体装置は、パッケージの枠体の上面に蓋体を接合することにより基本的に構成されるが、パッケージを外部の装置に接合するための金属部材が基板の外周部に接合される場合がある。
このようなパッケージの図を図6、図7に示す。図6、図7において、21はパッケージ、22はセラミック製の基板、23は金属部材、24は接合導体、25は枠体、26は基板の溝、27はろう材溜りを示す。この様に、基板22の金属部材23を接合する部分には、基板22と金属部材23との接合強度を増強する目的で、ろう材溜り27を形成するために、溝26が形成される場合が多い。このように基板22の金属部材23を接合する部分に溝26を形成しているパッケージは下記の特許文献1に紹介されている。
特開2004−95596号公報
しかしながら、上記従来のパッケージ21によると、基板22に溝26を形成する必要があり、基板22の製造時に、積層ずれや収縮ずれにより溝26と基板22の外周部との位置がずれる問題があり、溝26が形成されない場合や形成されても金属部材23が接合される位置からずれて溝26が形成され、それによって、金属部材23と基板22との接合強度が弱い場合があった。また基板22のより短納期化、低価格化、不良率という点で不利である。
従って、本発明の半導体素子収納用パッケージは上記従来の問題点に鑑みて完成されたものであり、その目的は、基板と金属部材との接合強度を強固なものにするろう材溜り部を確実に形成し、より基板と金属部材との接合強度が強固な半導体素子収納用パッケージを提供することである。また、短納期化、低コスト化、基板不良の低減が可能な半導体素子収納用パッケージを提供することにある。
本発明の半導体素子収納用パッケージは、上面に半導体素子の搭載部を有する基板と、該基板の上面の外周部に端部が前記基板よりも外側に突出するように接合された金属部材とを具備した半導体素子収納用パッケージにおいて、前記金属部材の下面に前記基板の外周に沿って溝を形成したことを特徴とする。
本発明の半導体素子収納用パッケージにおいて、好ましくは、前記溝は、前記基板上に位置する側面の傾斜が反対側の側面よりも緩やかであることを特徴とする。
本発明の半導体素子収納用パッケージにおいて、好ましくは、前記基板の外周と前記金属部材との交線の中央部に前記溝の非形成部が設けられ、該非形成部を挟んで両側に前記溝が形成されていることを特徴とする。
本発明の半導体素子収納用パッケージは、金属部材の下面に基板の外周に沿って溝を形成したことにより、基板に溝を形成する必要がなく、溝を形成した金属部材を基板に位置合わせして接合させるだけでいいので、基板と金属部材の接合強度を強固なものにするろう材溜り部を確実かつ位置精度良く形成できる。よって、より基板と金属部材の接合強度を強固な半導体素子収納用パッケージを提供することができるとともに、短納期化、低コスト化、基板不良の低減が可能な半導体素子収納用パッケージを提供することができる。
本発明の半導体素子収納用パッケージは、好ましくは、溝の基板上に位置する側面の傾斜が反対側の側面よりも緩やかであることにより、少量のろう材でも確実にろう材溜りを形成することができ、基板に接触するろう材の接合面積を増やし、接合強度をよりいっそう増強させることができる。
また、基板と金属部材とを接合する際、ろう材を溝の傾斜に沿って滑らかに濡れ広がらすことができ、ろう材中にボイドが生じるのを有効に防止できる。また、溝の反対側の傾斜が急な側面でろう材の濡れ広がりを堰き止め、ろう材を確実に溝内に溜めることができる。
本発明の半導体素子収納用パッケージは、好ましくは基板の外周と金属部材との交線の中央部に溝の非形成部が設けられ、非形成部を挟んで両側に溝が形成されていることにより、ろう材が不足することがあっても、溝の非形成部を有することによって溝部には十分にろう材を充填することができ、より安定した接合強度を得ることができる。その結果、基板と金属部材との接合がより強固となり、且つ短納期化、低コスト化、基板不良減少の可能な半導体素子収納用パッケージを提供することができる。
本発明の半導体素子収納用パッケージについて、添付図面を用いて詳細に説明する。
図1(a)は本発明の半導体素子収納用パッケージの実施の形態の一例を示した平面図、図1(b)はその側面図、図2は本発明の半導体素子収納用パッケージにおける金属部材と基板との接合部の要部拡大断面図、図3(a)は金属部材の側面図、図3(b)は金属部材の基板と接合される側の面の平面図である。
図1において、1は半導体素子収納用パッケージ、2は基板、3は金属部材、4は接合導体、5は枠体を示す。図2において、6は金属部材の溝、7はろう材溜りを示す。
基板1は、絶縁体から成り、好ましくは、熱膨張率がウエハーを形成するSiに近く、絶縁性に優れる絶縁材料である酸化アルミニウム(Al2O3)質焼結体、ガラスセラミックス等のセラミックスから成るのがよい。
このような基板2は、以下の方法により製作される。例えば酸化アルミニウム質焼結体で形成される場合には、酸化アルミニウム,酸化珪素,酸化マグネシウム,酸化カルシウムの原材料粉末に適当な有機溶剤,溶媒を添加混合して泥漿状となすとともにこれをドクターブレード法等によってセラミックグリーンシートに成形し、基板2となる複数のセラミックグリーンシートに裁断する。基板2に貫通導体が必要な場合には、しかる後、セラミックグリーンシートの貫通導体が形成される所定位置に適当な打ち抜き加工により孔を形成する。
次に、タングステン(W),モリブデン(Mo)、モリブデン−マンガン(Mo−Mn)合金等の融点の高い金属粉末や適当な樹脂バインダー等から成る金属ペーストを準備し、スクリーン印刷法等によって所定のセラミックグリーンシートの所定位置に内層導体層となる金属ペースト層を10〜15μmの厚みに形成するとともに貫通導体が形成される孔に金属ペーストを充填する。最後に、これらセラミックグリーンシートを重ね合わせ、高温で焼成し、所定の形状に分割することによって製作される。
接合導体4は、基板2との密着性のよい金属が用いられるのがよく、例えばクロム(Cr)−Cu合金層や、チタン(Ti)−Cu合金層層等から成り、蒸着法やスパッタリング法、イオンプレーティング法等の薄膜形成法によって成膜され、またフォトリソグラフィ法,エッチング法等により、所定の形状をもつ配線導体に加工される。接合導体4の厚さは100〜2,000オングストロームが良い。100オングストローム未満では、下地となる基板2に強固に密着させることが困難となる傾向にあり、2,000オングストロームを超えると、接合導体4の成膜時の接合導体4の内部の応力によって剥離が生じ易くなる。
そして、金属部材3がろう材により基板2の上面に接合される。金属部材3はCu-W、鉄(Fe)-Ni-コバルト(Co)合金等のインゴット(塊)を従来周知の金属圧延加工法や打ち抜き加工法、切削法等を採用することによって所定の形状に形成される。更に金属部材はその表面にNi、Auからなる良導電性で、且つ耐蝕性に優れた金属をめっき法により1及至20μmの厚みに層着させておくと、金属部材3の酸化腐食を有効に防止することができるため好ましい。
基板2と金属部材3は、組立て用の治具にはめ込み、高温の炉に通すことで、Au-Sn合金(融点約280℃)、Au-Ge合金(融点約356℃)、Agロウ(融点約820℃)、Au-ケイ素(Si)合金(融点約370℃)、Pb-Sn合金(融点約183℃)等のろう材を介して、基板2を金属部材3上に搭載し、炉を加熱してろう材を溶融させることによって接合される。そして本発明では、金属部材3の下面に基板2の外周に沿って溝6を形成することにより、基板2と金属部材3の接合強度を強固なものにするろう材溜り部7を形成し、より基板2と金属部材3の接合強度が強固なパッケージ1を提供することができる。
このような溝6は、例えば切削加工やエッチング等の方法により形成することができる。
また、基板2の表面に形成された接合導体4や金属部材3の各表面に、腐食等の防止や実装性を向上するためにNiめっきやAuめっきを施すのがよい。
また、金属部材3の溝6の形状は、図4のように基板2側の側面の傾斜8が反対側の側面よりも緩やかであることが好ましい。それによって、少量のろう材でも確実にろう材溜りを形成することで、基板2に接触するろう材の接合面積を増やし、接合強度を増強させることができる。
さらに、図5(a),(b)のように、基板2の外周と金属部材3との交線の中央部に溝6の非形成部9が設けられ、この非形成部9を挟んで両側に溝6が形成されていることが好ましい。それによって、溝6の非形成部9を形成することで、ろう材が不足することがあっても、溝6には十分にろう材を充填することができ、より安定した接合強度を得ることができる。その結果、基板2と金属部材3の接合強度が強固なパッケージ1を提供することができる。
また、それによって、短納期化、低コスト化、基板不良減少の可能なパッケージ1を提供することができる。
1:半導体素子収納用パッケージ
2:基板
3:金属部材
6:金属部材の溝
8:溝部の傾斜
2:基板
3:金属部材
6:金属部材の溝
8:溝部の傾斜
Claims (3)
- 上面に半導体素子の搭載部を有する基板と、該基板の上面の外周部に端部が前記基板よりも外側に突出するように接合された金属部材とを具備した半導体素子収納用パッケージにおいて、前記金属部材の下面に前記基板の外周に沿って溝を形成したことを特徴とする半導体素子収納用パッケージ。
- 前記溝は、前記基板上に位置する側面の傾斜が反対側の側面よりも緩やかであることを特徴とする請求項1記載の半導体素子収納用パッケージ。
- 前記基板の外周と前記金属部材との交線の中央部に前記溝の非形成部が設けられ、該非形成部を挟んで両側に前記溝が形成されていることを特徴とする請求項1記載の半導体素子収納用パッケージ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004369531A JP2006179585A (ja) | 2004-12-21 | 2004-12-21 | 半導体素子収納用パッケージ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004369531A JP2006179585A (ja) | 2004-12-21 | 2004-12-21 | 半導体素子収納用パッケージ |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006179585A true JP2006179585A (ja) | 2006-07-06 |
Family
ID=36733421
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004369531A Pending JP2006179585A (ja) | 2004-12-21 | 2004-12-21 | 半導体素子収納用パッケージ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2006179585A (ja) |
-
2004
- 2004-12-21 JP JP2004369531A patent/JP2006179585A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI298913B (ja) | ||
US8003193B2 (en) | Functional device | |
JPH10261507A (ja) | サーミスタ素子 | |
JP2007234660A (ja) | 配線基板および配線基板の製造方法 | |
JP6884062B2 (ja) | 配線基板 | |
JP4711823B2 (ja) | 電子部品収納用パッケージおよび電子装置 | |
JP2006179585A (ja) | 半導体素子収納用パッケージ | |
JP3404277B2 (ja) | 半導体素子収納用パッケージ | |
JP4571853B2 (ja) | 配線基板 | |
JP4564968B2 (ja) | 温度測定デバイスおよびこのデバイスを製造する方法 | |
JP6108734B2 (ja) | 電子部品素子収納用パッケージ | |
JP2003017604A (ja) | 半導体素子収納用パッケージおよび半導体装置 | |
JP2007324182A (ja) | 配線基板および電子装置 | |
JP2009054967A (ja) | 電子部品収納用パッケージおよび電子装置 | |
JP2000340716A (ja) | 配線基板 | |
JP2007096250A (ja) | 蓋体、電子部品収納用パッケージおよびこれを用いた電子装置 | |
US11417575B2 (en) | Board and semiconductor apparatus | |
JP4986500B2 (ja) | 積層基板、電子装置およびこれらの製造方法。 | |
JP3814429B2 (ja) | 半導体素子収納用パッケージ | |
JP2008004760A (ja) | 配線基板および電子装置 | |
JP7017341B2 (ja) | 半導体パッケージおよび半導体装置 | |
JP3847219B2 (ja) | 配線基板 | |
JP2948990B2 (ja) | 半導体素子収納用パッケージ | |
JPH11284005A (ja) | バンプアレイの形成方法および接続方法 | |
JP2003224222A (ja) | 半導体素子収納用パッケージ |