JP2006157945A - 固体撮像素子、固体撮像装置、固体撮像素子の駆動方法 - Google Patents
固体撮像素子、固体撮像装置、固体撮像素子の駆動方法 Download PDFInfo
- Publication number
- JP2006157945A JP2006157945A JP2006000217A JP2006000217A JP2006157945A JP 2006157945 A JP2006157945 A JP 2006157945A JP 2006000217 A JP2006000217 A JP 2006000217A JP 2006000217 A JP2006000217 A JP 2006000217A JP 2006157945 A JP2006157945 A JP 2006157945A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- output
- unit
- solid
- output unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Abstract
【課題】簡易な構成により、感光部の信号蓄積期間における出力部の無駄な電力消費を抑制し、出力部の周囲の発熱による暗時出力ムラを防止するとともに、低いVDD電源電圧の元においても正常に作動させることができるようにする。
【解決手段】固体撮像素子3の出力部50では、駆動MOSトランジスタDM1,DM2,DM3と負荷MOSトランジスタLM1,LM2,LM3による3段ソースフォロア構造の信号変換部52をRGTr54により制御することにより、Hレジスタ40からの信号電荷を撮像信号に変換して出力する。負荷MOSトランジスタLM1,LM2,LM3の共通接続されたゲート端子に、出力部50に流れるソース電流を制御するための制御信号として、垂直転送クロックパルスVφ2を印加することで、感光部の信号蓄積期間中に流れる電流を抑制する。
【選択図】図1
【解決手段】固体撮像素子3の出力部50では、駆動MOSトランジスタDM1,DM2,DM3と負荷MOSトランジスタLM1,LM2,LM3による3段ソースフォロア構造の信号変換部52をRGTr54により制御することにより、Hレジスタ40からの信号電荷を撮像信号に変換して出力する。負荷MOSトランジスタLM1,LM2,LM3の共通接続されたゲート端子に、出力部50に流れるソース電流を制御するための制御信号として、垂直転送クロックパルスVφ2を印加することで、感光部の信号蓄積期間中に流れる電流を抑制する。
【選択図】図1
Description
本発明は、固体撮像素子、およびこの固体撮像素子を用いた固体撮像装置、並びに固体撮像素子の駆動方法に関する。
画像入力端末として、CCD固体撮像装置が、たとえばデジタルスチルカメラ(DSC)をはじめ、デジタルビデオカメラ(DVC)、PCカメラ、PDA端末用カメラなどに広く用いられている。またCCD固体撮像装置の種類としては、たとえばFF(フルフレーム)−CCD、FT(フレーム転送)−CCD、IT(インタライン転送)−CCD、FIT(フレームインタライン転送)−CCDなどがある(非特許文献1,2を参照)。
竹村裕夫著、"CCDカメラ技術入門"、コロナ社、初版第2刷、1998年
安藤隆男著、"固体撮像素子の基礎−電子の目のしくみ"、日本理工出版会、再版、2002年
たとえば、IT−CCDエリアセンサは、多数のフォトセル(感光部)が2次元マトリクス(行列)状に配され、各垂直列のフォトセルの間にそれぞれ複数の垂直転送CCD(Vレジスタ)が配列され、最後の行の垂直転送CCDに隣接して水平転送CCDが通常1ライン分設けられた構造となっている。また、このIT−CCDエリアセンサにおいて、垂直転送CCDの転送駆動には、2相、3相、あるいは4相駆動方式が使われており、また蓄積モードとしては、フィールド蓄積モードとフレーム蓄積モードとがある。
図6は、CCD固体撮像素子と外部回路とから構成された固体撮像装置の従来例を示す概略図である。この固体撮像装置1を構成するCCD固体撮像素子3は、半導体基板10上に、画素(ユニットセル)に対応して受光素子の一例であるフォトダイオードなどからなる感光部(センサ部;フォトセル)20が多数、垂直(行)方向および水平方向(列)方向において2次元マトリクス状に配列されている。これら感光部20は、受光面から入射した入射光をその光量に応じた電荷量の信号電荷に変換して蓄積する。
またCCD固体撮像素子3は、感光部20の垂直列ごとにそれぞれ3相駆動に対応する複数本(本例では1ユニットセル当たり3本)の垂直転送電極Vφ1〜Vφ3を有したVレジスタ(垂直CCD、垂直転送部)30が配列されている。
各垂直転送電極Vφ1〜Vφ3(後述する垂直転送パルスと同一記号で示す)は、転送方向の繰返し単位を感光部20の1画素(すなわちユニットセル)ごととしている。転送方向は図6中縦方向であり、この方向にVレジスタ30が設けられている。さらに、これらVレジスタ30と各感光部20との間には読出ゲート端子部ROGが介在している。また各ユニットセルの境界部分にはチャネルストップCSが設けられている。
さらに、複数本のVレジスタ30の各転送先側端部すなわち、最後の行のVレジスタ30に隣接して、図の左右方向に延在するHレジスタ(水平CCD、水平転送部)40が1ライン分設けられている。Hレジスタ40の転送先側端部(図の左側)には、たとえばフローティングディフュージョンアンプ構成の出力部(出力バッファ回路)50が設けられている。この出力部50は、Hレジスタ40から順に注入される信号電荷を信号電圧に変換して出力する。
CCD固体撮像素子3には、外部回路5を構成する駆動電源70から、ドレイン電圧VDD、ゲート電圧VGG、およびリセットドレイン電圧VRDが印加されている。
感光部20の各々に蓄積された信号電荷は、外部回路5を構成するタイミングジェネレータ80から発せられた読出パルスXSGが読出ゲート端子部ROGのゲート端子電極に印加され、そのゲート端子電極下のポテンシャルが深くなることにより、当該読出ゲート端子部ROGを通してVレジスタ30に読み出される。
Vレジスタ30は、たとえば垂直転送電極Vφ1〜Vφ3に対応するそれぞれ位相の異なる3相の垂直転送パルスVφ1〜Vφ3によって全画素読出し方式(ノンインターレース方式)にて転送駆動される。そして、各感光部20から読み出された信号電荷は、水平ブランキング期間の一部にて1走査線(1ライン)に相当する部分ずつ順に垂直方向に転送してHレジスタ40に送られる。なお、3相に限らず2相や4相で駆動する構成であってもい。
Hレジスタ40は、タイミングジェネレータ80から発せられた2相の水平転送パルスHφ1,Hφ2に基づいて、複数本のVレジスタ30の各々から垂直転送された1ラインに相当する信号電荷を順次出力部50側に水平転送する。
出力部50は、Hレジスタ40から順に注入される信号電荷を図示しないフローティングディフュージョンに蓄積し、この蓄積した信号電荷を信号電圧に変換して、たとえば図示しないソースフォロア構成の出力回路を介して、タイミングジェネレータ80から発せられたリセットパルスφRGの制御の元に撮像信号(CCD出力信号)として出力する。
すなわち上記CCD固体撮像素子3においては、感光部20を縦横に2次元状に配置してなるイメージエリア(撮像領域)で検出した信号電荷を、各感光部20垂直列に対応して設けられたVレジスタ30によりHレジスタ40まで垂直転送し、信号電荷をHレジスタ40により水平方向に転送するようにしている。そして、Hレジスタ40からの信号電荷に対応した電位にして出力部50から出力するという動作を繰り返す。
図7は、上述のようなCCD固体撮像素子における出力部50の構成例を示す回路図である。この出力部50は、CCD固体撮像素子3に内蔵型の前段出力部(プリアンプ)を構成するものであり、駆動MOSトランジスタ(DM;DriveMOS)DM1,DM2,DM3と、負荷MOSトランジスタ(LM;LoadMOS)LM1,LM2,LM3による3段ソースフォロア(電流増幅回路)構造を有し、Hレジスタ40からの信号電荷を電圧信号に変換する信号変換部52を備える。また出力部50は、信号変換部52を水平転送クロックに対応するリセットパルスφRGに基づいて制御するリセットゲート端子MOSトランジスタ(RGTr)54を備える。
信号変換部52において、それぞれ駆動MOSトランジスタDM1,DM2,DM3のソース端子と負荷MOSトランジスタLM1,LM2,LM3のドレイン端子とを接続した複数段の増幅回路が信号変換部52の入力段から出力段にかけて設けられている。
ソースフォロア回路の駆動トランジスタをなす各駆動MOSトランジスタDM1,DM2,DM3のうち、最も入力段側(初段)の駆動MOSトランジスタDM1のゲート端子は、Hレジスタ40からの信号電荷が供給されるフローティングディフュージョン端子FDに接続され、且つ、リセットゲート端子MOSトランジスタ54のソース端子が接続されている。
またそのドレイン端子は、たとえば+15V程度の電源VDD端子に接続され、ソース端子は、駆動MOSトランジスタDM1に対しての電流供給手段をなす負荷MOSトランジスタLM1のドレイン端子に接続されている。リセットゲート端子MOSトランジスタ54のゲート端子には、水平同期クロックに対応するリセットパルスφRGがタイミングジェネレータ80から供給され、ドレイン端子にはリセットドレイン電圧VRDが印加されている。
負荷MOSトランジスタLM1のゲート端子は、ゲート端子バイアス用電圧としてたとえば5V程度の一定電圧VGGを受け、ソース端子は固定抵抗Rssを介して接地されている。MOSトランジスタDM1,LM1および固定抵抗Rssにより1段目のソースフォロア回路が構成されている。
駆動MOSトランジスタDM1のソース端子はさらに、次段のソースフォロア回路の駆動トランジスタをなす駆動MOSトランジスタDM2のゲート端子に接続されている。駆動MOSトランジスタDM2のドレイン端子は電源VDD端子に接続され、ソース端子は、MOSトランジスタDM2に対しての電流供給手段をなす負荷MOSトランジスタLM2のドレイン端子に接続されている。負荷MOSトランジスタLM2のゲート端子は、前記一定電圧VGGを受け、ソース端子は固定抵抗Rssを介して接地されている。MOSトランジスタDM2,LM2および固定抵抗Rssによりに2段目のソースフォロア回路が構成されている。
同様にして、駆動MOSトランジスタDM2に対応する駆動MOSトランジスタDM3と、負荷MOSトランジスタLM2に対応する負荷MOSトランジスタLM3が3段目のソースフォロア回路を構成するように設けられている。
すなわち、各駆動MOSトランジスタDM1,DM2,DM3のドレイン端子は共通接続され、駆動電源70からドレイン電圧VDD(=15V)が印加され、各負荷MOSトランジスタLM1,LM2,LM3のソース端子は共通接続され、ソース端子抵抗Rssを介して接地される。また、各負荷MOSトランジスタLM1,LM2,LM3のゲート端子には、共通のゲート電圧VGGが印加され、このゲート電圧VGGにより、出力部50に流れる電流の値が制御される。そして、駆動MOSトランジスタDM3のソース端子(すなわち、負荷MOSトランジスタLM3のドレイン端子)に出力部50の出力端子が設けられ、撮像信号Voutが出力される。
なお、各MOSトランジスタDM1〜DM3,LM1〜LM3は、Nch−MOSトランジスタで、1段目の駆動MOSトランジスタDM1はエンファンスメントモードのトランジスタ、他のMOSトランジスタDM2,DM3,LM1〜LM3は、デプレッションモードのトランジスタである。各MOSトランジスタDM1〜DM3,LM1〜LM3のPウェル(PWell)は、接地されている。
以上のような構成の出力部50においては、FD端子に生じた電位がリセットパルスφRGの周期でリセットされることにより、各駆動MOSトランジスタDM1,DM2,DM3が水平転送クロックに同期して作動し、リセットごとにFD端子に生じた電位を電圧信号に変換し、撮像信号Voutとして出力する。
ところで、上述のような固体撮像装置は近年、特にスチルカメラ用途のイメージセンサとして盛ん商品化されており、このようなスチルカメラ用のイメージセンサでは従来のムービーカメラ用のものと異なり、画素部で比較的長時間の信号蓄積動作が行なわれる。たとえば、ムービーカメラの場合では、ある大きさ以上のフレームレートを達成するために、自ずと画素の信号蓄積時間が限られ、1/30秒程度が一般的である。それに対し、スチルカメラの場合には、フレームレートに制約されることがないことから、信号蓄積期間を大きくとることができ、数秒〜数10秒の長時間の信号蓄積動作が行なわれることがある。
しかしながら、この信号蓄積期間においては、固体撮像素子に転送クロックパルスを印加する必要はないが、固体撮像素子およびカメラをスタンバイ状態にしておく必要があることから、固体撮像素子のVDD端子やVSUB端子などに電源電圧を印加することになる。そうすると、上述のようにVDD端子に接続された出力部50には、信号蓄積期間にも電流が流れることになる。
しかし、この期間ではCCD信号の出力動作を行なわないので、出力部50を動作させるための電流を流しておく必要は本来はない。つまり、上述した従来技術では感光部20の信号蓄積期間において出力部50で余計な電力を消費することになる。また、この電力消費によって出力部50の内部で発熱が生じ、結果として、出力部50の近傍において暗時出力ムラが発生する。この暗時出力ムラはムービー用途の固体撮像素子でも発生するが、特にスチル用途のものでは蓄積期間が長いために大きくなり、撮像画像上目立つ。
この問題を解消する方法として、たとえば、信号蓄積期間においては出力部に信号が流れないように外部回路にスイッチング手段を配置し、これを制御する構成とすることが考えられる。しかしながらこの方法では、カメラシステムの回路構成の複雑化を招くことになる。
そこで、本願出願人は、特願2001−138530号にて、画素部における信号蓄積期間中に出力部に流れる電流を遮断または低減する電流制御手段を固体撮像素子内に設けることを提案している。そして電流制御手段の具体的態様として、出力部の信号変換部を構成する各負荷MOSトランジスタのソース端子側もしくはドレイン端子側にソース電流制御用のスイッチング素子を、信号変換部内の素子(たとえばMOSトランジスタ)と直列配置したものを提案している。
ところが、このように、信号変換部内の素子にソース電流制御用のスイッチング素子を直列配置すると、スイッチング素子による電圧降下のため、低いVDD電源電圧の元に稼働する固体撮像素子の場合には、出力部の特性に悪影響が出てしまい、スイッチング素子を直列配置する上記方法を採用することが困難になることが考えられる。
本発明は、上記事情に鑑みてなされたものであり、簡易な構成により、感光部の信号蓄積期間における出力部の無駄な電力消費を抑制でき、また、周囲の発熱による暗時出力ムラを防止でき、加えて低いVDD電源電圧の元においても正常に作動させることができる固体撮像素子や固体撮像装置、および固体撮像素子の駆動方法を提供することを目的とする。
すなわち、本発明に係る静止画用CCD固体撮像素子は、撮像露光期間における受光量に対応した信号電荷を蓄積する感光部と、感光部に蓄積された信号電荷を転送して出力する電荷転送部と、電荷転送部によって転送された信号電荷を撮像信号に変換して出力する出力部とが半導体基板上に設けられてなり、出力部は、信号電荷に対応する信号電圧または信号電流が印加される駆動トランジスタ、および制御入力端子を具備しており且つ駆動トランジスタに対して電流供給手段をなす負荷トランジスタを有するものとした。
また、負荷トランジスタの制御入力端子は、撮像露光期間においては出力部に流れる電流を低く抑え、且つ撮像信号の出力期間においては出力部を正常に動作させる制御信号が印加されるように構成されたものとした。
なお、出力部は、直列接続された駆動トランジスタと負荷トランジスタを有する増幅回路が複数段接続されてなるものであってもよく、この場合、最終段の増幅回路を構成する負荷トランジスタの制御入力端子にのみ、制御信号が印加されるように構成してもよい。
本発明に係る静止画用CCD固体撮像素子は、複数の感光部が、垂直方向および水平方向において2次元マトリクス状に配列され、また電荷転送部は、2次元マトリクス状に配列された感光部の垂直列ごとに設けられた垂直転送部とこの垂直転送部の各転送先側端部に隣接して設けられた水平転送部とを有する、いわゆるエリアセンサであるとよい。そしてこの場合、出力部の負荷トランジスタの制御入力端子は、制御信号として、垂直転送部を駆動するための垂直転送パルスが印加されるように構成されているとよい。
本発明に係る固体撮像装置は、上記本発明に係る静止画用CCD固体撮像素子を備えたものであって、撮像露光期間においては固体撮像素子の出力部に流れる電流を低く抑え、且つ撮像信号の出力期間においては出力部を正常に動作させる制御信号を負荷トランジスタの制御入力端子に印加する制御信号印加部を備えた。
上記本発明に係る静止画用CCD固体撮像素子が上記のようなエリアセンサである場合、制御信号印加部は、出力部の負荷トランジスタの制御入力端子に、垂直転送部を駆動するための垂直転送パルスを制御信号として印加するものであるのがよい。
また、さらに好ましくは、制御信号印加部は、水平ブランキングの一部期間においては出力部に流れる電流を低く抑えるよう垂直転送パルスをLowバイアス状態とし、且つ撮像信号の出力期間においては出力部を正常に動作させるよう垂直転送パルスをHighバイアス状態とすることが望ましい。
また、本発明に係る固体撮像装置の制御信号印加部は、垂直転送部を駆動するための垂直転送パルスの信号レベルを負荷トランジスタの制御入力端子の入力レベルに適したレベルに変換するレベル変換部を有するものであってもよい。この場合、制御信号印加部は、レベル変換部によりレベル変換された信号を制御信号として、負荷トランジスタの制御入力端子に印加する。
本発明に係る静止画用CCD固体撮像素子の駆動方法は、上記のような構造を有する本発明に係る静止画用CCD固体撮像素子の駆動方法であって、撮像露光期間においては出力部に流れる電流を低く抑え、且つ撮像信号の出力期間においては出力部を正常に動作させる制御信号を、負荷トランジスタの制御入力端子に印加する。
ここで、静止画用CCD固体撮像素子の出力部が、直列接続された駆動トランジスタと負荷トランジスタとを有する増幅回路が複数段接続されてなるものである場合、全ての負荷トランジスタの制御入力端子に共通に制御信号を印加してもよいし、最終段の増幅回路を構成する負荷トランジスタの制御入力端子にのみ制御信号を印加してもよい。
また静止画用CCD固体撮像素子がエリアセンサの場合、垂直転送部を駆動するための垂直転送パルスを制御信号として負荷トランジスタの制御入力端子に印加するとよい。また、水平ブランキングの一部期間においては出力部に流れる電流を低く抑えるよう垂直転送パルスをLowバイアス状態とし、且つ撮像信号の出力期間においては出力部を正常に動作させるよう垂直転送パルスをHighバイアス状態とすることが望ましい。
また、垂直転送部を駆動するための垂直転送パルスを直接に負荷トランジスタの制御入力端子に印加することに限らず、垂直転送パルスの信号レベルを負荷トランジスタの制御入力端子の入力レベルに適したレベルに変換し、このレベル変換した信号を制御信号として印加してもよい。
上記構成においては、撮像露光期間には出力部に流れる電流を低く抑え、且つ撮像信号の出力期間には出力部を正常に動作させる制御信号を、負荷トランジスタの制御入力端子に印加するようにしたことから、出力部の半導体素子に対して付加的なスイッチング素子を直列配置することなく、簡易な構成により、感光部の信号蓄積期間中に出力部に流れる電流量を抑制できる。
本発明によれば、静止画用CCD固体撮像素子を使用する場合に、撮像露光期間には出力部に流れる電流を低く抑え、且つ撮像信号の出力期間には出力部を正常に動作させる制御信号を、負荷トランジスタの制御入力端子に印加するようにしたので、感光部の信号蓄積期間中に出力部に流れる電流量を抑制でき、無駄な電力消費を大幅に抑制できる。
また、感光部の信号蓄積期間中に出力部に流れる電流量を抑制することで、出力部近傍の発熱を抑制でき、暗時出力ムラを防止できる。
また、負荷トランジスタの制御入力端子に制御信号を印加するようにしたので、出力部の半導体素子に対して付加的なスイッチング素子を直列配置することなく上記効果を享受することができ、加えてスイッチング素子による電圧降下分がないため、低いVDD電源電圧の元においても正常に作動させることができ、VDD電源の低電圧化を図る上で有利である。
以下、図面を参照して本発明の実施の形態について詳細に説明する。
図1は、本発明に係る固体撮像装置の主要部であるCCD固体撮像素子を構成する出力部の第1実施形態を示す回路図である。この出力部50は、たとえば図6に示した固体撮像素子に内蔵される前段出力部(プリアンプ)を構成するもので、図7にて示した出力部50と同様の構成要素については、同一の符号を付して説明は省略する。
図1に示すように、本実施形態の固体撮像素子3においては、負荷MOSトランジスタLM1,LM2,LM3の各ゲート端子(制御入力端子)に共通に、出力部50に流れる電流(この場合はソース電流制御)を制御する制御信号として、固定電圧VGGではなく、タイミングジェネレータ80から供給される垂直転送クロックパルスVφで代用した制御クロックパルス(本例ではVφ2を用いる)を直接に印加することで、感光部20の信号蓄積期間中に出力部50に流れる電流を抑制するようにしている。つまり、タイミングジェネレータ80が、本発明に係る制御信号印加部として機能する。
このような構成の固体撮像素子3では、感光部20の信号蓄積期間において、制御クロックパルスVφ2をLowバイアスにして、出力部50のソース電流制御をカットオフあるいは低く抑え、信号出力期間においては、制御クロックパルスVφ2をHighバイアスにして出力部50の電流を大きくし、正常に動作させるような駆動方法を用いる。
図2は、本実施形態の固体撮像素子3をスチルカメラに搭載してスチル撮像を行なった場合の駆動タイミング例を示す説明図であって、図2(A)はメカニカルシャッタの動作タイミングを示し、図2(B),図2(C),図2(D)はそれぞれ、3相の垂直転送クロックVφ1,Vφ2,Vφ3の動作タイミングを示している。
まず、信号蓄積期間においては、図2(A)に示すように、メカニカルシャッタを開き、撮像素子3の感光部20で信号電荷を蓄積し、その後、メカニカルシャッタを閉め信号蓄積を終了させる。
次の不要電荷掃出し期間においては、図2(B)〜(D)に示すように、それぞれの垂直転送クロックVφ1,Vφ2,Vφ3で、高速の垂直転送クロックパルスを印加することにより、Vレジスタ30の内部に滞留する不要電荷を排出する。さらに次の信号出力期間においては、感光部20に蓄積させた信号電荷をVレジスタ30に読み出し、さらに、Vレジスタ30およびHレジスタ40の内部で信号電荷を転送し、出力部に出力させる。
そして、本実施形態においては、信号蓄積期間で、負荷MOSトランジスタLM1,LM2,LM3のゲート端子に印加された垂直転送クロックパルスVφ2をLowバイアスにしているため、負荷MOSトランジスタLM1,LM2,LM3をカットオフ状態あるいはソース電流制御が小さい状態とすることができる。これにより、出力部50における消費電力を大幅に低減することができる。また、当然、出力部での発熱量も低減できるので、出力部50の近傍で撮像画像上に発生する暗時出力ムラも大幅に低減することができる。
一方、信号出力期間では、垂直転送クロックパルスVφ2をHighバイアスとし、負荷MOSトランジスタLM1,LM2,LM3をオン状態とする。これにより、信号出力期間においては、出力部50を正常な動作状態にすることができ、正常な信号出力動作を行なうことができる。
以上説明したように、本実施形態のCCD固体撮像素子においては、感光部20の信号蓄積期間において、出力部50に流れる電流をカットオフする、あるいは低く抑えることができる。
また、信号変換部52を構成する半導体素子(前例ではMOSトランジスタ)とスイッチング素子とを直列配置する方法に比べて、スイッチング素子による電圧降下分がないため、低いVDD電源電圧の元においても正常に作動させることができる。
さらにまた、負荷MOSトランジスタLM1,LM2,LM3のゲート端子を、垂直転送クロックパルスVφ(前例ではVφ2)で代用した制御クロックパルスにより制御するようにしたので、特願2001−138530号にて提案したような新たなスイッチング素子を設ける必要がない。
なお、垂直転送クロックパルスVφ2のLowレベルは“−7.5V”程度、Highレベルは“0V”であることから、上記実施形態の負荷MOSトランジスタLM1〜LM3は、図7に示した従来技術例のゲート端子にVGG(≒5V)が印加される負荷MOSトランジスタLM1〜LM3とは異なる特性を持つものでなければならない。つまり、上記実施形態のCCD固体撮像素子3を実現するには、従来技術で使用していた出力部の素子特性を若干設計変更する必要がある。
また、上記CCD固体撮像素子3を垂直転送クロックパルスVφ2で代用した制御クロックパルスにより制御する際には、信号蓄積期間だけでなく、水平ブランキングの一部期間においても制御することでさらに効果を増すこともできる。
図3は、その水平ブランキング期間における転送クロックパルスのタイミングチャートである。ここで、図3(A)、図3(B)はそれぞれ、2相の水平転送クロックHφ1,Hφ2の動作タイミングを示し、図3(C),図3(D),図3(D)はそれぞれ、3相の垂直転送クロックVφ1,Vφ2,Vφ3の動作タイミングを示している。
垂直ラインシフト転送のため、垂直転送クロックパルスVφ2は、信号出力期間における水平ブランキング内のある一部の期間Aにおいて必ずLowバイアス状態となる。そしてこの垂直転送クロックパルスVφ2がLowバイアス状態となるタイミングにおいても、出力部50に流れる電流をカットオフする、あるいは低く抑えることができる。
これにより、出力部50における消費電力を大幅に低減でき、かつ、出力部50での発熱によって発生する暗時出力ムラを大幅に低減することができる。また、このような効果を得るために、CCD駆動回路(たとえば駆動電源70やタイミングジェネレータ80)などの外部回路5に付加機能を追加することは一切必要がないし、さらに、CCD製作工程を増加させることも全くないか、あっても僅かであるため、低コストで、上記実施形態の固体撮像装置を実現することができる。
図4は、本発明に係る固体撮像装置の主要部であるCCD固体撮像素子を構成する出力部の第2実施形態を示す回路図である。第1実施形態では、CCD固体撮像素子3の出力部50(詳しくは信号変換部52)における、3段構成のソースフォロア回路の全ての負荷MOSトランジスタLM1,LM2,LM3の各ゲート端子に垂直転送クロックパルスVφ2を入力していたが、必ずしも全ての負荷MOSトランジスタに印加する必要はない。第2実施形態はこのような観点のものである。
すなわち、第2実施形態の出力部50は、3段構成のソースフォロア回路のうちの電流が最も多く流れる最終段のソースフォロア回路を構成する負荷MOSトランジスタLM3のゲート端子にのみ、垂直転送クロックパルスVφ2を制御クロックパルスとして直接に入力可能な構造となっている。その前段側の負荷MOSトランジスタLM1,LM2のゲート端子は、図7に示した従来構造と同じように、共通のゲート電圧VGG(+5Vなどの固定電圧)が印加される構造となっている。
このような形態であっても、出力部50に流れるソース電流の大部分が最終段のソースフォロア回路に流れるので、その最終段のゲート端子を垂直転送クロックパルスVφ2で代用した制御クロックパルスにより制御すれば、上記第1実施形態と略同様に、出力部50における消費電力を低減し、出力部50の近傍で撮像画像上に発生する暗時出力ムラを低減することができるなどの効果を享受することができる。そして素子特性の変更をこの最終段の負荷MOSトランジスタLM3だけに留めることができる。
図5は、本発明に係る固体撮像装置の他の実施形態を示す回路図である。以下この実施形態を第3実施形態という。既に第1あるいは第2実施形態において説明したように、負荷MOSトランジスタLM1,LM2,LM3のゲート端子に、垂直転送クロックパルスVφ2を制御クロックパルスとして直接に入力する構造とする場合、その素子特性を従来構造のものと異なるものとしなければならない。第3実施形態は、素子特性を変更することなく、垂直転送クロックパルスVφ2に対応する信号を制御クロックパルスとしてゲート端子に入力可能な構造としている。
すなわち、第3実施形態の固体撮像装置1は、外部回路5として、Vレジスタ30を駆動するための垂直転送クロックパルスVφ2の信号レベルを変換するレベル変換回路60を設けた。このレベル変換回路60は、タイミングジェネレータ80から入力された垂直転送クロックパルスVφ2の信号レベルを、従来例と同様の特性を有する負荷MOSトランジスタLM1,LM2,LM3のゲート端子の入力レベルに適したレベルに変換する。
レベル変換回路60は、レベル変換後のパルスを制御クロックパルスとして、従来構造と同じCCD固体撮像素子3の負荷MOSトランジスタLM1,LM2,LM3のゲート端子(図5では元のVGGで示す)に入力する。すなわち、第3実施形態においては、タイミングジェネレータ80と、この新たに設けたレベル変換回路60とにより、本発明に係る制御信号印加部が構成される。
図示した例のレベル変換回路60は、ゲート電圧VGGと接地間に、コンプリメンタリ接続されたMOSトランジスタQ60,Q61およびMOSトランジスタQ62,Q63の2段構成を有するノンインバータ型である。入力側のMOSトランジスタQ60,Q61のゲート接続点に抵抗R60を介して入力されたLowレベル“−7.5V”、Highレベル“0V”の垂直転送クロックパルスVφ2は、ダイオードD60で振幅レベルがVBE(順方向ダイオード電圧)にリミットされ、出力側のMOSトランジスタQ62,Q63の出力端では、Lowレベル“0V”、Highレベル“5V”のパルスに変換されて出力される。
この第3実施形態のように、タイミングジェネレータ80とCCD固体撮像素子3の出力部50との間にレベル変換回路60を介在させることにより、従来技術と同じ特性の出力部を備えたCCD固体撮像素子3を使用することができる。これにより、既存の最適化された出力部(すなわちCCD固体撮像素子)を使用しつつ、上記第1あるいは第2実施形態と同様に、出力部における消費電力を低減し、出力部の近傍で撮像画像上に発生する暗時出力ムラを低減することができるなどの効果を享受することができる。
以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施形態に記載の範囲には限定されない。上記実施形態に、多様な変更または改良を加えることができ、そのような変更または改良を加えた形態も本発明の技術的範囲に含まれる。また、上記の実施形態は、クレームに係る発明を限定するものではなく、また実施形態の中で説明されている特徴の組合せの全てが発明の解決手段に必須であるとは限らない。
たとえば上記実施形態では、負荷MOSトランジスタLM1,LM2,LM3のゲート端子を制御する制御クロックパルス(制御信号)として、垂直転送クロックパルスVφ(前例ではVφ2)を代用する例で説明したが、これに限らず、本発明の効果を実現するもの、すなわち撮像露光期間においては出力部に流れる電流を低く抑え、且つ撮像信号の出力期間においては出力部を正常に動作させる制御信号であればよく、垂直転送クロックパルスVφとは別のタイミングのものであってもよい。
また信号変換部の構成は、MOSトランジスタからなる3段構成のソースフォロア回路に限らず、他の構成であってもよい。たとえば、3段構成に限らず、1段または2段、あるいは4段以上の構成であってもよい。また、MOSトランジスタに限らず、接合(Junction)型FETやバイポーラ(Bipolar )型トランジスタを用いた構成であってもよい。
また、第3実施形態では、レベル変換回路をCCD固体撮像素子の外部回路として設けた例で示したが、このレベル変換回路を半導体基板上に配してCCD固体撮像素子と一体化させたものであってもよい。
また、Vレジスタに対する駆動タイミングについては、3相の垂直転送レジスタの場合について説明したが、たとえば4相あるいはその他の垂直転送レジスタでも同様に実施することができる。
さらに、上記実施形態では感光部20が行列状(2次元状)に配されたエリアセンサを例に説明したが、これに限らず、ラインセンサであってもよい。
また、上記実施形態で述べた各回路を、これらとは相補関係となるものに変形可能なのなのはいうまでもない。
1…固体撮像装置、3…CCD固体撮像素子、5…外部回路、10…半導体基板、20…感光部、30…Vレジスタ(垂直転送部)、40…Hレジスタ(水平転送部)、50…出力部、52…信号変換部、54…リセットゲート端子MOSトランジスタ、60…レベル変換回路、70…駆動電源、80…タイミングジェネレータ、CS…チャネルストップ、ROG…読出ゲート部
Claims (3)
- 静止画用CCD固体撮像素子であって、
撮像露光期間における受光量に対応した信号電荷を蓄積する感光部と、前記感光部に蓄積された信号電荷を転送して出力する電荷転送部と、前記電荷転送部によって転送された信号電荷を撮像信号に変換して出力する出力部とが半導体基板上に設けられてなり、
前記出力部は、前記信号電荷に対応する信号電圧または信号電流が印加される駆動トランジスタ、および制御入力端子を具備しており且つ前記駆動トランジスタに対して電流供給手段をなす負荷トランジスタを有し、
前記負荷トランジスタの制御入力端子は、前記撮像露光期間においては前記出力部に流れる電流を低く抑え、且つ前記撮像信号の出力期間においては前記出力部を正常に動作させる制御信号が印加されるように構成されている
ことを特徴とする静止画用CCD固体撮像素子。 - 撮像露光期間における受光量に対応した信号電荷を蓄積する感光部、前記感光部に蓄積された信号電荷を転送して出力する電荷転送部、および前記電荷転送部によって転送された信号電荷を撮像信号に変換して出力する出力部が半導体基板上に設けられてなる静止画用CCD固体撮像素子を備え、
前記静止画用CCD固体撮像素子の出力部は、前記信号電荷に対応する信号電圧または信号電流が印加される駆動トランジスタ、および制御入力端子を具備しており且つ前記駆動トランジスタに対して電流供給手段をなす負荷トランジスタを有し、
さらに、前記撮像露光期間においては前記出力部に流れる電流を低く抑え、且つ前記撮像信号の出力期間においては前記出力部を正常に動作させる制御信号を前記負荷トランジスタの制御入力端子に印加する制御信号印加部
を備えたことを特徴とする固体撮像装置。 - 撮像露光期間における受光量に対応した信号電荷を蓄積する感光部と、前記感光部に蓄積された信号電荷を転送して出力する電荷転送部と、前記電荷転送部によって転送された信号電荷を撮像信号に変換して出力するとともに、前記信号電荷に対応する信号電圧または信号電流が印加される駆動トランジスタ、および前記駆動トランジスタに対して電流供給手段をなす、制御入力端子を有する負荷トランジスタを有する出力部とが半導体基板上に設けられてなる静止画用CCD固体撮像素子の駆動方法であって、
前記撮像露光期間においては前記出力部に流れる電流を低く抑え、且つ前記撮像信号の出力期間においては前記出力部を正常に動作させる制御信号を、前記負荷トランジスタの制御入力端子に印加する
ことを特徴とする駆動方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006000217A JP2006157945A (ja) | 2006-01-04 | 2006-01-04 | 固体撮像素子、固体撮像装置、固体撮像素子の駆動方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006000217A JP2006157945A (ja) | 2006-01-04 | 2006-01-04 | 固体撮像素子、固体撮像装置、固体撮像素子の駆動方法 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002087476A Division JP3775327B2 (ja) | 2001-05-09 | 2002-03-27 | 固体撮像素子、固体撮像装置、固体撮像素子の駆動方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006157945A true JP2006157945A (ja) | 2006-06-15 |
Family
ID=36635570
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006000217A Pending JP2006157945A (ja) | 2006-01-04 | 2006-01-04 | 固体撮像素子、固体撮像装置、固体撮像素子の駆動方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2006157945A (ja) |
-
2006
- 2006-01-04 JP JP2006000217A patent/JP2006157945A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7952627B2 (en) | Solid-state image capturing apparatus and electric information device | |
US7550704B2 (en) | Solid state imaging device, method of driving solid state imaging device, and image pickup apparatus | |
JPH11355668A (ja) | 固体撮像素子およびその駆動方法、並びにカメラシステム | |
JP2009278241A (ja) | 固体撮像装置の駆動方法および固体撮像装置 | |
US7710478B2 (en) | Solid-state imaging device and method for driving the same | |
JP6384795B2 (ja) | 固体撮像装置 | |
JP4807014B2 (ja) | 固体撮像装置、固体撮像装置の駆動方法および撮像装置 | |
JP4666383B2 (ja) | 増幅型固体撮像装置および電子情報機器 | |
JP5058090B2 (ja) | 固体撮像装置 | |
JP2006042121A (ja) | 増幅型固体撮像装置 | |
JPH1175114A (ja) | 光電変換装置 | |
KR20140107212A (ko) | 고체 촬상 소자 및 그 구동 방법, 카메라 시스템 | |
JP3775327B2 (ja) | 固体撮像素子、固体撮像装置、固体撮像素子の駆動方法 | |
JP2009284015A (ja) | 固体撮像装置および固体撮像装置の駆動方法 | |
US8520109B2 (en) | Solid-state image pickup apparatus and image pickup system | |
JP5178364B2 (ja) | 固体撮像素子、及び固体撮像装置 | |
JP4000442B2 (ja) | 固体撮像素子及びその駆動方法 | |
JP2011139350A (ja) | 固体撮像装置及びその駆動方法 | |
JP2006157945A (ja) | 固体撮像素子、固体撮像装置、固体撮像素子の駆動方法 | |
JP2010045591A (ja) | 固体撮像装置及びその駆動方法 | |
JP2005347920A (ja) | 増幅型固体撮像装置およびその駆動方法 | |
JP2012120106A (ja) | 固体撮像素子および撮像装置 | |
JP2004328314A (ja) | 固体撮像素子の駆動方法およびその駆動装置並びに固体撮像装置および撮像装置モジュール | |
JP5614476B2 (ja) | 固体撮像素子の駆動方法並びに固体撮像装置およびカメラシステム | |
JP4156424B2 (ja) | 固体撮像装置の駆動方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080902 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20081118 |