JP2006156881A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP2006156881A JP2006156881A JP2004348458A JP2004348458A JP2006156881A JP 2006156881 A JP2006156881 A JP 2006156881A JP 2004348458 A JP2004348458 A JP 2004348458A JP 2004348458 A JP2004348458 A JP 2004348458A JP 2006156881 A JP2006156881 A JP 2006156881A
- Authority
- JP
- Japan
- Prior art keywords
- film
- semiconductor device
- semiconductor chip
- lead
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
【課題】半導体装置を薄型化する。
【解決手段】半導体チップ2を封止体3によって被覆し、前記封止体の底面に半導体装置の外部端子が露出する半導体装置において、上面に半導体チップとの接続を行なう接続領域を有し、下面に半導体装置の外部端子領域を有する複数の金属膜4と、封止体底面の略全域に拡がり前記複数の金属膜及び絶縁体の上面或いは下面の少なくとも何れかに固定された絶縁性のフィルム6とからなるフィルムリードを用い、前記金属膜の接続領域に半導体チップの接続端子8が接続導通し、前記外部端子領域が封止体底面に露出して、半導体装置の外部端子となる。
【選択図】図4
【解決手段】半導体チップ2を封止体3によって被覆し、前記封止体の底面に半導体装置の外部端子が露出する半導体装置において、上面に半導体チップとの接続を行なう接続領域を有し、下面に半導体装置の外部端子領域を有する複数の金属膜4と、封止体底面の略全域に拡がり前記複数の金属膜及び絶縁体の上面或いは下面の少なくとも何れかに固定された絶縁性のフィルム6とからなるフィルムリードを用い、前記金属膜の接続領域に半導体チップの接続端子8が接続導通し、前記外部端子領域が封止体底面に露出して、半導体装置の外部端子となる。
【選択図】図4
Description
本発明は、半導体装置及びその製造方法に関し、特に、薄型の半導体装置に適用して有効な技術に関するものである。
半導体装置では、半導体チップの微細化が進展し、半導体チップ面積に対して搭載する回路の規模を増大させる高集積化が行なわれており、こうした高集積化によって、半導体装置にはより多くの回路が搭載され、半導体装置を搭載する電子装置も多機能化が進められている。
例えば、無線による移動体通信の端末機器いわゆる携帯電話では、カメラ機能の搭載等に見られる多機能化が進められており、今後更に多くの機能を携帯電話に内蔵することが予想される。しかし多機能化によって端末機の外形寸法を増加させることは望ましくないので、付加される機能に必要な回路を搭載するために、携帯電話に用いられる構成要素については、更なる小型化が求められている。
こうした小型化によって、例えば、抵抗やキャパシタ等の電子部品では、0603と呼称される厚さが0.3mmのものが用いられており、更に0402と呼称される厚さが0.2mmのものの採用が進められている。このため、搭載される半導体装置にも、薄型化が求められており、その厚さを0.3mm以下にすることが望ましい。
下記特許文献1には、半導体チップ実装後にリードを研削して半導体装置を薄型化する技術が記載されている。
リードフレームを用いた半導体装置では、例えばリードの厚みが110μm、半導体チップ接続部分のタブ上げに100μm、半導体チップの厚みが100μm、ボンディングワイヤのループ高さが100μm程度必要となり、半導体チップを被覆する封止体を含めた半導体装置の厚みは500μm程度となってしまう。半導体装置の薄型化の要求に伴い、上記特許文献1では研削することでリードの厚みを薄く形成し、半導体装置を薄型化することを開示している。しかし、例えば100μm以下の厚さまでリードを薄くした場合には、リードが変形しやすくなり、リード先端の高さが一定の範囲に収まらなくなる(ばらつく)といった問題が生じる。リードの先端がばらつくことにより、後のワイヤボンディング工程において、リードの先端(半導体チップ側に位置する端部)とボンディングワイヤの接続不良が発生する。
また、エポキシ樹脂,アラミド樹脂,ポリイミド樹脂等の絶縁性樹脂の基体に銅等の金属膜からなる配線を形成したテープ基板の一方の面に半導体チップを搭載し、他方の面に半導体装置の外部端子となり実装基板等との接続に用いられる外部端子を形成し、テープ基板に形成された配線の一端に半導体チップを接続し配線の他端を外部端子とする半導体装置がある。
こうした半導体装置では、基体の両面に配線を形成するテープ基板の厚さが200μm程度必要であり、半導体チップを被覆する封止体を含めた半導体装置の厚みは400μm程度となってしまう。加えて、テープ基板は、両面に配線を形成し、これらの配線を導通させる貫通配線を形成しなければならないので、価格が高価になり、半導体装置の価格を上昇させてしまうことになる。
本発明の課題は、これらの問題点を解決し、半導体装置を薄型化することが可能な技術を提供することにある。
本発明の前記ならびにその他の課題と新規な特徴は、本明細書の記述及び添付図面によって明らかになるであろう。
本発明の前記ならびにその他の課題と新規な特徴は、本明細書の記述及び添付図面によって明らかになるであろう。
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、下記のとおりである。
半導体チップを封止体によって被覆し、前記封止体の底面に半導体装置の外部端子が露出する半導体装置において、上面に半導体チップとの接続を行なう接続領域を有し、下面に半導体装置の外部端子領域を有する複数の金属膜と、封止体底面の略全域に拡がり前記複数の金属膜及び絶縁体の上面或いは下面の少なくとも何れかに固定された絶縁性のフィルムとからなるフィルムリードを用い、前記金属膜の接続領域に半導体チップの接続端子が接続導通し、前記外部端子領域が封止体底面に露出して、半導体装置の外部端子となる。
半導体チップを封止体によって被覆し、前記封止体の底面に半導体装置の外部端子が露出する半導体装置において、上面に半導体チップとの接続を行なう接続領域を有し、下面に半導体装置の外部端子領域を有する複数の金属膜と、封止体底面の略全域に拡がり前記複数の金属膜及び絶縁体の上面或いは下面の少なくとも何れかに固定された絶縁性のフィルムとからなるフィルムリードを用い、前記金属膜の接続領域に半導体チップの接続端子が接続導通し、前記外部端子領域が封止体底面に露出して、半導体装置の外部端子となる。
またその製造方法において、上面に半導体チップとの接続を行なう接続領域を有し、下面に半導体装置の外部端子領域を有する複数の金属膜と、封止体底面の略全域に拡がり前記複数の金属膜及び絶縁体の上面或いは下面の少なくとも何れかに固定された絶縁性のフィルムとからなるフィルムリードを用い、前記フィルムリードの半導体チップ接続領域に半導体チップの接続端子を接続導通させる工程と、前記半導体チップとフィルムリードの上面とを封止体によって封止する工程とを有する。
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば、下記のとおりである。
(1)本発明によれば、金属膜にフィルムを積層したフィルムリードを用いることによって、半導体装置の厚みを低減させることができるという効果がある。
(2)本発明によれば、前記フィルムリードの構成が簡素なことから、半導体装置の価格上昇を防止することができるという効果がある。
(1)本発明によれば、金属膜にフィルムを積層したフィルムリードを用いることによって、半導体装置の厚みを低減させることができるという効果がある。
(2)本発明によれば、前記フィルムリードの構成が簡素なことから、半導体装置の価格上昇を防止することができるという効果がある。
以下、本発明の実施の形態を説明する。
なお、実施の形態を説明するための全図において、同一機能を有するものは同一符号を付け、その繰り返しの説明は省略する。
なお、実施の形態を説明するための全図において、同一機能を有するものは同一符号を付け、その繰り返しの説明は省略する。
図1は、本発明の一実施の形態である半導体装置を示す底面図であり、図2はその側面図であり、図3は図2とは異なるその側面図であり、図4は、図1中のa‐a線に沿った縦断面図である。本実施の形態の半導体装置は、インターポーザとなるフィルムリード1に半導体チップ2をフェイスダウンで搭載し、フィルムリード1の上面及び半導体チップ2をエポキシ樹脂等の封止体3によって被覆してある。
フィルムリード1は、図5に平面図を、図6に底面図を示し、図7に図5中のa‐a線に沿った縦断面図を、図8に図5中のb‐b線に沿った縦断面図を示すように、例えば銅を用いた複数の金属膜4と、複数の金属膜4間に充填されたポリイミド樹脂等の絶縁体5と、封止体底面の略全域に拡がり複数の金属膜4及び絶縁体5の上面に固定されたポリイミド樹脂等の絶縁性のフィルム6と、同様に下面に固定された絶縁性のフィルム7とからなっている。
金属膜4は、図5及び図6に破線にて示すように、半導体チップ2との接続を行なう接続領域4aと、半導体装置の外部端子領域4bとを包含した平面形状となっており、上面のフィルム6を開口して、半導体チップ2との接続を行なう金属膜4の接続領域4aを露出させ、下面フィルム7を開口して半導体装置の外部端子領域4bを露出させており、金属膜4は外部端子領域4bを下面方向に厚くしてある。なお、本実施の形態では、フィルムリード1の半導体チップ2搭載面を上面といい、基板実装面を下面という。また、本実施の形態では、フィルムリード1の厚さと交差する平面形状は、四角形である。
半導体チップ2は、図9に底面図を図10に側面図を示すように、単結晶シリコン等の半導体基板2aの素子形成面に設けられたパッド2bに、半導体チップ2の接続端子となるバンプ電極として金線を用いたスタッドバンプ8を形成してある。スタッドバンプ8は、半導体チップ2のパッド2bに融着する球状部分と、この球状部分から連続した円錐状の突起部分とからなり、半導体チップ2のスタッドバンプ8とフィルムリード1の金属膜4とを接続し、半導体チップ2をフェイスダウン実装している。
通常のテープ基板等では絶縁性の母体に金属膜を積層しているが、本実施の形態のフィルムリード1では、母体となる絶縁体5が金属膜4間に充填され、金属膜4及び絶縁体5がフィルム6,7に固定されている。このため、フィルムリード1の厚さを金属膜4の厚さにフィルム6,7の厚さを加えても、100μm以下にすることが容易であり、金属膜4の水平方向及び垂直方向の変形は絶縁体5及びフィルム6,7によって防止することができる。リードの場合、ある所定の厚さから研削工程により期待の厚さまで薄く形成するため、研削工程においてばらつきが生じ易く、100μm以下の薄型化は困難である。これに対し、フィルム6,7はリードに比べその厚さが薄く、また平坦性に優れている。金属膜4は電気的特性が確保できるだけの厚みがあれば良い。しかし、例えば厚さ20〜30μm以下の金属膜4は剛性がなく、更には厚さがばらついた状態のままである。そこで本実施の形態のように、予め薄く、また平坦なフィルム6,7により金属膜4を固定することで、フィルムリード1の剛性を確保できる。更には、予め薄いもの同士を貼り合わせるため、フィルムリード1となる合計の厚さは100μm以下の薄型化を実現できる。更には、リードの場合、研削工程による薄型化において、期待する厚さで研削工程を終了させるためには、その管理および制御が難しい。これに対し、予めフィルム6,7の厚さは制御されているため、製造プロセスが容易である。リードの厚さが100μm以下の場合には、本実施の形態のようなフィルムリードを用いることが好ましい。
このため、本実施の形態の半導体装置では、フィルムリード1の厚みが100μm、スタッドバンプ8の高さが20μm、半導体チップ2の厚みが100μm、半導体チップ2を被覆する封止体3の厚みが50μmとして半導体装置の厚みは300μm以下とすることが容易である。半導体チップ2はその主面をフィルムリード1の上面と向い合わせて、スタッドバンプ8を介して実装(フリップチップ実装)するため、ワイヤのループ高さが低減できる。半導体チップ2は、現在50μm程度まで薄くすることが可能であり、フィルムリード1、封止体3を更に薄くする或いはスタッドバンプ8の高さを低くする等の手段によって、更に50μmの薄型化を行なえば、半導体装置の厚みを200μm程度とすることも可能である。
また、フィルム6,7については上面又は下面の一方のみとすることも可能であり、フィルムの使用に替えてソルダーレジストを塗布する等の方法も可能である。フィルムを使用する場合は、薄型化だけでなく、平坦性にも優れているため、上記課題で説明したような、半導体チップの接続端子とフィルムリードの金属膜との接続不良が生じることはない。一方、ソルダーレジストを使用することで、フィルムを使用する場合に比べ製造プロセスを容易にできる。
続いて、本実施の形態の半導体装置の製造方法について、図11乃至図19を用いて工程ごとに説明する。
先ず、半導体チップ2は、前述した図9に底面図を図10に側面図を示すように、単結晶シリコン等の半導体基板2aに各種素子を形成し、各素子を半導体基板に形成されたアルミニュウム等を用いた配線によって接続したものであり、最上層の配線の端部が、保護絶縁膜に設けられた開口から露出してパッド2bとなっており、このパッド2bにスタッドバンプ8を形成する。
スタッドバンプ8では、ワイヤボンディングに用いられるキャピラリから露出させた径が15μm程度の金の細線を放電トーチ等によって溶融させて、溶融した金が表面張力により50μm程度の径の球状になった金ボールを半導体チップ2のパッド2bに圧着させた状態で球状部分を形成し、ワイヤを繰り出さずにキャピラリを離隔させると、溶融部分が分離されて突起部分が形成される。
フィルムリード1の製造では、何れかのフィルム、例えばここでは下面のフィルム7の全面にメッキ或いは蒸着等により銅膜を形成し、図11に縦断面図を示すように、この銅膜をエッチングによってパターニングして複数の金属膜4を形成する。金属膜4として、メッキ等の他に金属の薄板をフィルム7に接着してもよい。
次に、図12に縦断面図を示すように、この複数の金属膜4の間に絶縁体5を充填し、図13に縦断面図を示すように、複数の金属膜4及び絶縁体5の全面に上面のフィルム6を接着する。
次に、半導体チップ2接続領域に位置する上面のフィルムを開口し、図14に縦断面図を示すように、銅メッキ等により金属膜4の外部端子領域を下面方向に厚くする。なお、フィルム6,7の開口は、接着前に予め加工してもよい。また、半導体チップ2のサイズ等が変更された場合には、フィルム6の開口位置を変更することにより対応することも可能である。
また、半導体装置の外部端子としてバンプ電極を形成する場合等であれば、外部端子領域4bのメッキ処理で、同に変えて例えばバリアメタルとなるニッケル/金の膜等のように、他の金属膜を形成してもよい。
製造過程では、フィルムリード1が、図15に平面図を図16に底面図を示すように縦横に複数連続した短冊状に形成されており(複数の製品形成領域を有する)、個々のフィルムリード1に半導体チップ2のダイボンディングを行なう。ダイボンディングでは、半導体チップ2のスタッドバンプ8を金属膜4の接続領域4aに押圧し、超音波振動を加えることにより、半導体チップ2のスタッドバンプ8とフィルムリード1の金属膜4とを接続し、図17に縦断面図を示すように、半導体チップ2をフェイスダウン実装している。
なお、スタッドバンプ8では先端に突起部分が形成されており、上面フィルム6の材質によって接続領域4aがフィルム6から露出していない場合は、スタッドバンプ8の押圧によりこの突起部分でフィルムを6開口し、超音波振動によって前記開口を拡張してスタッドバンプ8と金属膜4とを接続することも可能であり、上面のフィルム6の開口工程を省略することが可能になる。
他に半導体チップ2の実装では、スタッドバンプ8とフィルムリード1の金属膜4とをフィルム状の熱硬化性接着剤であるNCF(Non Conductive Film)等によって接着固定し、スタッドバンプ8と金属層4とを接触導通させてもよいし、異方導電性フィルム(ACF:Anisotropic Conductive Film)を用いて半導体チップ2と金属膜4とを接続してもよい。
次に、図18に縦断面図を示すように、半導体チップ2を実装したフィルムリード1を、上金型9と下金型10との間に固定して、封止体の形成されるキャビティ9aに半導体チップ2を収容し、上金型9のゲート9bからエポキシ樹脂等の封止樹脂を注入し、ランナ9cでつながっている複数のキャビティ9aに封止樹脂を順次充填して、半導体チップ2及びフィルムリード1の上面を覆う封止体3を形成する。
次に、図19に縦断面図を示すように、フィルムリード1をダイシングテープ11に貼り付けた状態で、ダイシングブレード12によって封止体間のフィルムリード1及びゲート9b,ランナ9cの樹脂を縦横に切断して短冊状に一体化されていたフィルムリード1を分離させた後に、ダイシングテープ11を剥離すれば、夫々の半導体装置が個片化されて図1乃至図4に示す状態となる。
本実施の形態では、樹脂封止に関して、パッケージサイズの小さな場合に、個別の半導体装置ごとにキャビティ9aが設けられた金型9を用いてトランスファーモールドによって封止体3を形成する方法を説明したが、複数の封止体3を一体にして樹脂封止を行ない、樹脂封止後に封止体3をダイシングによって切断して、個別半導体装置を個片化するMAP(Multi arrayed Package)技術により本実施の形態の半導体装置の封止体3を形成してもよい。これにより、半導体装置の生産効率を向上させることができる。また樹脂の流路となるゲート9bは封止体3外形より狭める必要がない。すなわち、封止体3の最小寸法形状が制約されることがない。
また、半導体チップ2は、単結晶シリコン等のウェハに設けられた複数の素子形成領域に、半導体素子或いは配線パターンを一括して形成して所定の回路を構成し、図20に斜視図を示すように、ウェハをダイシングテープ13に貼り付けた状態で、隣接する素子形成領域間のスクライビング領域にて切断するダイシングを行ない、夫々の素子形成領域を個々の半導体チップ2として分離している。
こうしたウェハのダイシングが終了した状態で、図21に縦断面図を示すように、半導体チップ2のスタッドバンプ8にフィルムリード1の金属膜4の接続領域4aに重ね合わせて、ボンディングツール14によって加圧して超音波振動を加えることにより、半導体チップ2のスタッドバンプ8とフィルムリード1の金属膜4とを接続し、半導体チップ2をフェイスダウン実装することも可能である。
この後、MAPにより封止体を形成し、半導体チップ2間を切断分離して、半導体装置を個片化する。また、半導体チップ2の裏面を被覆する必要がない場合には、NCF或いはACFによって半導体チップ2とフィルムリード1とを接続し、同時に半導体チップ2とフィルムリード1との間の隙間を充填して、樹脂封止の工程を省略することができる。
また、前述した説明では半導体チップ2の接続端子が6ピンの場合について説明したが、接続端子が6ピン未満の場合例えば、図22に半導体チップ2の底面図を示す5ピンの半導体チップ2の場合には、前述したフィルムリード1を用いて、半導体チップ2の接続されない金属膜4を使用しないNCピンとしてもよいが、図23にフィルムリード1の平面図を図24に底面図を示すように、5ピンのフィルムリード1を用いて、図25に底面図を示す5ピンの半導体装置とすることもできる。
また、前述した説明では半導体チップ2の接続端子が6ピンの場合について説明したが、接続端子が6ピンよりも多い場合例えば、図26に半導体チップ2の底面図を示す8ピンの半導体チップ2の場合には、図27にフィルムリード1の平面図を図28に底面図を示すように、8ピンのフィルムリード1を用いて、図29に底面図を示す8ピンの半導体装置とすることもできる。
以上、本発明を、前記実施の形態に基づき具体的に説明したが、本発明は、前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは勿論である。
例えば、半導体チップの接続端子として、スタッドバンプ以外に半球状或いは柱状のバンプ電極を採用することも可能である。
例えば、半導体チップの接続端子として、スタッドバンプ以外に半球状或いは柱状のバンプ電極を採用することも可能である。
1…フィルムリード、2…半導体チップ、2a…半導体基板、2b…パッド、3…封止体、4…金属膜、4a…接続領域、4b…外部端子領域、5…絶縁体、6,7…フィルム、8…スタッドバンプ、9…上金型、9a…キャビティ、9b…ゲート、9c…ランナ、10…下金型、11,13…ダイシングテープ、12…ダイシングブレード、14…ボンディングツール。
Claims (8)
- 半導体チップを封止体によって被覆し、前記封止体の底面に半導体装置の外部端子が露出する半導体装置において、
上面に半導体チップとの接続を行なう接続領域を有し、下面に半導体装置の外部端子領域を有する複数の金属膜と、封止体底面の略全域に拡がり前記複数の金属膜及び絶縁体の上面或いは下面の少なくとも何れかに固定された絶縁性のフィルムとからなるフィルムリードを用い、
前記金属膜の接続領域に半導体チップの接続端子が接続導通し、前記外部端子領域が封止体底面に露出して、半導体装置の外部端子となることを特徴とする半導体装置。 - 前記複数の金属膜間には絶縁体が充填されていることを特徴とする請求項1に記載の半導体装置。
- 前記半導体チップの接続端子がスタッドバンプであり、半導体チップがフェイスダウン実装されていることを特徴とする請求項1又は請求項2に記載の半導体装置。
- 前記金属膜の上面及び下面がフィルムによって覆われており、前記フィルムは金属膜の上面の半導体チップ接続領域及び下面の外部端子領域を開口し、前記金属膜は外部端子領域が下面方向に厚くなっていることを特徴とする請求項1乃至請求項3の何れか一項に記載の半導体装置。
- 半導体チップを封止体によって被覆し、前記封止体の底面に半導体装置の外部端子が露出する半導体装置の製造方法において、
上面に半導体チップとの接続を行なう接続領域を有し、下面に半導体装置の外部端子領域を有する複数の金属膜と、封止体底面の略全域に拡がり前記複数の金属膜及び絶縁体の上面或いは下面の少なくとも何れかに固定された絶縁性のフィルムとからなるフィルムリードを用い、
前記フィルムリードの半導体チップ接続領域に半導体チップの接続端子を接続導通させる工程と、
前記半導体チップとフィルムリードの上面とを封止体によって封止する工程とを有することを特徴とする半導体装置の製造方法。 - (a)互いに対向する主面及び裏面と、前記主面上に配置された複数の接続端子を有する半導体チップを準備する工程、
(b)複数の金属膜と、前記複数の金属膜の間に充填される絶縁体と、前記複数の金属膜及び前記絶縁膜を固定するフィルムを有するフィルムリードを準備する工程、
(c)前記フィルムリードの上面に前記半導体チップの主面を向かい合わせて搭載する工程、
(d)前記半導体チップ及び前記フィルムリードの上面を封止体によって封止する工程、
を有することを特徴とする半導体装置の製造方法。 - 請求項6記載の半導体装置の製造方法であって、
前記金属膜の一部は前記フィルムから露出し、
前期金属膜の一部は前記半導体チップの前記接続端子と電気的に接続されていることを特徴とする半導体装置の製造方法。 - 請求項6記載の半導体装置の製造方法であって、
前記フィルムは、前記金属膜及び前記絶縁膜の上下に固定されていることを特徴とする半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004348458A JP2006156881A (ja) | 2004-12-01 | 2004-12-01 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004348458A JP2006156881A (ja) | 2004-12-01 | 2004-12-01 | 半導体装置及びその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006156881A true JP2006156881A (ja) | 2006-06-15 |
Family
ID=36634747
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004348458A Pending JP2006156881A (ja) | 2004-12-01 | 2004-12-01 | 半導体装置及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2006156881A (ja) |
-
2004
- 2004-12-01 JP JP2004348458A patent/JP2006156881A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10510659B2 (en) | Substrate-less stackable package with wire-bond interconnect | |
TWI277187B (en) | Semiconductor device and manufacturing method for the same | |
KR100606945B1 (ko) | 반도체 장치 및 그 제조 방법 | |
JP4413452B2 (ja) | 半導体装置およびその製造方法 | |
US20020004258A1 (en) | Semiconductor device and method of fabricating the same, circuit board, and electronic equipment | |
JP5215244B2 (ja) | 半導体装置 | |
JP2017038075A (ja) | エリアアレイユニットコネクタを備えるスタック可能モールド超小型電子パッケージ | |
JP4093818B2 (ja) | 半導体装置の製造方法 | |
JPH11312749A (ja) | 半導体装置及びその製造方法及びリードフレームの製造方法 | |
KR20030014637A (ko) | 반도체 웨이퍼와 반도체장치 및 그 제조방법 | |
JP2004247530A (ja) | 半導体装置及びその製造方法 | |
JP2006310530A (ja) | 回路装置およびその製造方法 | |
KR20060101385A (ko) | 반도체 장치 및 그 제조 방법 | |
US20220208714A1 (en) | Integrated circuit package structure, integrated circuit package unit and associated packaging method | |
US20100213605A1 (en) | Semiconductor device and method of manufacturing semiconductor device | |
JP2019050302A (ja) | 半導体装置 | |
US8237258B2 (en) | Semiconductor module including a semiconductor device, a device mounting board, and a protecting layer therebetween | |
US11869844B2 (en) | Semiconductor device | |
US20220344300A1 (en) | Electronic device and manufacturing method thereof | |
JPH11186439A (ja) | 半導体パッケージ用基板及びその製造方法 | |
JP5264640B2 (ja) | 積層型半導体装置及びその製造方法 | |
JP2008198916A (ja) | 半導体装置及びその製造方法 | |
JP2018088505A (ja) | 半導体装置およびその製造方法 | |
JP4626063B2 (ja) | 半導体装置の製造方法 | |
JP4593835B2 (ja) | 半導体装置およびその製造方法 |